KR101271303B1

KR101271303B1 - 센서 집적 회로

Info

Publication number: KR101271303B1
Application number: KR1020117022164A
Authority: KR
Inventors: 쇼지 가와히토
Original assignee: 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸
Priority date: 2009-04-17
Filing date: 2010-04-16
Publication date: 2013-06-04
Also published as: US20120091323A1; KR20110122199A; JPWO2010119957A1; JP5605357B2; US8598507B2; WO2010119957A1

Abstract

센서 회로로부터 신호 처리 회로로의 신호 전달 시간을 최종값의 정확도를 손상시키는 일이 없이 단축 가능한 센서 집적 회로를 제공한다. 센서 회로(13)는 출력 저항 Rs를 가지고, 신호선(19)에 접속된 출력(13a)과 이미지 센서용의 화소(21)를 포함한다. 신호 처리 회로(15a)는 센서 회로(13)의 출력에 신호선(19)을 통해 접속된다. 신호 처리 회로(15a)는 제1의 입력 용량값을 가지는 입력(16a)을 포함하고, 센서 회로(13)로부터 신호선(19)을 통해 받은 신호를 처리한다. 충전 회로(17)는 신호선(19)에 접속된 출력(17a), 입력(17b)을 포함한다. 출력(17a)의 출력 저항 R2는 출력 저항 Rs보다 작고, 입력(17b)의 입력 용량값은 제1의 입력 용량값보다 작다. 충전 회로(17)는 입력(17b)에서의 전위 V_COL에 응답하여 출력(17a)을 통해 신호선(19)에의 충전을 개시하고, 구동 기간 T_DRV의 종점의 시각 t1의 전의 시각 t2에 충전을 종료한다.

Description

센서 집적 회로{SENSOR INTEGRATED CIRCUIT}

본 발명은 센서 집적 회로에 관한 것이다.

특허 문헌 1에는 고감도 촬상 장치가 기재되어 있다. 이미지 센서의 잡음 레벨에서는 증폭기 등의 회로에 의해 발생되는 잡음(noise)이 지배적이다. 이 고감도 촬상 장치는 칼럼 증폭기 등의 회로가 발생하는 랜덤 잡음(random noise)을 디지털 영역에서의 처리로 저감한다. 특허 문헌 2에는 이미지 센서가 기재되어 있다. CMOS 이미지 센서의 칼럼에 A/D변환기의 어레이(array)를 설치하여 디지털 출력을 생성한다. 디지털 신호로 변환된 신호 레벨과 리셋 레벨의 레벨 차를 생성함으로써 고정밀도의 고정 패턴 잡음 제거와 랜덤(random) 잡음의 저감이 가능하게 된다.

일본국 특허공개 2003-153085호 공보 일본국 특허공개 2006-25189호 공보

어떤 용도에서는 화소(예를 들면, CMOS 이미지 센서의 셀(cell))로부터 그 출력 신호를 보다 고속으로 표본화함과 아울러, 이 표본화 신호의 독출(read out) 처리를 행하는 것이 요망되고 있다. 다른 용도에서는 미약한 광신호 또는 저조도의 화상을 받는 이미지 센서로부터의 출력 신호의 독출 처리를 보다 짧은 시간 내에 행하는 것이 요망되고 있다. 이 때문에 화소로부터 신호는 신호 처리 회로에 의해 처리된다. 이들의 회로의 응답 속도는 여러 가지 요인에 의해 결정된다. 이들의 요인으로서는, 예를 들면 화소 회로나 증폭 회로라고 하는 회로의 출력 임피던스(impedance), 이 회로로부터의 신호를 신호선(signal line)을 통해 받는 표본화(sampling) 회로 등의 처리 회로의 입력 캐패시턴스 및 칼럼선(column line) 등의 신호선의 기생 캐패시턴스(capacitance) 등이다.

한편, 화소 내의 회로나 화소의 출력에 접속된 회로는, 이른바 아날로그 신호를 제공하고 있고, 구동이 완료할 때까지, 그 최종의 전압값을 알 수 없다. 또, 구동 회로로부터의 신호의 최종값은 화소의 센서 소자마다의 수광량이나 증폭 회로의 입력 신호의 값에 의존하므로 정확한 독출을 위해서는 구동 회로의 충분한 구동을 위한 기간이 필요하다.

센서 소자를 포함하는 센서 회로는 이 센서 회로로부터의 독출 신호를 처리하기 위한 신호 처리 회로 등과 함께 집적된다. 예를 들면, 센서 집적 회로는 이미지 센서를 위한 화소 회로라고 하는 센서 회로를 포함하고, 또 이 센서 회로로부터의 신호를 독출한다. 이 센서 집적 회로는 센서 회로, 신호 처리 회로 및 독출 회로를 포함한다. 센서 회로는 센서 소자의 센스(sense) 값을 나타내는 신호를 생성함과 아울러, 구동 기간에 신호선을 구동하고, 또 신호 처리 회로는 신호선을 통해 이 센서 회로로부터의 신호를 받음과 아울러, 이 신호를 처리하여 독출 회로에 신호를 제공한다.

본 발명은, 센서 회로 및 신호 처리 회로를 포함하는 센서 집적 회로에 있어서, 센서 회로로부터 신호 처리 회로로의 신호 전달 시간을 전달되는 신호의 최종값의 정확도를 손상시키는 일이 없이 단축 가능한 센서 집적 회로를 제공하는 것을 목적으로 한다. 또, 본 발명은, 센서 회로, 신호 처리 회로 및 독출 회로를 포함하는 센서 집적 회로에 있어서, 센서 회로로부터 독출 회로로의 신호 전달 시간을 전달되는 신호의 최종값의 정확도를 손상시키는 일이 없이 단축 가능한 센서 집적 회로를 제공하는 것을 목적으로 한다.

본 발명과 관련되는 센서 집적 회로는, 센서 회로와 신호 처리 회로와 신호선에 접속된 입력 및 출력을 가지는 충전 회로를 구비한다. 이 센서 회로는, 센서 내부 저항 Rs가 직렬로 접속되는 센서 전압원을 가진다. 신호 처리 회로는, 센서 전압원이 신호선 및 스위치를 통해 접속되는 캐패시터를 가진다. 캐패시터는, 캐패시터의 충전시에, 센서 전압원에 스위치를 통해 접속됨과 아울러, 캐패시터의 전압 보유시에, 스위치에 의해 센서 전압원으로부터 떼어내져, 캐패시터 상의 센서 전압 신호가 신호 처리 회로로부터 출력된다. 충전 회로는, 신호선에 접속된 다른 캐패시터와, 다른 캐패시터가 입력측에 접속되고 내부 저항 R2와 등가인 상호 컨덕턴스(conductance)를 가지는 구동 회로를 구비한다. 충전 회로는, 구동 회로의 출력과 구동 회로의 입력을 등전위로 하는 리셋(reset) 스위치와, 구동 회로의 이 출력과 신호선을 등전위로 하는 출력 스위치를 구비한다.

본 발명과 관련되는 센서 집적 회로에서는, 신호선은 기생 캐패시터 Cp(용량 : Cp)를 가진다. 캐패시터 C_1i(용량 : Cs), 상기 다른 캐패시터 C_2i(용량 : Ca), 센서 내부 저항 Rs, 충전 회로의 내부 저항 R2에 있어서,

Cp＜Ca＜Cs 또한, Ca×R2＜Cs×Rs

이다.

본 발명과 관련되는 센서 집적 회로에서는, 충전 회로는, 신호선의 구동을 위한 제1구동 기간의 시점의 후에 충전 회로의 입력의 전위에 응답하여 충전 동작을 개시함과 아울러, 충전 회로의 출력에 충전 전하를 제공하는 것을 제1구동 기간의 종점에 앞서 정지한다.

본 발명과 관련되는 센서 집적 회로는, (a) 센서 소자와 이 센서 소자의 센스 값을 나타내는 제1신호를 출력하는 출력을 포함하는 센서 회로와, (b) 센서 회로로부터의 제1신호를 제1수신 기간에 받는 입력과 제1신호를 처리하여 생성된 제2신호를 출력하는 출력을 포함하는 신호 처리 회로와, (c) 제2신호를 제2수신 기간에 받는 독출 회로와, (d) 신호선에 접속된 입력 및 출력을 가지는 충전 회로를 구비한다. 신호 처리 회로는 증폭기 및 적분기의 어느 한쪽을 포함한다. 신호선은, 센서 회로의 출력과 신호 처리 회로의 입력의 사이의 접속, 및 신호 처리 회로의 출력과 독출 회로의 입력의 사이의 접속의 어느 한쪽의 접속을 이룬다. 다른 신호선은, 센서 회로의 출력과 신호 처리 회로의 입력의 사이의 접속, 및 신호 처리 회로의 출력과 독출 회로의 입력의 사이의 접속의 어느 다른 한쪽의 접속을 이룬다. 충전 회로는, 신호선의 구동을 위한 제1구동 기간의 시점의 후에, 충전 회로의 입력의 전위에 응답하여 충전 동작을 개시함과 아울러, 충전 회로의 출력에 충전 전하를 제공하는 것을 제1구동 기간의 종점에 앞서 정지한다.

상기의 센서 집적 회로에 의하면, 충전 회로는 신호선에 접속됨과 아울러, 센서 회로의 출력 및 신호 처리 회로의 출력의 어느 한쪽의 회로(이하, 「제1회로」로서 참조함)가 신호선에 접속되어 있다. 제1회로는, 제1구동 기간에 있어서 신호선을 구동한다. 충전 회로는, 그 입력의 전위에 응답하여 제1구동 기간의 시점의 후에 충전 동작을 개시하므로, 제1회로의 동작에 따른 동작을 행한다. 또, 충전 회로는, 충전 회로의 출력에 충전 전하를 제공하는 것을 제1구동 기간의 종점에 앞서 정지하므로, 충전 회로의 동작은, 신호선의 구동값의 최종값에 영향을 주지 않는다. 충전 회로의 충전 동작이 종료한 후에는, 제1회로가 신호선의 전위를 최종값에 도달시킨다.

본 발명과 관련되는 센서 집적 회로에서는, 신호선은, 센서 회로의 출력과 신호 처리 회로의 입력의 사이의 접속을 이루고 있고, 신호 처리 회로의 입력은 제1의 입력 캐패시턴스를 가지고, 충전 회로의 입력은 제2의 입력 캐패시턴스를 가지고, 제2의 입력 캐패시턴스는, 제1의 입력 캐패시턴스보다 작고, 센서 회로의 출력은 제1의 출력 저항을 가지고, 충전 회로의 출력은 제2의 출력 저항을 가지고, 제2의 출력 저항은 충전 회로의 충전중에 있어서 제1의 출력 저항보다 작고, 신호선의 전위에 있어서의 초기값으로부터 제1의 구동값으로의 변화 및 제2의 구동값으로부터 최종값으로의 변화는 센서 회로에 의해 행해지고, 신호선의 전위에 있어서의 제1의 구동값으로부터 제2의 구동값으로의 변화는 충전 회로 및 센서 회로에 의해 행해진다.

상기의 센서 집적 회로에 의하면, 센서 회로가 신호선의 기생 캐패시턴스 및 신호 처리 회로의 입력의 구동을 행할 때에, 우선, 그 구동 기간에 있어서, 센서 회로가, 수신 기간의 개시에 앞서, 신호선(signal line)의 기생 캐패시터 및 충전 회로의 입력 캐패시터를 구동한다. 이 다음에, 충전 회로는, 그 입력에 있어서의 전위에 응답하여 신호선에의 충전을 개시한다. 센서 회로 및 충전 회로가, 충전 회로의 입력 캐패시턴스보다 큰 입력 캐패시턴스를 가지는 신호 처리 회로의 입력을 구동한다. 충전 회로의 제2의 출력 저항은 센서 회로의 제1의 출력 저항보다 작기 때문에, 충전 회로는 센서 회로에 의한 구동을 보조한다. 또, 충전 회로는, 구동 기간의 종점의 전에 충전을 종료하므로, 최종값(아날로그 값)으로의 충전 또는 구동은, 센서 회로에 의해 행해진다. 이런 이유로 최종값의 정확도를 손상시키는 일이 없다. 충전 회로의 제2의 입력 캐패시턴스가 제1의 입력 캐패시턴스보다 작기 때문에, 센서 회로의 출력에 접속되는 용량성 부하는 충전 회로의 추가에 의해 그다지 증가하지 않는다.

본 발명과 관련되는 센서 집적 회로에서는, 신호선은, 신호 처리 회로의 출력과 독출 회로의 입력의 사이의 접속을 이루고 있고, 독출 회로의 입력은 제3의 입력 캐패시턴스를 가지고, 충전 회로의 입력은 제2의 입력 캐패시턴스를 가지고, 신호 처리 회로의 출력은 제3의 출력 저항을 가지고, 충전 회로의 출력은 제2의 출력 저항을 가지고, 제2의 입력 캐패시턴스는, 제3의 입력 캐패시턴스보다 작고, 제2의 출력 저항은 충전 회로의 충전중에 있어서 제3의 출력 저항보다 작고, 신호선의 전위에 있어서의 초기값으로부터 제3의 구동값으로의 변화 및 제4의 구동값으로부터 최종값으로의 변화는 신호 처리 회로에 의해 행해지고, 신호선의 전위에 있어서의 제3의 구동값으로부터 제4의 구동값으로의 변화는 충전 회로 및 신호 처리 회로에 의해 행해진다.

상기의 센서 집적 회로에 의하면, 신호 처리 회로가 신호선의 기생 캐패시턴스 및 독출 회로의 입력의 구동을 행할 때에, 우선, 그 구동 기간에 있어서, 신호 처리 회로가, 수신 기간의 개시에 앞서, 신호선의 기생 캐패시터 및 충전 회로의 입력 캐패시터를 구동한다. 충전 회로는, 그 입력에 있어서의 전위에 응답하여 신호선에의 충전을 개시한다. 충전 회로 및 신호 처리 회로는, 큰 입력 캐패시턴스를 가지는 독출 회로를 구동한다. 충전 회로의 제2의 출력 저항이 제3의 출력 저항보다 작기 때문에, 충전 회로는 신호 처리 회로에 의한 구동을 보조한다. 충전 회로는, 구동 기간의 종점의 전에 충전을 종료하므로, 최종값(아날로그 값)으로의 충전 또는 구동은, 신호 처리 회로에 의해 행해진다. 이런 이유로 최종값의 정확도를 손상시키는 일이 없다. 충전 회로의 제2의 입력 캐패시턴스가 제3의 입력 캐패시턴스보다 작기 때문에, 신호 처리 회로의 출력에 접속되는 용량성 부하는 충전 회로의 추가에 의해 그다지 증가하지 않는다.

본 발명과 관련되는 센서 집적 회로에서는, 충전 회로는, 충전 회로의 입력에 접속된 일단을 가지는 입력 캐패시터와, 입력 캐패시터의 타단에 접속된 입력을 가지는 구동 회로와, 구동 회로의 출력과 충전 회로의 출력의 사이에 접속되고 구동 기간보다 짧은 충전 기간에 있어서 도통하는 스위치를 포함하고, 충전 회로는, 충전에 앞서 입력 캐패시터에 신호선의 전위의 표본화를 행한다. 상기의 센서 집적 회로에 의하면, 입력 캐패시터는, 제2의 입력 캐패시턴스를 실질적으로 규정한다. 구동 회로의 출력 및 스위치의 합성 등가 저항이 제2의 출력 저항을 실질적으로 규정한다. 이 충전 회로에서는, 구동 회로의 입력은, 입력 캐패시터를 통해 받은 신호선 상의 전위의 변화에 응답한다. 충전 회로에 의한 충전 기간의 종점은, 구동 기간의 종점의 전에 비도통으로 되는 스위치의 동작에 의해 규정된다.

본 발명과 관련되는 센서 집적 회로에서는, 독출 회로는, 신호 처리 회로의 출력에 접속된 상관 이중 표본화 회로를 포함하고, 상관 이중 표본화 회로는, 센서 회로에 있어서의 센스 값을 나타내는 제1의 센스 신호를 격납하는 제1의 캐패시터와, 제1의 캐패시터와 독출 회로의 입력의 사이에 접속된 제1의 스위치와, 센서 회로에 있어서의 센스 값을 나타내는 제2의 센스 신호를 격납하는 제2의 캐패시터와, 제2의 캐패시터와 독출 회로의 입력의 사이에 접속된 제2의 스위치를 포함한다.

본 발명과 관련되는 센서 집적 회로에서는, 센서 회로는 이미지 센서의 화소 회로이고, 화소 회로는, 센서 소자로서 광전 변환 소자와, 이 광전 변환 소자로부터의 신호를 증폭하는 증폭 회로를 포함하고, 제1의 센스 신호는 센서 회로의 리셋 레벨에 대응하는 제1의 화소 신호를 포함함과 아울러, 제2의 센스 신호는 센서 회로의 신호 레벨의 성분을 포함하는 제2의 화소 신호를 포함한다. 상기의 센서 집적 회로에 의하면, 충전 회로는, 화소 회로의 증폭 회로에 의한 신호선의 구동을 보조한다. 충전 회로는, 구동 기간의 종점의 전에 충전을 종료하므로, 최종값(아날로그 값)으로의 충전 또는 구동은, 화소 회로의 증폭 회로에 의해 행해진다.

본 발명과 관련되는 센서 집적 회로에서는, 신호 처리 회로는, 증폭기를 포함하고, 증폭기의 입력은 신호 처리 회로의 입력으로부터의 신호를 받아 증폭기는, 당해 증폭기의 증폭율을 규정하는 제3 및 제4의 캐패시터와, 제3 및 제4의 캐패시터와 함께 동작하여 당해 증폭기의 입력에 받은 신호를 증폭하는 연산 증폭 회로를 포함할 수가 있다. 상기의 센서 집적 회로에 의하면, 증폭기는, 화소 회로로부터의 신호를 증폭한다. 화소 회로로부터 증폭기에의 신호 전달 시간은 최종값의 정확도를 손상시키는 일이 없이 단축된다. 증폭기의 캐패시터는 제2의 입력 캐패시턴스를 규정한다. 또, 증폭기에 있어서의 소비 전류를 증가시키지 않고 신호 전달 시간을 단축할 수 있다.

본 발명과 관련되는 센서 집적 회로에서는, 신호 처리 회로는, 적분기를 포함하고, 적분기의 입력은 신호 처리 회로의 입력으로부터의 신호를 받고, 적분기는, 당해 적분기의 입력으로부터의 신호를 표본화하는 표본화 회로와, 표본화 회로에 의해 표본화된 신호를 적분하는 적분 회로를 포함할 수가 있다. 상기의 센서 집적 회로에 의하면, 적분기는 화소 회로로부터의 신호를 처리한다. 화소 회로로부터 적분기에의 신호 전달 시간은 최종값의 정확도를 손상시키는 일이 없이 단축된다. 표본화 회로는 제2의 입력 캐패시턴스를 규정한다. 또, 적분기에 있어서의 소비 전류를 증가시키는 일이 없이 신호 전달 시간을 단축할 수 있다.

본 발명과 관련되는 센서 집적 회로는, 다른 신호선에 접속된 입력 및 출력을 가지는 다른 충전 회로를 더 구비할 수가 있다. 다른 충전 회로는, 다른 충전 회로의 입력의 전위에 응답하여 제2구동 기간의 시점의 후에 충전 동작을 개시함과 아울러, 다른 충전 회로의 출력에 충전 전하를 제공하는 것을 제2구동 기간의 종점에 앞서 정지한다. 상기의 센서 집적 회로에 의하면, 다른 충전 회로는 다른 신호선에 접속되어 있음과 아울러, 센서 회로 및 신호 처리 회로의 어느 다른 한쪽의 회로(이하, 「제2회로」로서 참조함)가 다른 신호선에 접속되어 있다. 제2회로는, 제2구동 기간에 있어서 다른 신호선을 구동한다. 다른 충전 회로는, 그 입력의 전위에 응답하여 제2구동 기간의 시점의 후에 충전 동작을 개시하므로, 제2회로의 동작에 따른 동작을 행한다. 또, 다른 충전 회로는, 다른 충전 회로의 출력에 충전 전하를 제공하는 것을 제2구동 기간의 종점에 앞서 정지하므로, 다른 충전 회로의 동작은, 다른 신호선의 구동값의 최종값에 영향을 주지 않는다. 다른 충전 회로의 충전 동작이 종료한 후에는, 제2회로가 신호선의 전위를 최종값에 도달시킨다.

본 발명과 관련되는 센서 집적 회로에서는, 다른 충전 회로는, 다른 신호선에 접속된 일단을 가지는 다른 입력 캐패시터와, 입력 캐패시터의 타단에 접속된 입력을 가지는 다른 구동 회로와, 다른 구동 회로의 출력과 다른 신호선의 사이에 접속되고 제2구동 기간보다 짧은 충전 기간에 있어서 도통하는 스위치를 포함하고, 다른 충전 회로는, 제2수신 기간의 시점의 전에 있어서 충전에 앞서 다른 입력 캐패시터에 다른 신호선의 전위의 표본화를 행한다. 상기의 센서 집적 회로에 의하면, 입력 캐패시터는, 제4의 입력 캐패시턴스를 실질적으로 규정한다. 구동 회로의 출력 및 스위치의 합성 등가 저항이 제4의 출력 저항을 실질적으로 규정한다. 이 다른 충전 회로에서는, 구동 회로의 입력은, 입력 캐패시터를 통해 받은 다른 신호선 상의 전위의 변화에 응답한다. 다른 충전 회로에 의한 충전 기간의 종점은, 제2구동 기간의 종점의 전에 비도통으로 되는 스위치의 동작에 의해 규정된다.

본 발명에 의하면, 센서 회로 및 신호 처리 회로를 포함하는 센서 집적 회로에 있어서, 전달되는 신호의 최종값의 정확도를 손상시키는 일이 없이 센서 회로로부터 신호 처리 회로로의 신호 전달 시간을 단축 가능한 센서 집적 회로를 제공하는 것을 목적으로 한다. 또, 본 발명에 의하면, 센서 회로, 신호 처리 회로 및 독출 회로를 포함하는 센서 집적 회로에 있어서, 전달되는 신호의 최종값의 정확도를 손상시키는 일이 없이 센서 회로로부터 독출 회로로의 신호 전달 시간을 단축 가능한 센서 집적 회로가 제공된다.

도 1은 본 실시의 형태와 관련되는 센서 집적 회로 및 이미지 센서 회로를 개략적으로 나타내는 도면이다.
도 2는 이 센서 집적 회로의 개략적인 타이밍(timing) 챠트를 나타낸다.
도 3은 이 센서 집적 회로의 개략적인 타이밍 챠트(chart)를 나타낸다.
도 4는 본 실시의 형태와 관련되는 하나의 실시예에 의한 고속화의 시뮬레이션(simulation)의 결과를 나타내는 도면이다.
도 5는 본 실시의 형태와 관련되는 이미지 센서 회로의 다른 예를 나타내는 도면이다.
도 6은 도 5에 나타난 이미지 센서 회로를 위한 타이밍 챠트를 나타낸다.
도 7은 본 실시의 형태와 관련되는 이미지 센서 회로를 위한 센서 집적 회로의 다른 예를 나타내는 도면이다.
도 8은 도 7에 나타난 이미지 센서 회로를 위한 센서 집적 회로의 타이밍 챠트를 나타내는 도면이다.

본 발명의 지견은 예시로서 나타난 첨부 도면을 참조하여 이하의 상세한 기술을 고려함으로써 용이하게 이해할 수 있다. 이어서 첨부 도면을 참조하면서 본 발명의 센서 집적 회로의 실시의 형태를 설명한다. 가능한 경우에는 동일한 부분에는 동일한 부호를 붙인다.

도 1은 본 실시의 형태와 관련되는 센서 집적 회로를 개략적으로 나타내는 도면이다. 도 2는 본 실시의 형태와 관련되는 센서 집적 회로의 신호 처리 회로에 있어서의 개략적인 타이밍 챠트를 나타내는 도면이다. 도 3은 본 실시의 형태와 관련되는 센서 집적 회로의 독출 회로에 있어서의 개략적인 타이밍 챠트를 나타내는 도면이다. 센서 집적 회로(11)는 센서 회로(13)와, 신호 처리 회로(15a)와, 독출 회로(15b)와, 제1충전 회로(17)와, 제2충전 회로(18)를 구비한다. 센서 회로(13)는 신호선(19)에 접속된 출력(13a)과, 센서 소자를 포함하는 검지 회로(예를 들면, 화소(21))를 포함하고, 또 제1의 출력 저항 Rs를 가진다. 센서 회로(13)는 이 센서 소자의 센스 값을 나타내는 신호 V_S를 생성하고, 이 신호 V_S는 센서 전압원에 의해 생성된다. 센서 전압원에는 출력 저항 Rs가 직렬로 접속된다. 신호 처리 회로(15a)는 캐패시터 Cs를 가진다. 캐패시터 Cs는 신호선(19)을 통해 신호 처리 회로(15a)에 접속된다. 또, 센서 전압원이 신호 처리 회로(15a)의 스위치 및 신호선(19)을 통해 캐패시터 Cs에 접속된다.

신호 처리 회로(15a)는 센서 회로(13)의 출력(13a)에 신호선(19)을 통해 접속되어 있다. 또, 신호 처리 회로(15a)는 제1의 입력 캐패시턴스를 가지는 입력(16a)을 포함하고, 신호선(19)을 통해 센서 회로(13)로부터 받은 신호를 처리한다. 또, 충전 회로(17)는 신호선(19)에 접속된 출력(17a) 및 신호선(19)에 접속된 입력(17b)을 포함한다. 충전 회로(17)의 출력(17a)은 충전 회로(17)의 충전 기간(도 2에 있어서의 「T_CHG1」) 중에 있어서 제1의 출력 저항 Rs보다 작은 제2의 출력 저항(예를 들면, 값 R2)을 가지고 있고, 그 입력(17b)은 신호 처리 회로(15a)의 입력 캐패시턴스(제1의 입력 캐패시턴스)보다 작은 제2의 입력 캐패시턴스를 가진다.

센서 회로(13)는 신호선(19)의 전위를 초기값으로부터 제1의 구동값으로 변화시킨다. 신호선(19)의 전위가 제1의 구동값에 도달한 후에, 충전 회로(17)는 입력(17b)에 받은 제1의 구동값에 응답하여 충전 동작을 개시한다. 충전 회로(17)가 신호선(19)을 구동하는 충전 기간 T_CHG1 중에 있어서, 충전 회로(17) 및 센서 회로(13)가 신호선(19)의 전위를 충전 개시시의 전위로부터 제2의 구동값으로 변화시킨다. 충전 기간 T_CHG1가 종료했을 때, 충전 회로(17)는 충전 동작을 정지한다. 신호선(19)의 전위가 제2의 구동값에 도달한 후에, 센서 회로(13)가 신호선(19)의 전위를 제2의 구동값으로부터 최종값으로 변화시킨다.

독출 회로(15b)는 신호 처리 회로(15a)의 출력(16b)에 신호선(20)을 통해 접속되어 있고, 출력(16b)은 제3의 출력 저항(예를 들면, 값 R3)을 가진다. 또, 독출 회로(15b)는 제3의 입력 캐패시턴스를 가지는 입력(16c)을 포함하고, 신호 처리 회로(15a)로부터 신호선(20)을 통해 받은 신호를 처리한다. 충전 회로(18)는 신호선(20)에 접속된 출력(18a) 및 신호선(20)에 접속된 입력(18b)을 포함한다. 충전 회로(18)의 출력(18a)은 충전 회로(18)의 충전 기간(도 3에 있어서의 「T_CHG2」) 중에 있어서, 제3의 출력 저항(R3)보다 작은 제4의 출력 저항(예를 들면, 값 R4)을 가지고 있고, 그 입력(18b)은 독출 회로(15b)의 입력 캐패시턴스(제3의 입력 캐패시턴스)보다 작은 제4의 입력 캐패시턴스를 가진다.

또, 신호 처리 회로(15a)는 신호선(20)의 전위를 초기값으로부터 제3의 구동값으로 변화시킨다. 신호선(20)의 전위가 제3의 구동값에 도달한 후에, 충전 기간 T_CHG2 중에 있어서, 충전 회로(18) 및 신호 처리 회로(15a)가 신호선(20)의 전위를 충전 개시시의 전위로부터 제4의 구동값으로 변화시킨다. 신호선(20)의 전위가 제4의 구동값에 도달한 후에, 신호 처리 회로(15a)가, 신호선(20)의 전위를 이 제4의 구동값으로부터 최종값으로 변화시킨다.

충전 회로(17, 18)의 기능을 설명한다. 도 2에 나타나듯이, 충전 회로(17)는 이 입력(17b)에 있어서의 전위 V_COL에 응답하여 출력(17a)을 통해 신호선(19)에의 충전을 개시함과 아울러, 구동 기간 T_DRV1의 종점의 시각 t2의 전의 시각 t3에 충전을 종료한다.

센서 집적 회로(11)에 의하면, 센서 회로(13)가 시각 t0에 신호선(19)의 기생 캐패시턴스 C_P1 및 신호 처리 회로(15a)의 제1의 입력 캐패시턴스 C_1i(=Cs)의 구동을 개시한다. 이 구동시에, 충전 회로(17)는 시각 t1에, 그 입력(17b)에 있어서의 전위 V_COL의 변화에 응답하여 신호선(19)에의 충전을 개시한다. 이 충전 회로(17)의 제2의 출력 저항 R2는 제1의 출력 저항 Rs보다 작기 때문에, 센서 회로(13)를 위한 구동 시간을 단축할 수 있다. 충전 회로(17)는 구동 기간 T_DRV1의 종점 t2의 전의 시각 t3에 충전을 종료하므로, 신호선(19) 상의 신호의 최종값으로의 충전 또는 구동은 충전 회로(17)의 보조가 없이 센서 회로(13)에 의해 시각 t3~t2까지 행해진다. 이런 이유로 충전 회로(17)의 추가에 의해 최종값(아날로그 값)의 정확도를 손상시키는 일이 없다. 충전 회로(17)의 제2의 입력 캐패시턴스가 제1의 입력 캐패시턴스보다 작기 때문에, 센서 회로(13)의 출력에 접속되는 용량성 부하는 충전 회로(17)의 추가에 의해 그다지 증가하지 않는다.

그 다음에, 도 3에 나타나듯이, 센서 집적 회로(11)에 의하면, 신호 처리 회로(15a)가, 시각 s0에, 신호선(20)의 기생 캐패시턴스 C_P2 및 독출 회로(15b)의 입력 캐패시턴스 C_3i의 구동을 개시한다. 이 구동시에, 충전 회로(18)는, 시각 s1에, 그 입력(18b)에 있어서의 전위 V_NOD(도 2에 있어서의 신호 V_COL에 대응함)에 응답하여 신호선(20)에의 충전을 개시한다. 이 충전 회로(18)의 제4의 출력 저항 R4는 제3의 출력 저항 R3보다 작기 때문에, 신호 처리 회로(15a)를 위한 구동 시간을 단축할 수 있다. 충전 회로(18)는, 구동 기간 T_DRV2(도 2에 있어서의 구동 시간에 T_DRV1에 대응함)의 종점 s2의 전의 시각 s3에 충전을 종료하므로, 신호선(20) 상의 신호의 최종값으로의 충전 또는 구동은 충전 회로(18)의 보조가 없이 신호 처리 회로(15a)에 의해 시각 s3~s2까지 행해진다. 이런 이유로 최종값(아날로그 값)의 정확도를 손상시키는 일이 없다. 충전 회로(18)의 제4의 입력 캐패시턴스가 제3의 입력 캐패시턴스보다 작기 때문에, 신호 처리 회로(15a)의 출력에 접속되는 용량성 부하는 충전 회로(18)의 추가에 의해 그다지 증가하지 않는다.

센서 집적 회로(11)는 센서 소자를 포함하고 높은 출력 저항을 나타내는 회로에 매우 적합하게 이용된다. 센서 집적 회로의 일례는 이미지 센서 회로이다. 이어지는 설명에서는, 이해를 용이하게 하기 위해서, 센서 집적 회로(11)로서 이미지 센서 회로를 설명한다. 본 발명은 이미지 센서 회로에 한정되는 것은 아니다. 센서 집적 회로(11)는, 센서 소자로서 화소(21)를 포함한다. 화소(21)는, 예를 들면 포토다이오드라고 하는 센서 소자를 가진다. 센서 회로(13)는 전형적인 예로는 이미지 센서를 위한 화소 회로이다. 구체적인 예로서는, 화소 회로는 MOS 이미지 센서이다. 또, 신호 처리 회로(15a)는 전형적인 예로는 독출을 위한 증폭 회로, 및 독출을 위한 적분 회로, 상관 이중 표본화 회로 등이다. 또, 독출 회로(15b)는 전형적인 예로는 상관 이중 표본화 회로, 적분기 등이다.

매우 적합한 실시예에서는, 충전 회로(17, 18)는 이하의 회로 구성을 가질 수가 있다. 대표하여 충전 회로(17)를 설명한다. 충전 회로(17)는 입력 캐패시터(23)와, 구동 회로(25)와, 스위치(27)를 포함할 수가 있다. 입력 캐패시터(23)의 일단(23a)은 신호선(19)에 접속되어 있고, 타단(23b)은 구동 회로(25)의 입력(25a)에 접속되어 있다. 구동 회로(25)는, 예를 들면 반전 증폭기일 수가 있다. 스위치(27)는 구동 회로(25)의 출력(25b)과 신호선(19)의 사이에 접속되어 있다. 스위치(27)는 제어 신호 φ_F1에 응답하여 동작하고 있고, 구동 기간 T_DRV1(시각 t0~t2 : (T1＋T2＋T3))보다 짧은 기간 T_CHG1(시각 t1~t3 : T2)에 있어서 도통한다. 입력 캐패시터(23)는, 기생 캐패시턴스를 제외하여, 충전 회로(17)에 있어서는 제2의 입력 캐패시턴스 C_2i를 가진다. 구동 회로(25)의 출력(25b) 및 스위치(27)의 합성 등가 저항이 제2의 출력 저항(R2)을 규정한다. 이 충전 회로(17)에서는, 구동 회로(25)의 입력(25a)은 입력 캐패시터(23)를 통해 받은 신호선(19) 상의 전위 V_COL1의 변화에 응답한다. 충전 회로(17)에 의한 충전 기간의 종점은 스위치(27)의 동작에 의해 규정되고, 스위치(27)는 구동 기간 T_DRV1 및 수신 기간 T_RCV1의 종점의 전(기간 T_CHG1이 만료했을 때)에 비도통으로 된다. 충전 회로(17)가 캐패시터 결합의 증폭기를 포함하므로, 캐패시터(23)를 이용하여 신호선(19) 상의 신호를 표본화할 수가 있다. 캐패시터(23)(C_2i)의 캐패시턴스가 캐패시터 Cs보다 작기 때문에, 고속으로 신호선(19)이 변화된다. 이런 이유로 충전 회로(17)는 구동 기간 T_DRV1의 최초에 어떤 표본화 기간(T1)에, 화소(21)가 제공하는 신호의 값을 표본화할 수 있다.

도 2를 참조하면서, 센서 회로(13)로부터의 신호를 받는 신호 처리 회로(15a)의 동작을 설명한다. 화소(21)는 MOS 이미지 센서의 화소 회로이다. 클록 생성 회로(31)는, 도 1 및 도 2에 나타난 제어 신호 및 클록 신호를 제공한다. 충전 회로(17)에서는, 리셋 신호 φ_R1에 응답하여 스위치(29)가 구동 회로(25)의 입력(25a)과 출력(25b)을 단락하여, 구동 회로(25)는 리셋 상태에 놓여진다. 리셋을 위한 기간 T_RS1(T1)이 경과한 후에, 클록 φ_S1에 의해 규정되는 수신 기간 T_RCV1(T2＋T3)이 개시된다. 본 실시예에서는, 구동 기간 T_DRV1은 리셋 기간 TRS1의 종점의 전에 개시되고 있다. 이 때문에, 리셋 기간 T_RS1에서는, 충전 회로(17)가 비활성화 되어 있지만, 센서 회로(13)는 동작하고 있다. 수신 기간 T_RCV1의 시점 t1보다의 전의 기간(T1 : t0~t1)에서는, 센서 회로(13)가 충전 회로(17)의 입력 캐패시턴스 C_2i 및 신호선(19)의 기생 캐패시턴스 C_P1을 구동한다. 이들의 합성 캐패시터의 캐패시턴스는, 제1의 입력 캐패시턴스 Cs보다 충분히 작기 때문에, 신호선(19)의 전위는 신속하게 변화한다. 리셋 기간 T_RS1의 종점에서는 신호선(19)의 전위는 거의 목표치까지 변화하고 있다. 신호선(19)의 이 전위가 충전 회로(17)의 입력에 인가되고 있으므로 충전 회로(17)의 입력 캐패시터(23)가 신호선(19)의 전위를 표본화할 수 있다.

수신 기간 T_RCV1(t1~t2)에서는, 입력 캐패시터 Cs를 가지는 신호 처리 회로(15a)가 신호선(19)에 접속되어 있다. 제1의 입력 캐패시턴스 Cs는 충전 회로(17)의 입력 캐패시턴스 C_2i 및 신호선(19)의 기생 캐패시턴스 C_P1의 합성 캐패시턴스보다 충분히 크기 때문에, 합성 캐패시터로부터 전하가 신호 처리 회로(15a)에 이동하고 전하 분배가 생겨 신호선(19)의 전위는 이동 전하량에 따라 변화한다. 신호선(19)에 있어서의 이 전위가 리셋 상태가 해제된 충전 회로(17)의 입력에 인가된다. 바람직한 실시예에서는, 충전 회로(17)는 전하 분배에 의해 전위의 변화에 응답하여 충전을 개시한다. 기간 T1에 이어지는 기간(T2 : t1~t3)에서는, 충전 회로(17) 및 센서 회로(13)의 양쪽 모두가 신호 처리 회로(15a)를 구동한다. 그렇지만, 신호 처리 회로(15a)의 용량성 부하(입력 캐패시터 Cs)가 합성 캐패시턴스보다 크기 때문에, 신호선(19)의 전위는 기간 T1의 변화 속도보다 완만하게 변화한다. 시각 t3에서는, 충전 회로(17)의 스위치(27)가 비도통으로 된다. 기간 T2에 이어지는 기간(T3 : t3~t2)에서는, 다시 센서 회로(13)가 신호 처리 회로(15a)를 구동하여, 신호선(19) 및 신호 처리 회로(15a)의 입력 캐패시터의 전위로 변화시켜 최종값으로 한다. 구체적인 이미지 센서 회로에서는, 용량비(C_1i/(C_2i＋C_P1))는, 예를 들면 3~5 정도이다.

센서 회로(예를 들면, 화소(21))(13)는 구동 기간 T_DRV1에 신호선(19)을 구동하여 신호선(19)의 전위 V_COL를 초기값 V1로부터 최종값 V2로 변화시킨다. 신호선(19)의 전위 V_COL에 관해서, 초기값 V1로부터 구동값 V31로의 변화 및 제2의 구동값 V4로부터 최종값 V2로의 변화는 센서 회로(예를 들면, 화소(21))(13)에 의해 행해지고, 한편 구동값 V32로부터 제2의 구동값 V4로의 변화는 충전 회로(17) 및 센서 회로(예를 들면, 화소(21))(13)에 의해 행해진다.

기간 T_CHG1에서는, 충전 회로(17)가 신호선(19)의 구동 또는 충전을 보조하고 있고, 이 결과로 신호 처리 회로(15a)의 비교적 큰 캐패시터(제1의 캐패시턴스 C_1i) Cs에의 충전의 속도를 올릴 수가 있다. 이런 이유로 기간 T_CHG1에서는, 충전 회로(17)는 캐패시터 C_P1 및 Cs에 전하를 공급하고, 신호선(19)의 전위를 구동값 V32로부터 제2의 구동값 V4로 변화시키는 것에 더하여, 신호 처리 회로(15a)의 캐패시터 Cs 상의 전위 V_SMPL1도 변화시킨다. 충전 회로(17)의 충전 동작의 개시에 앞서, 센서 회로(예를 들면, 화소(21))(13)는 캐패시터 C_P1 및 Cs에 전하를 공급하고, 신호선(19)의 전위 V_COL를 초기값 V1로부터 구동값 V31로 변화시켜, 이 값을 충전 회로(17)는 표본화할 수가 있다. 충전 회로(17)의 충전 동작의 종료한 후에, 센서 회로(예를 들면, 화소(21))(13)는, 캐패시터 C_P1 및 Cs에 전하를 공급하고, 신호선(19)의 전위 V_COL를 제2의 구동값 V4로부터 최종값 V2로 변화시키는 것에 더하여, 신호 처리 회로(15a)의 캐패시터 Cs 상의 전위 V_SMPL1도 변화시켜, 정확한 최종값(아날로그 값)으로의 구동을 달성한다.

그 다음에, 도 3을 참조하면서, 신호 처리 회로(15a)로부터의 신호를 받는 독출 회로(15b)의 동작을 설명한다. 클록 생성 회로(31)는, 도 2 및 도 3에 나타난 제어 신호 및 클록 신호를 제공한다. 이어지는 설명에서는, 독출 회로(15b)의 캐패시터 C_3i에 신호를 받아 넣는다. 충전 회로(18)에서는, 리셋 신호 φ_R2에 응답하여, 스위치(29)가, 구동 회로(25)의 입력(25a)과 출력(25b)을 단락하여, 구동 회로(25)는 리셋 상태에 놓여진다. 리셋을 위한 기간 S_RS2(S1)가 경과한 후에, 클록 φ_S2에 의해 규정되는 수신 기간 T_RCV2(S2＋S3)가 개시된다. 본 실시예에서는, 구동 기간 T_DRV2는 리셋 기간 T_RS2의 종점의 전에 개시되고 있다. 이 때문에, 리셋 기간 T_RS2에서는, 충전 회로(18)가 비활성화 되어 있지만, 신호 처리 회로(15a)는 동작하고 있다. 수신 기간 T_RCV2의 시점 s1보다의 전의 기간(S1 : s0~s1)에서는, 신호 처리 회로(15a)가 충전 회로(18)의 입력 캐패시턴스 C_4i 및 신호선(20)의 기생 캐패시턴스 C_P2를 구동한다. 이들의 합성 캐패시터의 캐패시턴스는 제1의 입력 캐패시턴스 C_3i보다 충분히 작기 때문에, 신호선(20)의 전위는 신속하게 변화한다. 리셋 기간 T_RS2의 종점에서는, 신호선(20)의 전위는 거의 목표치까지 변화하고 있다. 신호선(20)의 이 전위가 충전 회로(18)의 입력에 인가되고 있으므로 충전 회로(18)의 입력 캐패시터(23)가 신호선(20)의 전위를 표본화할 수 있다.

수신 기간 T_RCV2(s1~s2)에서는, 입력 캐패시터 C_3i를 가지는 독출 회로(15b)가 신호선(20)에 접속되어 있다. 입력 캐패시턴스 C_3i는, 충전 회로(18)의 입력 캐패시턴스 및 신호선(20)의 기생 캐패시턴스 C_P2의 합성 캐패시턴스보다 충분히 크기 때문에, 합성 캐패시터로부터 전하가 독출 회로(15b)에 이동하고 전하 분배가 생겨 신호선(20)의 전위는 이동 전하량에 따라 변화한다. 신호선(20)에 있어서의 이 전위가 리셋 상태가 해제된 충전 회로(18)가 입력에 인가된다. 바람직한 실시예에서는, 충전 회로(18)는 전하 분배에 의해 전위의 변화에 응답하여 충전을 개시한다. 기간 S1에 이어지는 기간(S2 : s1~s3)에서는, 충전 회로(18) 및 신호 처리 회로(15a)의 양쪽 모두가 독출 회로(15b)를 구동한다. 그렇지만, 독출 회로(15b)의 용량성 부하(입력 캐패시터 C3i)가 합성 캐패시턴스보다 크기 때문에, 신호선(20)의 전위는 기간 S1의 변화 속도보다 완만하게 변화한다. 시각 s3에서는, 충전 회로(18)의 스위치(27)가 비도통으로 된다. 기간 S2에 이어지는 기간(S3 : s3~s2)에서는, 다시 신호 처리 회로(15a)가 독출 회로(15b)를 구동하여, 신호선(20) 및 독출 회로(15b)의 입력 캐패시터의 전위로 변화시켜 최종값으로 한다.

신호 처리 회로(15a)는, 구동 기간 T_DRV2에 신호선(20)을 구동하여 신호선(20)의 전위 V_NOD를 초기값 U1로부터 최종값 U2로 변화시킨다. 신호선(20)의 전위 V_NOD에 관해서, 초기값 U1로부터 구동값 U31로의 변화 및 구동값 U4로부터 최종값 U2로의 변화는 신호 처리 회로(15a)에 의해 행해지고, 한편 구동값 U32로부터 구동값 U4로의 변화는 충전 회로(18) 및 신호 처리 회로(15a)에 의해 행해진다.

기간 T_CHG2에서는, 충전 회로(18)가 신호선(20)의 구동 또는 충전을 보조하고 있고, 이 결과로 독출 회로(15b)의 비교적 큰 캐패시턴스 C_3i에의 충전의 속도를 올릴 수가 있다. 이런 이유로 기간 T_CHG2에서는, 충전 회로(18)는, 캐패시터 C_P2 및 C_3i에 전하를 공급하고, 신호선(20)의 전위를 구동값 U32로부터 구동값 U4로 변화시키는 것에 더하여, 독출 회로(15b)의 캐패시터 C_3i상의 전위 V_SMPL2도 변화시킨다. 충전 회로(18)의 충전 동작의 개시에 앞서, 신호 처리 회로(15a)는 캐패시터 C_P2에 전하를 공급하고, 신호선(20)의 전위 V_NOD를 초기값 U1로부터 구동값 U31로 변화시켜, 이 값을 충전 회로(18)가 표본화할 수가 있다. 충전 회로(18)의 충전 동작의 종료한 후에, 신호 처리 회로(15a)는 캐패시터 C_P2에 전하를 공급하고, 신호선(20)의 전위 V_NOD를 구동값 U4로부터 최종값 U2로 변화시키는 것에 더하여, 독출 회로(15b)의 캐패시터 C_3i 상의 전위 V_SMPL2도 변화시켜, 정확한 최종값(아날로그 값)으로의 구동을 달성한다.

다시, 도 2를 참조하면, 신호 처리 회로(15a)의 전위 V_SMPL1의 변화 특성선 V_MDFY1은 충전 회로(17)를 이용하지 않는 이미지 센서 회로에 있어서의 신호 처리 회로(15a)의 캐패시터 Cs 상의 전위의 변화 특성선 V_CONV1보다 신속하게 변화하고 있다. 또, 도 3을 참조하면, 독출 회로(15b)의 전위 V_SMPL2의 변화 특성선 V_MDFY2는 충전 회로(18)를 이용하지 않는 이미지 센서 회로에 있어서의 독출 회로(15b)의 전위의 변화 특성선 V_CONV2보다 신속하게 변화하고 있다. 따라서, 충전 회로(17, 18)에 의해, 최종값의 정확도를 손상시키는 일이 없이 이미지 센서 회로에 있어서의 신호 전달 시간이 단축되고 있다. 이미지 센서 회로의 일례에서는 충전 회로(17)의 입력 캐패시턴스는 예를 들면 0.5㎊이고, 신호 처리 회로(15a)의 입력 캐패시턴스는 예를 들면 5㎊이고, 칼럼선(19) 및 화소(21)의 기생 캐패시턴스는 예를 들면 1㎊이다. 화소(21)의 출력 저항 Rs는 예를 들면 50㏀이고, 충전 회로(17)의 출력 저항 R2는 예를 들면 5㏀이다.

충전 회로(17)(충전 회로(18))를 이용하지 않는 이미지 센서 회로의 모델에서는, 출력 저항 Rs(R3)로 캐패시터 Cs를 충전한다. 셋틀링(settling) 시간 t_st는, 오차 e_st 및 시정수 τ_s(=Cs×Rs)를 이용하여,

t_st = -τ_sln(e_st) (1)

이고, e_st=10^-3으로 하기 위해서는, t_st=6.9×τ_s이다.

표본화의 고속화를 실현하는 회로에서는, 우선, 신호 처리 회로의 입력 캐패시턴스 C_1i보다 작은 캐패시터 Ca(충전 회로의 표본화 용량 C_2i, C_P1＜C_2i)에 센서 소자로부터의 신호값을 표본화한다. 충분한 구동 능력을 가진 충전 회로(17)(충전 회로(18))의 입출력에 신호 처리 회로(15a)(독출 회로(15b))를 접속하여, 그 표본화값에 응답한 구동에 의해, 캐패시터 Cs를 아날로그 값의 최종값에 가까운 값까지 충전한다. 정확한 값으로 충전하기 위해서, 최종적으로는 충전 회로(17)에서의 구동을 정지하고, 화소(21) 만에 의해 캐패시터 Cs를 충전한다. 이러한 구동 방법을 이용함으로써 상기의 3개의 과정 셋틀링 시간은 다음의 식과 같이 구해진다.

t_st = -τ_a1ln(e_st)-τ_a2ln(e_st2)-τ_sln(e_st/e_st2) (2)

τ_a1 = C_2i×Rs

τ_a2 = Cs/gm

gm : 충전 회로의 출력의 상호 컨덕턴스

충전 회로(17)는 그 동작 범위에 있어서 상기의 상호 컨덕턴스 gm를 가진다.

t_st = -τ_s×((C_2i/Cs)×ln(e_st)＋(1/(Rs×gm))×ln(e_st2)＋ln(e_st/e_st2)) (3)

식(3)의 우변 제1항은 충전 회로(17)(충전 회로(18))의 입력 캐패시터에 화소의 신호를 충전하는 시간이고, 제2항은 충전 회로(17)(충전 회로(18))를 이용하여 표본화 캐패시터 Cs를 충전하는 시간이고, 제3항은 충전 회로(17)(충전 회로(18))에 의한 값과 아날로그 값의 최종값의 차분을 화소(21)에 의해 표본화 캐패시터 Cs를 충전하는 시간이다. 예를 들면, C_2i/Cs=0.1, Rs×gm=10, e_st2=10^-2, e_st=10^-3으로 하면, t_st=3.45×τ_s이고, 이 회로를 사용하지 않는 경우(t_st=6.9×τ_s)에 비해 2배로 고속화 된다.

이 회로는, 각종의 센서의 출력에 대해 이용할 수가 있어 CMOS 이미지 센서의 칼럼에 집적화 하는 잡음 상쇄(noise cancel) 회로에 적용했을 경우, 화소의 출력은, 소스 팔로워(source follower) 회로에서는, 공통의 수직 신호선에 접속되지만, 그 기생 용량이, 표본화 용량인 캐패시턴스 Cs, C_R에 비해 충분히 작게 하여, 이 충전을 가속하는 증폭기에 의해 충분한 고속화가 이루어진다. 이 경우, 본 발명과 관련되는 하나의 실시예에 의한 고속화의 시뮬레이션의 결과를 도 4에 나타낸다. 목표 전압값과 구동 전압이 0.1%의 오차인 경우, 충전 회로를 이용하지 않는 종래 회로는 17.25㎳였지만, 본 실시예와 관련되는 충전 회로는 7.48㎳로 되었다.

이와 같이, 충전 회로(17)(충전 회로(18))를 이용함으로써 구동 기간을 단축할 수 있다. 이상 설명한 센서 회로는 이미지 센서에 한정되는 일 없이, 화소 이 외에 반도체 회로에 함께 집적 가능한 각종의 센서에 적용할 수가 있다. 적용 가능한 센서로서, 예를 들면 거리 센서, 자기 센서, 가속도 센서, 압력 센서 등이 있다. 이어지는 실시의 형태의 설명에서는, 센서 집적 회로가 화소 회로에 대신하여, 화소와 다른 센서 소자를 포함하는 검지 회로를 포함할 때, 검지 회로는 센서 소자 및 증폭 회로를 포함할 수가 있다.

이어서 설명되는 실시의 형태에서는, 본 회로를 MOS 이미지 센서 어레이의 칼럼에 집적화 하는 잡음 상쇄 회로에 적용한다. 도 5는 본 실시의 형태와 관련되는 이미지 센서 회로의 다른 예를 나타내는 도면이다. 도 6은 도 5에 나타난 이미지 센서 회로를 위한 타이밍 챠트(timing chart)를 나타내는 도면이다. 화소의 출력 회로는, 소스 팔로워 회로이고, 칼럼선(공통의 수직 신호선)에 접속된다. 칼럼선의 기생 캐패시터 C_P1 및 입력 캐패시터 C_2i가, 신호 처리 회로의 입력 캐패시터 Cs에 비해 충분히 작다고 하면, 충전을 가속하는 충전 회로를 이용하여 충분한 고속화를 얻을 수 있다.

이미지 센서 회로(11b)의 센서 회로(13)로서 화소 회로(32)가 이용된다. 화소 회로(32)는 센서부(33)와 증폭부(35)를 가지고, 센서부(33)는 센서 소자(33a)를 포함한다. 센서 소자(33a)는 광 L에 응답하여 광전류를 생성하는 광전 변환 소자를 포함하고, 예를 들면 포토다이오드이다. 증폭부(35)는 센서 소자(33a)로부터의 신호 V_SEN에 응답하여 칼럼선(19a)을 구동한다. 증폭부(35)는 신호 출력(35a), 제어 입력(35b) 및 전원 단자(35c)를 포함한다. 증폭부(35)의 신호 출력(35c)는 제1의 출력 저항(Rs)을 가진다.

화소(21)의 일례로서 CMOS 이미지 센서의 셀(cell)이 있다. CMOS 이미지 센서의 셀에서는, 도 5의 센서 소자(33a)로서 예를 들면 매립형 포토다이오드가 이용된다. 센서부(33)는 센서 소자(33a)와 증폭부(35)의 제어 입력(35b)의 사이에 접속된 전달 트랜지스터(33b)와, 축적 노드(33c)를 리셋하기 위한 리셋 트랜지스터(33d)를 포함한다. 전달 트랜지스터(33b)의 게이트는 전달 제어 신호 TX를 받고, 리셋 트랜지스터(33d)의 게이트는 리셋 신호 R을 받는다. 축적 노드(33c)는 증폭용 트랜지스터(35d)의 게이트에 접속되어 있다. 증폭부(35)는 증폭용 트랜지스터(35d)와 직렬로 접속된 선택 트랜지스터(35e)를 포함하고, 증폭용 트랜지스터(35d)에 흐르는 전류는, 선택 트랜지스터(35e)에 흐른다. 선택 트랜지스터(35e)의 게이트는 선택 신호 S를 받는다. 화소 회로(32)는 리셋 신호에 의해 설정되는 리셋 레벨을 나타내는 제1의 신호를 제공함과 아울러, 센서 소자(33a)가 받은 광신호 L의 크기에 대응하는 신호 레벨을 나타내는 제2의 신호를 제공한다.

도 1에 있어서의 신호 처리 회로(15a)로서 도 5에서는 증폭기(14a)가 이용되어 칼럼선(19a)이 신호선(예를 들면, 신호선(19))으로서 이용된다. 도 1에 있어서의 독출 회로(15b)로서 도 5에서는 상관 이중 표본화 회로(15c)가 이용되어 신호선(19b)이 다른 신호선(예를 들면, 신호선(20))으로서 이용된다. 증폭기(14a)의 출력에는 신호선(19b)을 통해 상관 이중 표본화 회로(15c)가 접속되어 있다. 칼럼선(19a)은 이미지 센서의 화소 어레이(12) 내의 화소 회로(32)에 접속되어 있다. 화소 회로(32), 증폭기(14a), 충전 회로(17) 및 바이어스 회로(37)가 칼럼선(19a)을 통해 서로 접속되어 있다. 이어지는 설명에 나타나는 제어 신호 및 클록은, 예를 들면 클록 생성 회로(31)에 의해 제공된다.

상관 이중 표본화 회로(15c)에서는, 제1의 캐패시터(41a)는 제1의 신호(화소 회로(32)의 리셋 레벨)를 격납한다. 제1의 스위치(39a)는 제1의 캐패시터(41a)와 신호선(19b)의 사이에 접속되어 있다. 제2의 캐패시터(41b)는 제2의 신호(화소 회로(32)의 신호 레벨)를 격납한다. 제2의 스위치(39b)는 제2의 캐패시터(41b)와 신호선(19b)의 사이에 접속되어 있다. 상관 이중 표본화 회로(15c)의 입력 캐패시턴스는 충전 회로(18)의 입력 캐패시턴스보다 크다. 상관 이중 표본화 회로(15c)의 입력 캐패시턴스는 예를 들면 5㎊이다.

이미지 센서 회로(11b)에서는 증폭기(14a)가 칼럼선(19a)에 접속되어 있다. 충전 회로(17)의 입력 캐패시턴스는 증폭기(14a)의 입력 캐패시턴스보다 작다. 증폭기(14a)의 입력 캐패시턴스는 예를 들면 5㎊이다. 이미지 센서 회로(11b)에서도, 칼럼선(19a)에는 기생 캐패시턴스 Cp가 있고, 또 충전 회로(18)의 출력 저항 R4는, 도 1에 있어서의 신호 처리 회로(15a), 도 5에 있어서의 본 실시예에서는 즉 증폭기(14a)의 출력 저항(도 1에 있어서의 R3)보다 작다.

증폭기(14a)는 제3 및 제4의 캐패시터(43, 45)와 연산 증폭 회로(47)를 포함할 수가 있다. 제3의 캐패시터(43)의 일단(43a)은 연산 증폭 회로(47)의 한쪽의 입력(예를 들면, 반전 입력)(47a)에 접속되어 있다. 타단(43b)은 스위치(46)를 통해 증폭기(14a)의 입력으로부터의 신호를 받아 표본화 캐패시턴스(49)에 접속되어 있다. 제4의 캐패시터(45)는 연산 증폭 회로(47)의 입력(47a)과 출력(예를 들면, 비반전 출력)(47b)의 사이에 접속되고, 연산 증폭 회로(47)의 다른 한쪽의 입력(예를 들면, 비반전 입력)(47c)은 공통선 V_COM에 접속된다. 제3 및 제4의 캐패시터(43, 45)의 캐패시턴스(C1, C2)의 비는 증폭기(14a)의 증폭율을 규정한다. 연산 증폭 회로(47)는 제3 및 제4의 캐패시터(43, 45)와 함께 동작하여 증폭기(14a)의 입력에 받은 신호 Vp를 증폭한다. 증폭기(14a)는, 도 5에 나타난 클록 φ_R1에 응답하여 연산 증폭 회로(47)의 입력 및 출력을 리셋하는 스위치(48)를 포함한다.

이미지 센서 회로(11b)의 동작을 설명한다. 도 6에 나타나듯이, 전체 독출 기간은, 리셋 레벨의 독출 기간 T_R와 신호 레벨의 독출 기간 T_S를 포함한다. 화소 회로(32)의 정보를 독출하기 위해서, 바이어스 회로(37)가 이용된다. 독출 기간 T_R, T_S에 있어서는, 바이어스 회로(37)가 활성화(active)하게 되어 있다. 트랜지스터(36)의 게이트에는 바이어스 전압이 인가되어 있고, 바이어스 회로(37)는 전류 I₁을 흘리는 전류원으로서 동작한다. 화소 회로(32)가 선택되었을 때, 축적 노드(33c)의 전위에 따른 전류가 증폭부(35) 및 바이어스 회로(37)에 흘러 칼럼선(19a)이 충전되어 간다.

기간 T_R에서는 선택 신호 S에 응답하여 증폭부(35)의 선택 트랜지스터(35e)가 도통한다. 도 6에 있어서의 시각 t0에서 구동 기간이 개시한다. 또, 화소 회로(32)에 리셋 신호 R이 주어지고, 확산 노드(33c)의 전위 V_FD가 리셋 레벨로 설정된다. 시각 t1에 있어서, 리셋 신호 R이 해제되어 확산 노드(33c)에 리셋 잡음(noise)이 생긴다. 이 리셋 레벨을 독출함에 있어서, 칼럼선(19a)은 초기값 V1_R로부터 최종값 V2_R로 구동되게 된다. 시각 t0~t2의 기간에 있어서는, 본 실시예에서는, 도 6에 나타난 클록 φ_R에 응답하여 충전 회로(17)의 구동 회로(25)의 입력(25a) 및 출력(25b)을 리셋한다. 리셋 기간의 종점(예를 들면, 시각 t2) 근처에서는, 칼럼선(19a)의 전위는 최종값, 혹은 거의 최종값에 도달하고 있다. 시각 t2까지 이 칼럼선 전위를 충전 회로(17)의 입력이 받아 표본화를 완료한다. 시각 t2에서 충전 회로(17)가 활성화(active)하게 된다.

시각 t2에 있어서, 클록 φ₁에 응답하여 스위치(46)가 도통하여, 칼럼선(19a)에 캐패시터(43, 49)가 접속된다. 시각 t3에, 스위치(46)가 비도통으로 된다. 또, 증폭 회로(47)는, 입력(47a)에 받은 신호에 응답하여 동작한다. 증폭된 신호는 증폭기(14a)의 신호선(19b)에 제공된다.

스위치(46)의 도통에 의해, 칼럼선(19a)에 큰 보유용의 캐패시터(49)가 접속된다. 칼럼선(19a)의 기생 캐패시터 Cp 및 입력 캐패시터(49)와의 전하 분배에 의해, 칼럼선(19a)의 전위 V_P는 시각 t2에서 일단 크게 변화하여 값 V_3R로 된다. 충전 회로(17)가 시각 t2에서 활성화하게 되어, 칼럼선(19a)의 전위의 변화를 보조한다. 리셋이 해제된 충전 회로(17)가, 칼럼선(19a)의 전위의 일시적인 변화에 응답하여, 제2의 출력 저항(도 1의 R2)의 출력을 통해 충전을 개시한다. 시각 t2의 다음에, 화소 회로(32)의 증폭부(35) 및 충전 회로(17)는 각각 제1 및 제2의 출력 저항의 출력을 통해 칼럼선(19a) 및 증폭기(14a)를 구동한다. 이 구동에 의해, 칼럼선(19a)의 전위는 전위 V_3R로부터 상승한다. 충전 회로(17)에 의한 구동의 보조는 시각 t3의 전의 시각 t4에 있어서 종료한다. 시각 t4에 있어서, 칼럼선(19a)은 전위 V_4R로 구동되어 있다. 이 다음에, 화소 회로(32)가 단독으로 제1의 출력 저항(도 1의 Rs)을 통해 칼럼선(19a) 및 증폭기(14a)를 구동하여, 최종값 V_2R과 현재값 V_4R의 차분을 충전한다. 기간 만료의 시각 t3에 앞서, 최종값 V_2R이 화소 회로(32)에 의해 달성되고 있다.

기간 T_S에서는 시각 t5에 있어서 선택 트랜지스터(35e)가 도통한다. 또, 화소 회로(32)에 전달 신호 TX가 주어지고, 전달 트랜지스터(33b)가 도통한다. 확산 노드(33c)에 센서 신호가 전달되어, 전위 V_FD가 신호 레벨로 설정된다. 시각 t6에 있어서 전달 신호 TX가 해제되어 확산 노드(33c)에 신호 레벨이 확정된다. 이 신호 레벨의 값에 대응하여, 칼럼선(19a)은 초기값 V1_S로부터 최종값 V2_S로 구동되게 된다. 화소 회로(32)는 초기 전위 V1_S의 칼럼선(19a)을 제1의 출력 저항의 출력을 통해 구동한다. 증폭기(14a)의 캐패시터는 아직 칼럼선(19a)에 접속되어 있지 않은 시각 t5~t7의 기간으로, 본 실시예에서는, 도 6에 나타난 클록 φ_R에 응답하여 충전 회로(17)의 구동 회로(25)의 입력(25a) 및 출력(25b)을 다시 리셋한다. 리셋 기간의 종점(예를 들면, 시각 t7) 근처에서는, 칼럼선(19a)의 전위는 최종값, 혹은 거의 최종값에 도달하고 있다. 충전 회로(17)는 칼럼선(19a)의 전위를 표본화한다. 시각 t7 이후의 시간에 있어서, 클록 φ₁에 응답하여, 증폭기(14a)의 스위치(46)가 도통하고, 시각 t8에 스위치(46)가 비도통으로 된다. 스위치(46)의 도통에 의해, 칼럼선(19a)에 큰 보유용의 캐패시터(49)가 접속된다. 칼럼선(19a)의 기생 캐패시터와 캐패시터(49)와의 전하 분배에 의해, 칼럼선(19a)의 전위 V_P는 일단 크게 변화한다. 또, 시각 t7에서 충전 회로(17)가 활성화하게 된다. 칼럼선(19a)이 전위 V3_S에 도달했을 때, 충전 회로(17)의 구동이 개시되고, 화소 회로(32) 및 충전 회로(17)가 제1 및 제2의 출력 저항을 통해 칼럼선(19a) 및 증폭기(14a)를 구동한다. 충전 회로(17)에 의한 구동의 보조는 시각 t8의 전의 시각 t11에 있어서 종료한다. 시각 t11에 있어서, 칼럼선(19a)은 전위 V4_S로 구동된다. 이 다음에, 화소 회로(32)가 단독으로 제1의 출력 저항을 통해 칼럼선(19a) 및 증폭기(14a)를 구동하여, 현재값 V4_S와 최종값 V2_S의 차분을 충전한다. 최종값 V2_S의 도달은 시각 t8에 앞서 화소 회로(32)에 의해 완료하고 있다.

이미지 센서 회로(11b)에 의하면 큰 용량성의 부하의 구동 시간을 단축할 수 있다. 상관 이중 표본화 회로(15c)에 격납된 제1 및 제2의 신호는 신호 HS(i)에 응답하여 도통하는 스위치(38a, 38b)를 통해 다음의 회로(39)에 제공된다. 이 회로(39)는 이들의 신호의 A/D변환을 행하여 디지털 신호 S_DIG를 생성한다. 또, 회로(39)는 칼럼마다 설치된다.

신호 처리 회로가 상관 이중 표본화 회로(15c)를 포함하므로, 리셋 레벨 및 신호 레벨의 어느 구동에 있어서도 격납용의 캐패시터(제1의 캐패시터(39a) 또는 제2의 캐패시터(39b))가 신호선(19b)에 접속된다. 상관 이중 표본화 회로(15c)의 캐패시터(39a, 39b)는 리셋 레벨 및 신호 레벨에 대응한 제1 및 제2의 신호를 확실히 보유하기 위해서 비교적 큰 캐패시턴스를 가진다. 이 이미지 센서 회로(11b)에 의하면, 충전 회로(17)는 화소 회로(32)의 증폭부(35)에 의한 칼럼선(column line)(19a)의 구동을 보조한다. 충전 회로(17)는 구동 기간의 종점의 전에 충전을 종료하므로, 최종값으로의 충전 또는 구동은 증폭부(33)에 의해 행해진다. 따라서, 화소 회로(32)의 증폭부(33)를 이용하여, 칼럼선(19a)의 기생 캐패시턴스 및 상관 이중 표본화 회로(15c)의 캐패시터를 초기값으로부터 최종값까지 충전하는 시간을 단축할 수 있다.

도 5에 있어서의 충전 회로(17)는 도 6에 있어서의 리셋 신호 φ_R에 의해 리셋 기간에 있어서 리셋 상태에 있고, 이 기간에 칼럼선(19a)의 전위를 표본화하고 있다. 증폭기(14a)는 리셋 기간의 후에 클록 φ₁에 응답하여 칼럼선(19a)에 접속된다. 이 때문에, 칼럼선(19a)의 전위는 증폭기(14a)의 표본화 캐패시터(49)(캐패시턴스 Cs)에의 전하의 이동에 의해 일시적으로 크게 변동한다. 충전 회로(17)는 기간 T2에서 활성화하게 되어 있으므로, 이 변위에 응답하여 충전을 개시하여, 기간 T3에서는 화소 회로(32)에 의해 표본화 캐패시터(49)가 구동된다. 이 이미지 센서 회로(11b)에 의하면, 최종값의 정확도를 손상시키는 일이 없이 화소 회로(32)로부터 증폭기(14a)에의 신호 전달 시간은 단축된다. 증폭기(14a)는 화소 회로(32)로부터 칼럼선(19a)을 통해 받은 신호를 처리한다. 표본화 캐패시터(49)는 증폭기(14a)의 입력 캐패시턴스를 실질적으로 규정한다. 또, 신호 전달 시간을 단축하기 위해서 증폭기에 있어서의 소비 전류의 증가가 불필요하게 된다. 또, 신호 전달 시간의 단축보다 다른 특성(예를 들면, 증폭기의 입력 환산 잡음의 저감 효과)의 향상을 위해서 증폭기의 설계 목표를 설정할 수 있다.

이미지 센서 회로(11b)에서는 신호 처리 회로로서의 증폭기(14a)의 출력은 신호선(19b)을 통해 상관 이중 표본화 회로(15c)에 접속되어 있다. 혹은, 상관 이중 표본화 회로(15c)에 대신하여 적분기(예를 들면, 실시의 형태에 있어서 설명되는 적분기)를 사용할 수 있다. 상관 이중 표본화 회로(15c)는 증폭기(14a)로부터 신호선(19b)을 통해 받은 리셋 레벨 및 신호 레벨에 대응한 독출 값을 격납할 수 있다. 증폭기(14a)의 출력 및 상관 이중 표본화 회로(15c)의 입력은 신호선(19b)을 통해 충전 회로(18)에 접속된다. 충전 회로(18)는 예를 들면 충전 회로(17)의 동일 회로 구성을 가질 수가 있다. 그렇지만, 충전 회로(18)의 회로 구조는 특정의 회로에 한정되는 일은 없다. 예를 들면, 충전 회로(18)의 입력(18b)은 상관 이중 표본화 회로(15c)의 입력 캐패시턴스보다 작은 입력 캐패시턴스를 가지고, 그 출력(18a)은 증폭기(14a)의 출력 저항보다 작은 출력 저항을 가진다. 충전 회로(18)는, 충전 회로(18)의 입력(18b)에 있어서의 전위에 응답하여 그 출력(18a)을 통해 신호선(19b)에의 충전을 개시함과 아울러, 구동 기간의 종점의 전에 충전을 종료한다. 충전 회로(18)는, 충전 회로(17)의 클록 φ_F1에 대신하여, 도 6에 나타난 클록 φ_F2에 응답하여 기간(t2~t10, t7~t9)에 동작한다. 본 실시예에서는, 충전 회로(18)의 활성 기간(t2~t10, t7~t9)은 충전 회로(17)의 활성 기간(t2~t4, t7~t11)보다 길고, 클록 φ₁에 응답하여 증폭 회로(15b)의 표본화 스위치(46)가 도통하고 있는 기간(t2~t3, t7~t8)보다 짧다.

이어서 신호선(19b)의 전위의 변화를 설명한다. 도 6에 나타난 칼럼선(19a)의 구동에 이용한 기간 T1, T2, T3과 마찬가지로, 도 3에 나타난 3개의 기간 S1, S2, S3에 있어서 신호선(19b)의 전위가 변화한다. 증폭기(14a)는, 도 6의 구동 기간(t0~t5, t5~t12)에 대응하는 기간(S1, S2, S3)에 신호선(19b)의 전위 V_LINE를 초기값(도 3의 U1)으로부터 최종값(도 3의 U2)으로 변화시킨다. 도 6의 기간(t0~t2, t5~t7)에서는, 충전 회로(18)는 리셋 상태에 있고, 그 입력(18b)은 신호선(19b)의 전위를 받고 있다. 증폭기(14a)가 신호선(19b) 및 충전 회로(18)의 입력(18b)을 구동하여, 신호선(19b)의 전위가 구동값(도 3의 U31)으로 변화한다. 도 6의 기간(t2~t5, t7~t12)에서는, 클록 φ_SH1, φ_SH2에 응답하여 상관 이중 표본화 회로(15c)가 신호선(19b)에 접속된다. 신호선(19b)의 전위의 변화에 응답하여 충전 회로(18)가 동작한다. 도 6의 충전 기간(t2~t10, t7~t9)에서는, 충전 회로(18)가, 신호선(19b)의 구동 또는 충전을 보조하여, 신호선(19b)의 기생 캐패시터 및 상관 이중 표본화 회로(15c)의 비교적 큰 캐패시터(도 5의 캐패시턴스 Cs_H1 또는 Cs_H2)에 전하를 공급하고, 신호선(19b)의 전위를 제1의 구동값(도 3의 U32)으로부터 제2의 구동값(도 3의 U4)으로 변화시키는 것에 더하여, 상관 이중 표본화 회로(15c)의 캐패시터(41a)(또는 캐패시터(41b)) 상의 전위 V_SMPL2도 변화시킨다. 클록 φ_F2에 응답하여 충전 회로(18)의 보조가 정지될 때, 신호선(19b)은 전위(도 3의 U4)이다. 도 6의 기간(t10~t5, t9~t12)에서는, 증폭기(14a)는, 신호선(19b)의 기생 캐패시터 및 상관 이중 표본화 회로(15c)의 캐패시터(캐패시턴스 Cs_H1 또는 Cs_H2)에 전하를 공급하고, 신호선(19b)의 전위 V_LINE를 제2의 구동값(도 3의 U4)으로부터 최종값(도 3의 U2)으로 변화시키는 것에 더하여, 상관 이중 표본화 회로(15c)의 캐패시터(캐패시턴스 Cs_H1 또는 Cs_H2) 상의 전위 V_SMPL2도 변화시켜, 정확한 최종값(아날로그 값)으로의 구동을 달성한다. 즉, 신호선(19b)의 전위 V_LINE에 관해서, 초기값(도 3의 U1)으로부터 구동값(도 3의 U31)으로의 변화는 증폭기(14a)에 의해 행해진다. 신호선(19b)의 전위 V_LINE 및 독출 회로의 큰 캐패시터 상의 전위 V_SMPL2에 관해서, 구동값(도 3의 U4)으로부터 최종값(도 3의 U2)으로의 변화는 증폭기(14a)에 의해 행해지고, 한편 구동값(도 3의 U32)으로부터 구동값(도 3의 U4)으로의 변화는 충전 회로(18) 및 증폭기(14a)에 의해 행해진다.

다음에, 도 5에 나타난 이미지 센서 회로(11b)의 변형예를 설명한다. 이미지 센서 회로(11b)에서는, 증폭기(14a)가 충전 회로(17)의 보조를 이용하여 화소 회로(32)로부터 신호를 독출하고 있고, 또 상관 이중 표본화 회로(15c)가 충전 회로(18)의 보조를 이용하여 증폭기(14a)로부터의 신호를 표본화하고 있다. 그렇지만, 이미지 센서 회로(11b)의 변형예에서는 충전 회로(17)를 이용하는 일이 없이 충전 회로(18)를 이용할 수가 있다. 혹은, 이미지 센서 회로(11b)의 변형예에서는 충전 회로(18)를 이용하는 일이 없이 충전 회로(17)를 이용할 수가 있다.

도 7은 본 실시의 형태와 관련되는 이미지 센서 회로의 다른 예를 나타내는 도면이다. 도 8은 도 7에 나타난 이미지 센서 회로를 위한 타이밍 챠트를 나타내는 도면이다. 이미지 센서 회로(11c)는 이미지 센서 회로(11b)의 증폭기(14a)에 대신하여 적분기(14b)를 포함한다. 이미지 센서 회로(11c)에서는, 화소 회로(32) 및 바이어스 회로(37)가 이용되고, 도 1의 신호 처리 회로(15a)로서 적분기(14b)가 이용되고, 칼럼선(19a)이 신호선(예를 들면, 신호선(19))으로서 이용되고, 신호선(19b)이 다른 신호선(예를 들면, 신호선(20))으로서 이용된다. 적분기(14b)의 출력에는 신호선(19b)을 통해 상관 이중 표본화 회로(15c)가 접속되어 있다. 화소 회로(32), 적분기(14b), 충전 회로(17) 및 바이어스 회로(37)가 칼럼선(19a)을 통해 서로 접속된다. 칼럼선(19a)은 이미지 센서의 화소 어레이 내의 화소를 접속하고 있다. 이어지는 설명에 나타나는 제어 신호 및 클록은, 예를 들면 클록 생성 회로(31c)에 의해 제공된다.

이미지 센서 회로(11c)에서는 이미지 센서 회로(11b)의 증폭기(14a)에 대신하여 적분기(14b)가 칼럼선(19a)에 접속되어 있다. 충전 회로(17)의 입력 캐패시턴스는 적분기(14b)의 입력 캐패시턴스보다 작다. 적분기(14b)의 입력 캐패시턴스는 예를 들면 5㎊이다. 이미지 센서 회로(11c)에서도, 이미지 센서 회로(11b)와 마찬가지로, 칼럼선(19a)에는 기생 캐패시턴스 Cp가 있고, 또 충전 회로(17)의 출력 저항 R2는 화소 회로(32)의 출력 저항 Rs보다 작다. 충전 회로(17)는 적분 기간의 개시전에 칼럼선(19a)의 전위를 이미 표본화하고 있다.

적분기(14b)는 적분기(14b)의 입력으로부터의 신호 V_P를 표본화하는 표본화 회로(52a)와, 표본화 회로(52a)에 의해 표본화된 신호 V_SM를 적분하는 적분 회로(52b)를 포함한다. 표본화 회로(52a)는 보유 캐패시터(53)와 스위치(56a~56d)를 포함한다. 스위치(56a)는 보유 캐패시터(53)의 일단과 칼럼선(19a)의 사이에 접속되고, 스위치(56b)는 보유 캐패시터(53)의 일단과 공통선 V_COM의 사이에 접속되고, 스위치(56c)는 보유 캐패시터(53)의 타단과 적분 회로(52b)의 입력의 사이에 접속되고, 스위치(56d)는 보유 캐패시터(53)의 타단과 공통선 V_COM의 사이에 접속된다. 적분 회로(52b)는 연산 증폭 회로(57) 및 캐패시터(55)를 포함한다. 캐패시터(55)는, 연산 증폭 회로(57)의 입력(예를 들면, 반전 입력)(57a)과 출력(예를 들면, 비반전 출력)(57b)의 사이에 접속되어 있다. 연산 증폭 회로(57)의 다른 입력(예를 들면, 비반전 입력)(57c)은 공통선 V_COM으로부터 공통(common) 신호를 받는다. 적분 회로(52b)는, 도 7 및 도 8의 클록 φ_R1에 응답하여 동작하는 리셋용의 스위치(58)를 포함하고, 연산 증폭 회로(57)의 입력(57a)과 출력(57b)의 사이에 접속된다.

표본화 회로(52a)에서는, 클록 φ₁에 응답하여, 스위치(56a, 56d)가 도통하고, 표본화를 위해서 신호 V_P를 칼럼선(19a)로부터 캐패시터(53)에 받는다. 또, 클록 φ₂에 응답하여, 스위치(56b, 56c)가 도통하고, 표본화한 신호 V_SM를 적분 회로(52b)의 캐패시터(55)에 축적한다.

도 8을 참조하면, 4개의 적분 기간 T_INT1에서 화소 회로(32)의 리셋 레벨의 적분이 행해지고, 4개의 적분 기간 T_INT2에서 화소 회로(32)의 신호 레벨의 적분이 행해진다. 각 적분 기간 T_INT1, T_INT2마다, 칼럼선(19a)은 클록 φ₁에 응답하여, 칼럼선(19a)의 기생 캐패시턴스 및 충전 회로(17)의 입력 캐패시턴스보다 큰 보유 캐패시터(53)에 접속된다. 기생 캐패시터 및 입력 캐패시터로부터 보유 캐패시터(53)으로의 전하 이동이 생겨, 칼럼선(19b)의 전위는 일시적으로 크게 변화한다. 각 적분 기간 T_INT1, T_INT2에서, 클록 φ₁에 응답하여 스위치(56a, 56d)가 도통하는 표본화 기간보다 짧은 기간 T_F1에 충전 회로(17)가 활성이다. 표본화 기간의 시점 이후에 충전 회로(17)가 충전 동작을 개시하고, 표본화 기간의 종점에 앞서 충전 동작을 정지한다. 각 T_F1 기간에 충전 회로(17)는 이미 설명된 것처럼 칼럼선(19a)의 전위에 따라 충전을 개시하고, 기간 T_F1의 만료에 의해 비활성화된다. 클록 φ₂에 응답하여 스위치(56b, 56c)가 도통하는 기간에, 표본화된 신호를 적분 회로(52b)에 전송한다. 충전 회로(17)를 이용하여, 적분기(14b)에 있어서 고속이고 정확한 표본화가 가능하게 된다. 매우 적합한 실시예에서는, 일례의 적분 기간의 전에, 충전 회로(17)는 칼럼선(19a)의 전위의 표본화를 행하고, 칼럼선(19a)의 전위를 적분 기간마다 표본화하지 않는 것이 좋다.

이미지 센서 회로(11c)에서는, 신호 처리 회로로서의 적분기(14b)의 출력은 신호선(19b)을 통해 상관 이중 표본화 회로(15c)에 접속되어 있다. 이미지 센서 회로(11c)에 있어서의 충전 회로(18)의 동작은, 이미지 센서 회로(11b)에 있어서의 설명으로부터 이해된다. 상관 이중 표본화 회로(15c)는, 적분기(14b)로부터 신호선(19b)을 통해 받은 리셋 레벨 및 신호 레벨에 대응한 독출 값을 격납할 수 있다.

다음에, 도 7에 나타난 이미지 센서 회로(11c)의 변형예를 설명한다. 이미지 센서 회로(11c)에서는, 적분기(14b)가 충전 회로(17)의 보조를 이용하여 화소 회로(32)로부터 신호를 독출하고 있고, 또 상관 이중 표본화 회로(15c)가 충전 회로(18)의 보조를 이용하여 적분기(14b)로부터의 신호를 표본화하고 있다. 그렇지만, 이미지 센서 회로(11c)의 변형예에서는 독출시에 충전 회로(17)를 이용하는 일이 없이 충전 회로(18)를 이용할 수가 있다. 혹은, 이미지 센서 회로(11c)의 변형예에서는 충전 회로(18)를 이용하는 일이 없이 충전 회로(17)를 이용할 수가 있다.

매우 적합한 실시의 형태에 있어서 본 발명의 원리를 도시하여 설명해 왔지만, 본 발명은 그러한 원리로부터 일탈하는 일 없이, 배치 및 상세에 있어서 변경될 수 있는 것은 당업자에 의해 인식된다. 본 발명은 본 실시의 형태에 개시된 특정의 구성에 한정되는 것은 아니다. 따라서, 특허 청구의 범위 및 그 정신의 범위로부터 오는 모든 수정 및 변경에 권리를 청구한다.

<산업상의 이용 가능성>

본 실시의 형태에 의하면, 센서 회로, 신호 처리 회로 및 독출 회로를 포함하는 센서 집적 회로에 있어서, 전달되는 신호의 최종값의 정확도를 손상시키는 일이 없이 센서 회로로부터 독출 회로로의 신호 전달 시간을 단축 가능한 센서 집적 회로가 제공된다. 또, 본 실시의 형태에 의하면, 센서 회로 및 신호 처리 회로를 포함하는 센서 집적 회로에 있어서, 전달되는 신호의 최종값의 정확도를 손상시키는 일이 없이 센서 회로로부터 독출 회로로의 신호 전달 시간을 단축 가능한 센서 집적 회로가 제공된다.

11 이미지 센서 회로(센서 집적 회로)
11b, 11c 이미지 센서 회로 13 센서 회로
14a 증폭기 14b 적분기
15a 신호 처리 회로 15b 독출(read out) 회로
15c 상관 이중 표본화 회로
17, 18 충전 회로
19 신호선
19a 칼럼선 19b 신호선
21 화소
23 입력 캐패시터 25 구동 회로
27 출력 스위치 29 리셋 스위치
Cp 기생 캐패시터
C_1i 입력 캐패시터 C_2i 입력 캐패시터
Cs 캐패시터(capacitor)
31, 31a, 31b, 31c 클록 생성 회로
32 화소 회로
33 증폭부 35 증폭 회로
37 바이어스 회로(bias circuit)
39a, 39b 제1의 스위치
41a, 41b 제1의 캐패시터 43, 45 캐패시터
47 연산 증폭 회로 49 캐패시터
52a 표본화 회로 52b 적분 회로
53 보유 캐패시터 55 캐패시터
56a~56d 스위치(switch) 57 연산 증폭 회로.

Claims

센서 회로와,
신호 처리 회로와,
신호선에 접속된 입력 및 출력을 가지는 충전 회로를 구비하고,
상기 센서 회로는, 센서 내부 저항이 직렬로 접속되는 센서 전압원을 가지고,
상기 신호 처리 회로는, 상기 센서 전압원이 상기 신호선 및 스위치를 통해 접속되는 캐패시터를 가지고,
상기 캐패시터는, 상기 캐패시터의 충전시에, 상기 센서 전압원에 상기 스위치를 통해 접속되어 상기 캐패시터의 전압 보유시에, 상기 스위치에 의해 상기 센서 전압원으로부터 떼어내져, 상기 캐패시터 상의 센서 전압 신호가 상기 신호 처리 회로로부터 출력되고,
상기 충전 회로는, 상기 신호선에 접속된 다른 캐패시터와, 상기 다른 캐패시터가 입력측에 접속되고 내부 저항과 등가인 상호 컨덕턴스를 가지는 구동 회로를 구비하고,
상기 충전 회로는, 상기 구동 회로의 출력과 상기 구동 회로의 입력을 등전위로 하는 리셋 스위치와, 상기 구동 회로의 이 출력과 상기 신호선을 등전위로 하는 출력 스위치를 구비하는 센서 집적 회로.
제1항에 있어서,
상기 신호선은 기생 캐패시터 Cp(용량 : Cp)를 가지고, 상기 캐패시터 C_1i(용량 : Cs), 상기 다른 캐패시터 C_2i(용량 : Ca), 상기 센서 내부 저항 Rs, 상기 충전 회로의 상기 내부 저항 R2에 있어서,
Cp＜Ca＜Cs, 또한 Ca×R2＜Cs×Rs
인 것을 특징으로 하는 센서 집적 회로.
제1항에 있어서,
상기 충전 회로는, 상기 신호선의 구동을 위한 제1구동 기간의 시점의 후에 상기 충전 회로의 상기 입력의 전위에 응답하여 충전 동작을 개시함과 아울러, 상기 충전 회로의 상기 출력에 충전 전하를 제공하는 것을 상기 제1구동 기간의 종점에 앞서 정지하는 것을 특징으로 하는 센서 집적 회로.
센서 소자와 이 센서 소자의 센스 값을 나타내는 제1신호를 출력하는 출력을 포함하는 센서 회로와,
상기 센서 회로로부터의 상기 제1신호를 제1수신 기간에 받는 입력과 상기 제1신호를 처리하여 생성된 제2신호를 출력하는 출력을 포함하는 신호 처리 회로와,
상기 제2 신호를 제2수신 기간에 받는 독출 회로와,
신호선에 접속된 입력 및 출력을 가지는 충전 회로를 구비하고,
상기 신호 처리 회로는 증폭기 및 적분기의 어느 한쪽을 포함하고,
상기 센서 회로의 상기 출력과 상기 신호 처리 회로의 상기 입력의 사이의 접속, 및 상기 신호 처리 회로의 상기 출력과 상기 독출 회로의 상기 입력의 사이의 접속의 어느 한쪽의 접속은, 상기 신호선을 통해 이루어지고,
상기 센서 회로의 상기 출력과 상기 신호 처리 회로의 상기 입력의 사이의 접속, 및 상기 신호 처리 회로의 상기 출력과 상기 독출 회로의 상기 입력의 사이의 접속의 어느 다른 한쪽의 접속은, 다른 신호선을 통해 이루어지고,
상기 충전 회로는, 상기 신호선의 구동을 위한 제1구동 기간의 시점의 후에 상기 충전 회로의 상기 입력의 전위에 응답하여 충전 동작을 개시함과 아울러, 상기 충전 회로의 상기 출력에 충전 전하를 제공하는 것을 상기 제1구동 기간의 종점에 앞서 정지하는 것을 특징으로 하는 센서 집적 회로.
제4항에 있어서,
상기 신호선은, 상기 센서 회로의 상기 출력과 상기 신호 처리 회로의 상기 입력의 사이의 접속을 이루고 있고,
상기 신호 처리 회로의 상기 입력은 제1의 입력 캐패시턴스를 가지고,
상기 충전 회로의 상기 입력은 제2의 입력 캐패시턴스를 가지고,
상기 제2의 입력 캐패시턴스는, 상기 제1의 입력 캐패시턴스보다 작고,
상기 센서 회로의 상기 출력은 제1의 출력 저항을 가지고,
상기 충전 회로의 상기 출력은 제2의 출력 저항을 가지고,
상기 제2의 출력 저항은 상기 충전 회로의 충전중에 있어서 상기 제1의 출력 저항보다 작고,
상기 신호선의 전위에 있어서의 초기값으로부터 제1의 구동값으로의 변화 및 제2의 구동값으로부터 최종값으로의 변화는 상기 센서 회로에 의해 행해지고,
상기 신호선의 전위에 있어서의 상기 제1의 구동값으로부터 상기 제2의 구동값으로의 변화는 상기 충전 회로 및 상기 센서 회로에 의해 행해지는 것을 특징으로 하는 센서 집적 회로.
제4항에 있어서,
상기 신호선은, 상기 신호 처리 회로의 상기 출력과 상기 독출 회로의 상기 입력의 사이의 접속을 이루고 있고,
상기 독출 회로의 상기 입력은 제3의 입력 캐패시턴스를 가지고,
상기 충전 회로의 상기 입력은 제2의 입력 캐패시턴스를 가지고,
상기 신호 처리 회로의 출력은 제3의 출력 저항을 가지고,
상기 충전 회로의 상기 출력은 제2의 출력 저항을 가지고,
상기 제2의 입력 캐패시턴스는, 상기 제3의 입력 캐패시턴스보다 작고,
상기 제2의 출력 저항은 상기 충전 회로의 충전중에 있어서 상기 제3의 출력 저항보다 작고,
상기 신호선의 전위에 있어서의 초기값으로부터 제3의 구동값으로의 변화 및 제4의 구동값으로부터 최종값으로의 변화는 상기 신호 처리 회로에 의해 행해지고,
상기 신호선의 전위에 있어서의 상기 제3의 구동값으로부터 상기 제4의 구동값으로의 변화는 상기 충전 회로 및 상기 신호 처리 회로에 의해 행해지는 것을 특징으로 하는 센서 집적 회로.
제4항에 있어서,
상기 충전 회로는, 상기 충전 회로의 상기 입력에 접속된 일단을 가지는 입력 캐패시터와, 상기 입력 캐패시터의 타단에 접속된 입력을 가지는 구동 회로와, 상기 구동 회로의 출력과 상기 충전 회로의 상기 출력의 사이에 접속되고 상기 제1구동 기간보다 짧은 충전 기간에 있어서 도통하는 스위치를 포함하고,
상기 충전 회로는, 상기 충전에 앞서 상기 입력 캐패시터에 상기 신호선의 전위의 표본화를 행하는 것을 특징으로 하는 센서 집적 회로.
제4항에 있어서,
상기 독출 회로는, 상기 신호 처리 회로의 출력에 접속된 상관 이중 표본화 회로를 포함하고,
상기 상관 이중 표본화 회로는, 상기 센서 회로에 있어서의 센스 값을 나타내는 제1의 센스 신호를 격납하는 제1의 캐패시터와, 상기 제1의 캐패시터와 상기 독출 회로의 상기 입력의 사이에 접속된 제1의 스위치와, 상기 센서 회로에 있어서의 센스 값을 나타내는 제2의 센스 신호를 격납하는 제2의 캐패시터와, 상기 제2의 캐패시터와 상기 독출 회로의 상기 입력의 사이에 접속된 제2의 스위치를 포함하는 것을 특징으로 하는 센서 집적 회로.
제8항에 있어서,
상기 센서 회로는 이미지 센서의 화소 회로이고,
상기 화소 회로는, 상기 센서 소자로서 광전 변환 소자와, 이 광전 변환 소자로부터의 신호를 증폭하는 증폭 회로를 포함하고,
상기 제1의 센스 신호는 상기 센서 회로의 리셋 레벨에 대응하는 제1의 화소 신호를 포함함과 아울러, 상기 제2의 센스 신호는 상기 센서 회로의 신호 레벨의 성분을 포함하는 제2의 화소 신호를 포함하는 것을 특징으로 하는 센서 집적 회로.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 신호 처리 회로는, 상기 증폭기를 포함하고,
상기 증폭기의 입력은 상기 신호 처리 회로의 상기 입력으로부터의 신호를 받고,
상기 증폭기는, 당해 증폭기의 증폭율을 규정하는 제3 및 제4의 캐패시터와, 상기 제3및 제4의 캐패시터와 함께 동작하여 당해 증폭기의 상기 입력에 받은 신호를 증폭하는 연산 증폭 회로를 포함하는 것을 특징으로 하는 센서 집적 회로.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 신호 처리 회로는, 상기 적분기를 포함하고,
상기 적분기의 입력은 상기 신호 처리 회로의 상기 입력으로부터의 신호를 받고,
상기 적분기는, 당해 적분기의 상기 입력으로부터의 신호를 표본화하는 표본화 회로와, 상기 표본화 회로에 의해 표본화된 신호를 적분하는 적분 회로를 포함하는 것을 특징으로 하는 센서 집적 회로.