JP5452441B2 - フローティングゲートメモリセルを製造するための方法およびフローティングゲートメモリセル - Google Patents
フローティングゲートメモリセルを製造するための方法およびフローティングゲートメモリセル Download PDFInfo
- Publication number
- JP5452441B2 JP5452441B2 JP2010227080A JP2010227080A JP5452441B2 JP 5452441 B2 JP5452441 B2 JP 5452441B2 JP 2010227080 A JP2010227080 A JP 2010227080A JP 2010227080 A JP2010227080 A JP 2010227080A JP 5452441 B2 JP5452441 B2 JP 5452441B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- memory cell
- floating gate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 49
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims 1
- 238000006731 degradation reaction Methods 0.000 claims 1
- 239000007943 implant Substances 0.000 description 48
- 230000008569 process Effects 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000137 annealing Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
この発明は概して半導体の製造の分野における発明である。より詳細には、この発明はフローティングゲートメモリ装置の製造の分野における発明である。
NOR型フラッシュメモリ装置などの高性能フラッシュメモリ装置では、装置の寸法が小型化されるにつれて高密度および高い動作速度が必要とされる。メモリコアセルの大きさを縮小するため、回路密度を向上させるため、およびフラッシュメモリ装置の性能を高めるために、ワード線の間に位置するフラッシュメモリセルのソース領域を接続する低抵抗Vss線が用いられる。
この発明は、DIBLおよびVss抵抗が低減されたメモリセルに向けられる。この発明は、DIBLが低減されかつVss抵抗が十分に低い、NOR型フローティングゲートフラッシュメモリセルなどのフローティングゲートフラッシュメモリセルの、当該技術分野における必要性に対処し、その必要性を解決する。
この発明は、DIBLおよびVss抵抗が低減されたメモリセルに向けられる。以下の説明はこの発明の実現例に関する具体的な情報を含んでいる。この発明が本願に具体的に記載される態様とは異なる態様で実現され得ることを当業者は認識する。さらに、この発明の具体的な詳細のうちのいくつかは、この発明を曖昧にしないように記載されない。
ドープした領域220がドレイン領域224に形成される。構造270は、NOR型フラッシュメモリ装置などのフラッシュメモリ装置を含み得る。背景として、NOR型フラッシュメモリ装置はNORアーキテクチャに構成されたフラッシュメモリ装置であり、ソース領域は典型的には、ワード線に対して平行に走るVss線によって接続される。フローティングゲートメモリセル202は、NOR型フローティングゲートフラッシュメモリセルなどのフローティングゲートフラッシュメモリセルであり得る。低エネルギ注入物をドープした領域218および220は、スタックゲート構造208の下の基板204に位置するチャネル226への接続をもたらす。
分野において公知の態様で形成されることが可能であり、フォトレジストなどの適切なマスキング材料を含み得る。図2Bにも示されるように、高エネルギ注入物をドープした領域240は、ソース領域222に位置し、低エネルギ注入物をドープした領域218の中に延在する。高エネルギ注入物をドープした領域240は、横方向の散在および拡散端縁244を含み、所望の量の適切なN型ドーパントをソース領域222に適切に注入するた
めに、高エネルギ/高ドーズ量の注入物を用いることによって形成されることが可能である。図2Bを参照すると、フローチャート100のステップ172の結果が構造272によって示されている。
フローチャート100のステップ176において、マスク238(図2Cに図示)が除去され、マスク260がスタックゲート構造208のドレイン側部分242の上およびドレイン領域224の上に形成され、Vss接続領域262が窪み246の底部250の下の基板204に形成される。マスク238は当該技術分野において公知の態様で除去されることができる。図2Dに示されるように、マスク260は、スタックゲート構造208のドレイン側部分242の上およびドレイン領域224の上に位置し、SASマスクである可能性がある。マスク260の構成および組成は実質的にはマスク238の構成および組成と類似している。
300に示される処理ステップはウェハ上で実行されることが注目され、このウェハは、ステップ370に先立って、スタックゲート構造に隣接して位置するソースおよびドレイン領域を含む基板上に位置するフローティングゲートメモリセルのスタックゲート構造を含む。スタックゲートはさらに、基板上に位置するトンネル酸化物層と、トンネル酸化物層上に位置するフローティングゲートと、フローティングゲート上に位置するONOスタックと、ONOスタック上に位置するコントロールゲートとを含む。図4A、図4Bおよび図4Cにおける構造470、472および474は、上述の基板上に位置するスタックゲート構造を含む構造上で、フローチャート300のステップ370、372および374をそれぞれに実行した結果を示す。
ート300のステップ372において、マスク438が除去され、少量ドープされた領域484および486がソース領域422およびドレイン領域424にそれぞれに形成され、ソース488は窪み464の傾斜のついた側壁466に隣接して形成される。マスク438は当該技術分野において公知の適切なエッチングプロセスを利用することによって除去されることが可能である。図4Bに示されるように、少量ドープされた領域484は窪み464の底部468の下に位置し、少量ドープされた領域486はドレイン領域424に位置する。1つの実施例では、フローチャート300のステップ372において、少量ドープされた領域484がソース領域422に形成され、このプロセスにおける後続のステップにおいてVss接続領域が形成された後、少量ドープされた領域486がドレイン領域424に形成される。図4Bにも示されるように、ソース488は、窪み464の傾斜のついた側壁466に隣接して位置し、少量ドープされた領域を含む。少量ドープされた領域484および486ならびにソース488は、所望の量の適切なN型ドーパントをソース領域422およびドレイン領域424に適切に注入するために低エネルギ/低ドーズ量の注入物を利用することによって形成されることが可能である。図4Bを参照すると、フローチャート300のステップ372の結果が構造472によって示されている。
、ソース488がチャネル領域426の中に横方向に散在および拡散するのを有利に低減する。ソース488がチャネル領域426の中に横方向に散在および拡散するのを低減することによって、図3におけるこの発明の実施例はフローティングゲートメモリセル402におけるDIBLの低減を有利に達成する。さらに、図3におけるこの発明の実施例では、基板404の上面406の下およびソース488の下にVss接続領域496の位置を定めるために窪み464を利用することによって、およびソース488を保護するためにスペーサ490を利用することによって、Vss接続領域496の抵抗、すなわちVss抵抗は、DIBLの望ましくない増加を引起すことなくVss接続領域496を多量にドープすることによって減少されることが可能である。
Claims (5)
- 基板(404)上にフローティングゲートメモリセル(402)を製造するための方法であって、
基板(404)のソース領域(422)に窪み(464)を形成するステップ(370)であって、前記窪み(464)はスタックゲート構造(408)に隣接して位置し、前記窪み(464)は傾斜のついた側壁(466)と底部(468)と深さ(476)とを有し、前記スタックゲート構造(408)は前記基板(404)におけるチャネル領域(426)の上に位置する、ステップと、
前記窪み(464)の前記傾斜のついた側壁(466)に隣接した前記フローティングゲートメモリセル(402)のソース(488)を形成するステップ(372)と、
前記スタックゲート構造(408)に隣接しかつ前記窪み(464)の前記傾斜のついた側壁(466)に隣接したスペーサ(490)を形成するステップ(374)であって、前記スペーサ(490)は前記窪み(464)の前記底部(468)に延在する、ステップと、
前記スタックゲート構造(408)のドレイン側壁(442)上、及び前記フローティングゲートメモリセル(402)のドレイン領域(424)上に位置するマスク(494)を形成するステップ(374)であって、前記マスク(494)は前記窪み(464)上には位置しない、ステップとを含み、
前記スペーサ(490)は、前記ソース(488)が前記チャネル領域(426)の中に横方向に散在および拡散するのを低減させる、方法。 - 前記窪み(464)の前記底部(468)の下および前記ソース(488)の下にVss接続領域(496)を形成するステップ(374)をさらに含み、前記Vss接続領域(496)は前記ソース(488)に接続される、請求項1に記載の方法。
- 基板(404)上に位置するフローティングゲートメモリセル(402)であって、
前記基板(404)上に位置するスタックゲート構造(408)であって、前記基板(404)におけるチャネル領域(426)の上に位置する前記スタックゲート構造(408)と、
前記スタックゲート構造(408)に隣接した前記基板(404)に形成される窪み(464)であって、傾斜のついた側壁(466)と底部(468)と深さ(476)とを有する前記窪み(464)と、
前記窪み(464)の前記傾斜のついた側壁(466)に隣接しかつ前記スタックゲート構造(408)の下に位置する前記フローティングゲートメモリセル(402)のソース(488)と、
前記スタックゲート構造(408)に隣接しかつ前記窪み(464)の前記傾斜のついた側壁(466)に隣接して位置するスペーサ(490)であって、前記窪み(464)の前記底部(468)に延在する前記スペーサ(490)と、
前記スタックゲート構造(408)のドレイン側壁(442)上、及び前記フローティングゲートメモリセル(402)のドレイン領域(424)上に位置するマスク(494)であって、前記窪み(464)上には位置しない前記マスク(494)とを含み、
前記スペーサ(490)は、前記ソース(488)が前記チャネル領域(426)の中に横方向に散在および拡散するのを低減させる、フローティングゲートメモリセル(402)。 - 前記窪み(464)の前記底部(468)の下および前記ソース(488)の下に位置するVss接続領域(496)をさらに含み、前記Vss接続領域(496)は前記ソース(488)に接続される、請求項3に記載のフローティングゲートメモリセル(402)。
- 前記ソース(488)の横方向の散在および拡散の前記低減は、前記フローティングゲートメモリセル(402)におけるドレイン誘導障壁低下の低減をもたらす、請求項3に記載のフローティングゲートメモリセル(402)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/915,771 US7170130B2 (en) | 2004-08-11 | 2004-08-11 | Memory cell with reduced DIBL and Vss resistance |
US10/915,771 | 2004-08-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007525601A Division JP4642077B2 (ja) | 2004-08-11 | 2005-04-29 | フローティングゲートメモリセルを製造するための方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049576A JP2011049576A (ja) | 2011-03-10 |
JP5452441B2 true JP5452441B2 (ja) | 2014-03-26 |
Family
ID=34967972
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007525601A Expired - Fee Related JP4642077B2 (ja) | 2004-08-11 | 2005-04-29 | フローティングゲートメモリセルを製造するための方法 |
JP2010227080A Expired - Fee Related JP5452441B2 (ja) | 2004-08-11 | 2010-10-07 | フローティングゲートメモリセルを製造するための方法およびフローティングゲートメモリセル |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007525601A Expired - Fee Related JP4642077B2 (ja) | 2004-08-11 | 2005-04-29 | フローティングゲートメモリセルを製造するための方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7170130B2 (ja) |
EP (1) | EP1782460B1 (ja) |
JP (2) | JP4642077B2 (ja) |
KR (1) | KR100838387B1 (ja) |
CN (1) | CN1993817B (ja) |
TW (1) | TWI382473B (ja) |
WO (1) | WO2006022907A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7151028B1 (en) * | 2004-11-04 | 2006-12-19 | Spansion Llc | Memory cell with plasma-grown oxide spacer for reduced DIBL and Vss resistance and increased reliability |
US7732877B2 (en) * | 2007-04-02 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gated diode with non-planar source region |
US9412598B2 (en) | 2010-12-20 | 2016-08-09 | Cypress Semiconductor Corporation | Edge rounded field effect transistors and methods of manufacturing |
US8263458B2 (en) | 2010-12-20 | 2012-09-11 | Spansion Llc | Process margin engineering in charge trapping field effect transistors |
US8999794B2 (en) * | 2011-07-14 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned source and drain structures and method of manufacturing same |
JP2021080098A (ja) | 2019-11-22 | 2021-05-27 | デクセリアルズ株式会社 | リール部材、接着フィルム巻装体 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1213218B (it) | 1984-09-25 | 1989-12-14 | Ates Componenti Elettron | Processo per la fabbricazione di una cella di memoria non volatile con area di ossido sottile di dimensioni molto piccole, e cella ottenuta con il processo suddetto. |
JPH0812885B2 (ja) * | 1987-03-03 | 1996-02-07 | 日本電気株式会社 | 不揮発性半導体記憶素子 |
JP2957283B2 (ja) * | 1990-12-06 | 1999-10-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法及び半導体装置 |
JP3065164B2 (ja) * | 1992-03-18 | 2000-07-12 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP3159850B2 (ja) | 1993-11-08 | 2001-04-23 | シャープ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US5424233A (en) | 1994-05-06 | 1995-06-13 | United Microflectronics Corporation | Method of making electrically programmable and erasable memory device with a depression |
US6362504B1 (en) | 1995-11-22 | 2002-03-26 | Philips Electronics North America Corporation | Contoured nonvolatile memory cell |
JP3548834B2 (ja) * | 1996-09-04 | 2004-07-28 | 沖電気工業株式会社 | 不揮発性半導体メモリの製造方法 |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
JPH10223868A (ja) * | 1997-02-12 | 1998-08-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2964993B2 (ja) * | 1997-05-28 | 1999-10-18 | 日本電気株式会社 | 半導体記憶装置 |
JPH1167937A (ja) | 1997-08-12 | 1999-03-09 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
JP3296415B2 (ja) * | 1997-09-03 | 2002-07-02 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
JPH11145430A (ja) * | 1997-11-10 | 1999-05-28 | Nec Corp | 半導体装置の製造方法 |
JPH11307744A (ja) * | 1998-04-17 | 1999-11-05 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP3246447B2 (ja) * | 1998-07-21 | 2002-01-15 | 日本電気株式会社 | 不揮発性半導体メモリ装置の製造方法 |
KR100356471B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 플래쉬 이이피롬 셀의 제조 방법 |
US20020123180A1 (en) * | 2001-03-01 | 2002-09-05 | Peter Rabkin | Transistor and memory cell with ultra-short gate feature and method of fabricating the same |
KR100381953B1 (ko) * | 2001-03-16 | 2003-04-26 | 삼성전자주식회사 | 노어형 플래시 메모리 소자의 제조방법 |
JP2003037193A (ja) * | 2001-07-25 | 2003-02-07 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6753242B2 (en) | 2002-03-19 | 2004-06-22 | Motorola, Inc. | Integrated circuit device and method therefor |
JP2004055826A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004235399A (ja) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2006135011A (ja) * | 2004-11-04 | 2006-05-25 | Renesas Technology Corp | 半導体記憶装置 |
-
2004
- 2004-08-11 US US10/915,771 patent/US7170130B2/en active Active
-
2005
- 2005-04-29 KR KR1020077005665A patent/KR100838387B1/ko not_active IP Right Cessation
- 2005-04-29 WO PCT/US2005/014978 patent/WO2006022907A1/en active Application Filing
- 2005-04-29 CN CN2005800264475A patent/CN1993817B/zh not_active Expired - Fee Related
- 2005-04-29 EP EP05742968A patent/EP1782460B1/en not_active Expired - Fee Related
- 2005-04-29 JP JP2007525601A patent/JP4642077B2/ja not_active Expired - Fee Related
- 2005-08-02 TW TW094126153A patent/TWI382473B/zh not_active IP Right Cessation
-
2010
- 2010-10-07 JP JP2010227080A patent/JP5452441B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008509571A (ja) | 2008-03-27 |
EP1782460A1 (en) | 2007-05-09 |
US20060035431A1 (en) | 2006-02-16 |
US7170130B2 (en) | 2007-01-30 |
KR100838387B1 (ko) | 2008-06-13 |
WO2006022907A1 (en) | 2006-03-02 |
TW200620482A (en) | 2006-06-16 |
KR20070041782A (ko) | 2007-04-19 |
JP2011049576A (ja) | 2011-03-10 |
CN1993817B (zh) | 2011-11-02 |
EP1782460B1 (en) | 2011-06-01 |
CN1993817A (zh) | 2007-07-04 |
TWI382473B (zh) | 2013-01-11 |
JP4642077B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9472461B2 (en) | Double gated 4F2 dram CHC cell and methods of fabricating the same | |
US8357572B2 (en) | Method of manufacturing semiconductor device with recess and Fin structure | |
KR100625795B1 (ko) | 반도체 소자의 게이트 및 그 형성방법 | |
US9711657B2 (en) | Silicide process using OD spacers | |
US7659179B2 (en) | Method of forming transistor using step STI profile in memory device | |
JP5452441B2 (ja) | フローティングゲートメモリセルを製造するための方法およびフローティングゲートメモリセル | |
US7566645B2 (en) | Semiconductor device and method for fabricating the same | |
US7301193B2 (en) | Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell | |
KR100832017B1 (ko) | 채널면적을 증가시킨 반도체소자 및 그의 제조 방법 | |
US7151028B1 (en) | Memory cell with plasma-grown oxide spacer for reduced DIBL and Vss resistance and increased reliability | |
US20140246720A1 (en) | Integrated circuit protected from short circuits caused by silicide | |
CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
KR100642383B1 (ko) | 개선된 소거효율을 갖는 플래시 메모리소자 및 그 제조방법 | |
CN110021604B (zh) | 一种存储器及其制备方法 | |
JP3641596B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR100753051B1 (ko) | 새들형 핀 트랜지스터 제조방법 | |
KR20050122474A (ko) | 리세스 게이트를 갖는 트랜지스터의 제조 방법 | |
KR100650772B1 (ko) | 반도체 소자의 제조방법 | |
US7109555B1 (en) | Method for providing short channel effect control using a silicide VSS line | |
CN114220815A (zh) | 半导体结构的形成方法 | |
KR100818045B1 (ko) | 높은 게이트 결합계수를 갖는 비휘발성 메모리 셀 및 그제조방법 | |
KR20060125176A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20050044186A (ko) | 이이피롬 셀의 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130313 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130318 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130411 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5452441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |