JP5348362B2 - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP5348362B2 JP5348362B2 JP2006183068A JP2006183068A JP5348362B2 JP 5348362 B2 JP5348362 B2 JP 5348362B2 JP 2006183068 A JP2006183068 A JP 2006183068A JP 2006183068 A JP2006183068 A JP 2006183068A JP 5348362 B2 JP5348362 B2 JP 5348362B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- film
- gate insulating
- ion implantation
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 62
- 239000000758 substrate Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title description 41
- 239000010408 film Substances 0.000 claims description 244
- 239000010410 layer Substances 0.000 claims description 172
- 239000004065 semiconductor Substances 0.000 claims description 147
- 238000005468 ion implantation Methods 0.000 claims description 51
- 239000012535 impurity Substances 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 34
- 230000000903 blocking effect Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、薄膜トランジスタ基板の製造方法に係り、より詳細には、工程効率に優れた薄膜トランジスタ基板の製造方法に関する。
近年、ノート型パソコンや携帯機器などの表示装置として利用される液晶表示装置において、その駆動方式は単純マトリックス方式からアクティブマトリックス方式に移行しており、特にガラス基板上に多い薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ； ＴＦＴ）を形成した薄膜トランジスタアクティブマトリックス駆動方式が主流をなしている。
薄膜トランジスタは、ゲート線の一部であるゲート電極とチャンネルを形成する半導体層、データ線の一部であるソース電極と半導体層を中心にソース電極と向い合うドレイン電極などでなされる。薄膜トランジスタは、ゲート線を通じて伝達される走査信号によってデータ線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
薄膜トランジスタは、ゲート線の一部であるゲート電極とチャンネルを形成する半導体層、データ線の一部であるソース電極と半導体層を中心にソース電極と向い合うドレイン電極などでなされる。薄膜トランジスタは、ゲート線を通じて伝達される走査信号によってデータ線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
この時、半導体層は非晶質シリコンまたは多結晶シリコンなどでなされ、ゲート電極との相対的な位置によって薄膜トランジスタは、トップゲート（ｔｏｐ ｇａｔｅ）方式とボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）方式とで分けられる。多結晶シリコン薄膜トランジスタの場合、ゲート電極が半導体層の上部に位置するトップゲート方式が主に利用される。
このような多結晶シリコン薄膜トランジスタは、レーザーを利用した結晶化技術の発展で非晶質シリコン薄膜トランジスタと似た温度で製作が可能で、非晶質シリコン薄膜トランジスタに比べて電子や正孔の移動度が高くて、ｎチャンネルを備えるＮＭＯＳ薄膜トランジスタとｐチャンネルを備えるＰＭＯＳ薄膜トランジスタを含むＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）薄膜トランジスタ具現が可能になって大型ガラス基板上の駆動回路に使用されうる（例えば、特許文献１参照）。
このような多結晶シリコン薄膜トランジスタは、レーザーを利用した結晶化技術の発展で非晶質シリコン薄膜トランジスタと似た温度で製作が可能で、非晶質シリコン薄膜トランジスタに比べて電子や正孔の移動度が高くて、ｎチャンネルを備えるＮＭＯＳ薄膜トランジスタとｐチャンネルを備えるＰＭＯＳ薄膜トランジスタを含むＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）薄膜トランジスタ具現が可能になって大型ガラス基板上の駆動回路に使用されうる（例えば、特許文献１参照）。
しかし、従来技術によるＣＭＯＳ薄膜トランジスタ製造方法は、ＮＭＯＳ及びＰＭＯＳ薄膜トランジスタの各々の半導体層上部の構造物と半導体層内のイオン注入領域を形成するために個別的なフォトエッチング工程で進行されるので、工程が複雑であるだけではなく工程コストが増加するという問題があった。
そこで、本発明は上記従来のＣＭＯＳ薄膜トランジスタ製造方法における問題点に鑑みてなされたものであって、本発明の目的は、工程効率に優れた薄膜トランジスタ基板の製造方法を提供することにある。
上記目的を達成するためになされた本発明による薄膜トランジスタ基板の製造方法は、
遮断膜と、該遮断膜上に形成される第１半導体層及び第２半導体層とを有する基板を提供する段階と、前記第１半導体層上に第１ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳する第３ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域と重畳する第１ゲート電極と、前記第３ゲート絶縁膜と重畳する感光膜パターンとからなる第１イオン注入マスク構造と、前記第２半導体層上に第１ゲート絶縁膜と、前記第２半導体層と重畳する第４ゲート絶縁膜と、前記第２半導体層と重畳する第２ゲートパターンと、前記第４ゲート絶縁膜と重畳する感光膜パターンとからなる第２イオン注入マスク構造と、を形成する段階と、
ここで、前記第１イオン注入マスク構造及び第２イオン注入マスク構造を形成する段階は、
前記遮断膜上の前記第１半導体層及び第２半導体層上に延在する、第１及び第２ゲート絶縁膜及び導電膜を順次に形成する段階と、前記導電膜上に、前記第１半導体層内に形成される前記チャンネル領域及び前記低濃度ドーピング領域と重畳される第１厚さを有する単層構造の感光膜パターンを形成し、前記第２半導体層内に形成される前記チャンネル領域と重畳される領域には第１厚さを有し、前記第２半導体層内に形成されるソース／ドレイン領域と重畳される領域には第２厚さを有する２層構造の感光膜パターンを形成する段階と、前記各感光膜パターンをエッチングマスクとして前記延在する導電膜をパターニングして前記第１ゲート電極及び第２ゲートパターンを形成し、前記各感光膜パターンをエッチングマスクとして前記延在する第２ゲート絶縁膜をパターニングして、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳するようにパターニングされた第３ゲート絶縁膜、並びに前記第２半導体層と重畳するようにパターニングされた第４ゲート絶縁膜を形成する段階と、以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第１導電型不純物イオンを前記第１半導体層内に注入して第１導電型ソース／ドレイン領域を形成する段階と、前記２層構造の感光膜パターンの第２厚さ部分を除去する段階と、前記第２厚さ部分が除去された感光膜パターンをエッチングマスクとして前記第２ゲートパターンをパターニングして、第２ゲート電極を形成する段階と、を含み、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第２導電型不純物イオンを前記第２半導体層と前記第１半導体層下部の遮断膜内に注入して第２導電型ソース／ドレイン領域を形成する段階と、前記各感光膜パターンを除去する段階と、前記感光膜パターンが除去された結果構造物をイオン注入マスクとして低濃度第１導電型不純物イオンを前記第１半導体層内に注入して低濃度ドーピング領域を形成する段階と、を有する、ことを特徴とする。
遮断膜と、該遮断膜上に形成される第１半導体層及び第２半導体層とを有する基板を提供する段階と、前記第１半導体層上に第１ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳する第３ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域と重畳する第１ゲート電極と、前記第３ゲート絶縁膜と重畳する感光膜パターンとからなる第１イオン注入マスク構造と、前記第２半導体層上に第１ゲート絶縁膜と、前記第２半導体層と重畳する第４ゲート絶縁膜と、前記第２半導体層と重畳する第２ゲートパターンと、前記第４ゲート絶縁膜と重畳する感光膜パターンとからなる第２イオン注入マスク構造と、を形成する段階と、
ここで、前記第１イオン注入マスク構造及び第２イオン注入マスク構造を形成する段階は、
前記遮断膜上の前記第１半導体層及び第２半導体層上に延在する、第１及び第２ゲート絶縁膜及び導電膜を順次に形成する段階と、前記導電膜上に、前記第１半導体層内に形成される前記チャンネル領域及び前記低濃度ドーピング領域と重畳される第１厚さを有する単層構造の感光膜パターンを形成し、前記第２半導体層内に形成される前記チャンネル領域と重畳される領域には第１厚さを有し、前記第２半導体層内に形成されるソース／ドレイン領域と重畳される領域には第２厚さを有する２層構造の感光膜パターンを形成する段階と、前記各感光膜パターンをエッチングマスクとして前記延在する導電膜をパターニングして前記第１ゲート電極及び第２ゲートパターンを形成し、前記各感光膜パターンをエッチングマスクとして前記延在する第２ゲート絶縁膜をパターニングして、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳するようにパターニングされた第３ゲート絶縁膜、並びに前記第２半導体層と重畳するようにパターニングされた第４ゲート絶縁膜を形成する段階と、以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第１導電型不純物イオンを前記第１半導体層内に注入して第１導電型ソース／ドレイン領域を形成する段階と、前記２層構造の感光膜パターンの第２厚さ部分を除去する段階と、前記第２厚さ部分が除去された感光膜パターンをエッチングマスクとして前記第２ゲートパターンをパターニングして、第２ゲート電極を形成する段階と、を含み、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第２導電型不純物イオンを前記第２半導体層と前記第１半導体層下部の遮断膜内に注入して第２導電型ソース／ドレイン領域を形成する段階と、前記各感光膜パターンを除去する段階と、前記感光膜パターンが除去された結果構造物をイオン注入マスクとして低濃度第１導電型不純物イオンを前記第１半導体層内に注入して低濃度ドーピング領域を形成する段階と、を有する、ことを特徴とする。
上記目的を達成するためになされた本発明による薄膜トランジスタ基板の製造方法は、
遮断膜と、該遮断膜上に形成される第１半導体層及び第２半導体層とを有する基板を提供する段階と、前記第１半導体層上に第１ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳する第３ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域と重畳する第１ゲート電極と、前記第３ゲート絶縁膜と重畳する感光膜パターンとからなる第１イオン注入マスク構造と、前記第２半導体層上に第１ゲート絶縁膜と、前記第２半導体層と重畳する第４ゲート絶縁膜と、前記第２半導体層内に形成されるチャンネル領域と重畳する第２ゲート電極と、該第２ゲート電極と重畳する感光膜パターンとからなる第２イオン注入マスク構造とを形成する段階と、
ここで、前記第１イオン注入マスク構造及び第２イオン注入マスク構造を形成する段階は、
前記遮断膜上の前記第１半導体層及び第２半導体層上に延在する、第１及び第２ゲート絶縁膜及び導電膜を順次に形成する段階と、前記導電膜上に、前記第１半導体層内に形成される前記チャンネル領域及び前記低濃度ドーピング領域と重畳される第１厚さを有する単層構造の感光膜パターンを形成し、前記第２半導体層内に形成される前記チャンネル領域と重畳される領域には第１厚さを有し、前記第２半導体層内に形成されるソース／ドレイン領域と重畳される領域には第２厚さを有する２層構造の感光膜パターンを形成する段階と、前記各感光膜パターンをエッチングマスクとして前記延在する導電膜をパターニングして前記第１ゲート電極及び第２ゲートパターンを形成し、前記各感光膜パターンをエッチングマスクとして前記延在する第２ゲート絶縁膜をパターニングして、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳するようにパターニングされた第３ゲート絶縁膜、並びに前記第２半導体層と重畳するようにパターニングされた第４ゲート絶縁膜を形成する段階と、前記２層構造の感光膜パターンの第２厚さ部分を除去する段階と、前記第２厚さ部分が除去された感光膜パターンをエッチングマスクとして前記第２ゲートパターンをパターニングして、第２ゲート電極を形成する段階と、以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第１導電型不純物イオンを前記第１半導体層内に注入して第１導電型ソース／ドレイン領域を形成する段階と、を含み、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第２導電型不純物イオンを前記第２半導体層と前記第１半導体層下部の遮断膜内に注入して第２導電型ソース／ドレイン領域を形成する段階と、前記各感光膜パターンを除去する段階と、前記感光膜パターンが除去された結果構造物をイオン注入マスクとして低濃度第１導電型不純物イオンを前記第１半導体層内に注入して低濃度ドーピング領域を形成する段階と、を有する、ことを特徴とする。
遮断膜と、該遮断膜上に形成される第１半導体層及び第２半導体層とを有する基板を提供する段階と、前記第１半導体層上に第１ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳する第３ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域と重畳する第１ゲート電極と、前記第３ゲート絶縁膜と重畳する感光膜パターンとからなる第１イオン注入マスク構造と、前記第２半導体層上に第１ゲート絶縁膜と、前記第２半導体層と重畳する第４ゲート絶縁膜と、前記第２半導体層内に形成されるチャンネル領域と重畳する第２ゲート電極と、該第２ゲート電極と重畳する感光膜パターンとからなる第２イオン注入マスク構造とを形成する段階と、
ここで、前記第１イオン注入マスク構造及び第２イオン注入マスク構造を形成する段階は、
前記遮断膜上の前記第１半導体層及び第２半導体層上に延在する、第１及び第２ゲート絶縁膜及び導電膜を順次に形成する段階と、前記導電膜上に、前記第１半導体層内に形成される前記チャンネル領域及び前記低濃度ドーピング領域と重畳される第１厚さを有する単層構造の感光膜パターンを形成し、前記第２半導体層内に形成される前記チャンネル領域と重畳される領域には第１厚さを有し、前記第２半導体層内に形成されるソース／ドレイン領域と重畳される領域には第２厚さを有する２層構造の感光膜パターンを形成する段階と、前記各感光膜パターンをエッチングマスクとして前記延在する導電膜をパターニングして前記第１ゲート電極及び第２ゲートパターンを形成し、前記各感光膜パターンをエッチングマスクとして前記延在する第２ゲート絶縁膜をパターニングして、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳するようにパターニングされた第３ゲート絶縁膜、並びに前記第２半導体層と重畳するようにパターニングされた第４ゲート絶縁膜を形成する段階と、前記２層構造の感光膜パターンの第２厚さ部分を除去する段階と、前記第２厚さ部分が除去された感光膜パターンをエッチングマスクとして前記第２ゲートパターンをパターニングして、第２ゲート電極を形成する段階と、以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第１導電型不純物イオンを前記第１半導体層内に注入して第１導電型ソース／ドレイン領域を形成する段階と、を含み、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第２導電型不純物イオンを前記第２半導体層と前記第１半導体層下部の遮断膜内に注入して第２導電型ソース／ドレイン領域を形成する段階と、前記各感光膜パターンを除去する段階と、前記感光膜パターンが除去された結果構造物をイオン注入マスクとして低濃度第１導電型不純物イオンを前記第１半導体層内に注入して低濃度ドーピング領域を形成する段階と、を有する、ことを特徴とする。
本発明に係る薄膜トランジスタ基板及びその製造方法によれば、第１及び第２半導体層が形成されている基板上に一つのマスクを使って第１ゲート絶縁膜、第２ゲート絶縁膜及び第１及び第２ゲート電極の形成と第１及び第２半導体層内に不純物イオン注入領域を形成することによって、工程単純化を通じて収率の改善及び原価節減に効果がある。
次に、本発明に係る薄膜トランジスタ基板及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
明細書全体にわたって同一な参照符号は同一な構成要素を示す。
明細書全体にわたって同一な参照符号は同一な構成要素を示す。
以下、図１ないし図１２を参照して、本発明の一実施形態による薄膜トランジスタ基板を詳しく説明する。
図１を参照して、本発明の一実施形態による薄膜トランジスタ基板について説明する。 図１は、本発明の一実施形態による薄膜トランジスタ基板の概略構成図である。薄膜トランジスタ基板は、図１に示すように、画素部１０、ゲート駆動部２０、及びデータ駆動部３０を含む。
図１を参照して、本発明の一実施形態による薄膜トランジスタ基板について説明する。 図１は、本発明の一実施形態による薄膜トランジスタ基板の概略構成図である。薄膜トランジスタ基板は、図１に示すように、画素部１０、ゲート駆動部２０、及びデータ駆動部３０を含む。
画素部１０は、多数のゲート線Ｇ１ないしＧｎと多数のデータ線Ｄ１ないしＤｍに連結されている多数の画素を含んで、各画素は、多数のゲート線Ｇ１ないしＧｎと多数のデータ線Ｄ１ないしＤｍに連結されたスイッチング素子Ｍと、これに連結された液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔを含む。
行方向に形成されている多数のゲート線Ｇ１ないしＧｎは、スイッチング素子Ｍに走査信号を伝達し、列方向に形成されている多数のデータ線Ｄ１ないしＤｍは、スイッチング素子Ｍに画像信号に該当する階調電圧を伝達する。そして、スイッチング素子Ｍは三端子素子であって、制御端子はゲート線Ｇ１ないしＧｎに連結されていて、入力端子はデータ線Ｄ１ないしＤｍに連結されており、出力端子は液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔの一端子に連結されている。液晶キャパシタＣｌｃは、スイッチング素子Ｍの出力端子と共通電極（図示せず）との間に連結されて、ストレージキャパシタＣｓｔは、スイッチング素子Ｍの出力端子と共通電極との間に連結（独立配線方式）されるか、スイッチング素子Ｍの出力端子と直上のゲート線Ｇ１ないしＧｎとの間に連結（前端ゲート方式）されうる。
ゲート駆動部２０は、多数のゲート線Ｇ１ないしＧｎに連結されていて、スイッチング素子Ｍを活性化させる走査信号を多数のゲート線Ｇ１ないしＧｎに提供し、データ駆動部３０は多数のデータ線Ｄ１ないしＤｍに連結されている。
ここで、スイッチング素子ＭはＭＯＳトランジスタが利用され、このようなＭＯＳトランジスタは、多結晶シリコンをチャンネル領域にする薄膜トランジスタで具現されうる。そして、ゲート駆動部２０やデータ駆動部３０もＭＯＳトランジスタで構成され、このようなＭＯＳトランジスタは、多結晶シリコンをチャンネル領域にする薄膜トランジスタで具現されうる。
ここで、スイッチング素子ＭはＭＯＳトランジスタが利用され、このようなＭＯＳトランジスタは、多結晶シリコンをチャンネル領域にする薄膜トランジスタで具現されうる。そして、ゲート駆動部２０やデータ駆動部３０もＭＯＳトランジスタで構成され、このようなＭＯＳトランジスタは、多結晶シリコンをチャンネル領域にする薄膜トランジスタで具現されうる。
図２を参照して、多結晶シリコンをチャンネル領域にしてＮＭＯＳとＰＭＯＳを有するＣＭＯＳ素子を備えた駆動部を含む薄膜トランジスタ基板について説明する。図２は、本発明の一実施形態による薄膜トランジスタ基板の駆動部の断面図である。
図２に示すように、透明な絶縁基板１１０上に酸化シリコンまたは窒化シリコンからなる遮断膜１１１が形成されていて、遮断膜１１１上には、例えばｎ型及びｐ型不純物イオンが高濃度で各々ドーピングされているソース領域１５３ｎ、１５３ｐとドレイン領域１５５ｎ、１５５ｐ、及び不純物イオンがドーピングされないチャンネル領域１５４ｎ、１５４ｐが、各々多結晶シリコンからなる第１及び第２半導体層１５０ｎ、１５０ｐに形成されている。
図２に示すように、透明な絶縁基板１１０上に酸化シリコンまたは窒化シリコンからなる遮断膜１１１が形成されていて、遮断膜１１１上には、例えばｎ型及びｐ型不純物イオンが高濃度で各々ドーピングされているソース領域１５３ｎ、１５３ｐとドレイン領域１５５ｎ、１５５ｐ、及び不純物イオンがドーピングされないチャンネル領域１５４ｎ、１５４ｐが、各々多結晶シリコンからなる第１及び第２半導体層１５０ｎ、１５０ｐに形成されている。
ＮＭＯＳトランジスタの場合、ソース領域１５３ｎとチャンネル領域１５４ｎの間、ドレイン領域１５５ｎとチャンネル領域１５４ｎの間に、ｎ型不純物イオンが低濃度に注入されている低濃度ドーピング領域１５２ｎが各々形成されている。
また、ＮＭＯＳトランジスタのソース領域１５３ｎとドレイン領域１５５ｎの下部に形成されている遮断膜１１１には、ｐ型不純物イオンが高濃度で注入されている領域が形成されている。このようなｐ型高濃度ドーピング領域のドーピング濃度のピークは、ＮＭＯＳトランジスタのソース領域１５３ｎ及びドレイン領域１５５ｎの直下にある遮断膜１１１でのドーピング濃度のピーク１１２ｐより後述する第１ゲート絶縁膜４０１の直下にある遮断膜１１１でのドーピング濃度のピーク１１３ｐのほうがより深いところに形成されている。これについては、後述する薄膜トランジスタ基板の製造方法で詳しく説明する。
また、ＮＭＯＳトランジスタのソース領域１５３ｎとドレイン領域１５５ｎの下部に形成されている遮断膜１１１には、ｐ型不純物イオンが高濃度で注入されている領域が形成されている。このようなｐ型高濃度ドーピング領域のドーピング濃度のピークは、ＮＭＯＳトランジスタのソース領域１５３ｎ及びドレイン領域１５５ｎの直下にある遮断膜１１１でのドーピング濃度のピーク１１２ｐより後述する第１ゲート絶縁膜４０１の直下にある遮断膜１１１でのドーピング濃度のピーク１１３ｐのほうがより深いところに形成されている。これについては、後述する薄膜トランジスタ基板の製造方法で詳しく説明する。
多結晶シリコンからなる第１及び第２半導体層１５０ｎ、１５０ｐを含む基板１１０の上には、例えば酸化シリコンからなる第１ゲート絶縁膜４０１が形成されている。このような第１ゲート絶縁膜４０１の上に、例えば窒化シリコンからなる第２ゲート絶縁膜４０２ｎ、４０２ｐが形成されている。
上記したように、ゲート絶縁膜を二重層膜構造として使う理由は次のようである。
多結晶シリコンからなる半導体層を含む薄膜トランジスタのスレッショルド電圧Ｖｔｈの減少のためにはゲート絶縁膜の厚さを薄くすることが必要である。従来の酸化シリコン膜の単一膜でゲート絶縁膜を形成する場合、酸化シリコン膜の誘電定数は３．９ほどに過ぎず、Ｖｔｈ減少に限界があり、Ｖｔｈ減少のためにゲート絶縁膜の厚さを減少させる場合、降伏電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）が減少するので、静電気による不良の増加が憂慮された。したがって、本発明の一実施形態による薄膜トランジスタでは、ゲート絶縁膜として二重層膜構造、すなわち第１ゲート絶縁膜４０１として酸化シリコン膜を、第２ゲート絶縁膜４０２ｎ、４０２ｐとして酸化シリコン膜の誘電定数の約２倍の値を有する窒化シリコン膜を使うことによって、スレッショルド電圧Ｖｔｈの減少及び薄膜トランジスタの性能向上が可能である。
多結晶シリコンからなる半導体層を含む薄膜トランジスタのスレッショルド電圧Ｖｔｈの減少のためにはゲート絶縁膜の厚さを薄くすることが必要である。従来の酸化シリコン膜の単一膜でゲート絶縁膜を形成する場合、酸化シリコン膜の誘電定数は３．９ほどに過ぎず、Ｖｔｈ減少に限界があり、Ｖｔｈ減少のためにゲート絶縁膜の厚さを減少させる場合、降伏電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）が減少するので、静電気による不良の増加が憂慮された。したがって、本発明の一実施形態による薄膜トランジスタでは、ゲート絶縁膜として二重層膜構造、すなわち第１ゲート絶縁膜４０１として酸化シリコン膜を、第２ゲート絶縁膜４０２ｎ、４０２ｐとして酸化シリコン膜の誘電定数の約２倍の値を有する窒化シリコン膜を使うことによって、スレッショルド電圧Ｖｔｈの減少及び薄膜トランジスタの性能向上が可能である。
第１ゲート絶縁膜４０１は、多結晶シリコンからなる第１及び第２半導体層１５０ｎ、１５０ｐの全体を覆って形成される。この時、第１ゲート絶縁膜４０１は、第１及び第２半導体層１５０ｎ、１５０ｐのソース領域１５３ｎ、１５３ｐ及びドレイン領域１５５ｎ、１５５ｐと後述するソース電極１７３ｎ、１７３ｐ及びドレイン電極１７５ｎ、１７５ｐを各々電気的に連結するための通路としての第１及び第２コンタクトホール１４１ｎ、１４１ｐ、１４２ｎ、１４２ｐが形成されている。
第２ゲート絶縁膜４０２ｎ、４０２ｐは、ＮＭＯＳトランジスタでは第１ゲート絶縁膜４０１上の第１半導体層１５０ｎ内に形成されたチャンネル領域１５４ｎ及びチャンネル領域１５４ｎに各々隣接して形成されている低濃度ドーピング領域１５２ｎと重畳して形成されており、ＰＭＯＳトランジスタでは、第１ゲート絶縁膜４０１上の第２半導体層１５０ｐと重畳して形成されている。ＰＭＯＳトランジスタの第２ゲート絶縁膜４０２ｐには、第１ゲート絶縁膜４０１の第１及び２コンタクトホール１４１ｐ、１４２ｐが延長して形成されている。この時、第２ゲート絶縁膜４０２ｎ、４０２ｐは、その厚さが第１ゲート絶縁膜４０１と等しいかそれ以上の厚さを持たなければならず、その理由については薄膜トランジスタ基板の製造方法で説明する。
ＮＭＯＳとＰＭＯＳトランジスタの第２ゲート絶縁膜４０２ｎ、４０２ｐの上には、各々第１及び第２ゲート電極１２４ｎ、１２４ｐが形成されている。第１ゲート電極１２４ｎは、第１半導体層１５０ｎ内に形成されたチャンネル領域１５４ｎと重畳して形成されて、第２ゲート電極１２４ｐは、第２半導体層１５０ｐ内に形成されたチャンネル領域１５４ｐと重畳して形成されている。
第１及び第２ゲート電極１２４ｎ、１２４ｐが形成されている構造物上に層間絶縁膜６０１が形成されている。このような層間絶縁膜６０１には、ソース領域１５３ｎ、１５３ｐ及びドレイン領域１５５ｎ、１５５ｐを各々ソース電極１７３ｎ、１７３ｐ及びドレイン電極１７５ｎ、１７５ｐと電気的に連結するために第１ゲート絶縁膜４１０に形成されている第１及び第２コンタクトホール１４１ｎ、１４１ｐ、１４２ｎ、１４２ｐが延長して形成されている。
第１及び第２ゲート電極１２４ｎ、１２４ｐが形成されている構造物上に層間絶縁膜６０１が形成されている。このような層間絶縁膜６０１には、ソース領域１５３ｎ、１５３ｐ及びドレイン領域１５５ｎ、１５５ｐを各々ソース電極１７３ｎ、１７３ｐ及びドレイン電極１７５ｎ、１７５ｐと電気的に連結するために第１ゲート絶縁膜４１０に形成されている第１及び第２コンタクトホール１４１ｎ、１４１ｐ、１４２ｎ、１４２ｐが延長して形成されている。
層間絶縁膜６０１上には、ＮＭＯＳとＰＭＯＳトランジスタのソース電極１７３ｎ、１７３ｐが形成されて、第１コンタクトホール１４１ｎ、１４１ｐを通じてソース領域１５３ｎ、１５３ｐに各々電気的に連結されており、チャンネル領域１５４ｎ、１５４ｐを中心にソース電極１７３ｎ、１７３ｐの向こう側には第２コンタクトホール１４２ｎ、１４２ｐを通じてドレイン領域１５５ｎ、１５５ｐに各々連結されているドレイン電極１７５ｎ、１７５ｐが形成されている。この時、ＮＭＯＳトランジスタのドレイン電極１７５ｎは、ＰＭＯＳトランジスタのソース電極１７３ｐと連結されている。
上述した本発明の一実施形態による薄膜トランジスタ基板の製造方法を図面を参照して、詳しく説明する。図３は、本発明の一実施形態による薄膜トランジスタ基板の製造方法の順序を示した工程フローチャートであり、図４ないし図１２は、本発明の一実施形態による薄膜トランジスタ基板の製造方法を説明するための各段階別工程の中間構造物の断面図である。
図３を参照すると、先に遮断膜上に形成された第１及び第２半導体層の上に、第１及び第２ゲート絶縁膜及び導電膜を順次に形成する（ステップＳ１１）。
より詳しく説明すれば、図４に示すように、透明な絶縁基板１１０上に遮断膜１１１を形成する。この時、使われる透明絶縁基板１１０としては、ガラス、石英またはサファイアなどを使うことができ、遮断膜１１１は、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）を蒸着して形成する。遮断膜１１１は、基板１１０から第１及び第２半導体層１５０ｎ、１５０ｐに不純物などが拡散することを防止するためのもので、例えば約５０００Åの厚さに形成されうる。
より詳しく説明すれば、図４に示すように、透明な絶縁基板１１０上に遮断膜１１１を形成する。この時、使われる透明絶縁基板１１０としては、ガラス、石英またはサファイアなどを使うことができ、遮断膜１１１は、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）を蒸着して形成する。遮断膜１１１は、基板１１０から第１及び第２半導体層１５０ｎ、１５０ｐに不純物などが拡散することを防止するためのもので、例えば約５０００Åの厚さに形成されうる。
引き続き、遮断膜１１１上に非晶質シリコンを、例えば５００Åの厚さに蒸着して非晶質シリコン層を形成する。非晶質シリコン層をレーザー熱処理（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）、炉熱処理（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）または固相結晶化工程を通じて非晶質シリコンを結晶化した後、フォトエッチング方法でパターニングして多結晶シリコンからなる第１及び第２半導体層１５０ｎ、１５０ｐを形成する。
次いで、多結晶シリコンからなる第１及び第２半導体層１５０ｎ、１５０ｐが形成されている基板１１０上に、酸化シリコン及び窒化シリコンの絶縁物質を順次に蒸着して第１ゲート絶縁膜４０１と第２ゲート絶縁膜４０２を形成する。この時、第２ゲート絶縁膜４０２は、第１ゲート絶縁膜４０１と同じ厚さを持つか、それ以上の厚さを持たなければならない。例えば、第１ゲート絶縁膜４０１の厚さが３５０Åの場合、第２ゲート絶縁膜４０２の厚さは４５０Åであり得るが、これに限定されるものではない。
引き続き、第２ゲート絶縁膜４０２上にアルミニウム、クロム、モリブデン、またはこれらの合金からなる単一膜または多層膜を蒸着してゲート用導電膜１２０を形成する。この時、ゲート用導電膜１２０は、例えば３２００Åの厚さに形成されうるが、これに限定されず、素子特性によって多様な厚さを持つことができる。
引き続き、第２ゲート絶縁膜４０２上にアルミニウム、クロム、モリブデン、またはこれらの合金からなる単一膜または多層膜を蒸着してゲート用導電膜１２０を形成する。この時、ゲート用導電膜１２０は、例えば３２００Åの厚さに形成されうるが、これに限定されず、素子特性によって多様な厚さを持つことができる。
次に、導電膜上に第１及び第２感光膜パターンを形成する（図３のステップＳ１２）。
図５に示すように、ゲート用導電膜１２０上に感光膜を形成して光を遮断する遮光部２１１、２１２、光を透過する透光部２２１、２２２、２２３、及び光を部分的を透過させるスリット部２３１、２３２を含む光マスク２００を用いてフォトリソグラフィ工程で感光膜を露光及び現像して、第１及び第２感光膜パターン３１０、３２０を形成する。
第１感光膜パターン３１０は、光マスク２００の遮光部２１１に対応する領域に第１厚さ（ｄ１）の断層構造を有して形成される。このような第１感光膜パターン３１０は、第１半導体層１５０ｎ内に形成しようとするチャンネル領域（図２の１５４ｎ）の大きさによって変わる。
図５に示すように、ゲート用導電膜１２０上に感光膜を形成して光を遮断する遮光部２１１、２１２、光を透過する透光部２２１、２２２、２２３、及び光を部分的を透過させるスリット部２３１、２３２を含む光マスク２００を用いてフォトリソグラフィ工程で感光膜を露光及び現像して、第１及び第２感光膜パターン３１０、３２０を形成する。
第１感光膜パターン３１０は、光マスク２００の遮光部２１１に対応する領域に第１厚さ（ｄ１）の断層構造を有して形成される。このような第１感光膜パターン３１０は、第１半導体層１５０ｎ内に形成しようとするチャンネル領域（図２の１５４ｎ）の大きさによって変わる。
第２感光膜パターン３２０は、光マスク２００の遮光部２１２に対応する領域では第１厚さ（ｄ１）を有し、光マスク２００のスリット部２３１、２３２に対応する領域では第２厚さを有する。すなわち、第２感光膜パターン３２０は、第１厚さ（ｄ１）の高層部と第２厚さ（ｄ２）の低層部を有する二層構造を有する。第２感光膜パターン３２０の高層部（ｗ１）は、第２半導体層１５０ｐ内の形成しようとするチャンネル領域１５４ｐの大きさに依存して、低層部（ｗ２、ｗ３）は、各々第２半導体層１５０ｐ内の形成しようとするソース領域１５３ｐ及びドレイン領域１５５ｐの大きさに依存する。
第１及び第２感光膜パターン３１０、３２０は、例えば感光膜を所定の形状にパターニングした後、加熱収縮してその断面が台形形状（ｔｒａｐｅｚｏｉｄａｌ ｐｒｏｆｉｌｅ ｓｈａｐｅ）になるようにしたり、溶融型感光膜を使って加熱して、その断面を半球型にしたりなどして、目的するところによって多様な形状を有するように形成できる。
第１及び第２感光膜パターン３１０、３２０は、例えば感光膜を所定の形状にパターニングした後、加熱収縮してその断面が台形形状（ｔｒａｐｅｚｏｉｄａｌ ｐｒｏｆｉｌｅ ｓｈａｐｅ）になるようにしたり、溶融型感光膜を使って加熱して、その断面を半球型にしたりなどして、目的するところによって多様な形状を有するように形成できる。
このような第１及び第２感光膜パターン３１０、３２０は、ゲート用導電膜１２０をゲート電極にパターニングするためのエッチングマスクで使われるだけでなく、同時に第２ゲート絶縁膜をパターニングするためのエッチングマスクとしても使われうる。また、第１及び第２半導体層１５０ｎ、１５０ｐのソース領域及びドレイン領域を形成するためのイオン注入マスクとしても使われうる。本実施形態では、スリット部を含む光マスクを用いて二層構造を有する感光膜パターンを形成する方法を説明したが、これは例示的なものに過ぎず、ハーフトーン（ｈａｌｆｔｏｎｅ）マスクなどを利用しても二層構造を有する感光膜パターンを形成でき、これに限定されるものではない。
次に、第１ゲート電極及び第２ゲートパターンを形成する（図３のステップＳ１３）。
図６に示すように、ゲート用導電膜（図５の１２０）上に形成された第１及び第２感光膜パターン３１０、３２０をエッチングマスクとしてゲート用導電膜１２０をパターニングして、第１ゲート電極１２４ｎ及び第２ゲートパターン１２０ｐを形成する。この時、ゲート用導電膜１２０を等方性エッチング、例えば湿式エッチングして両側壁をオーバーエッチ（ｏｖｅｒ ｅｔｃｈ）して第１ゲート電極１２４ｎ及び第２ゲートパターン１２０ｐを形成して、その側壁は以後の工程で形成される上部膜との密着性を増加させるために断面形状が傾斜を有するテーパー構造に形成することが望ましい。
図６に示すように、ゲート用導電膜（図５の１２０）上に形成された第１及び第２感光膜パターン３１０、３２０をエッチングマスクとしてゲート用導電膜１２０をパターニングして、第１ゲート電極１２４ｎ及び第２ゲートパターン１２０ｐを形成する。この時、ゲート用導電膜１２０を等方性エッチング、例えば湿式エッチングして両側壁をオーバーエッチ（ｏｖｅｒ ｅｔｃｈ）して第１ゲート電極１２４ｎ及び第２ゲートパターン１２０ｐを形成して、その側壁は以後の工程で形成される上部膜との密着性を増加させるために断面形状が傾斜を有するテーパー構造に形成することが望ましい。
次に、第２ゲート絶縁膜をパターニングする（図３のステップＳ１４）。
図７に示すように、第２ゲート絶縁膜４０２を第１及び第２感光膜パターン３１０、３２０をエッチングマスクとしてエッチバック（ｅｔｃｈｂａｃｋ）して、パターニングされた第２ゲート絶縁膜４０２ｎ、４０２ｐを形成する。第１ゲート電極１２４ｎ下部に形成された第２ゲート絶縁膜４０２ｎは、第１ゲート電極１２４ｎの幅よりさらに広い幅を有する。第２ゲート絶縁膜４０２ｎと第１半導体層１５０ｎとの幅の差によって、後述する低濃度ドーピング領域が定義される。
図７に示すように、第２ゲート絶縁膜４０２を第１及び第２感光膜パターン３１０、３２０をエッチングマスクとしてエッチバック（ｅｔｃｈｂａｃｋ）して、パターニングされた第２ゲート絶縁膜４０２ｎ、４０２ｐを形成する。第１ゲート電極１２４ｎ下部に形成された第２ゲート絶縁膜４０２ｎは、第１ゲート電極１２４ｎの幅よりさらに広い幅を有する。第２ゲート絶縁膜４０２ｎと第１半導体層１５０ｎとの幅の差によって、後述する低濃度ドーピング領域が定義される。
次に、第１半導体層内にソース領域及びドレイン領域を形成する（図３のステップＳ１５）。
図８に示すように、第１半導体層１５０ｎ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｎ、第１ゲート電極１２４ｎ及び第１感光膜パターン３１０と、第２半導体層１５０ｐ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｐ、第２ゲートパターン１２０ｐ及び第２感光膜パターン３２０を各々イオン注入マスクとして高濃度のｎ型不純物イオン（Ｎ＋）を第１半導体層１５０ｎ内に注入してソース領域１５３ｎ、ドレイン領域１５５ｎ及びチャンネル領域１５４ｎを形成する。
図８に示すように、第１半導体層１５０ｎ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｎ、第１ゲート電極１２４ｎ及び第１感光膜パターン３１０と、第２半導体層１５０ｐ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｐ、第２ゲートパターン１２０ｐ及び第２感光膜パターン３２０を各々イオン注入マスクとして高濃度のｎ型不純物イオン（Ｎ＋）を第１半導体層１５０ｎ内に注入してソース領域１５３ｎ、ドレイン領域１５５ｎ及びチャンネル領域１５４ｎを形成する。
この時、チャンネル領域１５４ｎは、第１半導体層１５０ｎの第１感光膜パターン３１０と重畳される領域下に位置し、それゆえに不純物イオンが注入されず、ソース領域１５３ｎとドレイン領域１５５ｎが分離される。また、第２半導体層１５０ｐの場合、第２半導体層１５０ｐと重畳して形成されている上部構造物によって第２半導体層１５０ｐには、不純物イオンが注入されない。この時、不純物イオン注入にＰＨ３などを使うことができ、ドーズ量及びイオン注入エネルギーは、各素子の特性に適するように調節して第１半導体層１５０ｎ内にドーピング濃度のピークがくるように形成されうるようにする。
次に、第１及び第２感光膜パターンを部分的にアッシングした後、第２ゲート電極を形成する（図３のステップＳ１６）。
図９に示すように、第１及び第２感光膜パターン（図８の３１０、３２０）をアッシング工程を適用して、第２感光膜パターンの第２厚さ（ｄ２）を有する低層部（図８のｗ２、ｗ３）を除去して高層部（ｗ１）のみを残して、続いて、このような第２感光膜パターン３２０’をエッチングマスクとして第２ゲートパターン（図８の１２０ｐ）をパターニングして、第２ゲート電極１２４ｐを形成する。
図９に示すように、第１及び第２感光膜パターン（図８の３１０、３２０）をアッシング工程を適用して、第２感光膜パターンの第２厚さ（ｄ２）を有する低層部（図８のｗ２、ｗ３）を除去して高層部（ｗ１）のみを残して、続いて、このような第２感光膜パターン３２０’をエッチングマスクとして第２ゲートパターン（図８の１２０ｐ）をパターニングして、第２ゲート電極１２４ｐを形成する。
次に、第２半導体層内にソース領域及びドレイン領域を形成する（図３のステップＳ１７）。
図１０に示すように、第１半導体層１５０ｎ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｎ、第１ゲート電極１２４ｎ及び第１感光膜パターン３１０と、第２半導体層１５０ｐ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｐ、第２ゲート電極１２４ｐ及び低層部が除去された第２感光膜パターン３２０’を各々イオン注入マスクとして高濃度のｐ型不純物イオン（Ｐ＋）、例えばＢ２Ｈ６などを第２半導体層１５０ｐ内に注入してソース領域１５３ｐ、ドレイン領域１５５ｐ及びチャンネル領域１５４ｐを形成する。
図１０に示すように、第１半導体層１５０ｎ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｎ、第１ゲート電極１２４ｎ及び第１感光膜パターン３１０と、第２半導体層１５０ｐ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｐ、第２ゲート電極１２４ｐ及び低層部が除去された第２感光膜パターン３２０’を各々イオン注入マスクとして高濃度のｐ型不純物イオン（Ｐ＋）、例えばＢ２Ｈ６などを第２半導体層１５０ｐ内に注入してソース領域１５３ｐ、ドレイン領域１５５ｐ及びチャンネル領域１５４ｐを形成する。
チャンネル領域１５４ｐは、第２半導体層領域１５０ｐの低層部が除去された第２感光膜パターン３２０’と重畳される領域下に位置し、それゆえ、不純物イオンが注入されず、ソース領域１５３ｐとドレイン領域１５５ｐが分離するされる。この時、第２半導体層１５０ｐ内にｐ型不純物イオンのドーピング濃度のピークがくるように形成させるためには、比較的高いイオン注入エネルギーを使ってｐ型不純物イオンを注入しなければならない。その理由は、第２半導体層１５０ｐのソース領域１５３ｐ及びドレイン領域１５５ｐ上部には、第１ゲート絶縁膜４０１及び第２ゲート絶縁膜４０２ｐが順次に形成されているためである。
一方、第１半導体層１５０ｎのソース領域１５３ｎ及びドレイン領域１５５ｎ上部には、第１ゲート絶縁膜４０１ｎのみ形成されているために比較的高いイオン注入エネルギーで注入されるｐ型不純物イオンは、第１半導体層１５０ｎの下部に位置する遮断膜１１１に注入される。この場合、第１ゲート絶縁膜４０１より第２ゲート絶縁膜４０２ｎ、４０２ｐが厚いほど、すなわち第１ゲート絶縁膜４０１と第２ゲート絶縁膜４０２ｎ、４０２ｐとの厚さの差が大きいほど第１半導体層１５０ｎ下部の遮断膜１１１に形成されるｐ型不純物イオンのドーピング濃度のピーク１１２ｎ、１１２ｐ、１１３ｎ、１１３ｐの深みが深くなる。また、第１半導体層１５０ｎのソース領域１５３ｎ及びドレイン領域１５５ｎの直下に形成された遮断膜１１１でのｐ型不純物イオンのドーピング濃度のピーク１１２ｎ、１１２ｐの深みより、第１ゲート絶縁膜４０１の直下にある遮断膜１１１でのｐ型不純物イオンのドーピング濃度のピーク１１３ｎ、１１３ｐの深みがさらに深くなる。
次に、第１半導体領域内に低濃度ドーピング領域を形成する（図３のステップＳ１７）。
図１１に示すように、第１感光膜パターン３１０及び第２感光膜パターン３２０’を除去した構造物をイオン注入マスクとして低濃度のｎ型不純物イオン（Ｎ−）を注入して第１半導体層１５０ｎ内に低濃度ドーピング領域１５２ｎを形成する。
図１１に示すように、第１感光膜パターン３１０及び第２感光膜パターン３２０’を除去した構造物をイオン注入マスクとして低濃度のｎ型不純物イオン（Ｎ−）を注入して第１半導体層１５０ｎ内に低濃度ドーピング領域１５２ｎを形成する。
次に、図１２に示すように、低濃度ドーピング領域まで形成された構造物をすべて覆うように絶縁物質を積層して層間絶縁膜６０１を形成する。以後、層間絶縁膜６０１は、マスクを利用したフォトエッチング工程にてパターニングしてソース領域１５３ｎ、１５３ｐ及びドレイン領域１５５ｎ、１５５ｐを露出する第１コンタクトホール１４１ｎ、１４１ｐ及び第２コンタクトホール１４２ｎ、１４２ｐを形成する。
次に、図２にもどって参照すると、層間絶縁膜６０１上にデータ用導電膜を形成した後、マスクを利用したフォトエッチング工程にてパターニングしてソース電極１７３ｎ、１７３ｐ及びドレイン電極１７５ｎ、１７５ｐを形成する。ソース電極１７３ｎ、１７３ｐは、第１コンタクトホール１４１ｎ、１４１ｐを通じてソース領域１５３ｎ、１５３ｐと各々連結されて、ドレイン電極１７５ｎ、１７５ｐは、第２コンタクトホール１４２ｎ、１４２ｐを通じてドレイン領域１５５ｎ、１５５ｐと各々連結される。
ソース電極１７３ｎ、１７３ｐ及びドレイン電極１７５ｎ、１７５ｐは、アルミニウムまたはアルミニウム合金のようなアルミニウム含有金属またはモリブデンまたはモリブデン合金の単一層やアルミニウム合金層とクロム（Ｃｒ）やモリブデン（Ｍｏ）合金層などからなりうる複数層の導電物質を蒸着してデータ用導電膜として形成した後、パターニングして形成する。この時、データ用導電膜もゲート用導電膜と同じ導電物質及びエッチング方法にパターニングすることができ、ソース電極１７３ｎ、１７３ｐ及びドレイン電極１７５ｎ、１７５ｐの側面の断面形状は、上部膜との密着性のために一定な傾斜を有するテーパー構造に形成することが望ましい。
次に、本発明の他の実施形態による薄膜トランジスタ基板の製造方法について説明する。図１３は、本発明の他の実施形態による薄膜トランジスタ基板の製造方法の順序を示した工程フローチャートであり、図１４は、本発明の他の実施形態による薄膜トランジスタ基板の製造方法を説明するための中間構造物の断面図である。
本発明の他の実施形態による薄膜トランジスタ基板の製造方法は、第１半導体層内にソース領域及びドレイン領域を形成する段階が第２半導体層内にソース領域及びドレイン領域を形成する段階直前に行われるということを除き、上述の本発明の一実施形態による薄膜トランジスタ基板の製造方法と同一なので、図４ないし図７、図９、図１０ないし図１４を参照して、本発明の一実施形態との差を中心に説明する。
まず、図４に示すように、遮断膜１１１上の第１及び第２半導体層１５０ｎ、１５０ｐ上に第１及び第２ゲート絶縁膜４０１、４０２及びゲート用導電膜１２０を順次に形成する（図１３のステップＳ２１）。
次に、図５に示すように、ゲート用導電膜１２０上に第１半導体層１５０ｎと重畳する領域には、第１厚さ（ｄ１）を有する第１感光膜パターン３１０を形成して、第２半導体層１５０ｐと重畳する領域には、第１厚さ（ｄ１）を有する高層部（ｗ１）と第１厚さ（ｄ１）より薄い第２厚さ（ｄ２）を有する低層部（ｗ２、ｗ３）を有する二層構造の第２感光膜パターン３２０を形成する（図１３のステップＳ２２）。
次に、図５に示すように、ゲート用導電膜１２０上に第１半導体層１５０ｎと重畳する領域には、第１厚さ（ｄ１）を有する第１感光膜パターン３１０を形成して、第２半導体層１５０ｐと重畳する領域には、第１厚さ（ｄ１）を有する高層部（ｗ１）と第１厚さ（ｄ１）より薄い第２厚さ（ｄ２）を有する低層部（ｗ２、ｗ３）を有する二層構造の第２感光膜パターン３２０を形成する（図１３のステップＳ２２）。
次に、図６に示すように、第１及び第２感光膜パターン３１０、３２０をエッチングマスクとしてゲート用導電膜１２０を等方性エッチングして第１ゲート電極１２４ｎ及び第２ゲートパターン１２０ｐを形成する（図１３のステップＳ２３）。
次に、図７に示すように第１及び第２感光膜パターン３１０、３２０をエッチングマスクとして第２ゲート絶縁膜４０２をエッチバックしてパターニングされた第２ゲート絶縁膜４０２ｎ、４０２ｐを形成する（図１３のステップＳ２４）。
次に、図７に示すように第１及び第２感光膜パターン３１０、３２０をエッチングマスクとして第２ゲート絶縁膜４０２をエッチバックしてパターニングされた第２ゲート絶縁膜４０２ｎ、４０２ｐを形成する（図１３のステップＳ２４）。
次に、図９に示すように、第１及び第２感光膜パターン３１０、３２０をアッシング工程を適用して第２感光膜パターンの低層部（ｗ２、ｗ３）が除去された第２感光膜パターン３２０’を形成した後、これをエッチングマスクとして第２ゲートパターン１２０ｐを第２ゲート電極１２４ｐにパターニングする（図１３のステップＳ２５）。
次に、第１半導体層内にソース領域及びドレイン領域を形成する（図１３のステップＳ２６）。
次に、第１半導体層内にソース領域及びドレイン領域を形成する（図１３のステップＳ２６）。
次に、図１４に示すように、第１半導体層１５０ｎ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｎ、第１ゲート電極１２４ｎ及び第１感光膜パターン３１０と、第２半導体層１５０ｐ上の第１ゲート絶縁膜４０１、第２ゲート絶縁膜４０２ｐ、第２ゲート電極１２４ｐ及び低層部が除去された第２感光膜パターン３２０’を各々イオン注入マスクとして高濃度のｎ型不純物イオン（Ｎ＋）を第１半導体層１５０ｎ内に注入してソース領域１５３ｎ、ドレイン領域１５５ｎ及びチャンネル領域１５４ｎを形成する。ｎ型不純物イオン注入に使われる物質としては、ＰＨ３などがあり、ドーズ量及びイオン注入エネルギーは各素子の特性に適するように調節して、第１半導体層１５０ｎ内にドーピング濃度のピークがくるように形成する。第１半導体層１５０ｎ内にドーピング濃度のピークがくるよう形成されるように不純物イオンのドーズ量及びイオン注入エネルギーが調節されるので、上部に第２ゲート絶縁膜４０２ｐ及び第１ゲート絶縁層４０１が覆っている第２半導体層１５０ｐには、ｎ型不純物イオンが注入されない。
次に、図１０に示すように、第１半導体領域１５０ｎ内にソース領域１５３ｎ及びドレイン領域１５５ｐまで形成されている構造物をイオン注入マスクとして高濃度のｐ型不純物イオン（Ｐ＋）、例えばＢ２Ｈ６などを第２半導体層１５０ｐ内に注入してソース領域１５３ｐ、ドレイン領域１５５ｐ及びチャンネル領域１５４ｐを形成する（図１３のステップＳ２７）。
次に、図１１に示すように、第１及び第２感光膜パターン３１０、３２０’を除去した構造物をイオン注入マスクとして低濃度のｎ型不純物イオン（Ｎ−）、例えばＰＨ３などを第１半導体層１５０ｎ内に注入して低濃度ドーピング領域１５２ｎを形成する（図１３のステップＳ２８）。
次に、図１１に示すように、第１及び第２感光膜パターン３１０、３２０’を除去した構造物をイオン注入マスクとして低濃度のｎ型不純物イオン（Ｎ−）、例えばＰＨ３などを第１半導体層１５０ｎ内に注入して低濃度ドーピング領域１５２ｎを形成する（図１３のステップＳ２８）。
次に、図１２に示すように、低濃度ドーピング領域まで形成された構造物をすべて覆うように絶縁物質を積層して層間絶縁膜６０１を形成した後、ソース領域１５３ｎ、１５３ｐ及びドレイン領域１５５ｎ、１５５ｐを露出する第１コンタクトホール１４１ｎ、１４１ｐ及び第２コンタクトホール１４２ｎ、１４２ｐを形成する。
次に、図２にもどって参照すると、層間絶縁膜６０１上に、第１コンタクトホール１４１ｎ、１４１ｐを通じてソース領域１５３ｎ、１５３ｐと各々連結されるソース電極１７３ｎ、１７３ｐと第２コンタクトホール１４２ｎ、１４２ｐを通じてドレイン領域１５５ｎ、１５５ｐと連結されるドレイン電極１７５ｎ、１７５ｐを形成する。
次に、図２にもどって参照すると、層間絶縁膜６０１上に、第１コンタクトホール１４１ｎ、１４１ｐを通じてソース領域１５３ｎ、１５３ｐと各々連結されるソース電極１７３ｎ、１７３ｐと第２コンタクトホール１４２ｎ、１４２ｐを通じてドレイン領域１５５ｎ、１５５ｐと連結されるドレイン電極１７５ｎ、１７５ｐを形成する。
上記したような本発明の他の実施形態では、第１半導体層内にソース領域及びドレイン領域を形成する段階後、第２半導体層内にソース領域及びドレイン領域を形成する段階の順序で薄膜トランジスタ基板を製造する場合に限定して説明したが、これは例示的なものに過ぎず、第１半導体層内にソース領域及びドレイン領域を形成する段階は、第２半導体層内にソース領域及びドレイン領域を形成する段階より前に行うことも可能である。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明は、薄膜トランジスタ基板を用いた液晶表示装置及びそれらを使用したノート型パソコンや携帯機器などに適用されうる。
１００ 基板
１１２ｎ，１１２ｐ，１１３ｎ，１１３ｐ ドーピング濃度のピーク
１２４ｎ 第１ゲート電極
１２４ｐ 第２ゲート電極
１４１ｎ、１４１ｐ 第１コンタクトホール
１４２ｎ、１４２ｐ 第２コンタクトホール
１５０ｎ，１５０ｐ 第１及び第２半導体層
１５２ｎ 低濃度ドーピング領域
１５３ｎ，１５３ｐ ソース領域
１５４ｎ，１５４ｐ チャンネル領域
１５５ｎ，１５５ｐ ドレイン領域
１７３ｎ、１７３ｐ ソース電極
１７５ｎ、１７５ｐ ドレイン電極
４０１ 第１ゲート絶縁膜
４０２ｎ，４０２ｐ 第２ゲート絶縁膜
６０１ 層間絶縁膜
１１２ｎ，１１２ｐ，１１３ｎ，１１３ｐ ドーピング濃度のピーク
１２４ｎ 第１ゲート電極
１２４ｐ 第２ゲート電極
１４１ｎ、１４１ｐ 第１コンタクトホール
１４２ｎ、１４２ｐ 第２コンタクトホール
１５０ｎ，１５０ｐ 第１及び第２半導体層
１５２ｎ 低濃度ドーピング領域
１５３ｎ，１５３ｐ ソース領域
１５４ｎ，１５４ｐ チャンネル領域
１５５ｎ，１５５ｐ ドレイン領域
１７３ｎ、１７３ｐ ソース電極
１７５ｎ、１７５ｐ ドレイン電極
４０１ 第１ゲート絶縁膜
４０２ｎ，４０２ｐ 第２ゲート絶縁膜
６０１ 層間絶縁膜
Claims (4)
- 遮断膜と、該遮断膜上に形成される第１半導体層及び第２半導体層とを有する基板を提供する段階と、
前記第１半導体層上に第１ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳する第３ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域と重畳する第１ゲート電極と、前記第３ゲート絶縁膜と重畳する感光膜パターンとからなる第１イオン注入マスク構造と、
前記第２半導体層上に第１ゲート絶縁膜と、前記第２半導体層と重畳する第４ゲート絶縁膜と、前記第２半導体層と重畳する第２ゲートパターンと、前記第４ゲート絶縁膜と重畳する感光膜パターンとからなる第２イオン注入マスク構造と、を形成する段階と、
ここで、前記第１イオン注入マスク構造及び第２イオン注入マスク構造を形成する段階は、
前記遮断膜上の前記第１半導体層及び第２半導体層上に延在する、第１及び第２ゲート絶縁膜及び導電膜を順次に形成する段階と、
前記導電膜上に、前記第１半導体層内に形成される前記チャンネル領域及び前記低濃度ドーピング領域と重畳される第１厚さを有する単層構造の感光膜パターンを形成し、前記第２半導体層内に形成される前記チャンネル領域と重畳される領域には第１厚さを有し、前記第２半導体層内に形成されるソース／ドレイン領域と重畳される領域には第２厚さを有する２層構造の感光膜パターンを形成する段階と、
前記各感光膜パターンをエッチングマスクとして前記延在する導電膜をパターニングして前記第１ゲート電極及び第２ゲートパターンを形成し、前記各感光膜パターンをエッチングマスクとして前記延在する第２ゲート絶縁膜をパターニングして、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳するようにパターニングされた第３ゲート絶縁膜、並びに前記第２半導体層と重畳するようにパターニングされた第４ゲート絶縁膜を形成する段階と、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第１導電型不純物イオンを前記第１半導体層内に注入して第１導電型ソース／ドレイン領域を形成する段階と、
前記２層構造の感光膜パターンの第２厚さ部分を除去する段階と、
前記第２厚さ部分が除去された感光膜パターンをエッチングマスクとして前記第２ゲートパターンをパターニングして、第２ゲート電極を形成する段階と、を含み、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第２導電型不純物イオンを前記第２半導体層と前記第１半導体層下部の遮断膜内に注入して第２導電型ソース／ドレイン領域を形成する段階と、前記各感光膜パターンを除去する段階と、前記感光膜パターンが除去された結果構造物をイオン注入マスクとして低濃度第１導電型不純物イオンを前記第１半導体層内に注入して低濃度ドーピング領域を形成する段階と、を有する、ことを特徴とする薄膜トランジスタ基板の製造方法。 - 遮断膜と、該遮断膜上に形成される第１半導体層及び第２半導体層とを有する基板を提供する段階と、
前記第１半導体層上に第１ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳する第３ゲート絶縁膜と、前記第１半導体層内に形成されるチャンネル領域と重畳する第１ゲート電極と、前記第３ゲート絶縁膜と重畳する感光膜パターンとからなる第１イオン注入マスク構造と、
前記第２半導体層上に第１ゲート絶縁膜と、前記第２半導体層と重畳する第４ゲート絶縁膜と、前記第２半導体層内に形成されるチャンネル領域と重畳する第２ゲート電極と、該第２ゲート電極と重畳する感光膜パターンとからなる第２イオン注入マスク構造とを形成する段階と、
ここで、前記第１イオン注入マスク構造及び第２イオン注入マスク構造を形成する段階は、
前記遮断膜上の前記第１半導体層及び第２半導体層上に延在する、第１及び第２ゲート絶縁膜及び導電膜を順次に形成する段階と、
前記導電膜上に、前記第１半導体層内に形成される前記チャンネル領域及び前記低濃度ドーピング領域と重畳される第１厚さを有する単層構造の感光膜パターンを形成し、前記第２半導体層内に形成される前記チャンネル領域と重畳される領域には第１厚さを有し、前記第２半導体層内に形成されるソース／ドレイン領域と重畳される領域には第２厚さを有する２層構造の感光膜パターンを形成する段階と、
前記各感光膜パターンをエッチングマスクとして前記延在する導電膜をパターニングして前記第１ゲート電極及び第２ゲートパターンを形成し、前記各感光膜パターンをエッチングマスクとして前記延在する第２ゲート絶縁膜をパターニングして、前記第１半導体層内に形成されるチャンネル領域及び低濃度ドーピング領域と重畳するようにパターニングされた第３ゲート絶縁膜、並びに前記第２半導体層と重畳するようにパターニングされた第４ゲート絶縁膜を形成する段階と、
前記２層構造の感光膜パターンの第２厚さ部分を除去する段階と、
前記第２厚さ部分が除去された感光膜パターンをエッチングマスクとして前記第２ゲートパターンをパターニングして、第２ゲート電極を形成する段階と、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第１導電型不純物イオンを前記第１半導体層内に注入して第１導電型ソース／ドレイン領域を形成する段階と、を含み、
以上の段階までに形成された第１及び第２イオン注入マスク構造をイオン注入マスクとして高濃度第２導電型不純物イオンを前記第２半導体層と前記第１半導体層下部の遮断膜内に注入して第２導電型ソース／ドレイン領域を形成する段階と、前記各感光膜パターンを除去する段階と、前記感光膜パターンが除去された結果構造物をイオン注入マスクとして低濃度第１導電型不純物イオンを前記第１半導体層内に注入して低濃度ドーピング領域を形成する段階と、を有する、ことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記第２導電型ソース／ドレイン領域を形成する段階は、前記第２半導体層内に前記第２導電型不純物イオンのドーピング濃度のピークが存在するようにすることを特徴とする請求項１又は２に記載の薄膜トランジスタ基板の製造方法。
- 前記第２ゲート絶縁膜の厚さは、前記第１ゲート絶縁膜の厚さ以上を有することを特徴とする請求項１又は２に記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050074582A KR101239889B1 (ko) | 2005-08-13 | 2005-08-13 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR10-2005-0074582 | 2005-08-13 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007053343A JP2007053343A (ja) | 2007-03-01 |
| JP2007053343A5 JP2007053343A5 (ja) | 2009-08-20 |
| JP5348362B2 true JP5348362B2 (ja) | 2013-11-20 |
Family
ID=37722024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006183068A Active JP5348362B2 (ja) | 2005-08-13 | 2006-07-03 | 薄膜トランジスタ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7682881B2 (ja) |
| JP (1) | JP5348362B2 (ja) |
| KR (1) | KR101239889B1 (ja) |
| CN (1) | CN1913163B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101267499B1 (ko) * | 2005-08-18 | 2013-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 |
| JP5005302B2 (ja) * | 2006-09-19 | 2012-08-22 | 株式会社ジャパンディスプレイイースト | 表示装置の製造方法 |
| KR100917654B1 (ko) * | 2006-11-10 | 2009-09-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 |
| KR101576813B1 (ko) * | 2007-08-17 | 2015-12-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| JP5948025B2 (ja) | 2010-08-06 | 2016-07-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| WO2012153498A1 (ja) * | 2011-05-09 | 2012-11-15 | シャープ株式会社 | 半導体装置の製造方法 |
| WO2012160800A1 (ja) | 2011-05-24 | 2012-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
| KR101185165B1 (ko) | 2011-05-30 | 2012-09-24 | 순천대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조방법 |
| CN102683424B (zh) | 2012-04-28 | 2013-08-07 | 京东方科技集团股份有限公司 | 显示装置、阵列基板、薄膜晶体管及其制作方法 |
| TW201413825A (zh) * | 2012-09-17 | 2014-04-01 | Ying-Jia Xue | 薄膜電晶體的製作方法 |
| CN102856260B (zh) * | 2012-09-26 | 2015-08-19 | 京东方科技集团股份有限公司 | 一种cmos晶体管及其制造方法 |
| US9279983B1 (en) * | 2012-10-30 | 2016-03-08 | Google Inc. | Image cropping |
| CN103258827B (zh) * | 2013-04-28 | 2016-03-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR20150000215A (ko) * | 2013-06-24 | 2015-01-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102091664B1 (ko) * | 2013-09-27 | 2020-03-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조방법 |
| CN104103584A (zh) * | 2014-06-25 | 2014-10-15 | 京东方科技集团股份有限公司 | 阵列基板制作方法 |
| CN104465405B (zh) * | 2014-12-30 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| CN104716092B (zh) * | 2015-04-02 | 2017-11-10 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及制造装置 |
| CN105140124B (zh) * | 2015-07-29 | 2018-12-11 | 武汉华星光电技术有限公司 | 一种多晶硅薄膜晶体管的制作方法 |
| KR20170080996A (ko) * | 2015-12-31 | 2017-07-11 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| CN105514119A (zh) * | 2016-01-04 | 2016-04-20 | 武汉华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| KR102568776B1 (ko) * | 2016-03-28 | 2023-08-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102586938B1 (ko) | 2016-09-05 | 2023-10-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN106531690B (zh) * | 2016-12-19 | 2020-03-10 | 武汉新芯集成电路制造有限公司 | 一种轻掺杂漏区的形成方法 |
| CN106910712B (zh) * | 2017-03-03 | 2019-09-24 | 厦门天马微电子有限公司 | 阵列基板的制作方法 |
| CN108565247B (zh) * | 2018-04-19 | 2020-09-29 | 武汉华星光电技术有限公司 | Ltps tft基板的制作方法及ltps tft基板 |
| US10957713B2 (en) * | 2018-04-19 | 2021-03-23 | Wuhan China Star Optoelectronics Technology Co., Ltd. | LTPS TFT substrate and manufacturing method thereof |
| CN108511464B (zh) * | 2018-04-20 | 2020-07-28 | 武汉华星光电技术有限公司 | Cmos型ltps tft基板的制作方法 |
| US11264384B2 (en) * | 2019-03-04 | 2022-03-01 | Boe Technology Group Co., Ltd. | CMOS structure and method for manufacturing CMOS structure |
| CN112542516B (zh) * | 2020-11-03 | 2024-01-30 | 北海惠科光电技术有限公司 | 一种主动开关及其制作方法和显示面板 |
| US11798983B2 (en) * | 2021-07-19 | 2023-10-24 | United Semiconductor Japan Co., Ltd. | Semiconductor device with deeply depleted channel and manufacturing method thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131018A (ja) * | 1993-06-23 | 1995-05-19 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH09252136A (ja) * | 1996-03-15 | 1997-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法とアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置 |
| JP2002217419A (ja) * | 2001-01-23 | 2002-08-02 | Hitachi Ltd | 薄膜トランジスタ基板とその製法 |
| JP2002016261A (ja) | 2001-05-07 | 2002-01-18 | Seiko Epson Corp | 相補性薄膜半導体装置の製造方法 |
| JP4439766B2 (ja) * | 2001-08-02 | 2010-03-24 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| KR100815894B1 (ko) * | 2001-09-21 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 |
| JP3626734B2 (ja) * | 2002-03-11 | 2005-03-09 | 日本電気株式会社 | 薄膜半導体装置 |
| JP2003282880A (ja) | 2002-03-22 | 2003-10-03 | Hitachi Displays Ltd | 表示装置 |
| TW544941B (en) * | 2002-07-08 | 2003-08-01 | Toppoly Optoelectronics Corp | Manufacturing process and structure of thin film transistor |
| KR20040060501A (ko) | 2002-12-30 | 2004-07-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 박막 트랜지스터의 제조방법 |
| US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
| KR101018752B1 (ko) * | 2003-12-19 | 2011-03-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| TWI401802B (zh) * | 2005-06-30 | 2013-07-11 | Samsung Display Co Ltd | 薄膜電晶體板及其製造方法 |
| US7592628B2 (en) * | 2006-07-21 | 2009-09-22 | Tpo Displays Corp. | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
-
2005
- 2005-08-13 KR KR1020050074582A patent/KR101239889B1/ko active IP Right Grant
-
2006
- 2006-07-03 JP JP2006183068A patent/JP5348362B2/ja active Active
- 2006-08-07 CN CN2006101101429A patent/CN1913163B/zh active Active
- 2006-08-11 US US11/502,806 patent/US7682881B2/en active Active
-
2010
- 2010-01-26 US US12/693,909 patent/US8253202B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070045627A1 (en) | 2007-03-01 |
| KR20070019914A (ko) | 2007-02-16 |
| US8253202B2 (en) | 2012-08-28 |
| JP2007053343A (ja) | 2007-03-01 |
| KR101239889B1 (ko) | 2013-03-06 |
| CN1913163B (zh) | 2010-06-16 |
| CN1913163A (zh) | 2007-02-14 |
| US20100127329A1 (en) | 2010-05-27 |
| US7682881B2 (en) | 2010-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5348362B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR101267499B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
| JP5144903B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR101221951B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100485531B1 (ko) | 다결정 실리콘 박막트랜지스터와 그 제조방법 | |
| KR100234892B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| JP4377355B2 (ja) | 半導体素子の製造方法 | |
| JP5111802B2 (ja) | 薄膜トランジスタ基板、及びその製造方法 | |
| JP5138276B2 (ja) | 表示装置の製造方法 | |
| JP4669834B2 (ja) | 液晶表示装置の製造方法 | |
| JP2001085695A (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法および電気光学装置 | |
| JP2005150736A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101188868B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2006093714A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4991277B2 (ja) | 液晶表示装置の製造方法 | |
| KR101172015B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060028072A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2009200528A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JP2001339070A (ja) | Ｔｆｔアレイおよびその製造方法 | |
| KR20040013537A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR101338994B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2005116838A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130806 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5348362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |