JP5244315B2 - 注入又は共注入後のパルスによる薄膜層の自立転写方法 - Google Patents

注入又は共注入後のパルスによる薄膜層の自立転写方法 Download PDF

Info

Publication number
JP5244315B2
JP5244315B2 JP2006537358A JP2006537358A JP5244315B2 JP 5244315 B2 JP5244315 B2 JP 5244315B2 JP 2006537358 A JP2006537358 A JP 2006537358A JP 2006537358 A JP2006537358 A JP 2006537358A JP 5244315 B2 JP5244315 B2 JP 5244315B2
Authority
JP
Japan
Prior art keywords
source substrate
substrate
species
heat treatment
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006537358A
Other languages
English (en)
Other versions
JP2007510298A (ja
Inventor
グエン，グエツト−プオン
カイルフルク，イアン
ラガフ−ブランシヤー，クリステル
ブルデル，コンスタンタン
トザン，オレリ
フルネル，フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007510298A publication Critical patent/JP2007510298A/ja
Application granted granted Critical
Publication of JP5244315B2 publication Critical patent/JP5244315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Micromachines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、エネルギーパルスによって惹起される欠陥の自立伝播を用いて超微細膜（薄膜又は超薄膜という用語も使用される）を転写させる方法に関する。本発明は、特に超小型電子技術、マイクロメカニックス、光学及び集積電子工学の分野に使用される。
薄膜の剥離は、例えばシリカのソース基板中に化学種を注入して、特定の深さで欠陥ゾーンを形成することによって実施できることが知られている。
これらの欠陥は、材料の結晶品質を局所的に乱す微泡及び／又は小板及び／又は微小空洞及び／又は転位ループ及び／又は他の結晶欠陥とすることができる。それらの性質、密度及びサイズは、注入された種（一般に水素）及びソース基板の性質に大きく依存する。次いで、熱処理を施して、脆弱ゾーン中に存在する特異的欠陥を発達させることができる。それによって、ソース基板からの薄膜の剥離をその後に実施することができる。これは、特に、米国特許第５ ３７４ ５６４号及び米国特許第６ ０２０ ２５２号などのその発展（ｄｅｖｅｌｏｐｍｅｎｔ）に記載されている。
しかし、熱アニーリング中の自発的剥離は、ある状況、例えば接触した基板が異なる熱膨張係数を有するときには不適当なことがある。さらに、ある条件下で熱手段によって得られる破砕の場合には、後者は局所又はウェーハにおいて優先的に開始され、「大理石模様の」外観で示される表面不均質性をもたらす場合のあることが当分野で知られている（例えば米国特許第２００３／０１３４４８９号参照）。これらの不規則性は、純粋に熱による破砕の場合にも、その破砕を促進するように、又は続いてウェーハにかけられるサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）（温度−期間）を最小限に抑えるように、水素などの種の過量を注入することによって過度に脆弱化させよう（ｏｖｅｒｆｒａｇｉｌｉｚｅ）としたときに出現する。
剥離が高温（一般に約５００℃近く）で生じるときには、時折遭遇する技術的問題のなかでも、熱剥離中に転写される膜の表面粗さ及び分解について言及されるべきである。これによって後続の処理段階が困難になる（例えば、転写膜はさらに磨かれなければならず、後続の処理中などに結晶欠陥が生成するリスクがある）。また、（異なる材料の基板の重ね合わせを含む）ヘテロ構造において遭遇する別の技術的問題は、接触配置されているさまざまな材料の熱膨張度係数の差のために、熱処理中、接触しているさまざまな膜中のきわめて高い応力場の存在である。これは、臨界温度よりも高い温度で熱剥離が起こる場合に、ヘテロ構造の分解をもたらすことがある。この分解は、一般に、接触した基板の一方若しくは両方の破損及び／又は結合界面における基板の破損であり得る。
そのため、より低温で剥離を実施することが望ましい場合がある。
低温で剥離を実施する１つの方法は、注入条件で「実施（ｐｌａｙ）」することである。例えば、注入種の量が過剰であると注入ゾーンの脆弱性が増加することがあり、外力を加えることによって低温で剥離が起きることがある。
剥離は、一般に熱処理後に、脆弱な領域において破砕を生じる外力を薄層が剥離するまで加えることによって実施することもできる。特に米国特許第６ ２２５ １９２号（ＣＥＡ）を参照されたい。
所与の基板及び所与の注入条件の場合、その後の薄層剥離条件を左右するのは処理温度だけでなく、サーマルバジェット概念中に反映される処理時間でもあるということに注目することは重要である（仏国特許第２ ７６７ ４１６号−ＣＥＡ参照）。機械的エネルギーの供給に関しては、それは例えば「ギロチン」タイプツールによって加えられる（国際公開第０２／０８３３８７号−ＳＯＩＴＥＣ参照）ものがある。
したがって、Ｈｅｎｔｔｉｎｅｎ等（２０００）［１］によれば、ソース基板がシリコンウェーハである場合には、１×１０１７Ｈ＋／ｃｍ２（すなわち ５×１０１６Ｈ２／ｃｍ２）で注入された水素イオン量によって、以下の段階、すなわち、ターゲット基板に関して、プラズマ化学活性化による処理、ＲＣＡ１タイプの洗浄、周囲温度でのターゲット基板へのソース基板の結合及び２００℃で２時間のアニーリングを実施した後の機械力による剥離が可能になる。利用される機械力は、結合界面に挿入されたブレードによって発生し、剥離を引き起こす。
この手法は、転写された表面の粗さが減少するが（純粋に熱的でプラズマ活性化しない従来の剥離法の半分）、破砕波の遅い断続的な伝播を含む。したがって、Ｈｅｎｔｔｉｎｅｎは、ブレードの各前進によって２分後にある距離にわたって安定化される破砕の伝播がもたらされると報告している。
したがって、この機械的剥離タイプは、構造体の縁からブレードを導入することと、脆弱ゾーンに沿って「それを切除する」かのように結合構造体の実質的にすべてにわたってこのブレードを前進させることとからなる。（ブレードなどの）ツールの役割は、構造体の一方の縁から他方の縁に破砕波を伝播することなので「支援型剥離」という用語が時折使用される。
この破砕タイプは、薄膜の剥離によって解放される新たな表面において以下の欠陥をもたらす。
− 例えば界面の残部よりも低過ぎる局所的結合エネルギー及び転写開始ツールの導入に関係する冠部欠陥（ｃｒｏｗｎ ｄｅｆｅｃｔ）（非転写ゾーン、最終生成物の周辺）、
− 特に、一般に回避しようとされる研磨などの処理を次に必要とする機械的、したがって不規則な、断続的に支援された破砕波による、転写薄膜の厚さの均一性不足（低周波粗さ（ｌｏｗ ｆｒｅｑｕｅｎｃｙ ｒｏｕｇｈｎｅｓｓ））、
− 破砕の伝播を伴うツールを使用するということは、各構造体（又はウェーハ）の個々の処理を意味することから工業化の実現が困難。
さらに、サーマルバジェットが少な過ぎる場合には薄膜の転写が低品質となり、それが多過ぎる場合には、ヘテロ構造の場合に基板の１つが破砕し得るということが見出された。したがって、（当然ながら条件、特に注入量、材料の性質、アニーリング温度などに関連した）操作パラメータの範囲が理論的には狭いことが明らかである。今回は、この狭さが産業開発の大きな制約になっている。
これらの欠点のほとんどは、（単一成分材料（例えば、ＳＯＩ）を含む）均一な基板における薄膜の剥離の場合に見られる。
薄膜の剥離が注入化学種の選択によっても決まることは言うまでもない。
上述したように一般には水素が注入されるが、他の選択肢、特にヘリウムの注入が提案されている。
２種類の異なる化学種を組み合わせることもできる。
したがって、Ａｇａｒｗａｌ等（１９９８）［２］は、水素とヘリウムの両方を注入することによって、明らかに水素とヘリウムが演じる異なる役割のために、イオンの全注入量を削減できることを見出した。水素は、注入によって切断されたＳｉ−Ｓｉ結合と相互作用してＳｉ−Ｈ結合を形成して、３から１０ｎｍの大きさの高密度の小板型欠陥（小板型Ｈ欠陥と称する）を生成するのに対して、ヘリウムは化学的に作用せず、より低密度のより大きな欠陥（約３００ｎｍを超える大きさ）を出現させる。熱処理は、物品が４５０℃２０分間又は７５０℃２０秒間であることを想定し、高温における剥離に関する上記欠点を必然的に含意する。
この水素−ヘリウムの組み合わせは、Ｃｅｒｏｆｏｌｉｎｉ等（２０００）［３］によってもより理論的に研究された。彼らは、欠陥の加圧が水素注入よりもヘリウム注入で大きく、熱処理が、選択された温度に従った異なる効果を有し得ることに注目した。１５０℃から２５０℃のアニーリングはＳｉ−Ｈ結合数を減少させ、３００℃から４５０℃のアニーリングは逆にその数を増加させる。その代わりに、５５０℃を超えるアニーリングは、その数を再度減少させる。しかし、この論文は、（特に表面状態に関して）品質の良い薄膜を適度なコストで得る方法に関してそこから実際的な結論を推論していない。
本発明の一目的は、上記欠点を軽減することである。
より詳細には、本発明は、（膨張係数差が大きい材料を用いたときに高い機械的応力を制限するために）低温で実施することができ、一括して実施することができ、特に破砕波の急激な動きを防止することによって薄層の剥離中の上記欠陥が抑制される、薄膜転写方法に関する。換言すれば、本発明の一目的は、適度なコストで高品位の薄膜を得て、それによって高温での熱処理の欠点、支援型剥離用ツールの利用に関係する欠点及び剥離後の粗さを低減する追加の処理に関係する欠点を同時に回避することである。
そのため、本発明は、
− ソース基板が調製され、
− 第１の量の少なくとも第１のイオン又はガス種が前記ソース基板の面に対して所与の深さで前記ソース基板に注入され、前記第１の種が欠陥を生成するようになされており、
− スティフナーが前記ソース基板と密着して適用され、
− 薄膜の熱剥離を起こさずに実質的に所与の深さで埋没脆弱域が形成されるように、加熱処理が前記ソース基板に所与の温度で所与の時間施され、
− 前記ソース基板の残部に対して、前記面と埋没脆弱層の境界を画する薄膜の自立剥離を引き起こすように、エネルギーパルスが前記ソース基板に適用される、薄膜の自立転写方法を提供する。
自立剥離は、本明細書では、完全で実質的に瞬間的な剥離であると定義することができ、高温での単純な熱処理によって得られ、場合によってはツールによって、あるいは何らかの破砕波に続き引き起こされる剥離と類似している（ツールが存在する場合には、それは剥離界面に続かずに基板及び膜とせいぜい接触するだけである）。したがって、これは、換言すれば、支援型剥離の逆である。それは、「自立」現象と称することもできる。
２つの種、例えば水素及びヘリウムは、仏国特許第２８４７０７５号又は国際公開第０４／０４４９７６号に記載のとおり好ましくは共注入することができる。複数の種の注入は同時でも同時でなくてもよい。
熱処理温度は、自発的熱剥離を引き起こさずに、脆弱領域における結晶欠陥の発達を促進するように選択されることが有利である。この温度は、ソース基板及び／又は任意のターゲット基板が膨張係数のきわめて異なる材料を含むことを想定して、基板中の高過ぎる機械的応力を生成しないように十分に低いものである。そのため、本方法は比較的低温で行われる転写方法である（例えば、シリコン／石英ヘテロ構造の場合には５００℃以下）。
本発明によれば、破砕は、自立破砕波の伝播によって得られ、壊れ易い領域において適用されたエネルギーパルスによって自立破砕波の伝播が惹起された後に得られる（このパルスは局所的又は全体的である）。この現象を得るために、注入条件（量、エネルギー、種の性質、電流、注入順序（２種類以上ある場合）及び基板の深さにおける注入種の相対位置（複数の種を注入する場合）、注入温度など）及び適切な処理（例えば熱処理）によって、壊れ易い領域を形成する結晶欠陥の分布、形態、サイズ（空洞、小板、微小泡、巨大泡及び他の欠陥タイプ）の整形が可能になると考えられる。自立破砕の結果が得られるようになると考えられるのは、まさに、壊れ易い領域を整形する作業である。
本発明は、熱的破砕現象が得られる諸条件にまで行かないが、本質的に近い脆弱化条件を促進することにある。次いで、追加のエネルギーは、熱処理の最後又は熱処理中にエネルギーを衝撃的に追加することによって供給され、自立破砕の伝播を誘発する。
破砕波の自立伝播は、ツールを進めること又は開始エネルギーパルスを繰り返すことによって波の伝播を支援することが不要であることを意味する。また、本発明の重要な特徴は、破砕波が、最高３００ｍｍの直径に対して、波の表面全体にわたって１秒未満、さらには１ミリ秒の桁で（１００ｍ／ｓを超える速度）伝播することである。
１つの可能な自立（又は自立）破砕の起源は、埋没欠陥の性質から生じる。（ゲルマニウムについての、ただしシリコンに適用可能な）研究によれば、自立破砕条件下では、欠陥（微小割れ、空洞、小板、微小泡、巨大泡など）の密度は０．０３から０．０３５／平方ミクロンと推定され、それらの大きさは７から８平方ミクロンであり、これらの欠陥によって開拓される領域は、ウェーハの全領域の割合として２５から３２％と推定される。脆弱領域に特徴的なこれらの値は、破砕が熱的手段によって得られる場合に示される特性値と類似しているかも知れないが、支援型機械的破砕を必要とする脆弱化処理後に得られる特性値とは異なる（この場合、開拓される領域の割合は１０％を超える程度）。
開拓された領域に関する少なくとも上記条件が好ましくは適用され（それは最も重要であると考えられる；それは２０％から３５％の範囲に一般化することができると考えられる）、欠陥の密度又は大きさに関する条件の一方又は両方によって必要に応じて補完される。
他の効果又は原因がこの解釈によって排除されないことは言うまでもなく、特に基板中の結合の化学的性質によって自立破砕波の現象の発生を促進することもできる。
換言すれば、本発明は、熱的破砕の場合に得られる諸条件にそこまで行かなくても本質的に近い脆弱化条件を促進することにあると考えられる。次いで、追加のエネルギーは、エネルギーを衝撃的に追加することによって供給される。
その結果がそれ自体きわめて望ましいと見られたとしても、かかる条件に到達することが自立破砕を得ることになるということは、当業者に自明ではないことは強調されなければならない。
機械的破砕の結果を改善しようとする当業者は、例えば、スティフナー基板に結合された注入構造へのサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ ｉｎｐｕｔ）を増加させることによって、基板をより脆弱にしようとするかもしれない。そして、当業者は、サーマルバジェットを増加させることによって、結合波を伝播するのに必要な力が実際は減少することを検証することができるであろう。しかし、当業者は、特に好都合な条件下でのみ発生する自己伝播破砕波現象を観察することができないであろう（下記参照）。特に、当業者は、熱的破砕の瞬間に先立つ理想的な点まで脆弱化を続けようとは思わない。というのは、注入及び熱処理の一般的条件下では、その点は、達成しようとすることが有害又は無駄である不安定な点だからである。特に、ヘテロ構造を組み立てる場合には、この不安定な点の通過、したがって基板の熱的破砕は、結合された基板に貯蔵された熱機械的起源の応力が破砕のときに突然放出されることに関連して、最終生成物の完全な破壊をもたらすことが多い。
したがって、当業者は、せいぜい、破砕波を伝播するのに必要な連続の力がより少ないと予想するはずである。したがって、特に、当業者は、脆弱化アニーリングを単に延長し（従来技術を超えて）、続いて衝撃力を適用することが自立破砕波をもたらすと考えることに客観的な理由を持たないはずである。
実際、衝撃エネルギーの適用は、全体的（熱ショック、超音波など）でも局所的（レーザー、機械的ショック、牽引力など）でもよい。
このパルスは好ましくは局所的であり、小振幅で少しの間動くツールによって都合よく適用される。このエネルギーを加えることは、埋没層に隣接して都合よく適用され、その一部のみ、好ましくはその周辺部分に限定される。
このパルスは、特に、（例えばレーザーパルスによって適用される）局所的熱供給又は（例えば、脆弱領域に隣接した、その縁部における）外部応力からなることもできる。
簡単に実施できるようにするため、破砕は、例えば、組立品の境界に局所的な機械的ショックを加えることによって、室温付近（０から５０℃）で得ることができる。しかし、この特定の実施態様は本発明を限定するものではなく、より高い温度で、例えば約３００℃で破砕を開始することが好ましい状況もあり得る。
壊れ易い層のレベルでの界面を破砕波がきわめて局所的に開拓するときに、破砕波を惹起するのにエネルギーパルスのすべてが有効になるということが認められた。したがって、ブレード型ツールによって与えられるショック又はより一般的にあらゆる牽引型の力は、自立破砕の伝播をきわめて効果的に引き起こす。
補足的処理はサーマルバジェットを適用する形で実施され、このサーマルバジェットは破砕を得るのに必要なサーマルバジェットよりも少ない。
破砕後に形成される基板の表面状態は、高周波及び低周波粗さが従来技術よりも改善される。この結果は、特に、低周波、特に破砕波のない低周波で明白である。この結果は、本発明では、従来技術において得られるものと比較して、破砕波が中断なしに（脆弱層内の優先的な領域において波の伝播を促進する）きわめて脆弱な層内で連続的に伝播することに関連していると考えられる。
標準注入条件（シリコンＳｉ中５×１０ １０１５ａｔ／ｃｍ２ ２０から３００ｋｅＶのＨ＋の注入）下では、自立破砕現象は、系統的に再現することが困難な狭い操作点でのみ観察される。
一方、特に、他の条件下では、自立破砕現象を得るための操作範囲は広い。これは、この現象が、壊れ易い層を得るための広範なパラメータ（特に、注入及び追加の熱処理のパラメータ）で観察可能であることを意味する。これは、例えば、注入が、定義された条件（下記参照）下での共注入のとき及び／又は追加処理の温度プロファイルが適用範囲（ａｄａｐｔｅｄ ｐｈａｓｅ）を含むときである。工業用途では、当然ながら不可避である操作パラメータのドリフト、誤り及び変動に関して方法を堅牢にすることが重要である。実際には、この大きな堅牢性によって、超小型電子技術産業における標準的慣行である、ウェーハ１枚ずつではなくウェーハのバッチに対する方法の使用が認められる。したがって、国際公開第０３０１３８１５号に開示されたようなウェーハ操作ツールを用いてウェーハのバッチ（２５枚のウェーハ）全体にわたる破砕を得ることができることを検証することができる。本方法を実施するのに必要な時間が従来技術方法を実施する時間に実質的に対応することも注目される。
換言すれば、本発明の特定の一側面によれば、本発明は、
− 基板の各々の注入、
− 前記基板のバッチとしての脆弱化処理、
− 前記基板の各々に対するエネルギーパルスの同時適用（一括処理）
の段階を含む、基板のバッチを組み立てる方法を提案する。
本発明によれば、基板は脆弱になり、脆弱化「エネルギー」は、エネルギーパルスを適用する瞬間まで維持する必要はないことに留意すべきと考えられる。高温で自立伝播を引き起こすことは、ヘテロ構造の場合には推奨されないことも付け加えることができる。というのは、熱膨張係数差から生じ、破砕の瞬間に放出される応力は、基板の破壊をもたらし得るからである。
本発明によれば、ある注入条件下では、注入された領域は、純粋に熱剥離を生じずにきわめて強力に脆弱化され、これはきわめて高いアニーリング温度に対してでもあり（下記低温における２４時間のアニーリング後に剥離は観察されない）、一方、自立剥離は、（例えば、脆弱化された界面のレベルにおける機械的ショックなどの）衝撃エネルギーを単純に加えることによって惹起されることは強調するに値する。
この結果は重要である：
・ アニーリング段階の操作範囲はきわめて広い場合がある：この予備脆弱化アニーリング期間の最大限界ははるか後方に押しやられている（又はもはや存在しない）；これは、プロセスの工業化に全体として好ましい。
・ 自立破砕によって破砕波をウェーハ領域全体にわたって瞬時に中断なしに伝播することができるので支援型剥離は存在しない；ブレードは、基板と新たな薄膜の間に貫通する必要はなく、そのため剥離ツールによって転写された層への損傷が回避される。自立破砕は、このようにして暴露された表面のトポロジーも明確に改善し（例えば（特に低周波における）より少ない粗さ）、冠部欠陥を回避し、その周辺を含めて薄膜全体を使用可能にする。
・ いかなるツールももはや導入する必要がないということは、プロセスの工業化及びウェーハのバッチによる基板の一括処理にも有利である。
ソース基板は、遅くとも熱処理の時間には、前記面を介してスティフナー又はターゲット基板と密着して配置される点で、熱処理は、これらの基板の結合エネルギーを改善するのに寄与する。
このターゲット基板又はスティフナーは、特にシリコン、サファイアなどの単結晶若しくは多結晶材料から有利には選択され、又は例えば溶融シリカの形のようなアモルファス材料の形である。
本発明の特に有利な一特徴によれば、複数の種が同時に又は他の方法で注入される。これは、水素とヘリウムの共注入が有利であり得る。
有利には、ヘリウムの場合、水素−ヘリウム共注入の場合、水素は、比較的低用量（一般に数１０１６Ｈ／ｃｍ２）で（好ましくはＨ＋の形で）注入することができる。水素は脆弱化層を形成する高い効力を示すことに留意されたい。この層のレベルにおいて、ヘリウムは比較的低用量（一般に１０１６Ｈｅ／ｃｍ２又は数１０１６Ｈｅ／ｃｍ２）で注入することができる。
ソース基板がターゲット基板に結合されているときには、低温熱処理（温度は、それでも結合界面の良好な固体性（ｓｏｌｉｄｉｔｙ）を得るのに十分である）は、外部パルスによって惹起される超微細できわめて滑らかな膜（数ｎｍの粗さ）の剥離をもたらす効果を有する。共注入の利点は、ヘテロ構造が耐えることのできない過剰な温度に達することなしに、かつ（脆弱領域を発生させるのに必要な温度を制限する公知の手段である）きわめて高い注入量を使用する必要なしに、結合界面の固体性に十分な温度でこの領域の最大脆弱化が得られることである。
２種類の種は同じレベルで有利には注入されるが、１個の変異体は注入プロファイルをずらすことにある。２種類の種は任意の順序で注入することができるが、シリコン基板及び水素−ヘリウム共注入の場合には、より深いプロファイルを最初に注入することが好ましく有利である。
実際、シリコン基板において水素−ヘリウム共注入に少なくとも進むときには、２００℃から４００℃の熱処理温度を選択することができる。
ソース基板は、好ましくは、半導体及び絶縁体、単結晶、多結晶又はアモルファスから選択される材料である。したがって、それはＩＶ族半導体から選択することができる。特に有利な例はシリコンであるが、ゲルマニウム又はＳｉ−Ｇｅアロイとすることもできる。それは、Ａｓ−Ｇａ又はＩｎＰのようなＩＩＩ−ｉＶ族若しくはＩＩ−Ｖｉ族材料由来の材料、又は強誘電性材料、例えばＬｉＮｂＯ３、ＬｉＴａＯ３などの絶縁材料における材料とすることもできる。
熱処理は、例えば２００２年１２月１０日に出願された欧州特許出願第０２−２９３０４９号に開示されるように、その処理時間を削減するようになされたプロファイルを有することもできる。
実際、温度範囲は、注入種の性質、ソース基板を構成する材料の性質及び特にヘテロ構造の場合には補剛基板の性質に主に依存する。
一般的説明
本発明の目的、特徴及び利点は、添付図面を参照して非限定的な実例として与えられた以下の説明から明白になるはずである。
したがって、図１は、矢印２で示される、例えばイオン又はガス状種の照射による注入処理に供されている基板１、例えばその表面４が有利には酸化されたシリコンを示す。
この注入は、所与の深さにおいて、欠陥を生成するようになされた第１の種、例えば好ましくはＨ＋イオンの形の水素を注入するものである。本発明の好ましい一実施態様においては、この注入は、２種類の種、例えば水素−ヘリウムの共注入とすることができる。示された例においては、２種類の種は同じ深さに注入されるが、或いは注入された第１の種はそのプロファイルがより深いもの、例えば水素の前のヘリウムが好ましい。
具体的には、第１の種、すなわち水素を注入することによって開始され、さらにそれにヘリウムを注入することができる。しかし、２つの注入が同じ深さでない場合でも、逆順の注入が好ましいことがある。
埋没ゾーン３はこれから生成し、欠陥の存在によって脆弱化される。
脆弱ゾーン３は、ソース基板内で新たな薄膜５と基板残部６、すなわち、薄膜剥離後のソース基板の残部の境界を画する。この残部は、手順の新しい実施サイクル用のソース基板として役立つことができる。
図２は、埋没脆弱ゾーン３を含むソース基板がその面４によってターゲット基板７の対応面と一般に直接の分子結合（その機能はスティフナーの機能である）によって密着している最中の段階である。
次いで、熱処理が適用され、一方では埋没層３の脆弱化を進行させることができ、他方では、結合段階が生じたときに、ソース基板とターゲット基板の結合を強化することができる。
より具体的には、この熱処理の温度は、脆弱ゾーンを発生させるのに適切な温度範囲から選択される。
この処理は、２００℃から４００℃、好ましくは３００℃から３５０℃の範囲から選択される温度で、一般に選択される数時間、例えば２時間実施されることが有利である。したがって、サーマルバジェット（温度−期間の組み合わせ）は工業的に現実的である。
図３は、振幅が好ましくは短く限定された、例えばショック又はパルスの形の衝撃エネルギー供給を適用することによってソース基板の残部から薄膜３が剥離する段階である。
それは、例えば、矢印１０によって示される機械的応力によってなされる。
得られる剥離は、特に、脆弱層に沿ったツールの動きがない点で自立である。
この局所的エネルギー供給は、本明細書では埋没層の一部に限定され、その埋没脆弱層の一部の上（又は近位）のブレードなどのツールによって適用されるショックに対応するコーナー効果の形で表されるが、任意の他の性質、例えば小さな角振幅のパルスの形で有利には適用される埋没脆弱層の面に平行な偶力（ｃｏｕｐｌｅ）とすることができる。本発明による方法によって、埋没脆弱ゾーンにおける自立剥離によって開放される薄膜の面は（実際には、実質的に平面状）、粗さＲａが従来法よりもかなり小さく、剥離後に転写表面の特別な処理もかなりの（「粗い」）研磨も不要である。剥離は自立しているので、表面波を生成しがちである破砕波の断続的な真の伝播がなく、新たに形成される表面に沿ったいかなるツールの動き（又は埋没層の両側の２つの部分の間の相対的動き）もないので、かくして開放された表面の劣化がなく、したがって自立剥離によって誘導されるきわめて滑らかな表面状態を有することは注目に値する。
ソース基板１は、シリコンだけでなく、より一般的に任意の適切な公知材料、例えばＩＶ、ＩＩＩ−Ｖ又はＩＩ−Ｖｉ族半導体、強誘電性、単結晶又は多結晶、さらにはアモルファスで構成することもでき、したがってソース基板は、
・ 元素周期表ＩＶ族の別の半導体、例えばゲルマニウム、
・ 特にＡｓＧａ、ＩｎＰなどのＩＩＩ−Ｖ又はＩＩ−ＶＩ族の半導体、
・ 例えば特にＬｉＮｂＯ３、ＬｉＴａＯ３などのニオバート又はタンタラートタイプの絶縁体
とすることができる。
ターゲット基板は、多種多様な材料とすることができ、必要に応じて選択され、単結晶又は多結晶（例えばソース基板と同じ材料からの例えば半導体）、さらにはアモルファス（例えばガラス又はポリマータイプ）とすることができ、したがって特に、
・ サファイアなどの結晶性材料、
・ 溶融シリカ製又は別のガラス製、
・ 適切な公知技術によって付着された例えば厚さ数ミクロンの酸化物の単純な補剛層（これは、明らかに、図面に示されるタイプのバルクターゲット基板にもはや相当しない）
とすることができる。
ターゲット基板は、薄膜がそこから最終基板上にその後転写される単なる中間基板とすることができることは注目に値する。
共注入
本発明の第１の実施態様によれば、表面に熱的ＳｉＯ２層（例えば１４５ｎｍ）を含むＳｉ基板（約７００μｍ）は、７０ｋｅＶ−１×１０１６Ｈｅ／ｃｍ２の注入条件下で最初にヘリウム原子を注入することができ、次いで３０ｋｅＶ−４．２５×１０１６Ｈ／ｃｍ２の注入条件下で水素原子を注入することができる。したがって、より深い注入プロファイルが最初に実施される。次に、このソース基板は分子結合によってＳｉターゲット基板（約７００ｎｍ）に連結することができる。次いで、約３５０℃で一定時間（例えば２時間）の熱処理が該構造体に適用される。熱処理が適切である場合には、例えば欧州特許出願第０２−２９３０４９号に開示されるように、自立破砕現象を得る範囲は数時間（すなわち、２から６時間の脆弱化アニーリング）である。次いで、結合界面の間にショックの形でブレードをほとんど挿入開始せずに、最大水素濃度の位置における自立剥離によってターゲット基板上にＳｉ薄膜が転写する。したがって、本発明の条件下でのソース基板における水素とヘリウムの共注入によるこれらの試行によって、自立剥離、すなわち完全で準瞬間的な剥離がもたらされ、衝撃エネルギーを加えることによって惹起される、自立した破砕波が連続して平面伝播され、進行性の分離と比較して、特に、表面起伏を回避する、すなわち破砕後の表面粗さの重要な変動を回避する利点を有した。このため、この衝撃的剥離は、その後に研磨が少なくて済むことを意味する。
転写表面の（原子間力顕微鏡法によって）高周波で測定された４５から５０オングストロームＲＭＳの転写表面の粗さ及び（プロフィルメーター法による）低周波で測定された１０オングストロームＲＭＳオーダーの転写表面の粗さは、Ｈ注入（３２ｋｅＶ−５．５×１０１６Ｈ／ｃｍ２）のみとそれに続く５００℃の熱処理の場合に得ることができる粗さ（高周波における７５オングストロームＲＭＳオーダーの粗さ及び低周波における２６オングストロームＲＭＳオーダーの粗さ）よりも実質的に小さい。
本発明の別の実施態様によれば、表面に熱的ＳｉＯ２層（例えば２００ｎｍ）を含むＳｉ基板（約７００μｍ）は、７０ｋｅＶ−２×１０１６Ｈｅ／ｃｍ２の注入条件下で最初にヘリウム原子が注入され、次いで３０ｋｅＶ−３×１０１６Ｈ／ｃｍ２の注入条件下で水素原子が注入される。したがって、最も深いプロファイルが最初に注入される。次いで、このソース基板は、溶融シリカのターゲット基板（約１０００μｍ）に直接結合によって連結される。次いで、約３００℃の熱処理がこの構造体にある時間（例えば、３時間又は脆弱化処理が適合される場合にはそれ以上）施される。次いで、構造体を周囲温度に戻した後に、結合界面にほんのわずか挿入されたブレードのみによって移動パルス（すなわちショック）を与え、水素プロファイルの最大において自立剥離させると、剥離後のヘテロ構造から誘導される基板のどちら（一方のＳｉ薄膜を含む溶融シリカ基板ともう一方のそれから分離した表面薄膜を含む最初のＳｉ基板）の破壊も分解もなく、Ｓｉ薄膜が溶融シリカ基板上に転写する。転写表面のプロフィルメーター法による低周波で測定された転写表面の粗さ（低周波において１４オングストロームＲＭＳオーダー）及び原子間力顕微鏡法によって測定された転写表面の粗さ（高周波で７５オングストロームオーダー）は、周囲温度で進行性機械的剥離方法を用いて４００℃で２時間アニールされたＨ注入のみ（３２ｋｅＶ−５．５×１０１６Ｈ／ｃｍ２）の場合に得ることができる粗さ（高周波における９０オングストロームＲＭＳオーダーの粗さ及び低周波における４０オングストロームＲＭＳオーダーの粗さ）よりも実質的に小さい。
絶縁体上のゲルマニウム
上記情報は、以下の脆弱化パラメータを用いて固体ゲルマニウムのソース基板の状況に一般化することができる：転写される厚さに応じて３０から２００ｋｅＶのエネルギーで用量７×１０１６Ｈ／ｃｍ２及び３００℃である時間（一般に３０分から１時間、すなわち３０分間の操作範囲）のアニーリング。
これらの注入条件に特異的なこの熱処理後に、注入領域のレベルにおいて存在する微小割れの密度は０．０３から０．０３５／平方ミクロンと推定される。微小割れの大きさは７から８平方ミクロンであり、これらの欠陥によって開拓される領域はウェーハの全領域の割合として２５から３２％である。脆弱領域の特性は、破砕が熱的に得られたときに認められる特性に類似しているが、２８０℃１５分間の脆弱化処理後に得られる特性とは異なるように見えるかもしれない。これは、支援型機械的破砕を意味する。この場合、これらの値はより低い。例えば、微小割れによって開拓される領域はウェーハの全領域の１０％未満である。
絶縁体上のシリコン
プロセス範囲を広げるために、例えば、より高用量、例えば３０ｋｅＶ−１．１０１７Ｈ／ｃｍ２を注入し、次いで３５０℃で３０分間熱処理を施すことが好ましいことがある。このようにして、熱的破砕をもたらさないにもかかわらず自立破砕現象の出現に対する１から２分間の範囲を得ることが可能である。
絶縁体上のＡｓＧａ
以下の条件が適用される：
− 注入５×１０１６ａｔ／ｃｍ２；約１００ｋｅＶ、
− ２５０℃で３から３０分間のアニーリング。
自立破砕現象は、脆弱化アニーリングが３から３０分間の範囲で実施されるときに観察することができる。
（参考文献）
［１］ Ｋ． Ｈｅｎｔｔｉｎｅｎ ｅｔ ａｌ．， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌｕｍｅ １６， Ｎｕｍｂｅｒ １７， ２４ Ａｐｒｉｌ ２０００； ｐｐ． ２３７０−２３７２
［２］ Ａ， Ａｒｇａｗａｌ ｅｔ ａｌ． Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ｖｏｌｕｍｅ ７２， Ｎｕｍｂｅｒ ９， ２ Ｍａｒｃｈ １９９８； ｐｐ． １０８６−１０８８
［３］ Ｇ． Ｆ． Ｃｅｒｏｆｏｌｉｎｉ ｅｔ ａｌ．， Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｂ７１−２０００， ｐｐ． １９６−２０２
注入中のソース基板を示す図である。 ターゲット基板と密着（結合）した後のソース基板の図である。 ソース基板から誘導される薄膜の剥離中のソース基板の図である。

Claims (31)

  1. − ソース基板が用意され、
    − 第１の量のイオン又はガスである少なくとも第１の種を前記ソース基板の面に対して所与の深さで前記ソース基板に注入することにより、前記ソース基板の前記所与の深さに欠陥を生成し、
    − スティフナーを前記ソース基板と密着し、
    − 薄膜の熱分裂を開始させずに、実質的に前記所与の深さで埋没脆弱ゾーンが形成されるように、熱処理を前記ソース基板に所与の温度で所与の時間施し、前記熱処理は、前記欠陥によって、前記ソース基板中の前記埋没脆弱ゾーン全体の２０％から３５％が開かれるように実施されるものであり、
    − 前記埋没脆弱ゾーンを境界として、前記薄膜の前記ソース基板の残部からの自立剥離を引き起こすように、エネルギーパルスを前記ソース基板の前記埋没脆弱ゾーンの一部分に与える、薄膜の自立転写方法。
  2. 前記エネルギーパルスが局所的熱供給の形で適用されることを特徴とする、請求項１に記載の方法。
  3. 前記エネルギーパルスが、ツールによって適用される短い小振幅である単一の動きの形で適用されることを特徴とする、請求項１に記載の方法。
  4. 前記エネルギーパルスが前記埋没脆弱ゾーンの周辺域における衝撃の形で適用されることを特徴とする、請求項１に記載の方法。
  5. 前記エネルギーパルスが最高３００℃の温度で適用されることを特徴とする、請求項１から４のいずれか一項に記載の方法。
  6. 前記エネルギーパルスが室温で適用されることを特徴とする、請求項５に記載の方法。
  7. 前記欠陥によって、前記ソース基板中の前記埋没脆弱ゾーン全体の２５％から３２％が開かれるように、前記熱処理が実施されることを特徴とする、請求項１から６のいずれか一項に記載の方法。
  8. さらに前記欠陥の密度が０．０３から０．０３５／平方ミクロンとなるように、前記熱処理が実施されることを特徴とする、請求項７に記載の方法。
  9. さらに前記欠陥の大きさが７から８平方ミクロンとなるように、前記熱処理が実施されることを特徴とする、請求項７又は請求項８に記載の方法。
  10. 少くとも前記熱処理の瞬間に前記ソース基板に密着して配置されている前記スティフナーがターゲット基板であり、前記熱処理がこれら基板間の結合エネルギーの改善に寄与することを特徴とする、請求項１から９のいずれか一項に記載の方法。
  11. 前記ターゲット基板がアモルファス材料の基板であることを特徴とする、請求項１０に記載の方法。
  12. 前記ソース基板がシリコンの基板であり、前記ターゲット基板が溶融シリカの基板であることを特徴とする、請求項１０に記載の方法。
  13. 前記ターゲット基板が単結晶又は多結晶材料の基板であることを特徴とする、請求項１０に記載の方法。
  14. 前記ターゲット基板がシリコンの基板であることを特徴とする、請求項１３に記載の方法。
  15. 前記第１の種が水素であることを特徴とする、請求項１から１４のいずれか一項に記載の方法。
  16. 前記第１の種がＨ＋タイプの水素であることを特徴とする、請求項１５に記載の方法。
  17. 前記第１の種が数１０１６Ｈ／ｃｍ２の量で注入されることを特徴とする、請求項１６に記載の方法。
  18. 第２の種が第２の量でさらに注入され、前記第２の種が前記第１の種によって生成された前記欠陥を占有するように適用されることを特徴とする、請求項１から１７のいずれか一項に記載の方法。
  19. 前記第２の種が、前記第１の種よりも深いプロファイルで最初に注入されることを特徴とする、請求項１８に記載の方法。
  20. 前記第２の種がヘリウムであることを特徴とする、請求項１８又は請求項１９に記載の方法。
  21. 前記第２の種が、前記第１の種よりも少ない、数１０１６Ｈｅ／ｃｍ２の量で注入されることを特徴とする、請求項２０に記載の方法。
  22. 前記ソース基板が、半導体、絶縁体、単結晶、多結晶、およびアモルファス材料からなる群から選択される材料を含むことを特徴とする、請求項１から２１のいずれか一項に記載の方法。
  23. 前記ソース基板が、ＩＶ族半導体から選択される材料を含むことを特徴とする、請求項２２に記載の方法。
  24. 前記ソース基板がシリコンでできていることを特徴とする、請求項２３に記載の方法。
  25. 前記ソース基板がゲルマニウムでできていることを特徴とする、請求項２３に記載の方法。
  26. 前記熱処理が２００℃から４００℃の範囲内で選択される温度で実施されることを特徴とする、請求項１から２５のいずれか一項に記載の方法。
  27. 前記熱処理が３００℃から３５０℃の範囲内で選択される温度で実施されることを特徴とする、請求項２６に記載の方法。
  28. 前記熱処理が２時間から５時間実施されることを特徴とする、請求項２６又は請求項２７に記載の方法。
  29. 前記ソース基板がＩＩＩ−Ｖ族半導体材料を含むことを特徴とする、請求項２２に記載の方法。
  30. 前記ソース基板がＧａＡｓでできていることを特徴とする、請求項２９に記載の方法。
  31. 前記ソース基板が、ＬｉＮｂＯ３及びＬｉＴａＯ３からなる群から選択される絶縁体を含むことを特徴とする、請求項２２に記載の方法。
JP2006537358A 2003-10-28 2004-10-28 注入又は共注入後のパルスによる薄膜層の自立転写方法 Active JP5244315B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0312621 2003-10-28
FR0312621A FR2861497B1 (fr) 2003-10-28 2003-10-28 Procede de transfert catastrophique d'une couche fine apres co-implantation
PCT/FR2004/002779 WO2005043615A1 (fr) 2003-10-28 2004-10-28 Procede de transfert autoentretenu d'une couche fine par impulsion apres implantation ou co-implantation

Publications (2)

Publication Number Publication Date
JP2007510298A JP2007510298A (ja) 2007-04-19
JP5244315B2 true JP5244315B2 (ja) 2013-07-24

Family

ID=34400866

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006537360A Active JP5142528B2 (ja) 2003-10-28 2004-10-28 共注入後の薄膜層のカタストロフィ的転写方法
JP2006537358A Active JP5244315B2 (ja) 2003-10-28 2004-10-28 注入又は共注入後のパルスによる薄膜層の自立転写方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006537360A Active JP5142528B2 (ja) 2003-10-28 2004-10-28 共注入後の薄膜層のカタストロフィ的転写方法

Country Status (8)

Country Link
US (1) US8309431B2 (ja)
EP (2) EP1678754B1 (ja)
JP (2) JP5142528B2 (ja)
KR (2) KR101120621B1 (ja)
CN (2) CN100474557C (ja)
FR (1) FR2861497B1 (ja)
TW (1) TWI349303B (ja)
WO (2) WO2005043615A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
CN100550342C (zh) 2004-12-28 2009-10-14 S.O.I.Tec绝缘体上硅技术公司 用于获得具有低密度孔的薄层的方法
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2898431B1 (fr) 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
JP4858491B2 (ja) * 2007-06-18 2012-01-18 セイコーエプソン株式会社 シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP4967842B2 (ja) * 2007-06-18 2012-07-04 セイコーエプソン株式会社 シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
WO2008156056A1 (ja) * 2007-06-18 2008-12-24 Seiko Epson Corporation シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
TWI492275B (zh) * 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
US8841203B2 (en) * 2011-06-14 2014-09-23 International Business Machines Corporation Method for forming two device wafers from a single base substrate utilizing a controlled spalling process
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US9092187B2 (en) 2013-01-08 2015-07-28 Apple Inc. Ion implant indicia for cover glass or display component
US9623628B2 (en) 2013-01-10 2017-04-18 Apple Inc. Sapphire component with residual compressive stress
JP5999668B2 (ja) 2013-02-12 2016-09-28 アップル インコーポレイテッド マルチステップのイオンインプランテーション及びイオンインプランテーションシステム
US9416442B2 (en) * 2013-03-02 2016-08-16 Apple Inc. Sapphire property modification through ion implantation
US9356188B2 (en) 2013-09-06 2016-05-31 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
ES2707968T3 (es) 2014-10-01 2019-04-08 Basell Poliolefine Italia Srl Composición de copolímero en base a propileno para tuberías
FR3032555B1 (fr) 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
US10280504B2 (en) 2015-09-25 2019-05-07 Apple Inc. Ion-implanted, anti-reflective layer formed within sapphire material
KR20180114927A (ko) * 2016-02-16 2018-10-19 쥐-레이 스위츨란드 에스에이 접합된 경계면들에 걸친 전하 운반을 위한 구조물, 시스템 및 방법
JP6970109B2 (ja) * 2016-03-08 2021-11-24 アリゾナ・ボード・オブ・リージェンツ・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティーArizona Board of Regents on behalf of Arizona State University 半導体ウェハ成形のための音響促進の亀裂伝播
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
WO2017209251A1 (ja) * 2016-06-01 2017-12-07 シャープ株式会社 基板の製造方法、太陽電池の製造方法、基板および太陽電池
FR3055063B1 (fr) 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
KR101866348B1 (ko) * 2016-12-28 2018-06-12 한국에너지기술연구원 수소 헬륨 공동 주입을 통한 박형 실리콘 기판 제조 방법
FR3078822B1 (fr) * 2018-03-12 2020-02-28 Soitec Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR3093716B1 (fr) 2019-03-15 2021-02-12 Soitec Silicon On Insulator systeme de fracture d'une pluralitÉ d'assemblages de tranches.
FR3093860B1 (fr) 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
FR3093858B1 (fr) 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
FR3093859B1 (fr) 2019-03-15 2021-02-12 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur une substrat support

Family Cites Families (269)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (ja) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
US4324631A (en) * 1979-07-23 1982-04-13 Spin Physics, Inc. Magnetron sputtering of magnetic materials
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
NL8900388A (nl) 1989-02-17 1990-09-17 Philips Nv Werkwijze voor het verbinden van twee voorwerpen.
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5614019A (en) 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
DE69432323T2 (de) 1993-12-28 2003-12-11 Honda Motor Co Ltd Gaszufuhrmechanismus und Vorrichtung zum Bestimmen und Anzeigen der Gasmenge für Gasbrennkraftmaschine
DE4400985C1 (de) 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5880010A (en) 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
JP3743519B2 (ja) 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
EP0799495A4 (en) 1994-11-10 1999-11-03 Lawrence Semiconductor Researc SILICON-GERMANIUM-CARBON COMPOSITIONS AND RELATED PROCESSES
ATE216802T1 (de) 1994-12-12 2002-05-15 Advanced Micro Devices Inc Verfahren zur herstellung vergrabener oxidschichten
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
EP0996967B1 (de) 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US6255731B1 (en) 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3697034B2 (ja) 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
SG70141A1 (en) 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
US6120597A (en) * 1998-02-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
US6768175B1 (en) * 1998-09-25 2004-07-27 Asahi Kasei Kabushiki Kaisha Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
US6276345B1 (en) 1998-12-23 2001-08-21 Kohler Co. Dual fuel system for an internal combustion engine
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
GB2347230B (en) 1999-02-23 2003-04-16 Marconi Electronic Syst Ltd Optical slow-wave modulator
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
AU4481100A (en) * 1999-04-21 2000-11-02 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6310387B1 (en) 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
WO2001011930A2 (en) 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
CN1118087C (zh) * 1999-09-27 2003-08-13 中国科学院半导体研究所 一种制备半导体衬底的方法
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
JP2001196566A (ja) 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6306720B1 (en) 2000-01-10 2001-10-23 United Microelectronics Corp. Method for forming capacitor of mixed-mode device
JP3975634B2 (ja) 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6586841B1 (en) 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
US6548375B1 (en) 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JP2003531492A (ja) 2000-04-14 2003-10-21 エス オー イ テク シリコン オン インシュレータ テクノロジース 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
KR20010112507A (ko) * 2000-06-05 2001-12-20 이구택 압연 롤 세정 장치
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
JP2002016150A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
MXPA03001605A (es) 2000-08-22 2005-06-20 Harvard College Semiconductores alargado impurificados, desarrollo de tales semiconductores, dispositivos que los incluyen y fabricacion de dichos dispositivos.
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
DE10104868A1 (de) 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
JP2002270553A (ja) 2001-03-13 2002-09-20 Mitsubishi Gas Chem Co Inc 電子部品の製造法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6734762B2 (en) 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6744114B2 (en) 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
JP2003078117A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材及び半導体装置並びにそれらの製造方法
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
DE10153319B4 (de) 2001-10-29 2011-02-17 austriamicrosystems AG, Schloss Premstätten Mikrosensor
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
TWI251813B (en) 2001-11-09 2006-03-21 Via Tech Inc Method for protecting phase lock loop in optical data-reading system
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
KR100442105B1 (ko) 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6596569B1 (en) 2002-03-15 2003-07-22 Lucent Technologies Inc. Thin film transistors
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6632082B1 (en) 2002-05-01 2003-10-14 Colibri Corporation Lighter and method of use
US6645831B1 (en) 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US7157119B2 (en) 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
CN100483666C (zh) 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7029980B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
US7416957B2 (en) 2003-12-16 2008-08-26 Nxp B.V. Method for forming a strained Si-channel in a MOSFET structure
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US6893936B1 (en) 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
EP1650794B1 (en) 2004-10-19 2008-01-16 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a wafer structure with a strained silicon layer and an intermediate product of this method
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince

Also Published As

Publication number Publication date
EP1678754A1 (fr) 2006-07-12
KR20060122830A (ko) 2006-11-30
JP2007510298A (ja) 2007-04-19
TW200524010A (en) 2005-07-16
KR101120621B1 (ko) 2012-03-16
CN1864256A (zh) 2006-11-15
FR2861497B1 (fr) 2006-02-10
EP1678755B1 (fr) 2012-10-17
FR2861497A1 (fr) 2005-04-29
TWI349303B (en) 2011-09-21
KR20070051765A (ko) 2007-05-18
US20070281445A1 (en) 2007-12-06
JP5142528B2 (ja) 2013-02-13
CN1868053A (zh) 2006-11-22
EP1678755A1 (fr) 2006-07-12
JP2007511069A (ja) 2007-04-26
US8309431B2 (en) 2012-11-13
CN100474557C (zh) 2009-04-01
WO2005043615A1 (fr) 2005-05-12
WO2005043616A1 (fr) 2005-05-12
EP1678754B1 (fr) 2015-07-15
CN100474556C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
JP5244315B2 (ja) 注入又は共注入後のパルスによる薄膜層の自立転写方法
US7772087B2 (en) Method of catastrophic transfer of a thin film after co-implantation
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
US6010579A (en) Reusable substrate for thin film separation
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
KR20080101864A (ko) Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법
US20030077885A1 (en) Embrittled substrate and method for making same
JP2001507525A (ja) 包含物作成工程を含んで成る薄膜の移行法
KR101122859B1 (ko) 공동?주입후 온화한 온도에서 박막의 박리 방법
KR20090005091A (ko) 침전물을 용융시킴으로써 박막을 분리하는 방법
JP5064693B2 (ja) Ｓｏｉ基板の製造方法
KR20120089851A (ko) 삼중 주입을 사용하는, 클리빙에 의해 실리콘 박막을 분리하는 방법
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120207

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5244315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250