JP2007511069A - 共注入後の薄膜層のカタストロフィ的転写方法 - Google Patents

共注入後の薄膜層のカタストロフィ的転写方法 Download PDF

Info

Publication number
JP2007511069A
JP2007511069A JP2006537360A JP2006537360A JP2007511069A JP 2007511069 A JP2007511069 A JP 2007511069A JP 2006537360 A JP2006537360 A JP 2006537360A JP 2006537360 A JP2006537360 A JP 2006537360A JP 2007511069 A JP2007511069 A JP 2007511069A
Authority
JP
Japan
Prior art keywords
substrate
source substrate
species
thin film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006537360A
Other languages
English (en)
Other versions
JP2007511069A5 (ja
JP5142528B2 (ja
Inventor
グエン，グエツト−プオン
カイルフルク，イアン
ラガフ−ブランシヤー，クリステル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007511069A publication Critical patent/JP2007511069A/ja
Publication of JP2007511069A5 publication Critical patent/JP2007511069A5/ja
Application granted granted Critical
Publication of JP5142528B2 publication Critical patent/JP5142528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Micromachines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は薄膜のカタストロフィ的転写方法に関する。本発明の方法は、以下のステップを含む：ソース基板に、所定の深さに第１のイオンまたは気体化学種を、また第２のイオンまたは気体化学種を注入するステップ（第１の化学種は欠陥を生成し、第２の化学種は前記欠陥を占めることができる）；ソース基板と密接に接触するようにスティフナーを付けるステップ；薄膜の熱剥離を引き起こさないで、埋もれた弱化ゾーンを本質的には前記の所定の深さに生じるように、所定の時間、所定の温度でソース基板に熱処理を行うステップ；および、粗さが所定の限界値より小さい表面を元の表面の反対側にもつ薄膜がカタストロフィ的に剥離するように、局限されたエネルギー供給（例えば機械的応力）をソース基板に行うステップ。

Description

本発明は、共注入（ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎ）法により、低温で超精密膜（薄膜または超薄膜という用語もまた使用される）を転写させる（ｔｒａｎｓｆｅｒ）方法に関する。本発明は、特に、マイクロエレクトロニクス、マイクロメカニクス、光学および集積エレクトロニクスの分野に適用される。
知られているように、薄膜の剥離（ｓｐｌｉｔｔｉｎｇ）は、例えばシリカのソース基板（ｓｏｕｒｃｅ ｓｕｂｓｔｒａｔｅ）に化学種を注入して特定の深さに欠陥ゾーンの生成を誘発させることにより実行され得る。これらの欠陥は、材料の結晶質を局所的に乱す、マイクロバブルおよび／または板状欠陥（ｐｌａｔｅｌｅｔ）および／またはマイクロキャビティおよび／または転写ループおよび／または他の結晶欠陥であり得る；それらの性質、密度および大きさは、注入される化学種（通常は水素）ならびに、ソース基板の性質に強く依存する。次いで、弱化ゾーン（ｗｅａｋｅｎｅｄ ｚｏｎｅ）に存在する特定の欠陥が成長できるように、原理的には欠陥を圧力下に置くことによって熱処理が行われ、欠陥の成長によって後に実施されるソース基板からの薄膜の剥離を可能にする。このことは、特に、文書ＵＳ−５３７４５６４および、この特許の発展形である、例えば文書ＵＳ−６０２０２５２に記載されている。
剥離は、通常熱処理に加えて、薄膜が剥離されるまで、弱化ゾーンに破断を誘発する外力を加えることにより実施され得る。
剥離が高温で（典型的には、ほぼ５００℃に近い）行われる場合、直面する技術的問題の中でも特に、表面の粗さ、ならびに、熱剥離の間に転写される膜の劣化が挙げられるべきである。このために、以下の処理ステップが一層面倒になる（例えば、転写された膜はさらに研磨されなければならない、後の処理の間に結晶欠陥の生じる危険性がある、など）。さらに、ヘテロ構造（異なる材料の基板の重ね合せを含む）において直面する別の技術的問題は、接触している様々な材料の熱膨張係数の違いにより、熱処理の間に、接触している様々な膜において非常に大きな応力場が存在することである。これにより、熱剥離がある限界温度より高温で行われる場合、ヘテロ構造の劣化を誘発し得る。この劣化は、典型的には、接触している一方または双方の基板の破損、および／または、結合界面での基板の脱離（ｕｎｂｏｎｄｉｎｇ）であり得る。
これが低温で剥離を実施することが望まれる理由である。
低温で剥離を実施する１つのやり方は、注入条件を「いじる」ことである。例えば、注入化学種の過剰な照射量（ｄｏｓｅ）により、注入ゾーンの弱さを増すことができ、そこで低温での剥離が起こる。
こうして、Ｈｅｎｔｔｉｎｅｎ等（２０００）［１］は、ソース基板がシリコンウェハである場合、１×１０１７Ｈ＋／ｃｍ２（すなわち、５×１０１６Ｈ２／ｃｍ２）で注入される水素イオン照射量によって、以下のステップを実施した後、機械的な力によって剥離が可能であることを示した：プラズマによる化学的な活性化による、ターゲット基板（ｔａｒｇｅｔ ｓｕｂｓｔｒａｔｅ）についての処理、；ＲＣＡ１タイプの洗浄；ターゲット基板上へのソース基板の雰囲気温度での結合；および、２００℃で２時間のアニーリング。利用される機械的な力は、剥離を開始させるために、結合界面に挿入されるブレードによった。
この手法は、転写された表面の粗さを少なく（純粋に熱的で、プラズマ活性化を行わない従来の剥離法に比べて、半分程度に）するが、プラズマによる化学的活性化のステップとその後のＲＣＡ１洗浄を含むので、工業的な観点からは相当な欠点（高コスト）となり得る。
さらに、注入される水素の照射量が多いために、結合後の熱処理は、熱剥離が起こると思われる温度である３００℃を超えてはならず、この場合、転写した表面の粗さの低減という前記の利点は実現されないであろう：このために、プラズマによる化学的活性化のステップとその後のＲＣＡ１洗浄は、結合を強化するために、ＨＥＮＴＴＩＮＮＥＮにより記載された方法による熱強化の前に、不可欠であるということに注意するのは重要である。
実際に、後の薄膜剥離の条件に影響を与えるのは、単に処理温度だけではなく、この処理時間でもあることに注意するのは重要である（これはサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）の考え方（ＦＲ−２７６７４１６−ＣＥＡを参照）から得られた）；機械的エネルギーの供給については、例えば、これは、「ギロチン（ｇｕｉｌｌｏｔｉｎｅ）」タイプの道具（ＷＯ ０２／０８３３８７−ＳＯＩＴＥＣ、を参照）により供給される。
こうして、サーマルバジェットが小さすぎると、薄膜の転写は品質の悪いものとなり、サーマルバジェットが大きすぎると、ヘテロ構造の場合に基板の１つで破断が起こり得る。このように、原理的に、作業パラメータ（当然、複数の条件、特に、注入量、材料の性質、アニーリング温度などに関係する）範囲が狭いが、この狭さは工業的な利用にとって重大な制約になる。
さらに、機械的な剥離は、弱化ゾーンに沿ってあたかも「それを切り外す」ように、１つまたは複数のブレードを構造体の端部から挿入することからなることが多い；道具（例えばブレード）の役割が構造体の一方の端部から他方へ破断波（ｆｒａｃｔｕｒｅ ｗａｖｅ）を伝播させることであるために、「アシスト（ａｓｓｉｓｔｅｄ）剥離」という用語が使用されることがある。
このタイプの破断は、薄膜の剥離により後に露になる表面での、以下の欠点に繋がる：
− 例えば、残りの部分の界面に比べて余りに低い局所的結合エネルギーと、転写を開始させる道具の挿入に関係する、王冠（ｃｒｏｗｎ）欠陥（最終製品の周辺部での、転写のないゾーン）、
− 特に機械的なアシストを受けるために間歇的で不規則な破断波による、後で研磨のような処理を必要とする（通常、これを避けようと努められる）、転写薄膜の厚さの一様性の欠如（低周波数の粗さ）、
− それぞれの構造体（またはウェハ）の個別の処理を必然的に伴う、破断の伝播を伴う道具の使用を仮定すると難しい工業的実施。
これらの欠点のほとんどは、均一な基板（単一成分材料（例えば、ＳＯＩ）による）における薄膜の剥離の場合に見出される。
薄層の剥離は、言うまでもなく、注入される化学種の選択によってもまた影響を受ける。
水素が通常注入されるが、特にヘリウムの注入による他の選択肢が提案されていることが上で示唆された。
異なる２種の化学種の組合せさえ実施され得る。
こうして、Ａｇａｒｗａｌ等（１９９８）［２］は、水素およびヘリウムの両方を注入することにより、恐らく水素とヘリウムにより果たされる異なる役割のために、イオンの全注入量を減らすことできるという事実を見出した；水素は、注入により壊されたＳｉ−Ｓｉ結合と相互作用して、Ｓｉ−Ｈ結合を生成し、その結果、３〜１０ｎｍの程度の大きさの板状タイプの欠陥（板状タイプのＨ−欠陥と呼ばれる）を高密度で発生させ、一方、ヘリウムは、化学的には作用しないが、より大きな欠陥（約３００ｎｍを超える大きさ）を比較的低密度で出現させる。この文献において想定されている熱処理は、４５０℃で２０分、または、７５０℃で２０秒であり、高温での剥離に関連して上で記載した欠点を必然的に伴う。
この水素−ヘリウムの組合せはまた、Ｃｅｒｏｆｏｌｉｎｉ等（２０００）［３］により、より理論的な仕方で研究され、彼等は、ヘリウムの注入による欠陥の加圧（ｐｒｅｓｓｕｒｉｚａｔｉｏｎ）は、水素の注入によるものより大きく、また、熱処理は選ばれた温度に応じて異なる効果を生じ得る（すなわち、１５０℃〜２５０℃のアニーリングによりＳｉ−Ｈ結合の数が少なくなり、３００℃〜４５０℃の範囲でのアニーリングにより、反対に、この数が多くなり、一方、５５０℃を超える温度でのアニーリングにより、むしろこの数が再び減少する傾向がある）ことを指摘した。しかし、この文献では、ほどほどのコストで良好な品質（特に、表面状態に関して）の薄膜を得る仕方について、以上のことから実用的な結論は導かれていない。
本発明の目的は前記の欠点を軽減することである。
より具体的には、本発明は、転写された層の表面の粗さが少なくなり、膨張係数が大きく異なる材料の場合に大きな機械的応力を含まない、薄層の転写方法に関する。別の言い方をすると、本発明の目的は、ほどほどのコストで、高品質の薄膜を得ることにより、同時に、高温での熱処理の欠点と、アシスト剥離に道具を利用することに関連する欠点、および、剥離後に粗さを少なくする追加の処理に関連する欠点とを回避することである。
前記の目的に対して、本発明は、
ソース基板を供用し、
前記ソース基板に、第１照射量のイオンまたは気体の第１化学種を、また第２照射量のイオンまたは気体の第２化学種を、前記ソース基板の表面に対して所定の深さに注入し、第１化学種は欠陥を生成し、第２化学種はこれらの欠陥を占めるようなものであり、
スティフナー（ｓｔｉｆｆｅｎｅｒ）を前記ソース基板に密接に接触させて付け、
薄膜の熱剥離を開始させないで、埋もれた弱化ゾーンを実質的に前記の所定の深さに生成させるように、所定の温度で所定の時間ソース基板に熱処理を行い、
前記表面と前記の埋もれた弱化層との間の画定された薄膜の、前記ソース基板の残りに部分に対する、カタストロフィ（全体的瞬間）的剥離を引き起こすように、局限された量のエネルギーを前記ソース基板に供給し、前記薄膜は、粗さが所定の限界値より少ない表面を、前記表面の反対側にもつ、
薄膜のカタストロフィ的転写方法を提供する。
カタストロフィ的剥離は、ここでは完全で事実上瞬間的な剥離であると定義することができ、高温での単なる熱処理によって実現されるものに似ているが、可能性として道具により誘発され、道具によらない場合には、何らかの破断波の後に起こるはずである（道具がある場合、道具は、せいぜい基板と膜に接触するだけであり、剥離している界面に沿って動くことはない）。したがって、カタストロフィ的剥離は、別の言い方をすれば、破断波のカタストロフィ的伝播の結果であり、アシスト剥離とは対照的なものである。
破断波が自立（ｓｅｌｆ−ｓｕｐｐｏｒｔｅｄ）伝播することによって、道具を前に進める、あるいは開始エネルギーパルスを繰り返すことによる波の伝播アシストが必要でないと理解されている。また、本発明の重要な特徴は、破断波が、３００ｍｍまでの直径に対して、１秒以内に、１ミリ秒の程度でさえ（１００ｍ／ｓを超える速度）、波の全表面に渡って伝播するということである。
自立（あるいはカタストロフィ的）破断の１つのあり得る原因は、埋もれた欠陥の性質にある。これまでの研究（ゲルマニウムについてであるが、シリコンにも適用できる）は、Ｃ−剥離条件の下では、欠陥（マイクロクラック、キャビティ、板状欠陥、マイクロバブル、マクロバブルなど）の密度が０．０３から０．０３５／平方ミクロンであり、欠陥の大きさが７から８平方ミクロンの程度であり、また、より特徴的な様子であると思われるものに、これらの欠陥により開いている面積のウェハの全面積に対するパーセンテージは、２５から３２％であると見積もられるということを示した。これらの値は、破断が熱的手段により行われた場合に得られるものに近いが、機械的アシストによる破断を必要とする、弱化処理の後で得られる値とは異なる。言うまでもなく、他の効果または原因もこの説明によって排除されるわけではない；特に、基板における結合の化学的性質もまた、自立破断波現象の発生を促進し得る。
別の言い方をすると、本発明の一態様は、弱化状態の性質を、熱破断の場合に得られる状態に、破断を起こすことなく、近づくように促すことからなるように思われる。この場合、追加のエネルギーはエネルギーの局限された付加によりより供給される。
より明確には、本発明は２種の異なる化学種の注入に基づいている。注入化学種の１つは、特殊な欠陥の生成により後に剥離が起こるゾーンを、注入エネルギーに応じて局限し、他方の化学種は、前記ゾーンに補足されるタイプの原子に該当し、この原子は、水素によるシリコン基板への注入の場合には、恐らく、Ｓｉ−Ｈの解離を防ぎ（これにより、板状タイプのＨ−欠陥を増大させる）、これらの欠陥を加圧下に置くこととによって、比較的低温で注入ゾーンの弱化を進めることにより、前記の特殊な欠陥の拡大を促進するであろう。
熱処理温度は、有利には、板状タイプの欠陥を増やすように（但し熱による剥離を引き起こさないように）選択される。この温度は、たとえソース基板および／または可能なターゲット基板が非常に異なる膨張係数をもつ材料を含んでいたとしとも、基板に大きな機械的応力を生じないように十分低い。本発明の方法が、比較的低い温度で（水素−ヘリウムの共注入の場合には、ヘリウムが逃げるのを防ぐために４００℃を超えない）行われる転写の方法であるのはこのためである。
本発明により、水素およびヘリウムのような２種の気体状化学種の共注入により、また、低温（前記の４００℃の限界値未満、または３００℃未満でさえある）で構造を熱的に弱化させることにより、全く驚くべき仕方で、剥離の本質が変わる；すなわち、注入ゾーンの弱化は、アニーリング時間に関わらず、本質的に熱的な剥離を生じることなく（上で定められた低温での２４時間のアニーリングの後、剥離は全く認められなかった）非常に高度に達成されるが、対照的に、時間および空間的に局限されたエネルギーを単に供給することによって、剥離はカタストロフィ的に起こるということが認められたことは強調するに値する。このように、前記文献ＦＲ−２７６７４１６に記載されているサーマルバジェットの考え方は、共注入とすでに記載された条件の下での低温での熱処理の場合には適切でないと思われる。
この結果は重要である：
・予備弱化アニーリングステップの作業ウィンドウが拡大される：予備弱化アニーリング継続時間の最大値の制限はもはや存在しない（あるいは、それはかなり付随的になる）；これは本発明の方法の工業化にとって好ましい。
・カタストロフィ的破断により、破断波が瞬間的に、また間歇的でなくウェハの全部分に渡って伝播し得るので、もはやアシスト剥離はない；すなわち、基板と薄膜となるはずの部分との間に、それが何であれ如何なるブレードも入り込む必要がないので、こうして露になる表面の状態がかなり改善され（こうして粗さは少なくなる）、また、王冠欠陥が防止され、こうして、周辺部分を含めて全薄膜が利用可能になる；道具をもはや導入する必要がないという事実は本発明の方法の工業化にとってやはり好ましい。
本発明者等はまだこの新しい機構についての明確な説明をもっていない。
少なくとも熱処理の時点で、ソース基板は当該表面でスティフナーまたはターゲット基板と密接に接触しているとすると、熱処理はこれらの基板の間の結合エネルギーを増大させるのに寄与する。
局限されたエネルギーの供給は、好ましくは、衝撃またはパルスの形で行われる。エネルギー供給は、有利には、短時間で僅かな振幅の動きを与えられる道具により行われる。
エネルギー供給は、有利には、埋もれた層の直近に、この層の一部のみに限定して、好ましくはこの層の周辺部分に加えられる。
この供給は、特に、局限された熱の供給（例えば、レーザーパルスによる行われる）；あるいは、外力（例えば、弱化層の端部で、弱化層の直近に）；からなる。
実際に、本発明の条件でのソース基板への水素とヘリウムの共注入による試験では、局限された非常に小さいエネルギーの供給（特に、表面のうねりを避ける、すなわち、漸進性の剥離に比べて破断後の表面粗さの大きな変動を避けるという利点があった）により開始された破断波の連続的で２次元的な伝播により、カタストロフィ的剥離、すなわち、実質的に瞬間的で完全な剥離が起こった。このために、カタストロフィ的剥離では、後の研磨がより少なくなる。
低温では、結合相互作用が弱いために、ソース基板とターゲット基板との間を十分に強固に結合できないであろうから、プラズマによる活性化なしでの低温での剥離に加えて、少ない粗さを保証する方法を確立することは恐らく困難に思われたであろうということは強調するに値する。当然、本発明による方法は、接触させられる表面の少なくとも一方のプラズマによる活性化を、不利益を被ることなく用い得るが、ＨＥＮＴＴＩＮＥＮにより記載された方法とは対照的に、前記の活性化は必須ではない。
好ましくは、剥離を促進する欠陥を生成する化学種の注入は、第２化学種の注入の後に行われ、第２化学種の注入は、第１化学種により生成された欠陥ゾーンにこの第２化学種を局限するように行われる。
有利には、シリコンの場合には、この第１化学種は水素（好ましくは、Ｈ＋イオンの形の）であり、水素は標準的な濃度で（通常、数１０１６Ｈ／ｃｍ２の程度で）注入され、水素は弱化ゾーンを生成する効率がよいことが想起される。前記の層に、補足された原子が弱化欠陥の生成を促進するという役割を果たす第２化学種（好ましくはヘリウム）が、比較的少ない照射量で（典型的には、１０１６Ｈｅ／ｃｍ２の程度、あるいは、数１０１６Ｈｅ／ｃｍ２で）注入される。
ソース基板がターゲット基板に結合された時に、低温での熱処理（低温であるにもかかわらず、結合界面の強固さが良好であるのに十分である）の効果は、第２化学種のヘリウム原子が、水素により生成された欠陥に拡散することである。前記の比較的低温で得られる最大の弱化により、粗さが非常に少ない（数ｎｍの程度）超精密膜の剥離を外力により開始させることが可能になる。
Ｈｅｎｔｔｉｎｅｎにより記載された方法に対する、この方法の根本的な相違は、注入ゾーンをひどく損傷させ得る過剰な水素の照射を実施することが必要でないということである。共注入の効果により、さらなるプロセス（プラズマによる化学活性化およびＲＣＡ１）を行わないで、結合界面の強固さにとって十分な温度で、前記ゾーンの最大の弱化を達成することができる。さらに、本発明により、熱剥離により得られるものに比べて、転写膜の粗さが少なくなる。
有利には、第２化学種（例えばヘリウム）は、第１化学種（水素）と同じレベルに注入されるが、変形形態として、第２化学種は、注入により劣化するゾーンを減らすために、ソース基板において、（例えば）ずらしてより深く注入されてもよい。このずれたレベルは、第１のレベルとはっきりと異なり、例えば、ソース基板において、より深くてもよい。この場合、第２注入化学種の僅かな部分は、注入経路にある欠陥により補足されると思われる。
実際に、共注入により、２００℃から４００℃の温度を選択することが可能になる。
好ましくは、ソース基板は、単結晶、多結晶またはアモルファスの半導体および絶縁体から選択される材料の基板である。こうして、前記基板はＩＶ族半導体（特に興味深い例はシリコンであるが、特に、ゲルマニウムもしくはＳｉ−Ｇｅ合金でもあり得る）から選択され得る。
少なくともこの場合には、熱処理温度は、例えば数時間の（典型的には２から５時間程度の）継続時間で、有利には、２００℃から４００℃の範囲、好ましくは３００℃〜３５０℃の範囲に選択される。ソース基板はまた、ＩＩＩ−Ｖ族タイプ（例えば、ＡｓＧａまたはＩｎＰ）の半導体材料、あるいは、ＬｉＮｂＯ３およびＬｉＴａＯ３からなる群から好ましくは選択される絶縁材料基板でもあり得る。
熱処理はまた、例えば、２００２年１２月１０日に出願された欧州特許出願第０２−２９３０４９号に開示されているように、この処理の時間を減らせるようにしたプロフィールをもち得る。
実際に、温度範囲は、主に、注入化学種の性質と、ソース基板をなす材料の性質に応じて決まる。
ターゲット基板またはスティフナーには、有利には、アモルファス材料の形、好ましくは溶融シリカの形のものが選択される。しかし、それはまた、特に、シリコンまたはサファイアの単結晶もしくは多結晶の材料でもあり得る。
一般的説明
本発明の目的、特徴および利点は、添付図を参照しながら非限定的例示として記載される以下の説明から明らかになるであろう。
図１は、例えばイオンまたは気体の化学種の照射により注入処理（矢印２により示される）を受けている間の、表面４が有利には酸化された例えばシリコンの基板１を示している。
この注入は、欠陥を生成するのに適する第１化学種、例えば、水素（Ｈ＋イオンの形であることが好ましい）を所定の深さに注入することと、これらの欠陥を占めるのに適する第２化学種、例えばヘリウムを含む。示されている場合には、両方の化学種が同じ深さに注入されているが、変形形態においては、第２化学種は第１のものとは異なる深さに、例えばより深く注入される。
有利には、最初に第１化学種（すなわち水素）の注入が行われ、さらに、水素の注入により生成した欠陥をヘリウムが占め得る。しかし、逆の順序の注入が可能であり、２回の注入が同じ深さに行われない場合でさえそうである。
埋もれたゾーン３は以上の結果生じ、主に第１化学種により生成し、第２化学種が成長に寄与する欠陥の存在により弱化されている。
弱化ゾーン３は、ソース基板内で、将来の薄膜５と基板の残りの部分６（すなわち、薄膜の剥離後にソース基板として残る部分）との境界を画する；この残りの部分は、この手順の新たな注入サイクルでソース基板として利用可能である。
図２は、埋もれた弱化ゾーン３を含むソース基板が、表面４でターゲット基板７（これはスティフナーとして機能する）の対応する表面と、通常直接的な分子的結合によって、密接に接触させられるステップを示している。
次いで、熱処理が行われ、熱処理は、一方では、埋もれた層３の弱化を進展させることができ、他方では、結合ステップが起こって、ソース基板とターゲット基板との間の結合を強化することができる。
より具体的には、この熱処理の温度は、弱化ゾーン（すなわち、今の場合にはＳｉ−Ｈ結合）を成長させるのに適する温度範囲から選択される。
この処理は、有利には、２００℃〜４００℃の範囲から、好ましくは３００℃〜３５０℃の範囲から選択される温度で、通常、数時間の内から選択される継続時間（例えば２時間）実施される。こうして、サーマルバジェット（温度−時間の組合せ）は、工業的に現実的である。
図３には、例えば衝撃またはパルスの形で、好ましくは短時間で限られた振幅の、エネルギーの局限された供給を行うことにより、薄膜３をソース基板の残りの部分から剥離するステップが示されている。
エネンルギーの供給は、例えば、矢印１０により示される機械的応力からなる。
実現される剥離は、特に弱化層に沿っての道具の動きがないという意味においてカタストロフィ的である。
この局限されたエネルギーの供給は、ここでは、埋もれた層の一部分に限定され、隅効果（ｃｏｒｎｅｒ ｅｆｆｅｃｔ、ブレードのような道具により埋もれた弱化層の一部分に加えられる衝撃に相当する）の形に表される、；しかし、前記の供給は他の性質のものでもよく、例えば、小さな振幅角のパルスの形で有利には加えられる、埋もれた弱化層の平面に平行な偶力でもよい。本発明の方法のおかげで、埋もれた弱化ゾーン（実際には、実質的に平面である）でのカタストロフィ的剥離により露になる薄膜の表面は、従来の方法によるものよりかなり小さい粗さＲａをもち、転写された表面の特別な処理も、剥離後の相当な（「粗」）研磨も行うことを必要としない。剥離はカタストロフィ的であるので、表面波を生じがちな破断波の間歇的な伝播は実際にはないということ、また、新たに生成した表面に沿う道具の動き（あるいは、埋もれた層の両側の２つの部分の間の相対的な運動）がないので、こうして露になった表面には劣化がなく、その結果、この表面はカタストロフィ的剥離により誘導された非常に滑らかな表面状態をもつということは注目に値する。
ソース基板１は、シリコン基板であってもよいが、より一般的には、知られている如何なる適切な材料であってもよく、例えば、単結晶または多結晶またはアモルファスでさえあるＩＶ族もしくはＩＩＩ−Ｖ族の半導体であってもよい。こうして、ソース基板は以下であり得る：
・元素周期表のＩＶ族の別の半導体、例えばゲルマニウム、
・ＩＩＩ−Ｖ族のタイプの半導体、例えば、特に、ＡｓＧａまたはＩｎＰ、
・絶縁体、例えば、ニオブ酸塩またはタンタル酸塩タイプ、例えば、特に、ＬｉＮｂＯ３もしくはＬｉＴａＯ３。
ターゲット基板は、必要に応じて選択される、単結晶もしくは多結晶（例えば、半導体、例えば、ソース基板と同じ材料の中からの）の多様な材料の基板、あるいはアモルファス（例えば、多種のガラス、またはポリマー）でさえあり得る；こうしてターゲット基板は以下であり得る：
・結晶性材料、例えばサファイア、
・溶融シリカまたは別のガラスの基板、
・単なるスティッフニング層、例えば、知られている適切な方法により堆積された数十ナノメートルの厚さの酸化物層（これは、もはや、図に示されているタイプの嵩のあるターゲット基板には明らかに相当しない）。
ターゲット基板は、後に薄膜がそこから最終基板上に転写される単なる中間基板であり得ることは言及するに値する。
本発明の第１の実施形態によれば、表面に熱酸化ＳｉＯ２層（例えば１４５ｎｍ）を備えるＳｉ基板（約７００μｍ）に、最初に、７０ｋｅＶ−１×１０１６Ｈｅ／ｃｍ２の注入条件の下に、ヘリウム原子を注入し、次に、水素原子を、３０ｋｅＶ−４．２５×１０１６Ｈ／ｃｍ２の注入条件の下に注入することができる。次に、このソース基板を、Ｓｉ（約７００μｍ）のターゲット基板に直接結合により接合することができる。ほぼ３５０℃での熱処理は、水素濃度最大の部分に局限された板状タイプのキャビティの成長を誘発する。ヘリウム原子は、キャビティに補足された原子の役割を果たし、用いられた温度で最大限の板状タイプの欠陥を生成させる。一定の時間（例えば２時間）の後、衝撃の形で結合界面の間にブレードを挿入し始めるとすぐに、水素濃度最大の位置でのカタストロフィ的剥離により、Ｓｉの薄膜がターゲット基板上に転写される。高周波数で測定して（原子間力顕微鏡により）４５から５０オングストローム程度、また低周波数（表面形状測定法（ｐｒｏｆｉｌｏｍｅｔｒｉｃ ｍｅｔｈｏｄ））で１０オングストローム程度の転写表面の粗さおよび転写表面のアモルファス性は、Ｈ−注入（３２ｋｅＶ−５．５×１０１６Ｈ／ｃｍ２）だけで、その後に５００℃での熱処理を行った場合に得られるもの（低周波数で２６オングストローム程度、高周波数で７５オングストローム程度の粗さ）より、実質的に少ない。
本発明の別の実施形態によれば、表面に熱酸化ＳｉＯ２層（例えば２００ｎｍ）を備えるＳｉ基板（約３００μｍ）に、最初に、７０ｋｅＶ−２×１０１６Ｈｅ／ｃｍ２の注入条件の下に、ヘリウム原子を注入し、次いで、水素原子を、３０ｋｅＶ−３×１０１６Ｈ／ｃｍ２の注入条件の下に注入する。次いで、このソース基板を、溶融シリカ（約１０００μｍ）のターゲット基板と直接結合により接合する。ほぼ３００℃での熱処理は、水素濃度最大の部分に局限された板状タイプのキャビティの成長を誘発し、水素欠陥により補足された注入ヘリウム原子は用いられた温度で最大限の板状タイプ欠陥の生成を促進する。一定時間（例えば３時間）の後、ブレードを結合界面の間にほんの僅かに挿入し、ブレードにパルス的な動き（すなわち衝撃）を与えることによる、水素分布の最大の位置でのカタストロフィ的な剥離の結果、Ｓｉの薄膜が溶融シリカ基板上に転写され、剥離後のヘテロ構造から派生するどちらの基板（１つは、Ｓｉ薄膜をもつ溶融シリカ基板、他方は、表面の薄膜が引き剥がされた元々のＳｉ基板）にも破損または劣化はない。表面形状測定法により低周波数で測定された転写表面の粗さ（低周波数で１４オングストローム程度、高周波数で７５オングストローム程度）と転写表面のアモルファス性とは、Ｈ−注入（３２ｋｅＶ−５．５×１０１６Ｈ／ｃｍ２）だけで、高温での機械的漸進剥離法を用いる場合に得られるもの（高周波数での９０オングストローム程度の粗さ、低周波数での４０オングストローム程度の粗さ）より、実質的に少ない。
注入中のソース基板の図である。 ターゲット基板と密接に接触（結合）させた後のソース基板の図である。 ソース基板に由来する薄膜の剥離中の図である。

Claims (24)

  1. ソース基板を供用し、
    前記ソース基板に、第１照射量のイオンまたは気体の第１化学種を、また第２照射量のイオンまたは気体の第２化学種を、前記ソース基板の表面に対して所定の深さに注入し、第１化学種は欠陥を生成し、第２化学種はこれらの欠陥を占めるようなものであり、
    スティフナーを前記ソース基板に密接に接触させて付け、
    薄膜の熱剥離を開始させないで、埋もれた弱化ゾーンを実質的に前記の所定の深さに生成させるように、所定の温度で所定の時間ソース基板に熱処理を行い、
    前記表面と前記の埋もれた弱化層との間の画定された薄膜の、前記ソース基板の残りに部分に対する、カタストロフィ的剥離を引き起こすように、局限された量のエネルギーを前記ソース基板に供給し、前記薄膜は、粗さが所定の限界値より少ない表面を、前記表面の反対側にもつ、
    薄膜のカタストロフィ的転写方法。
  2. 局限されたエネルギーの供給が、埋もれた弱化層の極一部にだけ行われることを特徴とする請求項１に記載の方法。
  3. 局限されたエネルギーの供給が、局限された熱の供給の形で行われることを特徴とする請求項２に記載の方法。
  4. 局限されたエネルギーの供給が、道具により加えられる短時間で僅かな振幅の動きの形で行われることを特徴とする請求項２に記載の方法。
  5. 局限されたエネルギーの供給が、埋もれた弱化層の周辺ゾーンにおいて衝撃の形で行われることを特徴とする請求項２に記載の方法。
  6. 少なくとも熱処理の時に、ソース基板に密接に接触させて置かれるスティフナーがターゲット基板であり、熱処理がこれらの基板の間の結合エネルギーを増大させるのに寄与することを特徴とする請求項１から５のいずれか一項に記載の方法。
  7. ターゲット基板がアモルファス材料基板であることを特徴とする請求項６に記載の方法。
  8. ソース基板がシリコン基板であり、ターゲット基板が溶融シリカ基板であることを特徴とする請求項６に記載の方法。
  9. ターゲット基板が単結晶または多結晶材料の基板であることを特徴とする請求項６に記載の方法。
  10. ターゲット基板がシリコン基板であることを特徴とする請求項９に記載の方法。
  11. 第１化学種の注入が、第２化学種の注入の後で実施されることを特徴とする請求項１から１０のいずれか一項に記載の方法。
  12. ソース基板が、単結晶、多結晶またはアモルファスの半導体および絶縁体から選択される材料から供用されることを特徴とする請求項１から１１のいずれか一項に記載の方法。
  13. ソース基板がＩＶ族半導体から選択される材料から供用されることを特徴とする請求項１２に記載の方法。
  14. ソース基板がシリコンからなることを特徴とする請求項１３に記載の方法。
  15. 熱処理が２００℃〜４００℃の範囲において選択される温度で実施されることを特徴とする請求項１から１４のいずれか一項に記載の方法。
  16. 熱処理が３００℃〜３５０℃の範囲において選択される温度で実施されることを特徴とする請求項１５に記載の方法。
  17. 熱処理が約２時間から５時間実施されることを特徴とする請求項１５または請求項１６に記載の方法。
  18. ソース基板がＩＩＩ−Ｖ族タイプの半導体材料から供用されることを特徴とする請求項１２に記載の方法。
  19. ソース基板が、ＬｉＮｂＯ３およびＬｉＴａＯ３からなる群から選択される絶縁体から供用されることを特徴とする請求項１２に記載の方法。
  20. 第１化学種が水素であることを特徴とする請求項１から１９のいずれか一項に記載の方法。
  21. 第１化学種がＨ＋タイプの水素であることを特徴とする請求項２０に記載の方法。
  22. 第１化学種が数１０１６Ｈ／ｃｍ２の照射量で注入されることを特徴とする請求項２１に記載の方法。
  23. 第２化学種がヘリウムであることを特徴とする請求項１から２２のいずれか一項に記載の方法。
  24. 第２化学種が、数１０１６Ｈｅ／ｃｍ２で、第１化学種の照射量より少ない照射量で注入されることを特徴とする請求項２３に記載の方法。
JP2006537360A 2003-10-28 2004-10-28 共注入後の薄膜層のカタストロフィ的転写方法 Active JP5142528B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0312621A FR2861497B1 (fr) 2003-10-28 2003-10-28 Procede de transfert catastrophique d'une couche fine apres co-implantation
FR0312621 2003-10-28
PCT/FR2004/002781 WO2005043616A1 (fr) 2003-10-28 2004-10-28 Procede de transfert catastrophique d'une couche fine apres co­-implantation

Publications (3)

Publication Number Publication Date
JP2007511069A true JP2007511069A (ja) 2007-04-26
JP2007511069A5 JP2007511069A5 (ja) 2011-08-04
JP5142528B2 JP5142528B2 (ja) 2013-02-13

Family

ID=34400866

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006537360A Active JP5142528B2 (ja) 2003-10-28 2004-10-28 共注入後の薄膜層のカタストロフィ的転写方法
JP2006537358A Active JP5244315B2 (ja) 2003-10-28 2004-10-28 注入又は共注入後のパルスによる薄膜層の自立転写方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006537358A Active JP5244315B2 (ja) 2003-10-28 2004-10-28 注入又は共注入後のパルスによる薄膜層の自立転写方法

Country Status (8)

Country Link
US (1) US8309431B2 (ja)
EP (2) EP1678755B1 (ja)
JP (2) JP5142528B2 (ja)
KR (2) KR101120621B1 (ja)
CN (2) CN100474557C (ja)
FR (1) FR2861497B1 (ja)
TW (1) TWI349303B (ja)
WO (2) WO2005043616A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156056A1 (ja) * 2007-06-18 2008-12-24 Seiko Epson Corporation シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP2008311596A (ja) * 2007-06-18 2008-12-25 Seiko Epson Corp シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP2009023900A (ja) * 2007-06-18 2009-02-05 Seiko Epson Corp シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
KR20150119822A (ko) * 2014-04-16 2015-10-26 소이텍 유용층 이송방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP2008526010A (ja) 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2898431B1 (fr) 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
TWI492275B (zh) * 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
US8841203B2 (en) * 2011-06-14 2014-09-23 International Business Machines Corporation Method for forming two device wafers from a single base substrate utilizing a controlled spalling process
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US9092187B2 (en) 2013-01-08 2015-07-28 Apple Inc. Ion implant indicia for cover glass or display component
US9623628B2 (en) 2013-01-10 2017-04-18 Apple Inc. Sapphire component with residual compressive stress
EP2789004A1 (en) 2013-02-12 2014-10-15 Apple Inc. Multi-step ion implantation
US9416442B2 (en) * 2013-03-02 2016-08-16 Apple Inc. Sapphire property modification through ion implantation
WO2015035331A1 (en) * 2013-09-06 2015-03-12 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
ES2707968T3 (es) 2014-10-01 2019-04-08 Basell Poliolefine Italia Srl Composición de copolímero en base a propileno para tuberías
FR3032555B1 (fr) 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
US10280504B2 (en) 2015-09-25 2019-05-07 Apple Inc. Ion-implanted, anti-reflective layer formed within sapphire material
US10985204B2 (en) * 2016-02-16 2021-04-20 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
WO2017156163A1 (en) 2016-03-08 2017-09-14 Arizona Board Of Regents On Behalf Of Arizona State University Sound-assisted crack propagation for semiconductor wafering
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
WO2017209251A1 (ja) * 2016-06-01 2017-12-07 シャープ株式会社 基板の製造方法、太陽電池の製造方法、基板および太陽電池
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
KR101866348B1 (ko) * 2016-12-28 2018-06-12 한국에너지기술연구원 수소 헬륨 공동 주입을 통한 박형 실리콘 기판 제조 방법
FR3078822B1 (fr) * 2018-03-12 2020-02-28 Soitec Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR3093716B1 (fr) 2019-03-15 2021-02-12 Soitec Silicon On Insulator systeme de fracture d'une pluralitÉ d'assemblages de tranches.
FR3093860B1 (fr) 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
FR3093859B1 (fr) 2019-03-15 2021-02-12 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur une substrat support
FR3093858B1 (fr) 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999041779A1 (en) * 1998-02-17 1999-08-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JPH11329996A (ja) * 1998-05-12 1999-11-30 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
WO2000063965A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US20020025604A1 (en) * 2000-08-30 2002-02-28 Sandip Tiwari Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2003078117A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材及び半導体装置並びにそれらの製造方法

Family Cites Families (263)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (ja) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
US4324631A (en) * 1979-07-23 1982-04-13 Spin Physics, Inc. Magnetron sputtering of magnetic materials
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
NL8900388A (nl) 1989-02-17 1990-09-17 Philips Nv Werkwijze voor het verbinden van twee voorwerpen.
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5614019A (en) 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5611316A (en) 1993-12-28 1997-03-18 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism for gas combustion engine
DE4400985C1 (de) 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5880010A (en) 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP0749500B1 (en) 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
WO1996015550A1 (en) 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
WO1999001893A2 (de) 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6255731B1 (en) 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JP3697034B2 (ja) 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG70141A1 (en) 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
US6276345B1 (en) 1998-12-23 2001-08-21 Kohler Co. Dual fuel system for an internal combustion engine
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
GB2347230B (en) 1999-02-23 2003-04-16 Marconi Electronic Syst Ltd Optical slow-wave modulator
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6310387B1 (en) 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
CN1118087C (zh) * 1999-09-27 2003-08-13 中国科学院半导体研究所 一种制备半导体衬底的方法
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
JP2001196566A (ja) 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6306720B1 (en) 2000-01-10 2001-10-23 United Microelectronics Corp. Method for forming capacitor of mixed-mode device
JP3975634B2 (ja) 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6586841B1 (en) 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
US6548375B1 (en) 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
KR100742790B1 (ko) 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
KR20010112507A (ko) * 2000-06-05 2001-12-20 이구택 압연 롤 세정 장치
JP2002016150A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
KR100995457B1 (ko) 2000-08-22 2010-11-18 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 나노센서 제조 방법
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
DE10104868A1 (de) 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
JP2002270553A (ja) 2001-03-13 2002-09-20 Mitsubishi Gas Chem Co Inc 電子部品の製造法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6734762B2 (en) 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6744114B2 (en) 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
DE10153319B4 (de) 2001-10-29 2011-02-17 austriamicrosystems AG, Schloss Premstätten Mikrosensor
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
TWI251813B (en) 2001-11-09 2006-03-21 Via Tech Inc Method for protecting phase lock loop in optical data-reading system
KR100442105B1 (ko) 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6596569B1 (en) 2002-03-15 2003-07-22 Lucent Technologies Inc. Thin film transistors
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6632082B1 (en) 2002-05-01 2003-10-14 Colibri Corporation Lighter and method of use
US6645831B1 (en) 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US7157119B2 (en) 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7029980B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
EP1697976A1 (en) 2003-12-16 2006-09-06 Koninklijke Philips Electronics N.V. Method for forming a strained si-channel in a mosfet structure
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US6893936B1 (en) 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
EP1650794B1 (en) 2004-10-19 2008-01-16 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a wafer structure with a strained silicon layer and an intermediate product of this method
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
WO1999041779A1 (en) * 1998-02-17 1999-08-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
JPH11329996A (ja) * 1998-05-12 1999-11-30 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
WO2000063965A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US20020025604A1 (en) * 2000-08-30 2002-02-28 Sandip Tiwari Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2003078117A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材及び半導体装置並びにそれらの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156056A1 (ja) * 2007-06-18 2008-12-24 Seiko Epson Corporation シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP2008311596A (ja) * 2007-06-18 2008-12-25 Seiko Epson Corp シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP2009023900A (ja) * 2007-06-18 2009-02-05 Seiko Epson Corp シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
KR20150119822A (ko) * 2014-04-16 2015-10-26 소이텍 유용층 이송방법
JP2015213161A (ja) * 2014-04-16 2015-11-26 ソイテックＳｏｉｔｅｃ 有用層を移転するための方法
KR102333997B1 (ko) 2014-04-16 2021-12-02 소이텍 유용층 이송방법

Also Published As

Publication number Publication date
JP5244315B2 (ja) 2013-07-24
KR20070051765A (ko) 2007-05-18
TW200524010A (en) 2005-07-16
FR2861497B1 (fr) 2006-02-10
WO2005043616A1 (fr) 2005-05-12
WO2005043615A1 (fr) 2005-05-12
JP2007510298A (ja) 2007-04-19
EP1678755B1 (fr) 2012-10-17
EP1678755A1 (fr) 2006-07-12
EP1678754B1 (fr) 2015-07-15
FR2861497A1 (fr) 2005-04-29
JP5142528B2 (ja) 2013-02-13
EP1678754A1 (fr) 2006-07-12
CN100474556C (zh) 2009-04-01
TWI349303B (en) 2011-09-21
KR101120621B1 (ko) 2012-03-16
US8309431B2 (en) 2012-11-13
CN1868053A (zh) 2006-11-22
CN100474557C (zh) 2009-04-01
KR20060122830A (ko) 2006-11-30
US20070281445A1 (en) 2007-12-06
CN1864256A (zh) 2006-11-15

Similar Documents

Publication Publication Date Title
JP5142528B2 (ja) 共注入後の薄膜層のカタストロフィ的転写方法
US7772087B2 (en) Method of catastrophic transfer of a thin film after co-implantation
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
US6162705A (en) Controlled cleavage process and resulting device using beta annealing
US7115481B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
JP5420968B2 (ja) 貼り合わせウェーハの製造方法
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
US7977209B2 (en) Method for manufacturing SOI substrate
KR101122859B1 (ko) 공동?주입후 온화한 온도에서 박막의 박리 방법
US8021959B2 (en) Method for the ultrasonic planarization of a substrate, from one surface of which a buried weakened layer has been uncovered by fracture
JP5064693B2 (ja) Ｓｏｉ基板の製造方法
JP2022527048A (ja) キャリア基板へ有用層を移転するためのプロセス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110607

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110805

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5142528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121205

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250