JP5087238B2 - 半導体製造装置の保守方法及び半導体製造方法 - Google Patents

半導体製造装置の保守方法及び半導体製造方法 Download PDF

Info

Publication number
JP5087238B2
JP5087238B2 JP2006172840A JP2006172840A JP5087238B2 JP 5087238 B2 JP5087238 B2 JP 5087238B2 JP 2006172840 A JP2006172840 A JP 2006172840A JP 2006172840 A JP2006172840 A JP 2006172840A JP 5087238 B2 JP5087238 B2 JP 5087238B2
Authority
JP
Japan
Prior art keywords
film
sic
wafer
sic film
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006172840A
Other languages
English (en)
Other versions
JP2008004767A (ja
Inventor
章 城後
義和 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2006172840A priority Critical patent/JP5087238B2/ja
Priority to KR1020070054419A priority patent/KR100942353B1/ko
Priority to TW096121029A priority patent/TWI415170B/zh
Priority to US11/812,745 priority patent/US20080124901A1/en
Publication of JP2008004767A publication Critical patent/JP2008004767A/ja
Application granted granted Critical
Publication of JP5087238B2 publication Critical patent/JP5087238B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、例えばヒータ、ホルダーなどの、基材にＳｉＣ膜が被覆された部材を用いた半導体製造装置の保守方法及び半導体製造方法に関する。
エピタキシャル成長装置において、反応炉内にウェーハを設置し、所定の条件でウェーハ上にプロセスガスを供給し、回転させながら加熱することにより、エピタキシャル膜が形成される。
このとき、反応炉内に設置されたウェーハを載置するためのホルダーや、加熱するためのヒータなどに、高温安定性の高いカーボン、ＳｉＣなどからなる基材に高純度のＳｉＣ膜を被覆した部材が用いられている。このような通常ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などにより形成される高純度のＳｉＣ膜により、粉末焼結法などにより形成されＦｅ、Ｎｉ、Ｃｒ、Ｚｎなどの不純物を含む基材からの汚染を抑えることが可能となる。
しかしながら、ＳｉＣ膜の昇華により、経時的に基材の一部が露出するという問題がある。例えば、ヒータにおいて、発熱分布を有するため、高温となる部分の昇華が進み、その部分が露出してしまう。そして、一部が露出した場合、基材自体の劣化に因ることなく部材の交換が必要となる。
近年、生産性、膜質向上の要求に伴い、ソースガスとして従来のＳｉＨ４からＳｉＨＣｌ３が用いられるようになり、成膜温度が１０００℃から１１２０℃に上昇した。この温度上昇によりＳｉＣ膜の昇華による経時劣化が加速された。そのため、交換頻度が増大し、交換する部材のコストが上昇し、交換に要する時間も増大している。
部材コストの削減については、例えば特許文献１などに、ＳｉＣ膜を除去した後、再被覆する手法が提案されている。しかしながら、このような手法は、部材の交換を要するものであり、交換に要する非稼動時間の削減は困難であるという問題がある。
特開２００２−３７６８４号公報（請求項１など）
上述したように、半導体製造装置において、ＳｉＣ膜の被覆された部材でのＳｉＣ膜の昇華に伴う部材交換のコストが増大するという問題がある。
本発明は、部材の交換を要することなく、部材を再生することができ、被処理ウェーハの汚染を抑えることが可能な半導体製造装置の保守方法及び半導体製造方法を提供することを目的とするものである。
本発明の一態様における半導体製造装置の保守方法は、基材表面に第１のＳｉＣ膜が被覆された部材が設置され、被処理ウェーハ上にＳｉソースガスを供給してＳｉエピタキシャル膜を形成する反応炉内で、Ｓｉエピタキシャル膜の形成プロセスを繰り返すことによって経時的に第１のＳｉＣ膜の昇華が部分的に進行し、この昇華に伴って基材が露出しない状態において、反応炉を常温まで降温させることなく、１０００℃以上１５００℃以下の成膜温度条件の下でＳｉソースガスの代わりにＳｉＣソースガスを反応炉内に供給し、第１のＳｉＣ膜の表面に第２のＳｉＣ膜を形成することを特徴とする。
この本発明の一態様における半導体製造装置の保守方法において、反応炉内で被処理ウェーハ上にＳｉエピタキシャル膜を形成する際の成膜温度条件は１１００℃以上１１５０℃以下であり、かつ、Ｓｉソースガスとしては、ＳｉＨＣl ３ を使用することが望ましい。
さらに、本発明の一態様における半導体製造装置の保守方法において、第１のＳｉＣ膜は少なくとも２層のＳｉＣ膜を備え、少なくとも最下層の第1のＳｉＣ膜が露出しない状態において、第２のＳｉＣ膜を形成することが望ましい。
さらに、本発明の一態様における半導体製造方法は、基材表面に第１のＳｉＣ膜が被覆された部材が設置された反応炉内に被処理ウェーハを導入し、載置するウェーハ導入工程と、載置された被処理ウェーハ上にＳｉソースガスを供給するガス供給工程と、反応炉内で被処理ウェーハを回転させながら加熱し、被処理ウェーハ上にＳｉエピタキシャル膜を形成する成膜工程と、ウェーハ導入工程、ガス供給工程及び成膜工程を繰り返すことによって経時的に第１のＳｉＣ膜の表面で昇華が部分的に進行し、この昇華に伴い薄化して基材が露出しない状態において、反応炉を常温まで降温させることなく、１０００℃以上１５００℃以下の成膜温度条件の下で反応炉内にＳｉソースガスの代わりにＳｉＣソースガスを供給し、第１のＳｉＣ膜の表面に第２のＳｉＣ膜を形成するＳｉＣ膜再生工程と、を備えることを特徴とする。
本発明の半導体製造装置の保守方法及び半導体製造方法を用いることにより、部材の交換を要することなく、部材を再生することができ、被処理ウェーハの汚染を抑えることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
図１に本実施形態の半導体製造装置の断面図を示す。図に示すように、被処理ウェーハ１上に被膜を形成するための反応炉２と、反応炉内２に設置され、被処理ウェーハ１を保持するためのホルダー３、被処理ウェーハを回転させるための回転機構４、被処理ウェーハを加熱するためのヒータ５ａ、５ｂ、被処理ウェーハを効果的に加熱するためのリフレクタ６が設置されている。また、反応炉２には、Ｓｉソースガス、ドーパントガス及びキャリアガスを含むプロセスガスと、ＳｉＣソースガスを供給するための供給口２ａ、排出するための排気口２ｂが設置されている。そして、ホルダー３及びヒータ５ａ、５ｂは、カーボン若しくはＳｉＣ焼結体からなる基材にＳｉＣ膜を被覆した部材から構成されている。
図２に、ホルダー３、ヒータ５ａ、５ｂなど、基材にＳｉＣ膜を被覆したヒータの初期状態での部分断面図を示す。図に示すように、基材１１に均一にＳｉＣ初期膜１２が形成されている。
このような半導体製造装置を用いて、被処理ウェーハ１上に被膜を形成する。このとき、プロセス条件は、例えば、
設定温度：１１００〜１１５０℃
反応炉内圧：８０〜１０１．３ＫＰａ（６００〜７６０ｔｏｒｒ）
ソースガス、流量：ＳｉＨＣｌ３、２０〜３５ｓｌｍ
ドーパントガス、流量：ＰＨ３、２００〜２５０ｓｌｍ→４０〜６０ｓｌｍ
キャリアガス、流量：Ｈ２、１００〜１２０ｓｌｍ
ウェーハ回転速度：８００〜１０００ｒｐｍ
とする。尚、ウェーハ温度を設定温度とするためには、ヒータ温度は１５００℃程度とする必要がある。
このようにして、半導体製造装置を稼動させ、複数の被処理ウェーハ１上に被膜を形成する。図３に、基材にＳｉＣ膜を被覆したヒータの１ヶ月経過（一例）後の部分断面図を示す。図に示すように、基材１１表面に形成されたＳｉＣ膜は、昇華しており（ＳｉＣ昇華膜１２’）、特に高温となる領域１３において部分的に昇華が進行し、薄化していることがわかる。従って、膜厚分布は、初期状態の±０．８％と比較して増大し、±１．５〜２％と大きなばらつきを持つ。
このように、ＳｉＣ膜の一部が薄化したものの、基材が露出しない状態において、半導体製造装置内に、ＳｉＣ膜を形成するためのソースガスを導入する。このとき、プロセス条件は、例えば、
設定温度：１０００〜１５００℃
反応炉内圧：常圧近傍
ソースガス、流量：ＣＨ３ＳｉＨ３、１０ｓｃｃｍ
キャリアガス、流量：Ｈ２、５０ｓｌｍ
とする。このような条件で、約２０〜１００μｍ程度のＳｉＣ膜を形成、再被覆する。図４に示すように、薄化したＳｉＣ膜１２’上に、新たにＳｉＣ再被覆膜１４が形成される。
このようにして、反応炉内に部材を設置した状態で、基材が露出する前に、ＳｉＣ膜を形成することにより、繰り返し部材を再生することができる。本実施形態においては、早期劣化するＳｉＣ膜ではなく、より長寿命の基材やその他接続部分などの劣化に伴って部材を交換すればよいため、交換頻度を例えば１ヶ月から６ヶ月とすることが可能となり、部材コストを１／６とすることができる。また、部材交換には、半導体製造装置を常温まで降温し、交換後再稼動させるために、約４８時間要するが、本実施形態においては、降温させる必要はなく、成膜条件を制御して成膜するための時間は、約８時間以下となり、保守費用を１／３６以下とすることが可能となる。
また、ＳｉＣ膜が薄化した高温領域において、選択的にＳｉＣ膜の成膜速度が早くなるため、ＳｉＣ膜厚は均一化される傾向にある。従って、ヒータにおけるＳｉＣ膜厚のばらつきによる発熱分布のばらつきを抑えることができ、被処理ウェーハ上に形成されるＳｉエピタキシャル膜を均一化することが可能となる。
本実施形態において、ＳｉＣ膜を形成するためのソースガスをＣＨ３ＳｉＨ３としたが、良好なＳｉＣ膜を形成することができるソースガスであれば、特に限定されるものではない。例えば、プロセス条件を、
設定温度：１０００〜１５００℃
反応炉内圧：常圧近傍
ソースガス、流量：Ｃ２Ｈ２、５０〜１００ｓｃｃｍ
ＳｉＨ４、５ｓｃｃｍ
キャリアガス、流量：Ｈ２、５０ｓｌｍ
としてもよい。
また、本実施形態において、ＳｉＣ膜の一部が薄化したものの、基材が露出しない状態においてＳｉＣ膜を形成しているが、図５に示すように、初期状態において、ピンホール２５やクラックによる基材２１への影響を抑制するために、２層からなるＳｉＣ初期膜２２ａ、２２ｂが形成されている場合、図６に示すように、上層の２２ｂ’の一部が昇華し（ＳｉＣ昇華膜２２ｂ’）、下層の２２ａが露出する前にＳｉＣ再被覆膜２４を形成することが好ましい。
また、ＳｉＣ膜を形成した後、必要に応じてクリーニングを行い、密着性の弱い（原子比が異なる）ＳｉＣ膜を除去してもよい。このとき、クリーニング条件は、例えば、
ヒータ温度：１０００〜１２００℃
反応炉内圧：９３．３ＫＰａ（７００ｔｏｒｒ）
クリーニングガス、流量：Ｈ２：ＨＣｌ＝１０ｓｌｍ：１０ｓｌｍ
とすることもできる。
このように、半導体製造装置の反応炉内の部材にＳｉＣ膜を再被覆した後、半導体ウェーハ上にエピタキシャル膜を形成し、素子形成工程を経て、半導体装置が形成される。本実施形態の手法によれば、均一なエピタキシャル膜を生産性高く形成することができ、且つ安定して金属汚染を抑えることができる。従って、特に厚膜形成が要求される半導体装置の形成に有効である。例えば、数１０μｍ程度の厚膜エピタキシャル成長が必要なパワーＭＯＳやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）といった高耐圧半導体装置の形成に好適である。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様による半導体製造装置の断面図。 本発明の一態様における基材にＳｉＣ膜を被覆したヒータの初期状態での部分断面図。 本発明の一態様における基材にＳｉＣ膜を被覆したヒータの１ヶ月経過後の部分断面図。 本発明の一態様におけるＳｉＣ膜を再被覆したヒータの部分断面図。 本発明の一態様における基材にＳｉＣ膜を被覆したヒータの初期状態での部分断面図。 本発明の一態様におけるＳｉＣ膜を再被覆したヒータの部分断面図。
符号の説明
１…被処理ウェーハ、２…反応炉、３…ホルダー、４回転機構、５ａ、５ｂ…ヒータ、６…リフレクタ、１１、２１…基材、１２、２２ａ、２２ｂ…ＳｉＣ初期膜、１２’…ＳｉＣ昇華膜、１３…高温となる領域、１４、２４…ＳｉＣ再被覆膜、２５…ピンホール

Claims (4)

  1. 基材表面に第１のＳｉＣ膜が被覆された部材が設置され、被処理ウェーハ上にＳｉソースガスを供給してＳｉエピタキシャル膜を形成する反応炉内で、前記Ｓｉエピタキシャル膜の形成プロセスを繰り返すことによって経時的に前記第１のＳｉＣ膜の昇華が部分的に進行し、この昇華に伴い薄化して前記基材が露出しない状態において、前記反応炉を常温まで降温させることなく、１０００℃以上１５００℃以下の成膜温度条件の下で前記Ｓｉソースガスの代わりにＳｉＣソースガスを前記反応炉内に供給し、前記第１のＳｉＣ膜の表面に第２のＳｉＣ膜を形成する半導体製造装置の保守方法。
  2. 前記反応炉内で前記被処理ウェーハ上に前記Ｓｉエピタキシャル膜を形成する際の成膜温度条件は１１００℃以上１１５０℃以下であり、かつ、前記Ｓｉソースガスは、ＳｉＨＣl３であることを特徴とする請求項１に記載の半導体製造装置の保守方法。
  3. 前記第１のＳｉＣ膜は少なくとも２層のＳｉＣ膜を備え、少なくとも最下層の前記第1のＳｉＣ膜が露出しない状態において、前記第２のＳｉＣ膜を形成することを特徴とする請求項１または請求項２に記載の半導体製造装置の保守方法。
  4. 基材表面に第１のＳｉＣ膜が被覆された部材が設置された反応炉内に被処理ウェーハを導入し、載置するウェーハ導入工程と、
    前記載置された前記被処理ウェーハ上にＳｉソースガスを供給するガス供給工程と、
    前記反応炉内で前記被処理ウェーハを回転させながら加熱し、前記被処理ウェーハ上にＳｉエピタキシャル膜を形成する成膜工程と、
    前記ウェーハ導入工程、前記ガス供給工程及び前記成膜工程を繰り返すことによって経時的に前記第１のＳｉＣ膜の表面で昇華が部分的に進行し、この昇華に伴い薄化して前記基材が露出しない状態において、前記反応炉を常温まで降温させることなく、１０００℃以上１５００℃以下の成膜温度条件の下で前記反応炉内に前記Ｓｉソースガスの代わりにＳｉＣソースガスを供給し、前記第１のＳｉＣ膜の表面に第２のＳｉＣ膜を形成するＳｉＣ膜再生工程と、
    を備えることを特徴とする半導体製造方法。
JP2006172840A 2006-06-22 2006-06-22 半導体製造装置の保守方法及び半導体製造方法 Expired - Fee Related JP5087238B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006172840A JP5087238B2 (ja) 2006-06-22 2006-06-22 半導体製造装置の保守方法及び半導体製造方法
KR1020070054419A KR100942353B1 (ko) 2006-06-22 2007-06-04 반도체 제조장치의 보수 방법, 반도체 제조장치 및 반도체제조방법
TW096121029A TWI415170B (zh) 2006-06-22 2007-06-11 半導體製造裝置之保護方法、半導體製造裝置以及半導體製造方法
US11/812,745 US20080124901A1 (en) 2006-06-22 2007-06-21 Method for maintaining semiconductor manufacturing apparatus, semiconductor manufacturing apparatus, and method for manufacturing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172840A JP5087238B2 (ja) 2006-06-22 2006-06-22 半導体製造装置の保守方法及び半導体製造方法

Publications (2)

Publication Number Publication Date
JP2008004767A JP2008004767A (ja) 2008-01-10
JP5087238B2 true JP5087238B2 (ja) 2012-12-05

Family

ID=39008905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172840A Expired - Fee Related JP5087238B2 (ja) 2006-06-22 2006-06-22 半導体製造装置の保守方法及び半導体製造方法

Country Status (4)

Country Link
US (1) US20080124901A1 (ja)
JP (1) JP5087238B2 (ja)
KR (1) KR100942353B1 (ja)
TW (1) TWI415170B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5341706B2 (ja) * 2009-10-16 2013-11-13 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法
JP2012049220A (ja) * 2010-08-25 2012-03-08 Mitsui Eng & Shipbuild Co Ltd 耐プラズマ部材およびその再生方法
JP5486476B2 (ja) * 2010-11-30 2014-05-07 株式会社豊田中央研究所 シリコン膜の製造方法
JP5750328B2 (ja) * 2011-07-20 2015-07-22 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置
JP6309833B2 (ja) * 2014-06-18 2018-04-11 大陽日酸株式会社 炭化珪素除去装置
KR101866869B1 (ko) * 2016-08-18 2018-06-14 주식회사 티씨케이 SiC 소재 및 SiC 복합 소재
CN110890309B (zh) * 2018-09-10 2023-09-08 桦榆国际有限公司 石墨盘修补方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333020B2 (ja) * 1993-10-29 2002-10-07 東京エレクトロン株式会社 処理方法及び処理装置
JP2000327461A (ja) * 1999-03-12 2000-11-28 Toyo Tanso Kk 再生炭化ケイ素被覆黒鉛材とその再生法
US6277194B1 (en) * 1999-10-21 2001-08-21 Applied Materials, Inc. Method for in-situ cleaning of surfaces in a substrate processing chamber
KR100676404B1 (ko) * 1999-12-06 2007-01-31 도시바 세라믹스 가부시키가이샤 반도체 기판의 온도 승강 제어 방법과 그 장치
JP4447131B2 (ja) * 2000-07-26 2010-04-07 東洋炭素株式会社 炭化ケイ素被覆黒鉛部材の再生方法及びそれによる炭化ケイ素被覆黒鉛部材
JP4716558B2 (ja) * 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板

Also Published As

Publication number Publication date
KR100942353B1 (ko) 2010-02-12
JP2008004767A (ja) 2008-01-10
TW200807505A (en) 2008-02-01
TWI415170B (zh) 2013-11-11
KR20070121521A (ko) 2007-12-27
US20080124901A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5087238B2 (ja) 半導体製造装置の保守方法及び半導体製造方法
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
TWI577823B (zh) 矽膜之成膜方法及成膜裝置
JP5057903B2 (ja) 炭化珪素半導体装置の製造方法
US9735007B2 (en) Method of processing substrate, substrate processing apparatus, and recording medium
TWI626730B (zh) 外延晶片的製造方法
JP5496721B2 (ja) 成膜装置および成膜方法
JP2005294508A (ja) サセプタ
JP2012171811A (ja) 炭化珪素単結晶エピタキシャルウエハの製造方法
JP5459257B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2009158504A (ja) 半導体製造装置および半導体装置の製造方法
JP7400337B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP7220845B2 (ja) サセプタ、サセプタの再生方法、及び、成膜方法
JP2021031363A (ja) 炭化ケイ素多結晶基板の製造方法
JP2017017084A (ja) 炭化珪素エピタキシャル基板の製造方法およびエピタキシャル成長装置
JP2009135230A (ja) 気相成長膜形成装置および気相成長膜形成方法
JP2021015896A (ja) 炭化珪素エピタキシャル成長装置及び炭化珪素エピタキシャルウエハの製造方法
JP7367497B2 (ja) 炭化ケイ素多結晶膜の成膜方法、および、炭化ケイ素多結晶基板の製造方法
JP7413768B2 (ja) 多結晶基板の製造方法
JP7371510B2 (ja) 成膜方法および基板の製造方法
WO2020158657A1 (ja) 成膜装置及び成膜方法
JP2001168031A (ja) 多結晶シリコン層およびその成長方法ならびに半導体装置
JP2013016562A (ja) 気相成長方法
WO2019188248A1 (ja) 成膜装置及び成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

R150 Certificate of patent or registration of utility model

Ref document number: 5087238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees