JP5084080B2 - プラズマ誘発損傷を減少させる方法 - Google Patents

プラズマ誘発損傷を減少させる方法 Download PDF

Info

Publication number
JP5084080B2
JP5084080B2 JP2001294403A JP2001294403A JP5084080B2 JP 5084080 B2 JP5084080 B2 JP 5084080B2 JP 2001294403 A JP2001294403 A JP 2001294403A JP 2001294403 A JP2001294403 A JP 2001294403A JP 5084080 B2 JP5084080 B2 JP 5084080B2
Authority
JP
Japan
Prior art keywords
plasma
power
substrate
gas
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001294403A
Other languages
English (en)
Other versions
JP2002176047A (ja
JP2002176047A5 (ja
Inventor
カンパーナ−シュミット フランシマー
シマンケ カルステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002176047A publication Critical patent/JP2002176047A/ja
Publication of JP2002176047A5 publication Critical patent/JP2002176047A5/ja
Application granted granted Critical
Publication of JP5084080B2 publication Critical patent/JP5084080B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Description

【０００１】
【開示の背景】
【発明の分野】
本発明は、基板におけるプラズマ誘発損傷を減少させる方法及び装置に関する。
【０００２】
【発明の背景】
集積回路の製造においては、種々の材料層の堆積又はエッチングにプラズマプロセスがしばしば用いられている。プラズマ処理は、熱処理より多くの利点を与える。例えば、プラズマ強化化学気相成長（ＰＥＣＶＤ）は、類似の熱プロセスに必要とされる温度より低い温度で堆積を達成させることができる。これは、限られた厳密な熱が必要とされるプロセス、例えば、超大規模集積回路又は極超大規模集積回路（ＶＬＳＩ又はＵＬＳＩ）デバイス製造に有利である。
【０００３】
デバイス損傷が堆積プロセスやエッチングプロセスを含むプラズマ処理の結果として起こるものであることは当該技術において既知である。典型的には、デバイス損傷の感受性又は程度は、デバイス製造の段階や個々のデバイス設計に左右される。例えば、アンテナ比（例えば、金属相互接続領域とゲート領域との比）の比較的大きい基板は、充電効果が高いために、アンテナ比の小さいものと比べてゲート酸化物損傷を受けやすい。絶縁層が堆積している基板もまた、表面電荷の蓄積や電位勾配の蓄積のために、損傷を受けやすい。プラズマ非均一性のような他のプラズマ関連作用によっても、電界勾配を生じることがあり、デバイス損傷をまねくことがある。従って、基板においてプラズマ誘発損傷を減少させる方法及び装置が継続して求められている。
【０００４】
【発明の概要】
本発明の実施例は、一般的には、プラズマ生成に用いられるプラズマ源電力の堆積後ランプダウンを行うことによりプラズマ誘発損傷を減少させる方法及び装置を提供する。プラズマ源電力のランプダウンは、電力を１つ以上の中間レベルまで複数のステップで、又は連続方式で下げることにより達成させることができる。
【０００５】
本発明の教示は、次の詳細な説明を添付図面と共に考慮することにより容易に理解され得る。
【０００６】
理解を容易にするために、可能な場合には図面に共通する同じ要素を示すために同じ符号を用いた。
【０００７】
【詳細な説明】
【概要】
本発明は、基板上のプラズマ誘発損傷を減少させるプラズマ処理の方法を提供する。一般に、１つ以上の異なる作用がプラズマ誘発損傷の原因となることがある。例えば、デバイス損傷は、プラズマ源電力の突然の変化又は急激な変化から生じる電界の勾配が大きいことにより起こるものであり、プラズマ処理中に基板上に蓄積した電荷に起因することもある。本発明の実施例によれば、プラズマ誘発損傷は、プラズマ処理後の基板の環境の漸次変化を与える堆積後ステップの異なる組合わせ、例えば、プロセスガスフローを変えることによってプラズマ源電力の漸次停止又は表面電荷の漸次消散によって減少する。
【０００８】
図１は、本発明の実施例を組込んでいるプラズマ処理の方法を示しているプロセス流れ図である。ステップ１０１においては、基板がプラズマ処理のチャンバ内に配置される。ステップ１０３に示されるように、ガスフローやチャンバ圧のような種々のプロセスパラメータの安定化を可能にする一つ以上の安定化ステップを行うことができる。ステップ１０５においては、プラズマ源電力を電極に供給することによりプラズマが生成され、基板がプラズマ処理、例えば、堆積又はエッチングに供される。
【０００９】
堆積ステップ１０５後、一つ以上のプロセスパラメータ、例えば、プラズマ源電力又はプロセスガスフローは、ステップ１０７に示されるように、基板の環境の相対的漸次変化を生じる方法で停止する。
【００１０】
本発明の態様においては、方法は、プラズマプロセスの完了後にプラズマ電力を逓減させるステップを含んでいる。即ち、従来のプロセスで行われているように突然にかつ完全に電力を停止させるのと反対に、プラズマ電力を時間の関数として１つ以上の中間レベルまで低下させる。ステップ１０９に示されるように、電力ランプダウン手順は不連続のステップで行うことができる。即ち、プラズマ電力は、時間の関数としてある時間の間、又は連続方式でいくつかの中間レベルに設定する。電力ランプダウンによって、基板の周りのプラズマ環境が漸次変化し、プラズマ誘発作用に基づく基板損傷をできるだけ少なくするのに役立つ。
【００１１】
ステップ１１１に示される本発明の他の態様においては、基板表面上に蓄積することができる電荷は、例えば、プロセスガスフローを変えることによって漸次消散させることができる。従って、ステップ１０９はそれだけで行うことができるが、他の実施例においては、ステップ１１１と共に相互に連続して又は同時に行うこともできる。ステップ１１１においては、例えば、電荷蓄積に起因することがある一つ以上のプロセスガスを停止することによりプロセスガスフローを変化させることができる。本発明のこれらの２つの態様は、同時に又は相互に連続して行うことができ、デバイス損傷に対する感受性、デバイス設計又は個々の製造段階によって個々のパラメータ選定は異なってもよい。最後に、ステップ１１３に示されるように、プラズマ源電力とプロセスガスフロー（図示せず）の完全な停止後、基板とチャンバはポンプダウンに供され、基板がチャンバから取り出される。
【００１２】
本発明において具体化された理論は、一般的には、堆積やエッチングを含む種々のプラズマプロセスに応用でき、様々なプラズマ処理システムで行うことができる。実施例は、説明のために酸化物堆積によって記載されている。
【００１３】
【装置】
図２は、本発明の実施例を行うのに適した化学気相成長（ＣＶＤ）チャンバ２１０の断面略図である。そのチャンバ２１０の一例は、CENTURA(登録商標)プラットホームと共に又はPRODUCERTMシステムに（デュアルチャンバと共に）用いられるDxZTMであり、いずれもカリフォルニア州サンタクララのApplied Materials, Inc.より入手できる。膜堆積も堆積した膜のプラズマ処理もDxZ CVDチャンバ内で行われ得る。
【００１４】
プロセスチャンバ２１０は、基板支持体２１２上に載せられる基板２１６にマニホールド２１１内の貫通した穴（図示せず）を通ってプロセスガスを分散させる、典型的には『シャワヘッド』と呼ばれるガス分配マニホールド２１１を有する。ガスフローコントローラ２１９は、典型的には、ガス分配マニホールド２１１を通るプロセスチャンバ２１０への異なるプロセスガスの流量を制御及び調節するために用いられる。他の流量制御成分としては、液体前駆物質が用いられる場合には、液体フロー注入バルブと液体フローコントローラ（図示せず）を含めることができる。基板支持体２１２は、抵抗加熱され、支持体ステム２１３に取り付けられているので、基板支持体２１２と基板２１６は、下の方のローディング/オフローディング位置と上の方のガス分配マニホールド２１１に隣接した処理位置の間のリフトモータ２１４で制御可能に移動し得る。基板支持体２１２と基板２１６が処理位置にある場合には絶縁リング２１７で囲まれている。
【００１５】
処理中、プロセスガスは、基板表面の半径方向に一様に配分される。ガスは、真空ポンプシステム２３２によってポート２２４を通って排出され、ガススループット又はチャンバ圧はスロットルバルブ２３０で調節される。プラズマは、高周波（ＲＦ）エネルギーをＲＦ電源２２５から電極として働くガス分配マニホールド２１１へ加えることにより、１種以上のプロセスガス又はガス混合気から生成される。基板２１６がプラズマに曝露されるとともに反応性ガスが供給されたときに膜堆積が起こる。基板支持体２１２とチャンバ壁は、典型的には接地されている。ＲＦ電源２２５は、チャンバ２１０へ導入されるガスの分解を高めるために単一又は混合周波数ＲＦ信号をガス分配マニホールド２１１に供給し得る。単一周波数ＲＦ信号を、例えば、約350 KHz〜約60 MHzで用いる場合、約1〜約200 Wの電力を、電極として働くガス分配マニホールド２１１に加え得る。
【００１６】
システムコントローラ２３４は、電源、リフトモータ、ガス注入用フローコントローラ、真空ポンプ、又は他の付随するチャンバ及び/又は処理機能のような種々の成分の機能を制御する。システムコントローラ２３４は、好適実施例においてはハードディスクドライブであり、アナログ及びディジタル入力/出力ボード、インターフェースボード、及びステッパモータコントローラボードが含まれ得る、メモリ２３８に記憶されたシステム制御ソフトウェアを実行する。光及び/又は磁気センサは、一般的には、移動式メカニカルアセンブリの位置を移動させたり決めるために用いられる。そのようなＣＶＤプロセスチャンバの一例は、Wangらに発行され、本発明の譲受人であるApplied Materials, Inc.に譲渡された『ＣＶＤ/ＰＥＣＶＤサーマルリアクタ及び二酸化ケイ素の熱化学気相成長のための使用及びインサイチュ多段平坦化プロセス』と称する米国特許第5,000,113号に記載されている。この特許の開示内容は本明細書に援用されている。
【００１７】
上記のＣＶＤシステムは、主として説明のためであり、他のプラズマ源を含む他のプラズマ装置も本発明の実施例を行うために用いることができる。
【００１８】
【プロセス】
説明のために、本発明の実施例をプラズマ酸化物堆積プロセスについて述べる。実施例においては、酸化物堆積のための前駆物質としてテトラエトキシシラン（ＴＥＯＳ）を用いる。他の前駆物質、例えば、シラン、オルガノシラン（メチルシラン、ジメチルシラン又はトリメチルシラン等）又はテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）も、酸化物堆積のための、酸素含有ガス、例えば、亜酸化窒素（Ｎ2Ｏ）、酸素（Ｏ2）又はオゾン（Ｏ3）との種々の反応において使用することができる。本発明が、一般的には、デバイス製造の種々の段階で絶縁層、導電層又は半導体層を含む他の材料の堆積といった他の多くのプラズマプロセスに応用できることは更に理解されよう。
【００１９】
図３ａ-ｂは、プラズマＴＥＯＳ堆積プロセスを受ける基板を示している部分断面図である。例えば、プラズマＴＥＯＳ堆積は、ゲートと第１レベル金属間に誘電体層を形成するために、又はインターレベル誘電体として集積回路製造の異なる段階に使用することができる。図３ａは、基板３００がＴＥＯＳを含むプロセスガス組成物から生成したプラズマ３１０に曝露されている図である。基板３００は、一般的には、集積回路デバイスの製造中に形成された一つ以上の材料層（導電材料、絶縁材料又は半導体材料）を含んでいる。例えば、図３ａは、絶縁層３０４上に形成された形状３０６、例えば、金属ラインを含み、下地層３０２まで伸びている開口３０５を充填している基板３００を示している図である。金属の形状３０６は、例えば、アルミニウム（Ａl）又は他の適切な金属を含むことができ、開口３０５はコンタクト又はバイアであってもよい。下地層３０２は、典型的には、導電材料又は半導体材料、例えば、種々の金属又はケイ素、又はその化合物を含んでいる。プラズマ３１０は、典型的には、特にプロセスガスの流量、電極に供給されるＲＦ電力、基板の温度、又はチャンバ内の圧力のような様々なプロセスパラメータを特徴としている。プラズマＴＥＯＳ酸化物堆積に適した具体的なプロセスパラメータを表１に示す。
【表１】
Figure 0005084080
【００２０】
表１のパラメータを用いた酸化物堆積は、図２に示されるようなDxZチャンバ、又は他の適切な堆積チャンバ内で行われ得る。本明細書に開示される個々のパラメータは主として説明のためであり、他の好ましい動作パラメータ及び/又は範囲が、異なるチャンバ構造や処理要求に従って調整可能であることは理解されよう。
【００２１】
プロセスガス組成物は、典型的には、ＴＥＯＳ又は他の適切な酸化物前駆物質を含むガス混合気であり、１種以上のキャリヤガス又は希釈ガスを含有可能である。ＴＥＯＳは室温で液体であるので、高温まで加熱される液体注入弁がＴＥＯＳ蒸気をガスマニホールドへ導入するために用いられる。次に、ＴＥＯＳ蒸気がヘリウム（Ｈe）のようなキャリヤガスと混合され、プロセスチャンバに導入される。例えば、約100℃の注入弁温度においては、約1000 mg/minのＴＥＯＳ流量をチャンバ内に導入することができる。一般に、約500〜約4000 mg/minのＴＥＯＳ流量を用いることができ、高い流量を得るためには高い注入温度が必要である。キャリヤガス（Ｈe）は、流量約500〜約6000 sccm、好ましくは約1000 sccmで供給される。
【００２２】
本実施例において、プロセスガス混合気は、酸化物堆積用ＴＥＯＳと反応させるために酸素含有ガスのような反応性ガスを更に含んでいる。例えば、酸素含有ガスは酸素（Ｏ2）であってもよい。Ｏ2流量は、好ましくは約1000 sccmであり、約500〜約6000 sccmの範囲を用いることができる。全圧が、典型的には約3〜約20 Torr、好ましくは約8 Torrで維持される。プラズマ３１０は、約400〜約1500 W、好ましくは約950 WのＲＦ電力を、ガスマニホールドに約350〜約450℃、例えば、約400℃のヒータ温度で加えることにより生成される。一般的に、熱の拘束を考慮するためには低いプロセス温度が通常は好ましい。図３ｂに示されるように、プラズマＴＥＯＳレシピを用いて基板３００上に酸化物層３２０を堆積できる。
【００２３】
プラズマＴＥＯＳ堆積は、典型的には、チャンバのコントローラのメモリに記憶されたプロセスレシピを実行することにより行われる。プロセスレシピは、通常は多段順序を含み、特に、種々のプロセスパラメータの安定化に用いられる予備堆積ステップと、一つ以上の堆積ステップと、膜処理、パージング又はポンピングのための堆積後ステップとを含むことができる。
【００２４】
本発明の実施例によれば、プロセスレシピでの酸化物堆積ステップが完了したときに、ＲＦプラズマ電力は、従来のプロセスで通常実施されるＲＦ電力の突然の停止とは対照的に、漸次方式で逓減される。表２は、本発明の実施例のプロセス順序を含んでいるレシピを示すものである。
【表２】
Figure 0005084080
【００２５】
酸化物堆積の前に、プロセスガスフローとチャンバ圧を設定し、安定化させる。例えば、ステップ１でＯ2とＨeガスフローを約1000 sccmで安定化した後、ステップ２で、約1000 mg/minのＴＥＯＳ流量を加え、チャンバ圧を約8 Torrに安定化させる。ステップ３で、プロセスガス混合気から約950 WのＲＦ電力でプラズマを生成させる。本実例においては、約7500オングストローム/分より速い速度で酸化物層が基板上に堆積され得る。
【００２６】
酸化物堆積が完了したとき、ランプダウンステップ４でＲＦ電力を低下させるが、基板（例えば、ウエハ）は基板支持体上のままである。実施例においては、ＲＦ電力をステップ４のプラズマ堆積レベルの約１/３のレベル、例えば、約300 Wまで下げ、その間にチャンバへのＴＥＯＳ流量を停止する。Ｏ2とＨeガスフロー及びチャンバ圧を堆積ステップとほぼ同じレベルに維持する。ヒータ温度はプロセスレシピ全体で約400℃に保たれるが、ウエハ温度がわずかに下がってしまうことは、例えば、プラズマ加熱の低下によりあり得る。この状態によって、ＲＦ電力は弱いプラズマを十分維持する。実施例においては、ＲＦ電力ランプダウンステップは、次のポンプダウンステップ５の前に約10秒間続けられる。
【００２７】
個々の応用によっては、ランプダウンステップの時間持続と中間ＲＦ電力レベルを適切になるように調整することができる。例えば、中間ＲＦ電力レベルは、酸化物堆積に用いた電力の約１/２、又は１/２と１/４の間に維持することができる。ランプダウンステップ中、個々の圧力とガスフロー条件下でプラズマを維持するのに十分高い中間レベルにＲＦ電力を維持することが望ましいと思われる。例えば、Ｏ2とＨeの混合物（ＴＥＯＳ流量を含まない）から生成されたプラズマは、酸化物層の堆積後処理又はアニーリングに効果的であり、基板の欠陥減少をもたらすことができる。更に、他の時間持続又は間隔をランプダウンステップに用いることもできる。例えば、持続が、望ましくないウエハ損傷を避けるか或いはできるだけ少なくするのに効果的である限り、プロセススループットを改善するのには短い時間の方が望ましい。典型的には、約5〜約30秒間の持続が、プロセススループットに悪影響を及ぼさずに、プラズマ誘発損傷が比較的無い基板を供するのに十分な時間である。
【００２８】
ランプダウンステップ後、残存しているすべてのプロセスガスフローを停止し、ＲＦ電力をポンプダウンステップ5でゼロに下げる。ポンプダウン中、ポンプへのスロットルバルブを全開にし、ガスマニホールド内のガスラインすべてから残留プロセスガスを排気する。次に、酸化物層が堆積した基板を、他の基板を導入する前にチャンバから取り出す。
【００２９】
他の実施例においては、複数のランプダウンステップを設けることにより酸化物堆積後にＲＦ電力を停止し、その間にＲＦ電力は種々の中間レベルまで下げられる。一例においては、ＲＦ電力停止は、8つの連続ランプダウンステップ、例えば、それぞれ約800、700、600、500、400、300、200及び100 Vの中間ＲＦ電力レベルを経て達成することができる。これらの不連続のランプダウンステップのそれぞれの間、Ｏ2とＨeガスフローはチャンバ圧とヒータ温度と共に堆積ステップ中とほとんど同じ設定で維持され、ＲＦ電力はある時間間隔又は持続の間、各中間レベルで維持される。表２のレシピと同様に、ＴＥＯＳフローは電力ランプダウンの開始と同時に起こる第１ランプダウンステップで停止する。本実施例において、不連続のランプダウンステップの各々は、約0.5秒続けられるが、他の時間間隔、例えば、約0.1〜約30秒、又は好ましくは約0.1〜約10秒を用いることもできる。
【００３０】
一般に、各ステップで用いられるランプダウンステップの数、時間間隔、及び中間電力レベルの異なった組み合わせを、本発明を実施するのに用いることができる。例えば、電力レベルは連続ステップでほぼ等間隔で低下させることができ、各連続ステップで約50％だけ低下させることもできる。等間隔でない時間を含む他の組み合わせも可能である。ＲＦ電力レベルの低下が大きい場合、各ステップの時間間隔は長い方が好ましいことがあり、一方、ＲＦ電力レベルの低下が小さい場合、短い時間間隔でも十分な場合がある。個々の電力ランプダウン順序によっては、時間間隔は、約0.1〜約30秒、又は約0.1〜約10秒の範囲にあってもよい。特にデバイス損傷の感受性やプロセススループットのような種々の要因は、これらのパラメータの選択に適切に考慮される。
【００３１】
他の実施例においては、ＲＦ電力ランプダウン手順は、連続方式で行うことができる。不連続のランプダウンステップを用いた前実施例と異なり、連続ランプダウン手順は、かなりの時間間隔又は持続の間、中間レベルで電力を維持しないで動作電力レベルからゼロにＲＦ電力を低下させることを含んでいる。例えば、プロセスレシピでの電力停止ステップの実行時に、所望の時間持続の範囲で、例えば、約5〜約30秒で、又は約5〜約10秒で、一定のランプダウン速度でＲＦ電力がゼロまで下がるようにソフトウエアルーチンをプレプログラムすることができる。
【００３２】
本発明の実施例を用いて製造したデバイスは、従来のレシピを用いて処理されたものと比べて表面電荷の減少がかなり改善されている。例えば、シリコン上に堆積したＴＥＯＳ酸化物層が約1000オングストロームのウエハについて表面電荷分布を測定する。従来のレシピを用いて処理されたウエハは、約＋0.1 Vの最低表面電位と約＋35 Vの最大表面電位を示し、ウエハの電位差が約35 Vになる。一般に、電荷誘発損傷を避けるためには約2 V未満の電位が望ましい。本発明の実施例に従って処理されたウエハは、表面電位がかなり改善され、例えば、約-6 Vの最低電位と約2 Vの最高電位を示し、電位差が約8 Vになる。
【００３３】
上記実施例においては、中間ランプダウンステップを経たＲＦ電力停止は、ＴＥＯＳフローの停止と同時に行われる（例えば、同じレシピステップの中で）。しかしながら、ＲＦ電力停止とＴＥＯＳ停止手順の異なる組合わせ又は順序を組込んでいる他の変更も可能である。例えば、上記ＲＦ電力ランプダウン手順を実行する前に、Ｏ2及び/又はＨeガスフロー及び圧力を維持しつつ別個の堆積後ステップで少なくともＴＥＯＳフローを停止させることにより基板損傷を減少させることができる。その停止順序の実例を表３に示す。ここで、ＴＥＯＳフローは、ＲＦ電力を堆積電力レベルに保ちつつステップ４で停止している。次に、ＲＦ電力をステップ５で中間レベル、例えば、約300 Wまで逓減させる。典型的には、ＴＥＯＳ停止ステップとＲＦ電力ランプダウンステップの時間持続は、表２のランプダウンステップで用いたものとほぼ同じかそれ以下であってもよい。また、時間持続の選択は、プロセススループットをほとんど妥協させずに有効な損傷減少を考慮することにしばしば基づいている。
【表３】
Figure 0005084080
【００３４】
電力ランプダウン手順の開始後、例えば、多回ランプダウンステップ順序の中の２回のランプダウンステップの間、又は連続ＲＦランプダウン中にＴＥＯＳ停止ステップを行うことも可能である。
【００３５】
ガスフロー処理が堆積した酸化物層上の水素(例えば、ＴＥＯＳから生じる)の存在によって高められる傾向がある表面電荷の漸次消散を可能にすることから、ＴＥＯＳ不在下のＯ2及び/又はＨeガスフローが基板損傷をできるだけ少なくするのに効果的であることができると考えられる。従って、Ｏ2及び/又はＨeで処理すること及びＴＥＯＳフローを停止させることにより電力ランプダウンと共にプラズマ誘発損傷をできるだけ少なくすることができ、避けることもできる。また、異なるガス組成、例えば、アルゴン（Ａr）、窒素（Ｎ2）、Ｏ2、Ｈe又はその種々の組合わせ、又は水素の除去を援助するもの又は電荷消散を促進させるものをこの堆積後処理に用いることも可能である。しかしながら、一般的には、堆積ステップと同じように処理ガス組成を維持することが好ましい。
【００３６】
本発明の教示を組込んでいるいくつかの好適実施例を示し、詳述してきたが、当業者はこれらの教示を組込んでいる他の多くの種々の実施例を容易に講じることができる。例えば、個々のプロセスパラメータとチャンバが説明のために本明細書に挙げられたことは理解されよう。そのようなものとして、プラズマ電力ランプダウン手順に用いられる中間電力レベル及び時間間隔、並びに他のプロセスパラメータは、個々の応用に必要なもの及び/又はチャンバの構造に従って調整することができる。
【図面の簡単な説明】
【図１】本発明の実施例を組込んでいる方法を示すプロセス流れ図である。
【図２】本発明の実施例を行うのに適した装置の略図である。
【図３Ａ】プラズマ処理を受けている基板を示している部分断面略図である。
【図３Ｂ】プラズマ処理を受けた基板を示している部分断面略図である。
【符号の説明】
１０１、１０３、１０５、１０７、１０９、１１１、１１３…ステップ、２１０…ＣＶＤチャンバ、２１１…マニホールド、２１２…基板支持体、２１４…リフトモータ、２１６…基板、２１７…絶縁リング、２１９…ガスフローコントローラ、２２４…ポート、２３０…スロットルバルブ、２２５…ＲＦ電源、２３４…システムコントローラ、２３８…メモリ、３００…基板、３０２…下地層、３０４…絶縁層、３０５…開口、３０６…金属の形状、３１０…プラズマ、３２０…酸化物層。

Claims (2)

  1. プラズマ処理方法であって：
    （ａ）基板をチャンバ内に配置するステップと；
    （ｂ）一つ以上のプロセスガスを該チャンバ内に流入させるステップと；
    （ｃ）プラズマ源電力を第１電力レベルで加えることにより一つ以上の該プロセスガスからプラズマを生成するステップと；
    （ｄ）該基板上に材料層を堆積させるステップと；
    （ｅ）該プラズマ源電力を該第１電力レベル以下に逓減するステップと；
    （ｆ）プラズマを停止する前に、該チャンバ内の圧力を該材料層を堆積させるステップでのレベルに維持しながら、一つ以上の該プロセスガスから少なくとも一つのガスフローを停止させるステップであって、少なくとも一つの該ガスフローが堆積される該材料用の前駆ガスを含み、該前駆ガスがテトラエトキシシラン及びテトラメチルシクロテトラシロキサンの群より選ばれ、堆積した該材料が酸化物であり、且つ該プラズマ源電力を逓減するステップが一つ以上の該プロセスガスから少なくとも一つのガスフローを停止させる該ステップと同時に行われる、前記ステップと；
    （ｇ）プラズマを停止するステップと、
    を含む、前記方法。
  2. 一つ以上の該プロセスガスが酸素と不活性ガスを更に含んでいる、請求項１記載の方法。
JP2001294403A 2000-09-26 2001-09-26 プラズマ誘発損傷を減少させる方法 Expired - Lifetime JP5084080B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/670483 2000-09-26
US09/670,483 US6521302B1 (en) 2000-09-26 2000-09-26 Method of reducing plasma-induced damage

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012166114A Division JP5501413B2 (ja) 2000-09-26 2012-07-26 プラズマ誘発損傷を減少させる方法

Publications (3)

Publication Number Publication Date
JP2002176047A JP2002176047A (ja) 2002-06-21
JP2002176047A5 JP2002176047A5 (ja) 2011-09-08
JP5084080B2 true JP5084080B2 (ja) 2012-11-28

Family

ID=24690572

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001294403A Expired - Lifetime JP5084080B2 (ja) 2000-09-26 2001-09-26 プラズマ誘発損傷を減少させる方法
JP2012166114A Expired - Lifetime JP5501413B2 (ja) 2000-09-26 2012-07-26 プラズマ誘発損傷を減少させる方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012166114A Expired - Lifetime JP5501413B2 (ja) 2000-09-26 2012-07-26 プラズマ誘発損傷を減少させる方法

Country Status (5)

Country Link
US (1) US6521302B1 (ja)
EP (1) EP1191569A3 (ja)
JP (2) JP5084080B2 (ja)
KR (1) KR100885350B1 (ja)
TW (1) TW497368B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010319A1 (en) * 1998-04-14 2004-01-15 Osteoimplant Technology Inc. Intrinsic stability in a total hip stem
US6911403B2 (en) 2003-08-20 2005-06-28 Applied Materials, Inc. Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
US20050106888A1 (en) * 2003-11-14 2005-05-19 Taiwan Semiconductor Manufacturing Co. Method of in-situ damage removal - post O2 dry process
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7115508B2 (en) * 2004-04-02 2006-10-03 Applied-Materials, Inc. Oxide-like seasoning for dielectric low k films
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7404986B2 (en) * 2004-05-07 2008-07-29 United Technologies Corporation Multi-component deposition
US20070286965A1 (en) * 2006-06-08 2007-12-13 Martin Jay Seamons Methods for the reduction and elimination of particulate contamination with cvd of amorphous carbon
US7094442B2 (en) * 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
US7259111B2 (en) * 2005-01-19 2007-08-21 Applied Materials, Inc. Interface engineering to improve adhesion between low k stacks
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
US7273823B2 (en) * 2005-06-03 2007-09-25 Applied Materials, Inc. Situ oxide cap layer development
JP4678688B2 (ja) * 2006-02-27 2011-04-27 次世代半導体材料技術研究組合 プラズマ処理終了方法
US20080008842A1 (en) * 2006-07-07 2008-01-10 Applied Materials, Inc. Method for plasma processing
US7297376B1 (en) 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
WO2008154222A1 (en) * 2007-06-06 2008-12-18 Mks Instruments, Inc. Particle reduction through gas and plasma source control
US7951695B2 (en) * 2008-05-22 2011-05-31 Freescale Semiconductor, Inc. Method for reducing plasma discharge damage during processing
US8815329B2 (en) * 2008-12-05 2014-08-26 Advanced Energy Industries, Inc. Delivered energy compensation during plasma processing
KR101049971B1 (ko) * 2010-04-08 2011-07-15 강원대학교산학협력단 살균 및 세정능을 갖춘 대기압 플라즈마 표면처리장치
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US20140049162A1 (en) * 2012-08-15 2014-02-20 George Thomas Defect reduction in plasma processing
US20140367043A1 (en) * 2013-06-17 2014-12-18 Applied Materials, Inc. Method for fast and repeatable plasma ignition and tuning in plasma chambers
US10199388B2 (en) * 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide
JP2022520797A (ja) * 2019-02-13 2022-04-01 ラム リサーチ コーポレーション 半導体処理における異常プラズマ事象の検出および軽減
CN114786653B (zh) 2019-12-23 2023-10-31 第一三共株式会社 具有光滑表面的薄膜包衣片剂

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102318A (ja) * 1986-10-20 1988-05-07 Tokyo Electron Ltd プラズマエツチング方法
JP2890494B2 (ja) * 1989-07-11 1999-05-17 セイコーエプソン株式会社 プラズマ薄膜の製造方法
JP3118913B2 (ja) * 1991-10-30 2000-12-18 ソニー株式会社 半導体装置の製造方法
JP3211391B2 (ja) * 1992-07-29 2001-09-25 松下電器産業株式会社 ドライエッチング方法
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JPH06326058A (ja) * 1993-03-16 1994-11-25 Sanyo Electric Co Ltd 半導体基板の処理方法
JPH1027792A (ja) * 1996-07-11 1998-01-27 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
JP3235095B2 (ja) * 1998-12-25 2001-12-04 日本電気株式会社 シリコン酸化膜の成膜方法

Also Published As

Publication number Publication date
EP1191569A3 (en) 2005-02-09
JP2002176047A (ja) 2002-06-21
US6521302B1 (en) 2003-02-18
KR20020024788A (ko) 2002-04-01
JP5501413B2 (ja) 2014-05-21
TW497368B (en) 2002-08-01
JP2013038419A (ja) 2013-02-21
KR100885350B1 (ko) 2009-02-26
EP1191569A2 (en) 2002-03-27

Similar Documents

Publication Publication Date Title
JP5501413B2 (ja) プラズマ誘発損傷を減少させる方法
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
KR20220106729A (ko) 실리콘 옥사이드의 선택적인 증착
JP4990299B2 (ja) Ｈｄｐ−ｃｖｄｐｓｇ膜の形成方法および装置
US6251190B1 (en) Gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US7955646B2 (en) Elimination of flow and pressure gradients in low utilization processes
TWI391996B (zh) 電漿輔助化學氣相沉積薄膜之總缺陷降低方法
US20140272184A1 (en) Methods for maintaining clean etch rate and reducing particulate contamination with pecvd of amorphous silicon filims
US20060046506A1 (en) Soft de-chucking sequence
KR100927508B1 (ko) 저온에서의 고밀도 플라즈마 ｈｄｐ-ｃｖｄ에 의한 비정질 실리콘막의 증착
JPH1167746A (ja) Ｈｄｐ−ｃｖｄ装置内の粒子特性を改善するシーズニングプロセスにおける酸素対シランの比の制御
TW201438061A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2002517089A5 (ja)
JPH09219401A (ja) 半導体基板のサブミクロンのギャップを充填するための方法及び装置
TWI411042B (zh) 製造聚矽氮烷之方法
US20220275510A1 (en) Thermal atomic layer deposition of silicon-containing films
KR20170125712A (ko) 유도 결합 고밀도 플라즈마를 사용한 유전체 막의 치밀화
US20040231795A1 (en) Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
EP1071833B1 (en) Method and apparatus for modifying the profile of high-aspect-ratio gaps using differential plasma power
KR20220002748A (ko) 고 전력 펄싱된 저 주파수 rf에 의한 고 선택도, 저 응력, 및 저 수소 다이아몬드-유사 탄소 하드 마스크들
WO2020112923A1 (en) Throughput improvement with interval conditioning purging
US7122485B1 (en) Deposition profile modification through process chemistry
US6911403B2 (en) Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
KR20200101466A (ko) 에칭 잔여물-기반 억제제들을 사용하는 선택적인 프로세싱
US20180047567A1 (en) Method of fabricating thin film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080815

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Ref document number: 5084080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250