JP4990299B2 - Ｈｄｐ−ｃｖｄｐｓｇ膜の形成方法および装置 - Google Patents

Description

発明の詳細な説明

発明の背景

本発明は基板処理に関し、より詳細には、良好な間隙充填性、良好な安定性、および平坦化技術との両立性を有する、ＰＳＧ（Phosphosilicate Glass）膜のような絶縁膜を形成するための方法および装置に関する。本発明は、特に、先行したプリメタル絶縁（ＰＭＤ）層用途に用いられる絶縁膜を形成するときに有用である。もちろん、絶縁膜は、他の用途にも有用である。

半導体装置の幾何学的形状の大きさは、そのような装置が最初に数十年前に導入されてから、著しく減少してきている。そのときから、集積回路は、概略的に２年に半分の大きさの規則（しばしば、モーアの法則と呼ばれる）に従ってきており、それは、チップに適合する装置の数が２年ごとに２倍になることを意味する。今日のウエーハ製造プラントは、規則正しく０．５μｍはおろか０．３５μｍの大きさの構造（feature）までの装置を製造している。製造プラントは、すぐにでも、もっと小さな幾何形状の装置を製造するであろう。装置の大きさが小さくなり、集積密度が増加するにつれて、以前には経営者側（industry）が致命的と考えていなかった問題が重要な関心事となってきている。

最近の半導体装置製造における、主要ステップの一つは、半導体基板上に酸化シリコン膜のような膜を形成することである。酸化シリコンは、半導体装置製造において、絶縁層として広く用いられている。周知のように、酸化シリコン膜は、ＣＶＤ或いはＰＥＣＶＤによって堆積することができる。慣例的な熱ＣＶＤプロセスでは、反応性ガスが、基板表面に供給され、そこで、熱誘導化学反応（等方性又は異方性）が行われ、所望の膜が作製される。慣例的なプラズマプロセスにおいて、制御されたプラズマは、反応種を分解または／および活性化し、所望の膜を作製するために形成される。慣例的なプラズマプロセスを利用する装置例には、例えば、静電結合平行板ＣＶＤ装置またはＥＣＲＣＶＤ装置が含まれている。一般的に、熱及びプラズマプロセスにおける反応速度は、温度、圧力および反応性ガス、流量速度の中の１つ以上を制御することによって、制御することが可能である。

酸化シリコン膜用の独特な使用は、多結晶ゲート・相互接続層等のＭＯＳトランジスタ接続用第１メタルコンタクト層との分離層としての使用である。ＰＭＤ層として参照される、そのような分離層は、通常、多層金属構造における金属層のどれよりも先に堆積される。ＰＭＤ層として用いられる膜が、低応力、良好なゲッタリング性、良好な間隙充填性、平坦化特性または平坦化技術との両立性のどちらか一方、さらに低水分吸収度を有することが重要である。特に、ＰＭＤ層として用いられる膜の低応力は、上に形成される装置に損傷を与える可能性のある、ウエーハの割れ又は湾曲を避ける為に必要である。更に、ＰＭＤ層として用いられる膜は、形成される装置において損傷の原因となる可能性がある、（ナトリウム又は他の金属イオン等）移動イオン・電荷を捕捉する為に良好なゲッタリング性を有することが重要である。ＰＭＤ層として用いられる場合、隆起又は階段状の表面を通常含み、膜によって十分に埋められなければならない低い階層にあるポリシリコンゲート／相互接続層にわたって、酸化シリコン膜が堆積される。これらの間隙が十分に膜によって埋められないと、膜中にボイドやシームが生じる可能性があり、劣化した装置性能の原因になる。最初に堆積された膜は、複数層と全体的に微細構成（topography）が合致し、典型的には、上に横たわる金属層が堆積される前に平坦化される必要がある。酸化膜が流出する温度までに加熱される標準リフロープロセスが、膜を平坦化するために用いられてもよい。浅い結合部を維持し、自己整合チタン珪化物のコンタクト構造又は類似物の劣化を防止する為に、ＰＭＤ層のリフロー及び他のプロセスステップが８００℃以下で行われることが、幾つかの用途では重要である。リフローに対する代替え案として、ＣＭＰ（ChemicalMechanical Polishing)技術が、膜を平坦化する為に使用されてもよい。更に、低水分吸収度が、ＰＭＤ層として用いられる膜にとっては重要である。膜に吸収された水分は、しばしば、膜内のドーパントと反応し、その結果、膜の単結晶化が生じ、堆積膜の望ましくない割れの可能性を増大し、損傷装置になる。

ＢＰＳＧ（Borophosphosilicate Glass）膜は、ＰＭＤ層として典型的に用いられるが、厳格な熱的予算（thermal budgets）を有する用途では不十分になっている。その低応力、良好な間隙充填性、良好なゲッタリング性および高温でのリフロー性のため、ＢＰＳＧ膜は、ＰＭＤ層として使用されるのに特に適したものと見い出されてきた膜の一例である。標準ＢＰＳＧ膜は、酸化シリコン層を形成するため通常必要とされるシリコンと酸素源と共に、プロセスチャンバにリンとホウ素源を導入することによって形成してもよい。そのようなＢＰＳＧ膜に対する堆積技術には、常圧ＣＶＤ（ＡＰＣＶＤ）、減圧ＣＶＤ（ＳＡＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）およびプラズマ補強型ＣＶＤ（ＰＥＣＶＤ）を含む。多くの半導体製造業者は、ＳiＨ₄ベースのＢPＳＧプロセスを利用し、それは、約０．５μｍ装置幾何形状に対し、約９００℃より高温でリフローを必要とする膜を作製する。０．５μｍ未満の幾何形状では、より厳格な間隙充填要求により、卓越した間隙充填及びリフロー性を備えた膜を提供するＴＥＯＳ（tetraethylorthosilicate）およびＯ₃のような化学物質の使用が必要になる可能性がある。例えば、ＡＰＣＶＤ又はＳＡＣＶＤによって、作製されたＴＥＯＳ／Ｏ₃ベースのＢＰＳＧ膜は、改善された間隙充填を達成するが、約８５０〜９００℃より高温でのリフローまたは急速熱処理（RapidThermal Process）及びＣＭＰステップによる平坦化が多くの場合には必要となる可能性がある。一般的に、ＰＭＤ用途に対して用いられる典型的ＢＰＳＧ膜は、約８５０℃より高温でのリフロープロセス及びＣＭＰステップが平坦化層を提供する為には必要となる可能性がある。しかし、そのようなリフロー温度は、小さい幾何形状（０．２５μｍ以下）装置における先行ＰＭＤ用途で、ますます要求されている、より厳格な熱的予算は高すぎることが多い。更に、低水分吸収度のような他の膜特性は、ＰＭＤ層として用いられる膜にとって重要である。ＰＭＤ層として用いられる典型的ＢＰＳＧ膜は、平坦化に十分なリフローの為、一定のホウ素濃度を必要とする可能性があるが、そのような膜はこれらのホウ素濃度で水分吸収度を増加される傾向がある。水分の吸収は、しばしばＢＰＳＧ膜と反応し、膜の単結晶を生じさせ、それがウエーハ上の装置を損傷する堆積膜の割れを導く可能性がある。

ＢＰＳＧ膜の代わりとして、ＰＥＣＶＤ又はＡＰＣＶＤを用いて堆積されるＰＳＧ膜が提案されてきたが、幾つかの先行ＰＭＤ用途には不十分であることが見い出されてきた。これらのＰＳＧ膜は水分を吸収する傾向にあり、望ましくないことに、膜内に高い水素及び炭素含有量を有する。更に、そのようなＰＳＧ膜は、しばしば、ＣＭＰ、特により高いアスペクト比を有する装置とは両立性がない。ＰＥＣＶＤおよびＡＰＣＶＤ技術は、高い正角性膜を有し、それはしばしば埋められる間隙の中間にシームを残す。ＣＭＰ中、これらのシームは、容易にスラリ（slurry）により攻撃され、ＳＥＭ（scanningelectron microscopy）でさえも観察することができる。

以上により、先行ＰＭＤ用途に対しては、低応力、良好な間隙充填性能、平坦化技術との両立性、低水分吸収度を有する酸化膜を形成するためには他の方法及び装置が必要であることが分かる。

本発明は、低水分含有、良好な間隙充填性、良好なゲッタリング性および平坦化技術との両立性を示す、ＰＳＧのような絶縁層を形成するための、装置及び方法を提供する。本発明の装置及び方法を用いて堆積されたＰＳＧ膜は、特に、ＰＭＤ層としての用途に適している。

一実施例によると、本発明はプロセスチャンバにおいて、ペデスタル上に堆積される基板上に膜を堆積するためのプロセスを提供する。プロセスは、プロセスガスを前記プロセスチャンバに導入する工程を含み、プロセスチャンバではプロセスガスはＳｉＨ₄、ＰＨ₃、Ｏ₂、アルゴンを含む。プロセスは、初期期間（afirst time period）中、プロセスチャンバ内で約１から１０ミリトールの範囲の圧力を維持しながら、初期期間中、約４００から６５０℃の間でペデスタルの温度を制御する工程も含む。さらに、プロセスは、初期期間中、プロセスチャンバ内でプロセスガスから高密度プラズマを形成するため、誘導結合コイルに電力を印加する工程、基板に向かってプラズマにバイアスをかけ、プラズマのスパッタリング効果を促進させ、初期期間中、基板上方にＰＳＧ膜を堆積する。関連実施例において、プロセスは更に膜のアニーリングステップまたは膜の化学機械研磨ステップを含んでもよい。

他の実施例によると、本発明はＰＳＧ膜を提供するための装置を提供し、それは幾つかの用途でＰＭＤ層として使用するのに特に適している。本発明のこれら及び他の実施例を、その利点および特徴と共に、以下の説明および添付図面との関係でより詳細に説明する。

特定実施例の詳細な説明

Ｉ．例示的ＣＶＤシステム図１は、高密度プラズマ（ＨＤＰ）ＣＶＤシステム５の一実施例を示すもので、そこでは、本発明による絶縁層が堆積される。ＨＤＰ−ＣＶＤシステム５は、真空チャンバ１０、真空ポンプ１２、バイアスＲＦ（ＢＲＦ）発生器３６およびソースＲＦ（ＳＲＦ）発生器３２を含む。

真空チャンバ１０は、側壁２２および円盤状シーリング電極２４から成るシーリング２０を含む。側壁２２は、石英またはセラミックなどの絶縁体から形成され、コイルアンテナ２６を支持する。コイルアンテナ２６の構造上の詳細は、１９９３年８月２７日に出願され、Fairbairn,Nowak による、「高密度プラズマＣＶＤ及びエッチングリアクタ」という名称の、米国特許出願０８／１１３７７６に開示され、その開示内容は本願明細書に参考として組み込まれている。

堆積ガスおよび液体は、図示されていない制御弁を有するライン２７を通じてガス源２８からガス混合チャンバ２９へと供給され、そこで、それらのガスは混合され、ガス供給リングマニフォールド１６に送られる。一般的に、各プロセスガス用の各ガス供給ラインは、(i)チャンバへのプロセスガスの流れを自動的あるいは手動的に遮断するために使用可能な安全遮断弁（図示せず）および(ii)ガス供給ラインを通ったガスの流れを測定するマスフローコントローラ（ＭＦＣ）（図示せず）を含む。プロセスで毒性ガスが使用されるとき、慣例の形態における各ガス供給ラインには幾つかの安全遮断弁が配置される。

ガス噴射ノズル１４は、ガス供給リングマニフォールド１６に結合され、チャンバ１０内のペデスタル４４上に置かれた基板４５へのマニフォールド１６に導入される堆積ガスを分散する。さらに、中央ガス噴射ノズル（図示せず）および中環（図示せず）は、ガスを基板４５上のチャンバ１０に受け入れる。ガス噴射ノズル１４、中央噴射ノズル及び中環を通って導入された堆積ガスは、同一或いは異なる組成でもよい。ペデスタル４４は、プロセス中にウエーハを拘束するために静電チャックまたは同様の機構を含み、また、冷却通路または他の特徴を含む。幾つかの実施例では、ペデスタル４４を様々な処理位置にモータ（図示せず）で上下動してもよい。

ガス供給リングマニフォールド１６は、ハウジング１８内に配置される。ハウジング１８は、スカート４６によって試液から保護される。スカート４６は、ＨＤＰ−ＣＶＤプロセスで使用される試液に対し抵抗性を有する石英、セラミック、シリコンまたは多結晶シリコン等の物質から構成される。真空チャンバ１０の底部は、環ライナ４０を含んでもよく、それ自身が取り外し可能になっている。

堆積ガスの誘導結合プラズマは、ソースＲＦ発生器３２からコイルアンテナ２６に印加されるＲＦエネルギーにより、基板４５と隣接して形成可能である。ソースＲＦ発生器３２は、単一又は混合周波数ＲＦパワー（又は他の所望のバリエーション）をコイルアンテナ２６に供給し、真空チャンバ１０に導入された反応種の分解を強化することができる。そのような方法で形成されたプラズマは、標準ＰＥＣＶＤリアクタによって形成された（１０⁹〜１０¹⁰イオン／ｃｍ³のオーダーの密度を有する）プラズマと比べると、比較的に（１０¹¹〜１０¹²イオン／ｃｍ³のオーダーの）高密度を有する。堆積ガスは、矢印２５で表示されるように、チャンバ１０から排気ライン２３を通って排気される。排気ライン２３を通って放出されるガスの速度は、スロットル弁１２によって、制御される。

シーリング電極２４は、リッド５６によって所定位置に保持される。リッド５６は、冷却ジャケット５８によって冷却されるが、シーリング電極２４は、抵抗性ヒーター６０によって加熱されることが可能で、洗浄速度を加速あるいは処理パラメータを変更する。シーリング電極２４は、導体であり、適切に設定されたスイッチ３８によって、グランドかＢＲＦ発生器３６に接続、又は接続されていない状態（浮動状態）にしておいてもよい。同様に、ペデスタル４４は、適切に設定されたスイッチ５２によって、グランドかＢＲＦ発生器５０に接続、あるいは接続されていない状態（浮動状態）にしておいてもよい。これらのスイッチの設定は、プラズマの所望の特性に依存するものである。ＢＲＦ発生器３６、５０は、単一又は混合周波数ＲＦパワー（又は他の所望のバリエーション）を供給することが可能である。ＢＲＦ発生器３６、５０は、別のＲＦ発生器でもよく、或いはシーリング電極２４及びペデスタル４４の両方に接続されたスイッチを有する単一ＲＦ発生器でもよい。ＢＲＦ発生器３６、５０からのＲＦエネルギーを印加し、ペデスタル４４に向かって誘導結合プラズマにバイアスをかけることにより、スパッタリングを促進させ、プラズマの既存スパッタリング効果を強化することができる（すなわち、膜の間隙充填性を増加させる）。

プラズマを形成するために、容量性結合を用いてもよい。そのようなプラズマを、シーリング電極２４およびペデスタル４４間あるいは同様の方式で形成してもよい。

ＢＲＦ発生器３６、５０、ＳＲＦ発生器３２、スロットル弁１２ａ、ライン２７に接続されたＭＦＣ、スイッチ３０、３４、３８、５２およびＣＶＤシステム５内の他のエレメントは、全て、制御ライン３５によってシステムコントローラ３１で制御され、その中の幾つかだけが示されている。システムコントローラ３１は、メモリ３３のようなコンピュータ読み取り可能媒体に記憶されたコンピュータプログラムの制御下で動作し、その好適実施例ではハードディスクドライブである。コンピュータプログラムは、タイミング、導入速度およびガス混合、チャンバ圧力、チャンバ温度、ＲＦパワーレベルおよび特定プロセスの他のパラメータを指示する。モータおよび光学センサは、スロットル弁１２ａ及びペデスタル４０のような可動機械的装置を動かし、その位置を決める為に使用される。

システムコントローラ３１は、ＣＶＤ装置の全活動を制御する。好適実施例において、コントローラ３１は、ハードディスクドライブ（メモリ３３）、フロッピーディスクドライブ、カードラックを含む。カードラックには、単一基板コンピュータ（ＳＢＣ）３７、アナログ及びデジタル入出力ボード、インターフェースボード、ステッパモータコントローラボード（それらの幾つかのみが示されている）を含む。システムコントローラは、ＶＭＥ（VersaModular European）基準に適合しており、それは、ボード、カードケージ、コネクタ寸法及びタイプを規定している。ＶＭＥは、１６ビットデータバスおよび２４ビットアドレスバスを有するバス構造も規定している。

ハードディスクドライブに記憶されたコンピュータプログラムの制御下でシステムコントローラ３１が動作する。コンピュータプログラムは、タイミング、ガスの混合、ＲＦパワーレベルおよび特定プロセスの他のパラメータを指示する。

ユーザーとシステムコントローラ間のインターフェースは、ＣＲＴモニタ６５ａ及びライトペン６５ｂを介しており、ライトペンは、図２に示されている。好適実施例において、二つのモニタ６５ａが使用されており、一つのモニタは操作者の為にクリーンルームの壁に取り付けられており、他のモニタはサービス技術者の為に壁の後ろ側に取り付けられている。両方のモニタ６５ａは、同時に同一情報を表示するが、可能なライトペンは一つだけである。ライトペン６５ｂは、ペン先の中に光センサを有し、ＣＲＴディスプレイによって発光された光を検知する。特定のスクリーン又は機能を選択するために、操作者はディスプレイスクリーンの指定領域に触れ、ペン６５ｂのボタンを押す。触れられた領域は、そのハイライト色が変わるか、新メニューまたはスクリーンが表示され、ライトペンとディスプレイスクリーン間のコミュニケーションが確認される。

プロセスは、例えばシステムコントローラ３１上で、動作するコンピュータプログラム製品１４１を用いて実行される。コンピュータプログラムコードは、例えば、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、またはパスカルのような、どのような慣例コンピュータ読み取り可能プログラム言語でも書くことが可能である。適したプログラムコードは、慣例的テキストエディタを用いて、単一ファイルまたは複数ファイルに入力され、記憶され、あるいはコンピュータのメモリシステムのような、コンピュータ使用可能な媒体の中で合体される。入力されたコードテキストが高度な言語である場合、コードはコンパイルされ、その結果として生じるコンパイラコードは、その後、コンパイルされる前のウインドウズ（登録商標）ライブラリルーチンのオブジェクトコードにリンクされる。リンクされたコンパイルオブジェクトコードを実行するため、システムユーザは、オブジェクトコードを呼び出し、コンピュータシステムにメモリ内のコードをロードさせ、それにより、ＣＰＵは、そのコードを読んで実行し、当該プログラムで認識されたタスクを実行する。

図３は、コンピュータ７０の階層的制御構造を示すブロックダイアグラムである。ユーザは、ライトペンインターフェースを用いることにより、ＣＲＴモニタ上に表示されたメニューまたはスクリーンに応じて、プロセス選択サブルーチン７３にプロセスセット番号およびプロセスチャンバ番号を入力する。プロセスセットは、特定プロセスを実行する為に必要なプロセスパラメータの既定セットであり、予め定義されたセット番号によって識別されている。プロセス選択サブルーチン７３は、(i) マルチチャンバシステム内の所望のプロセスチャンバ、及び(ii)所望のプロセスを実施するためにプロセスチャンバを操作する為に必要なプロセスパラメータの所望のセットを識別する。特定プロセスを実施するための特定パラメータは、例えば、プロセスガス組成および流量速度、温度、圧力、ＲＦバイアスパワーレベル及び磁界パワーレベルのようなプラズマ条件、熱伝達ガス圧およびチャンバ壁温のようなプロセス条件に関連し、これらはレシピの形でユーザに提供される。レシピによって特定されたパラメータは、ライトペン／ＣＲＴモニタインターフェースを利用して入力される。

プロセスをモニタするための信号は、システムコントローラのアナログ入力及びデジタル入力ボードによって提供され、プロセスを制御するための信号は、システムコントローラ３１のアナログ出力及びデジタル出力ボードの出力である。

プロセスシーケンスサブルーチン７５は、識別されたプロセスチャンバ及びプロセス選択サブルーチン７３からのプロセスパラメータからのセットを許容するため、さらに様々なプロセスチャンバの操作を制御するためのプログラムコードを備える。複数のユーザは、プロセスセット番号およびプロセスチャンバ番号を入力することができ、あるいは１人のユーザが複数のプロセスセット番号およびプロセスチャンバ番号を入力することができ、そういうやり方でシーケンスサブルーチン７５が動作し、所望のシーケンスにおける選択されたプロセスをスケジュールする。シーケンスサブルーチン７５は、(i)使用されているチャンバがあるか否かを決定する為にプロセスチャンバの操作をモニタするステップ、(ii)使用されているチャンバ内で、どんなプロセスが実行されているか決定するステップ、(iii)プロセスチャンバの利用可能性及び実行されるべきプロセスのタイプに基づき所望のプロセスを実行するステップ、を実施するためのプログラムコードを含むことが好ましい。ポーリングのような、プロセスチャンバをモニタする慣例的な方法を使用することができる。どのプロセスが実行されるべきかをスケジュールするとき、シーケンスサブルーチン７５は、選択されたプロセス又は要求を入力した各特定ユーザの年齢、またはシステムプログラマーが優先順位スケジュールを決定する為に含めることが望ましい他の関連ファクタとの比較で用いられる、プロセスチャンバの現条件を考慮するように設計可能である。

シーケンスサブルーチン７５が、どのプロセスチャンバおよびプロセスセットの組合せが次に実行されるかを決定した後、シーケンスサブルーチン７５によって決定されたプロセスセットに応じてプロセスチャンバ１０内の複数のプロセスタスクを制御するチャンバマネージャサブルーチン７７ａーｃに、特定のプロセスセットパラメータを渡すことによって設定された、プロセスの実行をシーケンスサブルーチン７５がもたらす。チャンバマネージャサブルーチン７７ａは、選択されたプロセスセットを実行するために必要なチャンバコンポーネントの操作を制御する、様々なチャンバコンポーネントサブルーチンの実行も制御する。

チャンバコンポーネントサブルーチンの例には、基板位置決めサブルーチン８０、プロセスガス制御サブルーチン８３、圧力制御サブルーチン８５、およびプラズマ制御サブルーチン９０がある。当業者は、他のチャンバ制御サブルーチンが含み得るのは、プロセスチャンバ１０内でどのプロセスが実施されるのに望ましいかに依存すると認識するであろう。操作において、チャンバマネージャサブルーチン７７ａは、実行されるように設定された特定プロセスに応じて、コンポーネントサブルーチンを選択的にスケジュールしたり呼び出す。チャンバマネージャサブルーチン７７ａによるスケジュールは、シーケンササブルーチン７５により用いられるものと同様の方法で実施され、そのスケジュールにおいて、プロセスチャンバ１０とプロセス設定が実行される。典型的には、チャンバマネージャサブルーチン７７ａは、様々なチャンバコンポーネントをモニタするステップ、どのコンポーネントが実行されるべきプロセスセットの為のプロセスパラメータに基づいて操作される必要があるかを決定するステップ、モニタおよび決定するステップに応じてチャンバコンポーネントサブルーチンを実行させるステップを含む。

特定のチャンバコンポーネントサブルーチンのオペレーションは、図３を参照して説明される。基板配置サブルーチン８０は、チャンバコンポーネントを制御するためのプログラムコードを備え、それは基板をペデスタル４４上にロードし、そのペデスタルをプロセス位置に移動するために使用される。基板配置サブルーチン８０は、他のプロセスが終了した後、マルチチャンバシステムにおけるＰＥＣＶＤリアクタ又は他のリアクタチャンバ等から基板をチャンバ１０に移送することを制御してもよい。

プロセスガス制御サブルーチン８３は、プロセスガス組成および流量速度を制御するためのプログラムコードを有する。サブルーチン８３は、安全遮断弁の開閉位置を制御し、また、マスフローコントローラを上下にそらし、所望のガス流量速度を得る。プロセスガス制御サブルーチン８３を含む、全チャンバコンポーネントサブルーチンは、チャンバマネージャサブルーチン７７ａにより呼び出される。サブルーチン８３は、所望のガス流量速度に関連するチャンバマネージャサブルーチンからプロセスパラメータを受け取る。

典型的に、プロセスガス制御サブルーチン８３は、ガス供給ラインを開き、反復的に、(i) 必要なマスフローコントローラを読み、(ii) チャンバマネージャサブルーチン７７ａから受け取った所望の流量に対する読みを比較し、(iii)必要に応じてガス供給ラインの流量速度を調整することによって、動作する。さらに、プロセスガス制御サブルーチン８３は、不安全速度に対するガス流量速度をモニタするステップ、不安全状態が検出されるとき安全遮断弁を起動させるステップを含む。

プロセスガス制御サブルーチン８３は、ウエーハチャック内の内部通路および外部通路を通る、ヘリウム（Ｈｅ）のような熱伝達ガスの流量も制御する。ガス流量はチャックに基板を熱的に結合する。典型的プロセスにおいて、ウエーハは、層を形成する化学反応及びプラズマによって加熱され、Ｈｅはチャックを通じて基板を冷却する。これが、基板上の既存構造に損傷を与える可能性のある温度以下に基板を保つ。

圧力制御サブルーチン８５は、チャンバの排気部においてスロットル弁１２ａの開口部の大きさを調節することにより、チャンバ１０内の圧力を制御するプログラムコードを含む。スロットル弁１２ａの開口部の大きさは、全プロセスガス流量、プロセスチャンバの大きさ、排気システムに対するセットポイント圧力の真空引き（pumping）に関連した、所望レベルに対しチャンバ圧力を制御するために設定される。圧力制御サブルーチン８５が呼び出されるとき、望ましい目標となる圧力レベルがチャンバマネージャサブルーチン７７aからパラメータとして受け取られる。圧力制御サブルーチン１４７は、チャンバに接続された１以上の慣例の圧力マノメータを読むことによりチャンバ１０内の圧力を測定し、目標圧力に対する測定値を比較し、目標圧力に対応した記憶された圧力テーブルから、比例した、一体的な、特異の（ＰＩＤ）値を得て、圧力テーブルから得られたＰＩＤ値に応じてスロットル弁１２ａを調整する。さらに、圧力制御サブルーチン８５は、特定の開口部の大きさに対してスロットル弁１２ａを開閉するために書かれ、所望の圧力を達成する為にチャンバ１０を制御する。

プラズマサブルーチン９０は、チャンバにおいて発生した磁界のレベルを設定する為に、チャンバ１０内のＲＦ発生器３２、３６、５０に印加されたＲＦ電圧パワーレベルを設定するためのプログラムコードを備える。前述したチャンバコンポーネントサブルーチンのようなプラズマ制御サブルーチン９０は、チャンバマネージャサブルーチン７７ａにより呼び出される。

３つの容量性結合形態の各々の利点および誘導結合形態に関する特定明細に沿うＨＤＰ−ＣＶＤ装置のような例は、その開示内容が本願明細書に参考により組み込まれ、Ｎｏｗａｋ，Ｆａｉｒｂａｉｒｎ，Ｒｅｄｅｋｅｒによって、１９９４年４月２６日に出願された、組み合わされた誘導性および容量性結合を備える高密度プラズマＣＶＤという名称の米国特許出願０８／２３４７４６に記載されている。

上記説明は、例示の目的のものであり、本願発明の範囲を限定すると解釈されるべきものではない。上述したシステムの変形例、例えば、ペデスタル設計、チャンバ設計、ＲＦパワー接続の配置、ガス噴射ノズルにおける変形や他の変形が可能である。本願発明の方法および装置は、どのような特定の堆積システムに限定される必要はない。

ＩＩ. 例示構造
図４は、本願発明による集積回路２００の簡略化された断面図を示す。図示のように、集積回路２００は、ＮＭＯＳ，ＰＭＯＳトランジスタ２０３、２０６を含み、シリコンの部分的酸化（ＬＯＣＯＳ）或いは他の技術により形成されたフィールド酸化領域２２０により互いに分離され、電気的に絶縁されている。さらに、トランジスタ２０３、２０６は、トランジスタ２０３、２０６が両方ともＮＭＯＳ又は両方ともＰＭＯＳであるとき、浅いトレンチ絶縁部（図示せず）によって互いに分離され、電気的に絶縁されてもよい。各トランジスタ２０３、２０６は、ソース領域２１２、ドレイン領域２１５、ゲート領域２１８を備える。

プリメタルの絶縁（ＰＭＤ）層２２１は、トランジスタ２０３、２０６を金属層２４０から分離し、金属層２４０およびトランジスタ間にコンタクト２２４によって形成された接続部を有する。金属層２４０は、４つの金属層２４０、２４２、２４４、２４６の一つであり、集積回路２００内に含まれている。各金属層２４０、２４２、２４４、２４６は、それぞれインターメタル絶縁層２２７、２２８、２２９によって、隣接した金属層から分離されている。隣接した金属層は、バイア２２６によって選択された開口部で接続されている。金属層２４６の上方に堆積されているのは、平坦化されたパッシベーション層２３０である。ＣＶＤ装置５は、例えば、ＰＭＤ層２２１、ＩＭＤ層２２７、２２８、２２９及び／又はパッシベーション層２３０として用いられる絶縁膜を堆積するために使用されてもよい。

簡略化された集積回路２００は、例示の目的の為のものであることが理解されるべきである。当業者は、マイクロプロセッサ用途の特別集積回路（ＡＳＩＣｓ）、メモリ装置などのような他の集積回路を製造する為に本発明の方法を実施することができるであろう。更に、本願発明は、ＰＭＯＳ、ＮＭＯＳ、ＣＭＯＳ、バイポーラ、バイＣＭＯＳ装置に適用されてもよい。上述された集積回路２００は、４つの金属層を有し、追加はおろか、少ない金属層でさえ有する集積回路でも、本願発明を使用して製造することができる。例示的ウエーハ堆積プロセス、特に、チャンバ１０内のＰＭＤ用途に対するＰＳＧ膜の特別堆積プロセスは、更に、以下の本発明の様々な実施例により説明される。

ＩＩＩ. ＰＭＤ用途のＰＳＧ例示的堆積本願発明の実施例によると、例えば、ＰＭＤ層として用いられる絶縁膜は、幾つか異なるプロセスのどれかを用いて形成されてもよい。ＰＳＧ膜のプロセスレシピは、本願発明におけるＰＭＤ層としての使用に適した絶縁膜の例として、以下に述べられている。好適実施例において、例示的プロセスは、ＨＤＰ−ＣＶＤ装置５において実施され、それは誘導結合プラズマを発生させる。

単なる例として、後述のＰＳＧ膜堆積レシピは、ＰＭＤ層として特に有用なＰＳＧ膜を形成する能力がある。もちろん、レシピは、ＰＳＧ膜の所望の品質に依存して変更してもよい。例えば、ＰＨ3は、例示レシピ内で使用されるが、使用可能なリン源の他の例には、ＴＥＰＯ（triethylphosphate）、ＴＥＰi（triethylphosphite）、ＴＭＯＰ（trimethylphosphate）、ＴＭＰi（trimethylphosphite）、および他の類似混合物を含む。ＳiＨ₄（シラン）を除く、使用可能なシリコン源の他の例には、ＴＥＯＳ又は類似のシリコン源を含み、Ｏ₂を除く使用可能な酸素源の他の例には、Ｏ₃又は他の酸素源を含む。以下の説明において、ガス源が用いられ、流量速度はｓｃｃｍ（standardcubic centimeters per minute）で与えられている。他の実施例において、液体源は、バブラー又は液体噴射システムを用いて蒸発させてもよい。好適実施例において、低水分ＰＳＧ膜は、後述のＨＤＰ−ＣＶＤシステム５内で行われた、例示的ＳiＨ₄／ＰＨ₃／Ｏ₂／Ａｒプロセスを用いて形成され、良好な間隙充填能性および低応力を備えて平坦化絶縁層が提供される。

例示的プロセスにおいて、基板は図１のＨＤＰ−ＣＶＤチャンバ１０に搬送される。基板が移動する前に、ゲート電極を形成する工程を含む複合プロセスステップが、通常、生じていた。基板は、真空ロックドア（図示せず）を介してチャンバ１０にロードされ、ペデスタル４４上に配置される。基板が適切に配置されると、プロセスガスがガス噴射ノズル１４からプロセスチャンバ１０に導入される。プロセスガスは、シリコンのガス源、リンのガス源、酸素のガス源から構成された混合物である。さらに、プロセスガスは、重い不活性ガスのガス源を含み、堆積中、スパッタリング効果を強化してもよい。

好適実施例において、ガス混合物は、ＳiＨ₄のようなシリコン含有ガス、ＰＨ₃のようなリン含有ガス、Ｏ₂のような酸素含有ガス、アルゴンのような不活性ガスから成る。ＳiＨ₄内で希釈されたＰＨ₃は、ガス噴射ノズルから真空チャンバ１０へと導入され、その量は、以下に詳述されるように、堆積膜におけるリンの所望の重量パーセント及び所望の堆積速度に依存し、好ましくはチャンバに導入された全てのリン及びシラン（全ハイドライド等）の約１０ー５０％の範囲、最良には約４６％である。全リン／シランガス混合物に対するホスフィンの比は、ホスフィン：ハイドライド比として参照する。全ＰＨ₃及びＳiＨ₄ガス混合物は、好ましくは約３０ー７０sccm、最適には約５０sccmで導入される。Ｏ₂或いは同様の酸素源の形の酸素は、ガス噴射ノズルから、好ましくは約６０ー１００sccm、最適には約８０sccmで導入される。アルゴンは、約１０ー３０sccm、最適には２０sccmでガス噴射ノズルから導入されるのが好ましい。全ハイドライド（ホスフィン及びシラン）に対する酸素比は、好ましくは約２：１から約１．４３：１、最適には約１．６：１である。特定実施例において、ＰＨ₃、ＳiＨ₄及びアルゴンは、噴射ノズルの幾つかからチャンバへと導入され、酸素は他の噴射ノズルからチャンバへと導入される。もちろん、同一又は異なる噴射ノズルから異なったガス源の組合せを導入することも可能である。ガス噴射ノズル１４を通る真空チャンバ１０への全ガス流は、好ましくは約１００ー２００sccm、最適には約１５０sccmである。

真空チャンバ１０において、約１ミリトール（mtorr）から約１００ミリトールの間、好ましくは約１から２５ミリトール、最適には約４から８ミリトールで選択された圧力は、プロセスガスの導入と真空ポンプ１２と結合したスロットル弁１２ａによる堆積の間、維持される。チャンバ１０内のペデスタル４４の温度も、幾つかの実施例によると、膜の堆積中、約４００から６５０℃、好ましくは約４５０℃で（約０．７５から３．０トールの圧力でウエーハチャックでヘリウムのような熱伝達ガスを使用する間）維持される。他の好適実施例において、チャンバ１０内のペデスタル４４の温度を、約５５０から６５０℃の間に維持し、堆積膜の、後のアニールに対する必要性をなくしてもよい。

プロセス条件が設定された後、ＲＦエネルギーは、ＳＲＦ発生器３２によって、螺旋状のコイルアンテナ２６に印加され、誘導結合を形成する。ＳＲＦ発生器３２は、このプロセスの間、コイルアンテナ２６にＲＦエネルギーを印加し続ける。ＳＲＦ発生器３２は、ある特定実施例において、約２ＭＨｚの周波数で、約１０００から４５００ワット、好ましくは約２５００から４０００ワット、最適には約３５００ワットで駆動される。ＰＳＧ膜の堆積中、プラズマは、基板に向かってバイアスされ、ＢＲＦ発生器５０からのＲＦエネルギーをペデスタル４４に容量結合することによって更に励起されるのが好ましい。ＢＲＦ発生器５０は、約１．８ＭＨｚの周波数で、約５００から２５００ワットの間、好ましくは約１３００から２０００ワットの間、最適には１５００から１６００ワットの間で駆動される。プラズマは、約７００ボルトの正のＤＣ電圧を印加することによって、基板にバイアスされるのが好ましい。これらの条件下で選択された時間間隔の間、プラズマを維持することによってペデスタル４４上の基板上にＰＳＧ膜が堆積される。もちろん、他の周波数、電圧、およびパワーレベルも、他の実施例に応じて、基板に向かってプラズマをバイアスする為に使用してもよい。

ＨＤＰ−ＣＶＤプラズマの高密度が堆積中のスパッタ効果を促進することが認識されている。スパッタリング効果は、充填される間隙の両側壁上の堆積を削り取り、それによって、ＨＤＰ−ＣＶＤ堆積膜の間隙充填性に貢献すると考えられている。ＢＲＦ用途の為に、ペデスタル４４に向かって増加されたイオン衝突は、スパッタリングを強化し、もって、成長膜に、密接に間隔の開いた間隙を良好に充填させる。アルゴンまたは他の代替えの重い不活性ガスを使用することにより、これらのスパッタリング効果は更に促進される。

上記条件により、約２０００から２８００オングストローム／分の間の速度でＰＳＧ膜が堆積される。堆積時間を制御することによって、堆積されるＰＳＧ膜の厚さは、簡単に制御することができる。好ましくは、結果として生じるリンは、膜の特定用途に依存して、約１から１２重量％の範囲にあり、好ましくは、ある用途においては約４重量％（論理装置に対するようなもの）および他の用途（ＥＥＰＲＯＭ（Electrically-ErasableProgrammable Read-Only Memory）等のメモリ装置に対するようなもの）においては約６から８重量％である。

後のアニーリングが実施されるか否かに拘わらず、堆積されたＰＳＧ膜は、後のＣＭＰと両立可能である。より詳細には、密度の高いＨＤＰ−ＣＶＤ膜のＣＭＰエッチング速度は遅く、そのため、更に後述するように、多くの他のタイプの堆積装置を用いて堆積された低密度膜のＣＭＰエッチング速度より、簡単に制御することができる。

幾つかの好適実施例において、堆積されたＨＤＰ−ＣＶＤ ＰＳＧ膜は、窒素雰囲気中において、約４５０℃から８５０℃の範囲にある温度で膜をアニーリングすることにより、更に高密度化されてもよい。このアニーリングステップは、ＰＳＧ膜においてリンを活性化するのに役立ち、移動イオンを捕捉するゲッタリング性を提供するものである。高密度の、アニールされていないＰＳＧ膜、または更に高密度になったアニールされたＰＳＧ膜のいずれも、後のＣＭＰステップと両立性があり、更なる平坦化をもたらす。対照的に、ＨＤＰ−ＣＶＤシステムを除く幾つかの他のシステムを用いて堆積された膜は、十分に密度がないことが多く、そのため、高すぎて制御するのが難しいＣＭＰエッチング速度を有するように、後のＣＭＰステップの後では、ボイド又はシームを開放する可能性がある。

他の好適実施例において、ＨＤＰ−ＣＶＤ ＰＳＧ膜は、上述したように、約５５０から６５０℃の間に維持され、後のアニーリングの必要性をなくし、後のＣＭＰと両立性がある、ペデスタル４４を備えて堆積されてもよい。これらの他の好適実施例をもって、十分に高い温度で堆積されたＨＤＰ−ＣＶＤＰＳＧ膜は、リンを活性化し、後のＣＭＰステップと両立する高密度膜を提供すると共に、アニールステップを要求することなく、ゲッタリング性を提供する。有利なことに、プロセスステップ（アニーリング）は、これらの他の実施例をもって、削除されてもよい。

上記ＰＳＧプロセスにおけるパラメータは、クレームを限定すると解釈されるべきではない。例えば、上述した流量の数値は、アプライドマテリアルズ社から利用可能な５２００Centura（登録商標）ＨＤＰ−ＣＶＤシステムにおいて、（２２リットル全容積を有し、２００ミリウエーハに適合した）ＨＤＰ−ＣＶＤチャンバに適用するが、これらの数値は使用されるチャンバのタイプ又は大きさにより異なってもよい。本発明の実施例は、また、１５０ミリウエーハや３００ミリウエーハのような、他のウエーハに対して装着された装置に適用してもよい。当業者は、同様な膜を生産するため、他の化学物質、チャンバパラメータ、条件を使用することができる。

ＩＶ. 実験結果本発明の方法の効率性を説明するため、本発明の方法の実施例に応じて、ＰＳＧ膜を堆積する実験が行われた。ＰＳＧ膜は、上述した（２２リットル容積を有し、２００ミリウエーハに適合した）ＨＤＰ−ＣＶＤシステムにおいて、低抵抗Ｐ型シリコン基板にわたって堆積された。後述の実験に対し、ここで説明されたプロセス条件は、表示が無い限り、一定のままであった。特に、（全ハイドライド混合物の約４６％である、リンを備えた）ＰＨ3およびＳiＨ4ガス混合物は、約５０sccmの速度でチャンバに導入され、酸素は約８０sccmの速度でチャンバに導入され、アルゴンは約２０sccmの速度でチャンバに導入された。全ハイドライドに対する酸素の割合は、約１．６：１である。約１．０トールでのヘリウム熱伝達ガスを用い、真空チャンバにおけるペデスタル４４の温度は約４５０℃に維持され、チャンバ内の圧力は約７ミリトールに維持された。誘導結合プラズマは、約３５００ワットでソースＲＦ（約２．０ＭＨｚ）パワーを設定し、約１５００から１６００ワットでバイアスＲＦ（約１．８ＭＨｚ）パワーを適用することにより形成された。結果として生じたＰＳＧ膜は、表示が無い限り、約６．５重量％のリンを有している。

図５から図１０は、表示が無い限り、アニールすることなく、上述した実験的プロセスレシピを用いて堆積されたＨＤＰ−ＣＶＤ ＰＳＧ膜に対する様々な試験結果を示す。図５は、上述した実験的プロセスレシピを用いる、アニールされていない、堆積されたままのＨＤＰ−ＣＶＤＰＳＧ膜の波数（ｃｍ^-1）の関数として、吸収度（吸収度ユニット）を示すグラフである。ＰＳＧ膜の水分含有は、当業者に周知のように、ＦＴＩＲ（FourierTransform Infrared）を用いて測定された。図５に示すように、堆積されたＰＳＧ膜は、約１．０トールまたは約３．０トールの熱伝達ガス圧（または裏側圧力）の二つの異なる値で水分吸収度が無いことを示す。図５は、特定実施例に応じてプロセスレシピを用い、堆積されたＰＳＧ膜の密度特性を表示する。図５のＰＳＧ膜のシリコン及びリン濃度は、図６に示されている。図６は、ＰＳＧ膜における、深さの関数（μｍ）として濃度（原子数／ｃｍ³）を示すグラフである。ドーパント濃度は、当業者に周知のように、ＳＩＭＳ（SecondaryIon Mass Spectroscopy）を用いて測定された。図６は、他の多くの用途において望ましいＰＳＧ膜の厚さにわたってリン濃度が非常に一様であることを示す。

図７は、ＨＤＰ−ＣＶＤ ＰＳＧ膜堆積速度（オングストローム／分）および堆積中、チャンバに導入された全ホスフィン及びシランガス混合物に対するホスフィン濃度の割合（％）との関係を示すグラフである。ＰＳＧ膜は、約１５００ワットに設定されたバイアスＲＦを有する上述プロセスレシピを用いて堆積された。例示的プロセスレシピに対して上述したように、ホスフィン：ハイドライド比の好適範囲（１０から５０％）に対し、堆積速度は、約３０００から２０００オングストローム／分の間の範囲にあり、堆積速度はホスフィン：ハイドライド比が増加するにつれて実質的に線形的に減少する。実験結果は、約３０００から２６００オングストローム／分の高い堆積速度に対し、ホスフィンハイドライド比は、好ましくは約１０から２６％の間であることを表示する。

図８は、二つの異なるバイアスＲＦパワーレベルを用いた、堆積されたＰＳＧ膜における、ホスフィン：ハイドライド比およびリン重量％の関係を示す。約１０から２６％で変化するホスフィン：ハイドライド比に対して、堆積された膜におけるリンの重量％は、約１３００ワット（約４．１ワット／ｃｍ²に対応する）の「低バイアスＲＦ」パワーレベルに対し、さらに、約１６００ワットの「高バイアスＲＦ」パワーレベルに対し、全体的に約２から７重量％の間の範囲にある。図８は、また、バイアスＲＦパワーレベルを増加することは、堆積されたＰＳＧ膜においてホスフィンの重量％が増加することを示す。増加されたバイアスＲＦパワーレベルは、ＨＤＰ−ＣＶＤプロセスにおけるスパッタリング効果を増加させ、堆積された膜におけるホスフィンの高い取り込みを生じる。より詳細に、図８は、約６．５重量％および約４重量％のリンを有するＰＳＧ膜が、約５０sccmのハイドライド流量速度で、それぞれ約２４％および約１５％のホスフィン：ハイドライド比を使用することによって、１６００ワットの高バイアスＲＦパワーレベルで堆積されてもよい、ことを示す。

図９は、ヘリウム熱伝達ガス圧 ＨｅＰ（トール）によって表示されたように、堆積温度の変化を伴う、実験的プロセスレシピを用いて堆積されたＰＳＧ膜の応力（ＭＰａ）進化とリン濃度（重量％）を示す。図９で示されるように、一般的に、ＰＳＧ膜におけるリン含有量は、堆積温度が減少する（すなわち、熱伝達ガス圧が増加し、ペデスタル上のウエーハを冷却する）につれて増加する。より詳細に、約１．０、２．０、３．０、４．０トールの熱伝達ガス圧に対し、対応する堆積されたＰＳＧ膜のリン含有量は、約６．０、６．３、６．６、６．９重量％リンである。図９は、また、これらのＰＳＧ膜に圧縮応力がかかり、熱伝達ガス圧が増加（すなわち堆積温度が減少）するにつれて、膜に引張応力がかかる傾向を示す。

図１０は、温度範囲にわたり、堆積されたＰＳＧ膜の熱脱離（thermal desorption）スペクトルを示す。図１０のデータは、実験的プロセスレシピであるが、約４００℃で用いて堆積されたＰＳＧ膜上のＴＤＳ（ThermalDesorption Spectroscopy）測定を用いて得られたものである。ＴＤＳ測定は、ＨＤＰ−ＣＶＤＰＳＧ膜上で行われたものだが、それらは温度範囲（０から８００℃）にわたり炉の中で堆積された膜を加熱することによって実施され、堆積膜の安定性を示すものである。炉は、測定の最初に約１Ｘ１０^-10トールのベースライン圧力に排気された。図１０に示されるように、水（Ｈ₂Ｏ）および水素（Ｈ₂）は、約５００℃の炉の温度で（約４００℃で堆積された）ＨＤＰ−ＣＶＤＰＳＧ膜から脱気する。ＨＤＰ−ＣＶＤ ＰＳＧ膜に対する図１０に示された熱脱離スペクトルは、安定であると示されてきた高品質ＨＤＰ−ＣＶＤ ＵＳＧ膜に匹敵するものである。約４００℃より低温で堆積されたＨＤＰ−ＣＶＤＰＳＧ膜で行われた同様の実験は、約５００℃より低温で脱気が生じることを示した。そのため、約４００℃よりも高温で堆積されたＨＤＰ−ＣＶＤ ＰＳＧ膜は、約５００℃よりも高温で脱気されると考えられている。

図１１から図１３は、後述するように、堆積されてアニールされたＨＤＰ−ＣＶＤ ＰＳＧ膜に対する様々な試験結果を示す。図１１は、アニール温度（℃）の関数として、上記実験的条件下で堆積されたＰＳＧ膜の応力（megaPascalＭＰａ）および膜収縮度（％）を示すグラフである。図１１に示されるように、堆積されたＰＳＧ膜は、圧縮性であり、約２５℃から約４５０℃の間の温度に対し、約ー４０ＭＰａから約０ＭＰａの間の範囲にある応力を有する。それから、ＰＳＧ膜は、膜が約５００℃にまで加熱されるにつれて、引き伸ばされる。約５００℃より高温で、膜はより圧縮性を増し、応力は約ー１３５ＭＰａで安定する。図１１は、ＰＳＧ膜が約２５℃から約６００℃の間のアニール温度に対し低収縮、約６００℃を越えるアニール温度に対し約１．０％より高収縮を有することも示す。膜の収縮は、約８５０℃で安定し、膜の完全な高密度化を示す。

図１２は、約０．３５μｍの幅、約２：１のアスペクト比を有する（最も隣接したゲート電極間の）間隙にわたるＰＭＤ層として使用されたＰＳＧ膜の間隙充填性を示す、ＳＥＭ（Secondaryelectron micrograph） である。図１２に示されたＰＳＧ膜は、上述した実験的条件の下で堆積され、その後、約２０分間、約８５０℃でアニールされた。図１２に示されたように、ＰＳＧ膜は良好な間隙充填性を示す。

図１２のＰＳＧ膜は、膜において移動電荷ピークが存在しないことを示す図１３において示されるように、効率の良いゲッタリング性も提供する。図１３は、３００℃で実施され、当業者に周知の三角掃引技術（TriangularSweep Voltagetechnique）による測定を示す。試験は、図１２に示されたＭＯＳコンデンサ（capacitors）を２０分間の正電圧（＋１００Ｖ）に晒し、Ｓi／ＳiＯ₂接合部で絶縁体中の正移動電荷を蓄積することによって行われた。リニアボルテージランプ（＋１０Ｖから−１０Ｖで７Ｖ／分）金属／ＳiＯ₂接合部で移動電荷を蓄積するために、金属電極に印加され、その直後、反対方向に第２リニア電圧ランプが、反対の移動を誘発するために印加された。移動電荷ピークの不存在は、ＰＳＧ膜が効率良く移動電荷をゲッターしたことを示す。

図１４は、ＰＳＧ膜におけるリンの原子％と、ＨＤＰ−ＣＶＤ ＰＳＧ膜およびＨＤＰ−ＣＶＤ アンドープＵＳＧ（珪酸塩ガラス）膜のＣＭＰ速度間の比との間の関係を示す。ＰＳＧ及びＵＳＧ膜の両方は、アニールされなかった。１．５μｍの標準ＨＤＰ−ＣＶＤＵＳＧ膜は、ホスフィンを持たない実験的プロセスレシピに応じて、ＨＤＰ−ＣＶＤを用いて堆積され、（様々のリン含有量の変化を伴っている）１．５μｍＨＤＰーＣＶＤ ＰＳＧ膜は、実験的プロセスレシピに応じて堆積された。その後、各膜はＣＭＰによって平坦化された。ＰＳＧ膜におけるリンの原子％が増加するにつれて、図１４に示されるように、ＰＳＧ膜のＣＭＰ速度は増加する。同様の実験は、（図１４と比較するために）ＨＤＰ−ＣＶＤＵＳＧ膜に関して、（ＨＤＰ−ＣＶＤとは異なるシステムを用いて堆積された）他の膜を実施されたとき、ＨＤＰ−ＣＶＤ ＰＳＧ膜のＣＭＰ速度は、ＢＰＳＧ膜のＣＭＰ速度よりも、ほぼ５０％遅いようにみえた。したがって、ＨＤＰ−ＣＶＤＰＳＧのＣＭＰ速度は、より遅く、ＢＰＳＧ膜よりも簡単に制御され、それは一般的に、ＰＭＤ用途に使用されている。

異なる温度で堆積されたＨＤＰ−ＣＶＤ ＰＳＧ膜に、当業界で周知のように、測色法（colorimetory）を用いて更なる試験が行われ、ＨＤＰ−ＣＶＤ ＰＳＧ膜の高品質が表示された。両膜は、約３５０℃（約３トールＨｅＰに相当）および約４５０℃（約１トールＨｅＰに相当）で堆積された、６重量％リンの、アニールされていない、ＨＤＰ−ＣＶＤＰＳＧ膜であった。３５０℃で堆積されたＨＤＰ−ＣＶＤ ＰＳＧ膜の試験は、膜が、検出限界を下回るＰ₂Ｏ₃の形でリン、更に、Ｐ₂Ｏ₅の形で約９９．７％のリンを含んでいることを示した。４００℃で堆積されたＨＤＰ−ＣＶＤＰＳＧ膜の試験は、膜が、検出限界を下回るＰ₂Ｏ₃の形でリン、更に、Ｐ₂Ｏ₅の形で約９９．８％のリンを含んでいることを示した。約４００℃より高温で堆積されたＨＤＰ−ＣＶＤＰＳＧ膜は、Ｐ₂Ｏ₅の形で、より１００％に近いリンを含むと思われる。これらの試験は、ＨＤＰ−ＣＶＤ膜が、Ｐ₂Ｏ₃の形で著しいリンを有することなく、Ｐ₂Ｏ₅という好ましい形でリンを有することを示した。対照的に、ＣＶＤ装置の他のタイプを用いて堆積されたＰＳＧ膜は、しばしば、Ｐ₂Ｏ₃という形でリンの一部（約５％のオーダー）を有する膜が不当にも生じてしまう。

そのため、ＣＭＰ平坦化技術が使用される場合、ＰＭＤ用途に対し、ＨＤＰ−ＣＶＤ ＰＳＧ膜は非常に将来有望なようにみえる。特に、ＨＤＰ−ＣＶＤ ＰＳＧ膜は、緻密であり、高品質膜は低水分および低応力を有する。ＨＤＰ−ＣＶＤＰＳＧ膜は、また、高い堆積速度で堆積されてもよく、それにより、高いウエーハスループットが生じる。更に、ＨＤＰ−ＣＶＤ ＰＳＧ膜は、ＨＤＰ−ＣＶＤ ＰＳＧ膜がアニールされるか否かに拘わらず、ＣＭＰと両立可能である。

上記説明は、例示的であり、限定されるべきものではないことが理解されよう。上記説明を検討すれば、当業者にとって、多くの実施例が明らかになろう。例という方法で、ここでは発明を主に特定ＰＳＧプロセスレシピに関して説明してきたが、そのようにそれらが限定されるものではない。例えば、他の実施例に応じて形成された絶縁膜は、酸素を除く他の酸素源を用いて、またはアルゴンを除く他のスパってリングガスを用いて堆積してもよい。当業者は、本発明のクレームの範囲内にあり絶縁層の堆積の他の等価または代替え的な方法を認識するであろう。

図１は、本発明による、簡略された高密度プラズマ化学蒸着装置の一実施例の垂直断面図である。 図２は、図１の例示的ＣＶＤプロセスチャンバの関係で使用される例示的システムモニタのダイアグラムである。 図３は、図１のＣＶＤプロセスチャンバを制御するために使用される、例示的なプロセス制御コンピュータプログラムのフローチャートである。 図４は、本発明の一実施例による、製造された半導体装置の簡略化された断面図である。 図５は、本発明の特定実施例による、実験的プロセスレシピを用いて堆積されたＨＤＰーＣＶＤＰＳＧ膜のアニールされていない波数の関数として、吸収度を示すグラフである。 図６は、本発明の特定実施例による、図３のＰＳＧ膜において、深さ（μｍ）の関数として、シリコンとリン濃度（原子／ｃｍ³）を示すグラフである。 図７は、本発明の特定実施例による、ＨＤＰ／ＣＶＤＰＳＧ膜堆積速度（オングストローム／分）およびホスフィン：水素化合物の比（％）の関係を示すグラフである。 図８は、本発明の特定実施例による、二つの異なるバイアスＲＦパワーレベルを用いた堆積ＰＳＧ膜における、ホスフィン：水素化合物の比およびリン重量パーセント間の関係を示す。 図９は、ヘリウム熱伝達ガス圧ＨｅＰ（torr）によって表示されるように、堆積温度を変更するための、堆積されたＰＳＧ膜の応力（ＭＰａ）の進化とリン濃度（重量％）を示す。 図１０は、温度範囲にわたり堆積されたＨＤＰーＣＶＤＰＳＧ膜の熱脱離スペクトルを示す。 図１１は、本発明の特定実施例による、アニール温度（℃）の関数として、実験的条件下で堆積されたＰＳＧ膜の膜収縮（％）と応力（ＭＰａ）を示すグラフである。 図１２は、本発明の特定実施例による、約０．２５μｍの幅、約２：１のアスペクト比を有する、間隙（最も近い隣接ゲート電極）にわたるＰＭＤ層として用いられるＰＳＧ膜の間隙充填性を示す、二次電子マイクログラフ（ＳＥＭ）である。 図１３は、本発明の特定実施例による、３００℃で三角掃引電圧を用いるＰＳＧ膜のゲッタリング性を示す。 図１４は、ＰＳＧ膜におけるリンの原子％と、ＨＤＰーＣＶＤＰＳＧ膜のＣＭＰ速度及びＨＤＰ−ＣＶＤアンドープ珪素ガラス（ＵＳＧ）膜のＣＭＰ速度間の比との関係を示す。

５…高密度プラズマ（ＨＤＰ）ＣＶＤシステム、１０…真空チャンバ、１２…真空ポンプ、１２ａ…スロットル弁、１４…ガス噴射ノズル、１６…ガス供給マニフォールド、１８…ハウジング、２０…シーリング、２２…側壁、２３…排気ライン、２４…円盤状シーリング電極、２６…コイルアンテナ、２７…ライン、２８…ガス源、２９…混合チャンバ、３１…システムコントローラ、３２…ソースＲＦ（ＳＲＦ）発生器、３３…メモリ、３４…スイッチ、３６…バイアスＲＦ（ＢＲＦ）発生器、３７…単一基板コンピュータ（ＳＢＣ）、４０…環ライナ、４４…ペデスタル、４５…基板、４６…スカート、５０…ＢＲＦ発生器、５２…スイッチ、５６…リッド、５８…冷却ジャケット、６０…ヒーター、６５ａ…ＣＲＴモニタ、６５ｂ…ライトペン、７０…コンピュータ、７３…プロセス選択サブルーチン、７５…プロセスシーケンスサブルーチン、７７ａ−ｃ…チャンバマネージャサブルーチン、８０…基板位置決めサブルーチン、基板配置サブルーチン、８３…プロセスガス制御サブルーチン、８５…圧力制御サブルーチン、９０…プラズマ制御サブルーチン、１４１…コンピュータプログラム製品、２００…集積回路、２０３…ＮＭＯＳ，２０６…ＰＭＯＳトランジスタ、２２０…フィールド領域、２１２…ソース領域、２１５…ドレイン領域、２１８…ゲート領域、２２１…プリメタル絶縁層、２２４…コンタクト、２２７、２２８，２２９…インターメタル絶縁層、２３０…パッシベーション層、２４０、２４２，２４４，２４６…金属層。

Claims (10)

1. プロセスチャンバ内のペデスタル上に配置された基板上に膜を堆積するプロセスであって、
   前記プロセスチャンバにプロセスガスを導入し、前記プロセスガスは、ＳiＨ₄、ＰＨ₃、Ｏ₂及びアルゴンを含む、ステップ；
   前記ペデスタルを４００から６５０℃の温度範囲に制御するステップ；
   前記プロセスチャンバ内で、１から２５ミリトールの圧力範囲に維持するステップ；
   パワーを誘導結合コイルに印加し、前記プロセスチャンバ内の前記プロセスガスから高密度プラズマを形成するステップ；
   前記プラズマを前記基板に向かってバイアスをかけ、前記プラズマのスパッタリング効果を促進させ、前記基板にわたり前記膜を堆積させ、前記膜にＰＳＧ膜を含むステップ；
   を備え、前記維持するステップ及び前記印加するステップのうち少なくとも一部が同時に起こる前記プロセス。
2. 前記印加するステップは、前記誘導結合コイルに２０００から３７００ワットの範囲のパワーを印加することによって行われる、請求項１記載のプロセス。
3. 前記バイアスをかけるステップは、１５００から２５００ワット間の範囲にあるバイアスパワーを容量結合電極に印加することによって行われる、請求項２記載のプロセス。
4. 前記ＰＳＧ膜は、３５０から５００℃間の温度で堆積される、請求項３記載のプロセス。
5. 前記ＰＳＧ膜は、５００から６５０℃の温度で堆積される、請求項３記載のプロセス。
6. 前記ＰＳＧ膜は、４から１０ミリトールの圧力で堆積される、請求項２記載のプロセス。
7. ４５０から９５０℃の範囲にあるアニール温度で、前記ＰＳＧ膜をアニールするステップを更に備える、請求項４記載のプロセス。
8. 前記ＰＳＧ膜を化学機械研磨するステップを更に備える、請求項５記載のプロセス。
9. 基板処理装置であって、
   真空チャンバを形成するためのハウジングと；
   前記真空チャンバ内で選択された圧力を維持するための真空システムと；
   基板を保持し、選択された温度で維持する能力を有する、前記ハウジング内に配置されたペデスタルと；
   前記真空チャンバ内にプロセスガスを導入するためのガス分配システムと；
   前記真空チャンバ内で前記プロセスガスから誘導結合プラズマを生成してスパッタリングを強化するために、前記基板に向かって前記プラズマにバイアスをかけるための、プラズマ発生システムと；
   前記真空システム、前記ペデスタル、前記ガス分配システム、および前記プラズマ発生システムを制御するためのコントローラと；
   前記コントローラに結合され、前記装置の操作を支持して前記基板上にＰＳＧ膜を堆積するため、内部に包含されたコンピュータ読取り可能プログラムを有する、コンピュータ可能読取り可能媒体を備えるメモリであって、前記コンピュータ読取り可能プログラムは、前記プロセスガスがＳiＨ₄、ＰＨ₃、Ｏ₂、アルゴンを含み、前記ガス分配システムが前記チャンバに前記プロセスガスを導入するように制御するための、第１セットコンピュータインストラクション、前記真空システムが前記チャンバにおいて１から２５ミリトールの範囲の前記選択された圧力を維持するように制御するための第２セットコンピュータインストラクション、４００から６５０℃の間に前記ペデスタルの前記選択された温度を制御するための第３セットコンピュータインストラクション、前記プラズマ発生システムがパワーを前記誘導結合コイルに印加し、前記チャンバ内で前記プロセスガスからプラズマを形成するように制御するための第４セットコンピュータインストラクション、前記プラズマ発生システムが前記プラズマを前記基板に向かってバイアスをかけ、もって、前記プラズマのスパッタリング効果を促進させるように制御するための第５セットコンピュータインストラクション、前記第２セットコンピュータインストラクション及び前記第４セットコンピュータインストラクションのうち少なくとも一部を同時に起こらせる第６セットコンピュータインストラクションを含む、前記メモリと；
   を備える、前記基板処理装置。
10. 前記パワーは、２０００から３７００ワットの範囲にあり、前記バイアスパワーは、１５００から２５００ワットの範囲にある、請求項９記載の装置。

Images