TW497368B - Method of reducing plasma-induced damage - Google Patents

Method of reducing plasma-induced damage Download PDF

Info

Publication number
TW497368B
TW497368B TW090119559A TW90119559A TW497368B TW 497368 B TW497368 B TW 497368B TW 090119559 A TW090119559 A TW 090119559A TW 90119559 A TW90119559 A TW 90119559A TW 497368 B TW497368 B TW 497368B
Authority
TW
Taiwan
Prior art keywords
patent application
item
scope
power
plasma
Prior art date
Application number
TW090119559A
Other languages
English (en)
Inventor
Francimar Campana-Schmitt
Carsten Schimanke
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW497368B publication Critical patent/TW497368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Description

497368 經濟部智慧財產局員工消費合作社印製 A7 R7 五、發明說明（） 發明領域: 本發明係關於一種降低電装造成基材之破壞的方法 與設備。 發明背景: 製造積體電路時，電漿處理常應用在不同材料層之沉 積或蝕刻。電漿處理具有許多比熱處理好的優點。舉例 來說’電漿加強型化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition ; PEC VD)法，其優點在於可以 提供熱預算（Thermal Budget)需求較為緊迫的製程，例如 超大型積體電路與極大型積體電路之元件構裝，以比一相 仿之熱處理在更低的溫度下進行沉積。 在習知技術中可得知，電漿處理中的沉積與蚀刻處 理，皆會對元件造成破壞。元件破壞的敏感性或程度，一 般係取決於元件構裝之階段與元件特定的設計。例如天線 比（例如金屬内連線區域比閘極區域）較大的基材，帶電 荷效應會增加，所以天線比較大的基材之閘極氧化層，就 比另一天線比較小的基材之閘極氧化層更容易受到破 壞。因表面電荷的累積，造成電位梯度的累加，沉積在基 材上的絕緣層，也比較容易受到破壞。其他和電漿反應有 關的現象，例如電漿的不均勻性，會使電場梯度升高， 造成元件的破壞。因此實在需要有方法及裝置，以降低電 漿造成基材之破壞。 第4頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） ---------1---·· --------訂·----------I (請先閱讀背面之注意事項再填寫本頁) 497368 A7 _B7_ 五、發明說明（） 發明目的及概述: 本發明提供一種降低電漿造成破壞的方法與裝置，係 在電漿源電力產生電漿時，實施沉積後緩降。以多步驟 或連續平緩地進行電漿源電力之緩降，使電源輸出降低一 或多個中間程度。 圖式簡簞說明： 本發明的較佳實施例將於往後之說明文字中輔以下 列圖形做更詳細的闡述，其中： 第1圖為繪示本發明具體實施例之方法的製程流程圖； 第2圖為繪示適用於本發明具體實施例之裝置的示意圖； 以及 第3 a圖至第3 b圖為繪示基材接受電漿處理之部分剖面 圖。 為幫助了解，以下圖號係對照圖示用以標明各値元 件0 (請先閱讀背面之主意事項再填寫本頁) 訂---------線 經濟部智慧財產局員工消費合作社印製 圖號- 對照 η 明： 210 反 應 室 211 氣 體 分 佈 歧 管 212 基 材 座 213 座 轉軸 214 上 升 馬達 216 基 材 217 絕 緣 環 219 氣 流 控 制 器 224 接 α 225 射 頻 電 源 供 應器 230 /τλτ 即 流 閥 232 真 空 泵 系 統 第5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 497368 A7 B7 五、發明說明（ 234 系統控制器 3 00 基材 304 絕緣層 306 特徵 320 氧化層 238 302 305 3 10 記憶體 下層 開口 電漿 經 濟 部 智 u. 產 局 員 工 消 費 合 社 印 η 發明詳細說明： 综述 本發明係提供一種電漿處理方法，以降低電漿造成基 材之破壞。有許多現象都會導致電漿所造成之破壞，例如 因電漿源電力突然或意外的改變，或是在電漿處理時電荷 累積在基材上’都可能使得電場梯度大幅升高，造成元件 的破壞。依據本發明之一具體實施例，其係在電漿處理 後’將沉積後的步驟予以不同的組合方式，使基材的環境 逐漸的改變’例如藉由電漿源電力逐漸終止，或改變製程 氣體流量使表面電荷逐漸消散，藉以降低電漿造成之破 壞。 第1圖所緣不的為本發明具體實施例之電漿處理方法 的製程流程圖。在步驟丨0丨中，將基材置於反應室中以進 行電漿處理。執行一或數個穩定性步驟，如步驟1〇3所示， 使各種製程的變數，例如氣流與反應室壓力，得以穩定。 在步驟105中，電漿源電力接上電極，產生電聚，接著進 行基材之電漿處理，例如沉積或蝕刻。 在步驟1 05之後，一或多個製程的變數，例如電漿源 第6頁 (請先閱讀背面之注意事項再填寫本頁) 497368 A7 R7 五、發明說明（ 電力或製程氣流，終止於某種程度，使得基材的環境有逐 漸性的變化，如步驟1 〇 7所示。 本發明一方面在電漿處理完成後提供電漿電力缓降 的方法。也就是說相對於在習知製程中電力是突然及完全 的終止，本發明係以時間為函數，將電漿電力降低一個或 多個中間程度。如步驟1 0 9所示，電力緩降的程序以分開 的步驟來執行，亦即在一定時間内將電漿電力設定在多個 中間程度，或以時間為函數而連續緩降。電力緩降提供基 材所在的電漿環境之平緩變化，有助於將電漿造成的基材 破壞降至最低。 如步驟1 1 1所示，本發明另一方面，例如藉由改變製 程氣流，使已經累積在基材表面的電荷逐漸消散。因此雖 然步驟1 09可自行執行，但在其他實施例中，步驟1 〇9可 與步驟1 1 1連續或是同時進行。在步驟丨丨丨中，例如可藉 由終止一或多個會導致電荷累加的製程氣體，來改變製程 氣流。本發明於這兩方面都可能會同時或連續執行，而特 定的變數會根據元件破壞、元件設計或構裝的特定階段之 敏感性來改變選擇。最後如步驟113，在電漿源電力及製 程氣流（圖未繪示）完全終止後，將某妯命c产、 对丞材與反應室的壓力降 下，並將基材移出反應室。 本發明具體化之概念可應用到各種電衆處理，包括沉 積與蝕刻，並可應用至種種電漿處理♦ 水她垤糸統中。以下的實施 例係以氧化物之沉積作為說明。 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐 (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 經濟部智慧財產局員工消費合作社印製 497368 A7 B7 五、發明說明（） 設備 第2圖為繪示適用於本發明具體實施例之反應室的縱 剖面圖。像反應室2 1 〇的其中一個例子是DxZTMA應室， 可與CENTURA®製程平台一起使用，或是在PRODUCER™ 系統（具有雙反應室）中使用，上述兩種設備係取自加州聖 塔克拉拉之應用材料公司（Applied Material，Inc.)。薄膜沉 積與沉積薄膜之電漿處理均可在DxZ CVD反應室210中 進行。 反應室210包括氣體分佈歧管211，一般為噴氣頭， 係透過氣體分佈歧管2 1 1中穿孔之孔洞（圖未繪示），將製 程氣體分散到基材座2 1 2上之基材2 1 6上。氣流控制器2 1 9 一般係用以調控不同之製程氣體從氣體分佈歧管2 1 1流入 反應室2 1 0之流速。如果使用的是流體前驅物，則其他流 量控制零件可包括一液體流量引入閥與液體流量控制器 (圖均未繪示）。耐熱的基材座212固定於座轉軸213上， 並藉由上升馬達214控制基材座212與基材216之移動， 而移動的範圍介於較低與較高位置之間，其中較低之位置 作為基材之載入/載出，而靠近氣體分佈歧管211之較高位 置，則為製程位置。當基材座212與基材216在製程位置 時，其周圍環繞著絕緣環2 1 7。 製程進行時，製程氣體係均勻且放射狀分佈於基材 216表面。真空泵系統232可將製程氣體由接口 224中排 出，而其氣體量或反應室壓力係由節流閥23 0加以調節。 射頻電源供應器225連接在氣體分佈歧管2 1 1上，以氣體 第8頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之沒意事項再填寫本頁) 訂---------線赢 經濟部智慧財產局員工消費合作社印製 497368 經濟部智慧財產局員工消費合作社印製 A7 —__B7 ____ 五、發明說明（） 分佈歧管21 1為電極，運用射頻電源供應器225產生之射 頻能，使一個或數個製程氣體或混合氣體產生電衆。當基 材216暴露在電槳與其中之反應氣體時，薄膜沉積就發生 了。基材座2 1 2與反應室壁一般係為接地的。射頻電源供 應器225可供應不論是單頻或混頻的射頻信號到氣體分佈 歧管2 1 1藉以加強導入至反應室2 1 0之任何氣體的分解。 當使用單頻的射頻信號’例如介於約3 5 0 k Η z至約6 0 M H z 之間，以氣體分佈歧管2 1 1為電極，施加介於約！ w至約 200 W的電力。 系統控制益2 j 4控制各種零件之功能’例如射頻電源 供應器225、上升馬達214、氣體注入之氣流控制器219、 真空泵系統232、以及其他和反應室及/或處理相關之功 能。系統控制器234執行系統控制軟體係儲存在記憶體 2 3 8中，其較佳的例子為硬碟驅動埠，也包括類比式與數 位式輸入/輸出面板、介面板、階梯式馬達控制面板。光學 及/或磁性感應器’一般本身係可移動並測定移動式機械組 之位置。此反應室的例子在美國專利編號第5,0 0 〇，1 1 3號 中另述之，其名稱為”熱CVD/PECVD反應器及使用在二氧 化矽之熱化學氣相沉積及臨場多步驟平坦化製程”，由王 (Wang)等人發明並讓渡給應用材料公司，亦為本發明之專 利權人。上述之專利為本發明之參考資料。 為說明之目的，上述之CVD系統僅作大致之描述， 至於其他電漿設備，包括其他電漿源，也會應用在本發曰月 之實施例中。 第9頁 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） (請先閱讀背面之注意事項再填寫本頁) t 訂---------線‘ 497368 五 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（） 製程 為說明之目的，本發明之實施例將討論有關於電漿氧 化物沉積製程。在一實施例中，以四乙基石夕甲燒 (Txtraethoxy-Silane ; TEOS)作為氧化物沉積之前驅物。其 他的前驅物，例如硬甲垸（Silane)、有機♦甲燒類 (Organosilanes)(甲基、二甲基或三甲基矽甲烷等等）、與 四甲基環四石夕氧虎（Tetramethyl Cyclotetra-Siloxane ; TMCTS)，也會與含氧氣體產—生各種反應，例如氧化亞氮 (Nitrous Oxygen ; N2〇)、氧（〇Xygen ; 〇2)或臭氧（0zone ; 〇3) ’用在氧化物沉積中。這可以更了解本發明一般可應 用在其他電漿處理中，例如在元件構裝的各種階段中，沉 積其他材料，包括絕緣層、導體層或半導體層。 第3a圖至第3b圖所繪示的為基材接受電漿TE0S沉 積製程之部分剖面圖。舉例來說，電漿TE0S沉積可應用 在積體電路構裝的不同製程中，例如：在閘極與第一層金 屬材料之間形成介電層，或作為内層介電材料。第3a圖 顯示的是基材300暴露在由含有TE0S之製程氣體組成所 產生的電漿3 1 0中。在積體電路構裝製程中，基材一般係 由一或數個材料層（包括導體、絕緣體或半導體材料）所組 成。例如第3a圖顯示的是此基材 300 包括有特徵 (Feature)306，例如金屬襯墊，係已覆蓋在絕緣層304上 並填滿從下層302延伸出之開口 305。此金屬特徵306可 由例如鋁或其他適合金屬材料所組成，而開口 3 0 5可以是 接觸窗或介層窗。下層3 02 —般係由導體或半導體材料， 第10頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (，請先閱讀背面之注意事項再填寫本頁) 訂----------線邊 497368 Λ7 B7 五、發明說明（) 例如各種金屬材料或珍及其化合物所組成。電漿3丨〇 一般 以各種製程的變數’例如製程氣體的流速、供應到電極的 射頻電力、基材的溫度、以及反應室的壓力之中，為其特 點。第1表所列的是一些示範的製裎變數，係適用於電装 TEOS氧化物沉積製程中。 第1表 範圍值 較佳值 TEOS 流速（mg/minute) 500-4000 ---- 1000 氧流速（seem) 500-6000 1000 氦流速（seem) 500-6000 1000 壓力（Torr) 3-20 ~ 8 溫度fc ) 350-450 400 射頻電力（w) 400-1500 950 在反應室中，例如第2圖所繪示或者其他適當的反庭 室中，係使用第1表所列之變數值進行氧化物沉積。χ， Ά 止如 所知在這裡所揭露之特定的變數值，主要是作為第2圖之 說明用，其他操作變數之較佳值及/或範圍值，可根據不^ 反應室圖示或不同需求加以調整。 製程氣體組成一般係由Τ Ε 0 S或其他適合之氧化物十 驅物所組成之混合氣體，可包括一或數個載氣或稀釋々 干乳 體。雖然TEOS在常溫下是液體，但液體注入閥可以永^ 到若干高溫，用以使TEOS蒸氣導入至氣體分佈歧管。 第11頁 本紙張尺度適用中國國家標準（CNS)A4規格（2丨0 x 297公餐） (請先閱讀背面之注意事項再填寫本頁) # 訂---------線一 經濟部智慧財產局員工消費合作社印制农 497368 經濟部智慧財產局員工消費合作社印*·ιπ A7 B7 五、發明說明（） TEOS蒸氣接著就與載氣混合後導入至反應室中，其中載 氣係例如氦（He)。例如注入閥溫度约1 〇〇°C，可將流速約 每分鐘1000毫克（mg/minute; mg/min·)之TEOS導入至反 應室中。一般所使用之TEOS流速介於約500 mg/ min.至 約4000 mg/ min.之間，欲達到較高流速則注入溫度就要越 高。載氣所提供之流速介於約 500 sccm(Standard Cubic Centimeter Per Minute)至約 6000 seem 之間，以約 1000 seem車交佳〇 在此實施例中，製程混合氣體更包括反應氣體，例如 含氧氣體，以與TEOS反應進行氧化物沉積。舉例來說， 含氧氣體係為氧（Ο 2)。較佳之氧流速約為1 0 0 0 s c c m，但 也可使用介於約500sccm至約6000sccm。一般而言，總 签係維持在約3托爾（Torr)至約20 Torr之間，以約8 Torr 較佳。產生電漿3 10之射頻電力係介於約400瓦特（W)至 約1 5 0 0 W之間，以約9 5 0 W較佳，射頻電力連接到氣體 分佈歧管，並且加熱器溫度介於約35〇t至約4501之間， 例如約400。(：。一般由於熱限制之考量，使用較低之製程 溫度較佳。使用電聚TEOS製程參數，可沉積氧化層32〇 在基材300上，如第3b圖所示。 在反應室之控制器的記憶體中已儲存製程參數，以執 行電漿TEOS之沉積。製程參數通常包括多步驟序列，包 括沉積前步驟，係用以穩定各種製程變數，一或數個沉積 步驟，以及沉積後步驟，用來進行薄膜的處理，清除^ 2 氣等等。 5 第12頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) (請先閱讀背面之;i意事項再填寫本頁) --------訂·--------線- 497368 A7 — _____ B7 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 根據本發明之實施例，在製程參數下完成氧化物沉積 步驟後，射頻電漿電力即平緩地緩降，反之在習知製程 中，射頻電力通常是突然終止。第2表所表示的是製程參 數’包括根據本發明之實施例的製程序列。 1 2 3 4 5 穩定 穩定 沉積 1000 緩降 抽氣 TEOS(mg/min.) 0 1000 0 0 氧（seem) 1000 1000 1000 1000 氦（seem) 1000 1000 1000 1000 壓力（Torr) — 8 8 8 射頻電力（W) |〇 0 950 300 0 經濟部智慧財產局員工消費合作社印製 在進行氧化物沉積之前，需建立並穩定製程氣流及 應室壓力。舉例而言，在第i步驟中，氧與氦氣流分別 足在約1 000 sccm之後，在第2步驟中，TE〇s氣流約1〇| mg/min.才加入，且反應室壓力穩定在約8 T〇rr。在第 步驟中，在約950 W之射頻電力下從製程混合氣體產生 漿。在這個例子中，在基材上之氧化層以約75〇〇 A/m: 的速率沉積加厚。 當氧化層沉積完全，射頻電力就如第4步驟的緩降 式降低，基材（例如晶圓）仍在基材座上。在實施例中， 頻電力降低至第4步驟中電漿沉積時所用電力的三分 第 13*1* Α7 五、發明說明（） ‘ 一，例如約300 W，此時Te〇q 也終止流入反鹿當φ。备 氣與氦氣的流量以及反應堂厭 …至中乳 王受力仍維持在沉嫱半既，士 ^ 約略相同之程度。整個製程參 疔步騍中的 數中加熱器的溫产沐維祛户 约400°C ,但基材溫度會因A 皿度也維持在 微降低。在這種情況下，射=減少：電裝加熱，而稍 在實施例中，射頻電力緩降步:有效維持微弱電裝。 第5步驟之壓力下降。 U丨。秒後’才進行 根據特定之應用，可適备 田口正時間區間與中間射频電 力程度之緩降步驟。例如，，門& ， 甲間射頻電力程度可以維持約 一半，或介於一半與四分之— ^ 义間的電力，用以進行氧化 物沉積。在緩降步驟中，於牿令 於特疋壓力與氣流條件下，相信 中間射頻電力程度足以高到罐社+ j維持電漿。例如，由氧及氦混 合形成之電漿，可以提供有辞 哥政的 >儿積後慝理或氧化層之回 火，降低基材缺陷。再者，其 丹1也時間區間或間隔也可以用 於緩降步驟，例如，只要這段& Μ女 k衩期間有效避免或將基材破壞 減至最小’較短時間可用來改善製程產能…般介於約5 秒至約30秒之時間區間，可有效提供基材不受電装引起 之破壞’並對製程產能不會有不利的影響。 緩降步驟之後，在壓力下降之第5步驟時，所有剩下 的製程氣泥會終止並且射頻電力會降至零。在壓力下降 時，連接栗之節流闕為完全開啟，殘留之製程氣體會從氣 體分佈歧管中的所有的氣體管路中抽出。在送入另一個基 材之前，已沉積氧化層之基材會移出反應室。 另一個實施例中，在氧化物沉積之後進行多重緩降步 第14頁 本紙張尺度適用中國國家標準（CNSM4規格(2Ϊ〇Τ^97 ) f請先閱讀背面之主意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印制农 497368
五、發明說明（ 經濟部智#?財產局員工消費合作社印製 驟，使射頻電力連料低許多個中間程度而終— 例子中#頻電力會透過8個連續緩降步驟來達成終止， 例浚中間射頻電力程度大约分別在8〇〇 v、7〇〇 v、6〇〇 v、 500 V 4〇〇 v、3〇〇 v、2〇〇 v、以及⑽ v。在每一個分 離的緩降步驟中，氧與氦氣流、反應室壓力以及加熱器溫 度’大體上都維持在與沉積步驟相同之設定值，而射頻電 力"也於—段間隔或區間内，維持在每個中間程度。類似於 第2表< t &參數’在第i緩降步驟中，終止TEQS氣流， 同寺開始包力緩降。在這個實施例中，每個分離的緩降步 驟持續約〇·5秒，而其他的時間間@，例如介於約〇1秒 至、.力^或使用介於约〇. U秒至約、1 〇秒會較佳。 一般而言，實施本發明時，可將每一步驟之緩降步 驟、時間間隔與中間電力程度的總數加以不同組合。例如 在連續步驟中電力程度可以降低到與間隔約相等，或者電 力在每個連續步驟中降低約5〇%，·以及其他的組合方式包 括不相等的時間間隔也是可能的。在射頻電力降低程度較 大時，每個步驟之時間間隔較長為佳，而當射頻電力降低 程度較小時，較短的時間間隔就足夠了。依據特定之電力 缓降序列’時間間隔可在約〇· }矛少至約3〇秒之間，或約 0.1秒至約10秒之間。在選擇這些變數組時需作各種因子 相關的考量，例如其巾元件破壞的敏感性、M程產能及其 他。 在又一實施例中，射頻電力緩降程序可以連續執行。 不像上述之實施例用分離的緩降步驟，連續的緩降程序包 第15頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------^ --------tr---------$· (請先閱讀背面之注意事項再填寫本頁) 497368 A7 B7 五、發明說明（ 括將射頻電力從工作電力程度降低至零時，電力不需於任 何適當時間間隔或區間内，維持在中間程度。例如軟體例 行程序會如上述預先設計好程式，根據製程參數執行電力 終止步驟，射頻電力就以所需之時間區間，例如介於約$ 秒至約3 0秒之間，或介於約5秒至1 〇秒之間， 緩降速率來進行。 相較於習知製程參數所處理之元件，使用本發明構裝 之元件，在降低表面電荷上顯示相當大的改善。 J 7口’測 量沉積約1000A之TEOS氧化層之矽的表面電荷分佈。使 用習知製程參數處理的基材表面電位最小值約+〇 .丨v，最 大值約+3 5 V，導致基材表面電位差約3 5 v。一般所需之 電位小於約2 V，以避免電荷引起的破壞。根據本發 實施所處理之基材在表面電位顯示相當大的改善，例如最 小值約-6 V ’最大值約2 V，結果電位差約8 v。 在上述之實施例中，射頻電力終止係藉由中間緩降步 驟同時（例如在同一製程參數步驟）TE0S流量終止來執y 的。然而其他的變因，有可能包括射頻電力終止與 終止程序之不同組合或序列。例如，在執行上述之射頻電 力緩降程序前，可在一單獨的沉積後步驟中，至少藉由終 止TEOS流量降低基材破壞，此時仍維持氧及/或氦氣流與 壓力。這樣的終止序列的例子以第3表作為說明， TEOS流量終止於第4步驟，此時射頻電力保持在沉積之 電力程度。在第5步驟射頻電力緩降至中間程度，例2 = 300 W。-般而言，TEOS終止與射頻電力緩降步驟之時間 第16貫 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注t事項再填寫本頁) 訂---------線一 經嗓部智慧財產局員工消費合作社印製 497368 A7 Β7 五、發明說明（ 區間會大約相同或是少於第2表中緩降步驟所用的區間。 再者’時間區間之選擇通常係依據有效降低破壞的考量， 故無損於製程產量。 I 1 2 3 4 5 6 穩定 抽真空 穩定 沉積 TEOS 關閉 緩降 TEOS(mg/min.JM 1000 1000 0 0 0 氧（seem) 1000 1000 1000 1000 1000 氦（seem) 1000 1000 1000 1000 1000 壓力（Torr) — 8 8 8 8 射頻電力（W) 0 0 950 950 300 0 TEOS終止步驟有可能在於電力緩降程序之後執行 例如在兩個電力緩降步驟之間有多重緩降步驟序列，或 整個連續之射頻緩降期間。 相信在缺少TEOS時，氧及/或氦氣流會有效將基材 壞予以最小化，因為氣流處理會使表面電荷逐漸消散， 在沉積的氧化層上有氫氣存在（例如由TE〇s產生），反 會加強電荷的累加。因此以氧及/或氦處理，並終止TE( 流量，加上電力緩降，可以最小化甚至避免電漿引起之 壞。另外以不同之氣體組成，例如氬（Arg〇n ; Ar)、 (Nitrogen ; NO、氧、氦、及其不同組合，或有助於移 (請先閱讀背面之注意事項再填寫本頁)
m n ϋ «ϋ n n ·ϋ=-eJI n n n n n I ϋ I 線#. 經濟部智慧財產局員工消費合作社印製 497368 A7 B7 五、發明說明（ 氫或其他加速電荷消散者，均可使用在此沉積後處理中。 然而一般維持與沉積步驟中所用之處理氣體组成相近者 為較佳。 雖然本發明所揭示之精神已詳述於數個較佳實施例 中，但热悉此技術之人員可想出其他係仍包括於這些揭示 精神中之貫施例。例如作為說明用之特定製程之變數與4 處引用之反應室。用於電襞電力緩降程序中之中間電力^ 度與時間間隔本身’如同其他製程變數，可根據特定^ 需求及/或反應室配置來加以調整。 疋4用 f琦先閱讀背面之注音？事項再填寫本頁) 訂---------線泰 經濟部智慧財產局員工消費合作社印刻农 第18頁 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 497368 A8 B8 C8 D8 六、申請專利範圍 A 1. 一種電漿處理之方法，係包括下列步驟： ,(a)放置一基材於一反應室中； (b) 注入一或複數個製程氣體於該反應室中； (c) 施加一電漿源電力至一第一電力程度，藉以從該 或該些製程氣體中激發一電漿； (d) 沉積一材料層於該基材上；以及 (e) 緩降該電漿源電力至低於該第一電力程度。 2. 如申請專利範圍第1項所述之方法，其中更包括下列步 驟： (f) 降低該電漿源電力至零。 3. 如申請專利範圍第1項所述之方法，其中該電漿源電力 在步騾（e)中係於一時間間隔内，維持在一中間電力程 度。. 4. 如申請專利範圍第3項所述之方法，其中該中間電力程 度約等同於該第一電力程度之一半。 5. 如申請專利範圍第3項所述之方法，其中該中間電力程 度介於該第一電力程度之約一半到約四分之一。 6 ·如申請專利範圍第3項所述之方法，其中該中間電力程 度係高到足以維持該電漿之激發。 第19頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) # 線轉 497368 六._______ 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 7. 如申請專利範圍第1項所述之方法，其中緩降該電漿源 電力之步驟，係包括降低該電漿源電力至一或複數個中 間電力程度，以及每一該或該些中間電力程度係維持在 一時間間隔。 8. 如申請專利範圍第7項所述之方法，其中每一該或該些 中間電力程度之該時間間隔係介於約0.1秒至約3 0秒 之間。 9. 如申請專利範圍第1項所述之方法，其中緩降該電漿源 電力之步驟，係包括從該第一電力程度連續降低該電漿 源電力。 1 0.如申請專利範圍第1項所述之方法，其中緩降該電漿源 電力之步驟，係同時進行從該或該些製程氣體中，終止 至少一氣流。 1 1.如申請專利範圍第1 0項所述之方法，其中該至少一氣 流係包括一前驅氣體用以沉積該材料層。 1 2.如申請專利範圍第1 1項所述之方法，其中該材料層係 為氧化物。 1 3 .如申請專利範圍第1 2項所述之方法，其中該前驅氣體 第20頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------h----1 --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 497368 A8 B8 C8 D8 六、申請專利範圍 係選自於由四乙基矽甲烷（Txtraethoxy-Silane ; TEOS) 與四甲基環四石夕氧统（Tetramethyl Cy clotetra-Siloxane ; TMCTS)所組成之族群中。 1 4.如申請專利範圍第1 3項所述之方法，其中該或該些製 程氣體更包括氧與一惰性氣體。 1 5·如申請專利範圍第1項所述之方法，其中緩降該電漿源 電力之步驟，係連續從該或該些製程氣體中，終止至少 —氣流。 1 6 ·如申請專利範圍第1 5項所述之方法，其中該至少一氣 流係包括一前驅氣體用以沉積該材料層。 1 7 .如申·請專利範圍第1 6項所述之方法，其中該材料層係 為氧化物。 18.如申請專利範圍第17項所述之方法，其中該前驅氣體 係選自於由四乙基矽甲烷與四甲基環四矽氧烷所組成 之一族群。 1 9.如申請專利範圍第1 8項所述之方法，其中該一或該些 製程氣體更包括氧與一惰性氣體。 第21頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) r 訂---------線一 經濟部智慧財產局員工消費合作社印製 497368 六、申請專利範圍 2〇.一種氧化物沉積之方法，至少包括下列步驟： (a) 放置一基材於一反應室中； (b) 提供一或複數個製程氣體於該反應室中，· (c) 施加一電漿源電力至一第一電力程度，藉以從該 或該些製程氣體中激發一電漿； (d) 藉由該基材接觸該電漿，沉積一氧化層於該基材 上； (e) 緩降該電漿源電力至低於該第一電力程度；以及 (Ό降低該電漿源電力至零。 2 1.如申請專利範圍第2〇項所述之方法，其中該電漿源電 力在步驟（e)中係於一時間間隔介於約〇·丨秒至约3〇秒 之間，維持在一中間電力程度。 22. 如申請專利範圍第2〇項所述之方法，其中該中間電力 程度係少於或等同於該第一電力程度之约一半。 23. 如申請專利範圍第2〇項所述之方法，其中該中間電力 程度係高到足以維持電漿激發。 24. 如申請專利範圍第20項所述之方法，其中緩降該電漿 源電力之步驟，係包括降低該電漿源電力至一或複數個 中間電力程度，以及每一該或該些中間電力程度之係維 持於一時間間隔内。 第22頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) # 訂---------線： 497368 六._^_I___ 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 2 5 .如申請專利範圍第24項所述之方法，其中每一該或該 些中間電力程度之該時間間隔係介於約 0.1秒至約 3 0 秒之間。 26. 如申請專利範圍第20項所述之方法，其中緩降該電漿 源電力之步驟包括從該第一電力程度連續降低該電漿 源電力。 27. 如申請專利範圍第20項所述之方法，其中緩降該電漿 源電力之步驟係同時進行從該或該些製程氣體中，終止 至少一氣流。 28·如申請專利範圍第20項所述之方法，其中緩降該電漿 源電力之步驟，係連續從該或該些製程氣體中，終止至 少一氣流。 - 29.如申請專利範圍第20項所述之方法，其中該或該些製 程氣體係包括一氣體選自於由四乙基矽甲烷與四甲基 環四矽氧烷所組成之一族群。 3 0 ·如申請專利範圍第2 9項所述之方法，其中該或該些製 程氣體更包括一含氧氣體與一惰性氣體。 3 1 · —種氧化物沉積之方法，係包括下列步驟： 第23頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 497368 A8 B8 C8 D8 六、申請專利範圍 U)放置一基材於一反應室中； (b) 注入一製程混合氣體於該反應室中，其中孩製程 混合氣體包括四乙基矽甲烷、氧與氦； (c) 施加一射頻（RF)訊號至一第一電力程度’藉以從 該製程混合氣體中形成一第一電漿； (d) 藉由該基材接觸該第一電漿，沉積一氧化層於孩 基材上； (e) 緩降該射頻訊號至低於該第一電力程度，以及 (f) 降低該射頻訊號至零。 3 2·如申請專利範圍第3 1項所述之方法，其中緩降該射頻 訊號之步驟，係包括降低該射頻訊號至一或複數個中間 電力程度，以及其中每一該或該些中間電力程度之係維 持在一時間間隔介於約0.1秒至約3 0秒之間。 3 3 _如申請專利範圍第31項所述之方法’其中緩降該射頻 訊號之步驟係連續降低該射頻訊號。 (請先閱讀背面之注意事項再填寫本頁) 1^1 In m I ν^— 一 a It f— n· ·_1 i tam§ - •線f·. 經濟部智慧財產局員工消費合作社印製 第24貰 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱）
TW090119559A 2000-09-26 2001-08-09 Method of reducing plasma-induced damage TW497368B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/670,483 US6521302B1 (en) 2000-09-26 2000-09-26 Method of reducing plasma-induced damage

Publications (1)

Publication Number Publication Date
TW497368B true TW497368B (en) 2002-08-01

Family

ID=24690572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090119559A TW497368B (en) 2000-09-26 2001-08-09 Method of reducing plasma-induced damage

Country Status (5)

Country Link
US (1) US6521302B1 (zh)
EP (1) EP1191569A3 (zh)
JP (2) JP5084080B2 (zh)
KR (1) KR100885350B1 (zh)
TW (1) TW497368B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010319A1 (en) * 1998-04-14 2004-01-15 Osteoimplant Technology Inc. Intrinsic stability in a total hip stem
US6911403B2 (en) 2003-08-20 2005-06-28 Applied Materials, Inc. Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
US20050106888A1 (en) * 2003-11-14 2005-05-19 Taiwan Semiconductor Manufacturing Co. Method of in-situ damage removal - post O2 dry process
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7115508B2 (en) * 2004-04-02 2006-10-03 Applied-Materials, Inc. Oxide-like seasoning for dielectric low k films
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7404986B2 (en) * 2004-05-07 2008-07-29 United Technologies Corporation Multi-component deposition
US20070286965A1 (en) * 2006-06-08 2007-12-13 Martin Jay Seamons Methods for the reduction and elimination of particulate contamination with cvd of amorphous carbon
US7094442B2 (en) * 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
US7259111B2 (en) * 2005-01-19 2007-08-21 Applied Materials, Inc. Interface engineering to improve adhesion between low k stacks
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
US7273823B2 (en) * 2005-06-03 2007-09-25 Applied Materials, Inc. Situ oxide cap layer development
JP4678688B2 (ja) * 2006-02-27 2011-04-27 次世代半導体材料技術研究組合 プラズマ処理終了方法
US20080008842A1 (en) * 2006-07-07 2008-01-10 Applied Materials, Inc. Method for plasma processing
US7297376B1 (en) 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
WO2008154222A1 (en) * 2007-06-06 2008-12-18 Mks Instruments, Inc. Particle reduction through gas and plasma source control
US7951695B2 (en) * 2008-05-22 2011-05-31 Freescale Semiconductor, Inc. Method for reducing plasma discharge damage during processing
US8815329B2 (en) * 2008-12-05 2014-08-26 Advanced Energy Industries, Inc. Delivered energy compensation during plasma processing
KR101049971B1 (ko) * 2010-04-08 2011-07-15 강원대학교산학협력단 살균 및 세정능을 갖춘 대기압 플라즈마 표면처리장치
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US20140049162A1 (en) * 2012-08-15 2014-02-20 George Thomas Defect reduction in plasma processing
US20140367043A1 (en) * 2013-06-17 2014-12-18 Applied Materials, Inc. Method for fast and repeatable plasma ignition and tuning in plasma chambers
US10199388B2 (en) * 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide
JP2022520797A (ja) * 2019-02-13 2022-04-01 ラム リサーチ コーポレーション 半導体処理における異常プラズマ事象の検出および軽減
CN114786653B (zh) 2019-12-23 2023-10-31 第一三共株式会社 具有光滑表面的薄膜包衣片剂

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102318A (ja) * 1986-10-20 1988-05-07 Tokyo Electron Ltd プラズマエツチング方法
JP2890494B2 (ja) * 1989-07-11 1999-05-17 セイコーエプソン株式会社 プラズマ薄膜の製造方法
JP3118913B2 (ja) * 1991-10-30 2000-12-18 ソニー株式会社 半導体装置の製造方法
JP3211391B2 (ja) * 1992-07-29 2001-09-25 松下電器産業株式会社 ドライエッチング方法
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JPH06326058A (ja) * 1993-03-16 1994-11-25 Sanyo Electric Co Ltd 半導体基板の処理方法
JPH1027792A (ja) * 1996-07-11 1998-01-27 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
JP3235095B2 (ja) * 1998-12-25 2001-12-04 日本電気株式会社 シリコン酸化膜の成膜方法

Also Published As

Publication number Publication date
EP1191569A3 (en) 2005-02-09
JP2002176047A (ja) 2002-06-21
US6521302B1 (en) 2003-02-18
KR20020024788A (ko) 2002-04-01
JP5501413B2 (ja) 2014-05-21
JP5084080B2 (ja) 2012-11-28
JP2013038419A (ja) 2013-02-21
KR100885350B1 (ko) 2009-02-26
EP1191569A2 (en) 2002-03-27

Similar Documents

Publication Publication Date Title
TW497368B (en) Method of reducing plasma-induced damage
KR101312461B1 (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
US9966251B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP3725100B2 (ja) 成膜方法
JP6042656B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
CN104517793B (zh) 半导体器件的制造方法、衬底处理装置
KR100971825B1 (ko) 낮은 유전 상수의 스택 간의 접착을 향상시키기 위한인터페이스 기술
TWI332240B (en) Low temperature process to produce low-k dielectrics with low stress by plasma-enhanced chemical vapor deposition (pecvd)
US20060286817A1 (en) Cvd method for forming silicon nitride film
JP5897617B2 (ja) 基板処理装置及び半導体装置の製造方法
WO2004066377A1 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
TW201229304A (en) Film deposition apparatus, film deposition method, and computer program storage medium
JP5859583B2 (ja) 基板処理装置及び半導体装置の製造方法
KR20130075698A (ko) 실리콘 산탄질화막의 형성 방법
KR101577862B1 (ko) 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법
TW202041105A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JPH0878406A (ja) 酸化膜の成膜方法
JP3578155B2 (ja) 被処理体の酸化方法
JP5562431B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JPWO2020059174A1 (ja) 基板処理装置、半導体装置の製造方法、プログラムおよびプラズマユニット
JP3915697B2 (ja) 成膜方法及び成膜装置
JP2003218107A (ja) 絶縁膜の成膜方法及び成膜装置
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees