JP5017708B2 - ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法 - Google Patents

ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法 Download PDF

Info

Publication number
JP5017708B2
JP5017708B2 JP2005339494A JP2005339494A JP5017708B2 JP 5017708 B2 JP5017708 B2 JP 5017708B2 JP 2005339494 A JP2005339494 A JP 2005339494A JP 2005339494 A JP2005339494 A JP 2005339494A JP 5017708 B2 JP5017708 B2 JP 5017708B2
Authority
JP
Japan
Prior art keywords
data
signal
data strobe
clock signal
internal clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005339494A
Other languages
English (en)
Other versions
JP2006172695A (ja
Inventor
ウェン リ，
Original Assignee
ラウンド ロック リサーチ、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラウンド ロック リサーチ、エルエルシー filed Critical ラウンド ロック リサーチ、エルエルシー
Publication of JP2006172695A publication Critical patent/JP2006172695A/ja
Application granted granted Critical
Publication of JP5017708B2 publication Critical patent/JP5017708B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Description

本発明は、ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、ダブルデータレートダイナミックランダムアクセスメモリ、ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法に関するものである。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）集積回路（ＩＣｓ）からのデータの読み書きが頻繁に要求される。各々のメモリＩＣ内に蓄積されるデータ量の増大に従い、及びメモリＩＣとデータを交換する装置に対するクロック周波数の増大に従い、次第により大きいバンド幅により、メモリＩＣからデータを読むことを可能とするための要求が増大している。この要求は、簡単には実現できない。
前世代のＤＲＡＭデバイスには、ファーストページモードＤＲＡＭ及び拡張データ出力（ＥＤＯ）ＤＲＡＭがあった。これらのＤＲＡＭは、入力データを捕らえ、カラムアドレスストローブ＊（ＣＡＳ＊）信号の立ち下がりエッジで出力データをドライブする。ここで、「＊」は相補の関係を表わす。
同期ＤＲＡＭ（ＳＤＲＡＭ）において、読み書き動作のためのデータトリガ位置は、クロック信号の立ち上がりエッジである。これらの従来のＤＲＡＭは、シングルデータレート（ＳＤＲ）ＤＲＡＭデバイスと呼ばれている。ＳＤＲ ＤＲＡＭを用いたメモリシステムのピークバンド幅（メガバイト／秒）は、以下の式で求められる。
（メモリシステムバス幅）×（クロック周波数） （式１）
ＳＤＲ ＤＲＡＭシステムから大きいピークバンド幅を得るためには、クロックをできるだけ速くし、システムバス幅をできるだけ広く拡張する必要がある。
しかしながら、クロックドライバは、メモリシステム内で全てのＤＲＡＭを並列にドライブしなければならず、これは容量性負荷をドライブする必要があり、同期化の要求が含まれる。従って、より高いクロック速度を達成することは、実際には難しい。更に、バス幅の増大は、ＤＲＡＭシステムを保持する回路基板上に、より大きい領域を必要とする。その結果、ＳＤＲ ＤＲＡＭシステムのピークバンド幅を増大させることは簡単ではない。
ダブルデータレート（ＤＤＲ）ＤＲＡＭシステムは、より高いデータレートでより大きいシステムバンド幅を得るための、より魅力的な手法である。ＤＤＲ ＤＲＡＭシステムにおいては、クロック信号又はデータストローブの、立ち上がり及び立ち下がりの両方のエッジが、読み書き動作のためのトリガ位置となる。従って、ＤＤＲ ＤＲＡＭシステムでは、同じロック周波数を用いた同様のＳＤＲ ＤＲＡＭシステムの二倍のピークデータレートを得られるが、タイミング精度の向上が要求される。
ＤＤＲ ＤＲＡＭメモリシステムでは、ディファレンシャルクロック（ＣＬＫ及びＣＬＫ＊）構成が、増大したタイミング精度要求を解決するために用いられる。しかしながら、ＤＤＲ ＤＲＡＭの外部回路におけるクロック信号に内部クロック信号を同期させる要求が未だある。更に、データが転送されるときのこれらクロック信号の遷移は、ＳＤＲ ＤＲＡＭのＣＡＳ＊信号での遷移よりも実質的により頻繁に起こるので、タイミング許容度はより厳しくなる。その結果、内部クロック信号ＣＬＫ及びＣＬＫ＊を生成するための、及びこれらのクロック信号と出力データとを外部クロック信号ＸＣＬＫに同期させるための、新たな方法の開発が望まれている。
一態様において、本発明は、ダブルデータレートダイナミックランダムアクセスメモリのための出力回路を含む。出力回路には、外部クロック信号を受け入れるように構成される入力を有する遅延ロックループが含まれる。遅延ロックループは、インタリーブされ且つ外部クロック信号と同期する第１及び第２内部クロック信号を提供する。出力回路には、遅延ロックループと接続されるデータストローブ回路も含まれる。データストローブ回路は、プリアンブル部を含むデータストローブ信号を提供する。データストローブ回路は、データストローブ信号とプリアンブル部を第１及び第２内部クロック信号に同期させる。他の態様では、本発明は、このような出力回路を有するダブルデータレートダイナミックランダムアクセスメモリ（ＤＤＲ ＤＲＡＭ）を含む。
更に別の態様では、本発明は、ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法を含む。本方法には、第１内部クロック信号の立ち下がりエッジの後で且つ第２内部クロック信号の立ち上がりエッジの前に、データイネーブル信号を提供する過程が含まれる。第１及び第２内部クロック信号は、インタリーブされる。また、本方法には、データイネーブル信号に応じて、第１組合せ論理回路を介して第１データアレイから第１データを接続する過程と、第１内部クロック信号により第１マルチプレクサを介して第１データを取り出す過程と、データイネーブル信号に応じて第２組合せ論理回路を介して第２データアレイから第２データを接続する過程と、第２クロック信号により第２マルチプレクサを介して第２データを取り出す過程と、第１及び第２マルチプレクサからの第１及び第２データをデータバッファに接続する過程と、データストローブバッファへデータストローブ信号を提供する過程とが含まれる。データストローブ信号は、第１及び第２データに、及び外部クロック信号に同期化される。
別の態様では、本発明は、データストローブ信号を提供する方法を含む。
以下、本発明の実施の形態を図示例と共に説明する。本発明は、データ入力及び出力のための外部クロック信号に同期する、ＤＤＲ ＤＲＡＭへの相補内部クロック信号を生成する方法及び装置を包含するものである。より具体的な実施例においては、本発明は、ＤＤＲ ＤＲＡＭ内部の内部遅延ロックループ（ＤＬＬ）から得られるクロック信号と、外部クロック信号との間の遅延を等しくするための方法及び装置を包含するものである。
以下に詳説する実施例から明らかとなるように、本発明の一態様には、データ出力バースト長を、例えば、２バイトバーストから４又は８バイトバーストへ変更する過程が含まれる。本発明の他の態様では、異なるデータレイテンシに適応することを含む。ここで、データレイテンシは、コマンドがＤＲＡＭからの特定のデータを要求したときから、ＤＲＡＭから読み出されたデータが出力に現れるときまでの間の、クロックサイクルで計測された遅延、又はクロックサイクルの比で計測された遅延を意味すると定義される。このデータバースト長及びデータレイテンシの変更は、特定の所定の遅延、具体的には所定のバースト長の出力信号を提供するために、マルチプレクサ及びクロックシステムをセットするコントロール信号を用いて行われる。
図１は、本発明の一実施例による、ＤＤＲ ＤＲＡＭ１０の簡略化したブロック図である。ＤＤＲ ＤＲＡＭ１０には、ロウとカラムに編成されるメモリセルのアレイ１２Ａ，１２Ｂと、ロウアドレス回路１４と、カラムアドレス回路１６と、センス増幅器１８と、出力回路１９と、Ｉ／Ｏバス２０とが含まれる。Ｉ／Ｏバス２０は、メモリアレイ１２Ａ，１２Ｂを、ＤＤＲ ＤＲＡＭ１０のピン（図示せず）、従ってコンピュータ、マイクロプロセッサ、又は他のデータ処理装置等のプロセッサ２２に接続する。一実施例において、Ｉ／Ｏバス２０は２バイト幅であり、２００ＭＨｚまでのクロック速度において動作し、８００メガバイト／秒のデータＩ／Ｏバンド幅を提供する。
プロセッサ２２は、ロウアドレスをロウアドレスデコーダ１４及びカラムアドレスデコーダ１６に提供すること、及び図２から７を参照して以下でより詳細に説明する特定のデータ交換フォーマットのためにＤＤＲ ＤＲＡＭ１０を構成するためのコマンドを提供することで、アレイ１２Ａ，１２Ｂとデータを交換する。プロセッサ２２が、アレイ１２Ａ，１２Ｂからデータを検索しているときは、コマンド、アドレス及び外部クロック信号ＸＣＬＫが、Ｉ／Ｏバス２０を介してプロセッサ２２からＤＤＲ ＤＲＡＭ１０へ接続される。それに応じて、センス増幅器１８は、アレイ１２Ａ，１２Ｂからデータを読み出し、データを出力回路１９へ接続する。出力回路１９は、クロック及びタイミング信号を生成し、これらの信号を、Ｉ／Ｏバス２０を介して、センス増幅器１８からのデータをプロセッサ２２へ同期して接続するために用いる。
図２は、本発明の一実施例による、図１のＤＤＲ ＤＲＡＭ１０の出力回路１９の簡略化したブロック図である。出力回路１９には、クロックバッファ回路２４と、コマンドデコーダ２６と、バーストカウンタ２８と、ＱＥＤ０発生回路３０と、遅延ロックループ３２とが含まれる。外部クロック信号ＸＣＬＫは、クロックバッファ回路２４への入力に接続される。内部クロック信号ＣＬＫは、クロックバッファ回路２４により外部クロック信号ＸＣＬＫから得られる。内部クロック信号ＣＬＫは、コマンドデコーダ２６、バーストカウンタ２８、ＱＥＤ０発生回路３０及び遅延ロックループ３２に接続される。
遅延ロックループ３２は、出力ＣＬＫ＿ＤＱ，ＤＬＬＲ０及びＤＬＬＦ０を有する。遅延ロックループの動作は、共に出願中である本発明の譲受人に譲渡された米国特許出願番号第０９／３０３，０７６号で説明され、その開示内容は、ここに援用されるものとする。
遅延ロックループは、１９９９年５月発行のＩＥＥＥ ＪＳＳＣ， Ｖｏｌ．３４， Ｎｏ．５の６３２頁−６４４頁にある、ビー．ダブリュ．ガーレップらによる「高速ＣＭＯＳインタフェース回路用ポータブルデジタルＤＬＬ」でも説明され、その開示内容は、ここに援用されるものとする。ＤＤＲ ＤＲＡＭ１０で使用するために特別に設計された遅延ロックループは、１９９９年４月発行のＩＥＥＥ ＪＳＳＣ， Ｖｏｌ．３４， Ｎｏ．４の５６５頁−５６８頁にある、エフ．リンらによる「ダブルデータレートＤＲＡＭ用レジスタ制御対称ＤＬＬ」で説明され、その開示内容は、ここに援用されるものとする。
信号ＤＬＬＲ０，ＤＬＬＦ０及びＣＬＫ＿ＤＱは、外部クロック信号ＸＣＬＫの異なる位置からの位相オフセットを有するように全て同期化される。その結果、信号ＤＬＬＲ０，ＤＬＬＦ０及びＣＬＫ＿ＤＱは、全て外部クロック信号ＸＣＬＫと同じ周波数を有し、それらの信号のそれぞれが、その特定の信号に特有である所定の範囲内に収まるような、外部クロック信号ＸＬＣＫに対する位相又は遅延の関係を有する。
信号ＤＬＬＲ０及びＤＬＬＦ０はインタリーブされる。即ち、ＤＬＬＦ０がロジック「０」のときのみＤＬＬＲ０はロジック「１」となり、ＤＬＬＲ０がロジック「０」のときのみＤＬＬＦ０がロジック「１」となる。ロジック「１」からロジック「０」への遷移によって、必要なことではないが、二つの信号が一時的に符号が一致することがあり、その結果、クロックサイクルの一部分の間に同時に両方の信号がロジック「０」となることがある。信号ＤＬＬＲ０の立ち上がりエッジは、所定分だけ外部クロック信号ＸＣＬＫの立ち上がりエッジよりも先行する、即ち先に進む。
コマンドデコーダ２６は、図１のプロセッサ２２のような、外部回路からＤＤＲ ＤＲＡＭ１０へのコマンドを受けるための入力ＸＣＭＤを有し、バーストカウンタ２８及びＱＥＤ０発生回路３０への読み出しコマンドを提供するための出力ＲＥＡＤを有する。コマンドデコーダ２６は、レイテンシバス３４を介してレイテンシコマンドも提供する。タイミング回路３６は、タイミングバス３８に一群のタイミング信号を提供する。タイミング回路３６の入力には、遅延ロックループ３２からの出力ＣＬＫ＿ＤＱが接続される。タイミング回路３６には、遅延素子４０及びインバータ４２が含まれる。遅延素子４０は、遅延ロックループ３２からの出力ＣＬＫ＿ＤＱが接続される入力を有し、インバータ４２へ接続される出力を有する。
タイミング回路３６には、データ入力Ｄと、データ出力Ｑと、ラッチ入力ＬＡＴ及びＬＡＴ＊とをそれぞれ有する５つの透過性ラッチ５０，５２，５４，５６，５８が含まれる。各入力ＬＡＴには遅延素子４０からの出力が接続され、また入力ＬＡＴ＊にはインバータ４２の出力が接続される。ラッチ５０のデータ入力Ｄには、ＱＥＤ０発生器３０からの出力ＱＥＤ０が接続され、ラッチ５０のデータ出力Ｑは、ラッチ５２のデータ入力Ｄに接続される。ラッチ５２，５４，５６，５８は、それぞれのデータ入力Ｄに一つ前のラッチのデータ出力Ｑが接続される状態でカスケード接続される。その結果、一組のタイミング信号Ｑ０，Ｑ１，１ｈ、Ｑ２，２ｈ，Ｑ３が、タイミングバス３８に提供される。タイミング信号Ｑ０−Ｑ３は、タイミング信号ＱＥＤ０を提供するＱＥＤ０発生器３０に応じて、一つ前のタイミング信号からそれぞれ１／２クロックサイクル分遅延している。一組のタイミング信号Ｑ０−Ｑ３の各々は、一つ前のタイミング信号がロジック「１」になった１／２クロックサイクル後にロジック「１」になり、一つ前のタイミング信号がロジック「０」に戻った１／２クロックサイクル後にロジック「０」に戻る。
その結果、信号ＱＥＤ０が所定の長さを有するロジック「１」のパルスを提供するとき、それぞれのタイミング信号Ｑ０−Ｑ３も、所定の長さを有するロジック「１」のパルスであるが、一つ前のタイミング信号に対して１／２クロックサイクルだけ遅延しているパルスを提供する。一組のタイミング信号Ｑ０−Ｑ３は、図３から図７を参照して以下により詳細に説明されるように、出力タイミング信号を生成するために、レイテンシコマンドと共に使用される。
タイミング発生器６０は、レイテンシバス３４とタイミングバス３８に接続され、出力ＱＥＤ，ＱＥＳ，ＱＳ０を有する。データ出力ドライバＤＱ ＤＲＩＶＥＲ６２は、出力ＱＥＤに接続される入力を有し、出力データストローブドライバＤＱＳ ＤＲＩＶＥＲ６４は、出力ＱＥＳ，ＱＳ０に接続される入力を有する。出力ＱＥＤは、図１のＤＤＲ ＤＲＡＭ１０からデータＤＱを出力することを可能とし、データストローブ出力ＱＥＳは、ＤＤＲ ＤＲＡＭ１０から出力されるデータストローブ信号ＤＱＳを出力することを可能とする。
図３は、本発明の一実施例による、図２のタイミング発生器６０の一実施例の簡略化された回路図である。タイミング発生器６０には、レイテンシ選択回路６９が含まれる。レイテンシ選択回路６９には、マルチプレクサＭＵＸ７０，７２，７４，７６が含まれ、それぞれデータ入力Ａ，Ｂ、選択入力Ｓ及びデータ出力Ａ０，Ｂ０を有する。
マルチプレクサＭＵＸ７０，７２，７４，７６のデータ出力Ａ０は全て互いに接続され、データイネーブル信号ＬＱＥＤを提供する。マルチプレクサＭＵＸ７０，７２，７４，７６のデータ出力Ｂ０は全て互いに接続され、データストローブイネーブル信号ＬＱＥＳを提供する。マルチプレクサＭＵＸ７０，７２，７４，７６の選択入力Ｓの各々は、レイテンシバス３４からのそれぞれのレイテンシ選択信号ＬＡＴＥ１ｈ，ＬＡＴＥ２，ＬＡＴＥ２ｈ，ＬＡＴＥ３に接続され、レイテンシ選択信号の内の一つだけが、ある時点では有効である。その結果、マルチプレクサＭＵＸ７０，７２，７４，７６の内の一つだけが、ある時点では活性化され、これは、図１のＤＤＲ ＤＲＡＭからデータが出力される前に、データ読み出しコマンドの後のクロックサイクルの数を決定する。
一実施例において、マルチプレクサＭＵＸ７０，７２，７４，７６のデータ入力Ａ，Ｂには、図３に示したような図２のタイミング回路３６からのタイミング信号が図３に示すように接続される。他のレイテンシの場合には、他の接続方法も利用可能である。
タイミング発生器６０には、コントロール信号発生器７８も含まれる。コントロール信号発生器７８には、ワンショット回路８０と、インバータ８２，８４が含まれる。ワンショット回路８０は、マルチプレクサＭＵＸ７０，７２，７４，７６からの信号ＬＱＥＳ、ＬＱＥＤへ接続される入力と、インバータ８２の入力に接続される出力とを有する。インバータ８２は、インバータ８４の入力に接続される出力を有する。インバータ８４からの出力は、出力信号ＱＳ０を提供する。出力信号ＱＳ０は、図５から図７を参照して以下でより詳細に説明されるように、データ出力ストローブ信号ＤＱＳのプリアンブル部を生成するために用いられる。
タイミング発生器６０には、ＮＯＲゲート９０及びインバータ９２も含まれる。ＮＯＲゲート９０は、信号ＬＱＥＤに接続される一つの入力と、信号ＴＥＳＴ ＭＯＤＥに接続されるもう一つの入力を有する。信号ＴＥＳＴ ＭＯＤＥは、ＮＯＲゲート９０を通常はインバータとして動作させるように、通常ロジック「０」である。ＮＯＲゲート９０の出力は、インバータ９２への入力に接続される。インバータ９２の出力は、データ信号出力をイネーブルにする信号ＱＥＤを提供する。
タイミング発生器６０には、ＮＯＲゲート９６及びインバータ９８も含まれる。ＮＯＲゲート９６は、信号ＬＱＥＤに接続される一つの入力と、信号ＬＱＥＳに接続されるもう一つの入力を有する。ＮＯＲゲート９６の出力は、インバータ９８への入力に接続される。インバータ９８の出力は、データストローブ信号出力をイネーブルにする信号ＱＥＳを提供する。
マルチプレクサＭＵＸ７０−７６と出力信号ＱＳ０，ＱＥＤ，ＱＥＳとの間に接続される素子（例えば、ゲート、インバータ等）の数は、種々の出力信号のパスに沿う遅延量を実質的に同一に維持させるために、整合されていなければならない。広い温度にわたって同一の遅延態様を有する類似の素子を用いるパスを形成することにより、遅延は、図１のＤＤＲ ＤＲＡＭの動作温度が変化しても、整合されたままに維持される。
図４は、本発明の一実施例による、図２のデータ出力ドライバ６２及びデータストローブ出力ドライバ６４の一実施例の簡略化された回路図である。データ出力ドライバ６２には、ＮＡＮＤゲート１１０及びインバータ１１２が含まれる。ＮＡＮＤゲート１１０は、図３のタイミング発生器６０からの信号ＱＥＳに接続される一つの入力と、信号ＴＥＳＴ＊に接続されるもう一つの入力を有する。インバータ１１２の入力には、ＮＡＮＤゲート１１０の出力が接続される。ＮＡＮＤゲート１１０の出力は、タイミング信号ＩＱＥＤ＊を提供し、インバータ１１２の出力は、相補タイミング信号ＩＱＥＤを提供する。
データ出力ドライバ６２には、ＮＡＮＤゲート１１４及びＮＯＲゲート１１６も含まれる。ＮＡＮＤゲート１１４は、信号ＩＱＥＤに接続される一つの入力と、図１のアレイ１２Ａからのデータに接続されるもう一つの入力を有する。ＮＯＲゲート１１６は、アレイ１２Ａからのデータに接続される一つの入力と、信号ＩＱＥＤ＊に接続されるもう一つの入力を有する。
データ出力ドライバ６２には、ＮＡＮＤゲート１１８及びＮＯＲゲート１２０も含まれる。ＮＡＮＤゲート１１８は、信号ＩＱＥＤに接続される一つの入力と、図１のアレイ１２Ｂからのデータに接続されるもう一つの入力を有する。ＮＯＲゲート１２０は、アレイ１２Ｂからのデータに接続される一つの入力と、信号ＩＱＥＤ＊に接続されるもう一つの入力を有する。
データ出力ドライバ６２には、マルチプレクサ１２２，１２４の第１群及びマルチプレクサ１２６，１２８の第２群も含まれる。マルチプレクサ１２２，１２４の第１群は、図２の遅延ロックループ３２からの信号ＤＬＬＲ０及びＤＬＬＲ０＊により信号が取り出され、マルチプレクサ１２６，１２８の第２群は、遅延ロックループ３２からの信号ＤＬＬＦ０及びＤＬＬＦ０＊により信号が取り出される。整数のクロック周期であるレイテンシのために、信号ＤＬＬＲ０及びＤＬＬＲ０＊の立ち上がりエッジは、外部クロック信号ＸＣＬＫの立ち上がりエッジよりも先行するようにタイミングが合わせられ、また信号ＤＬＬＦ０及びＤＬＬＦ０＊の立ち上がりエッジは、信号ＸＣＬＫの立ち下がりエッジよりも先行するようにタイミングが合わせられる。整数ではないクロック周期であるレイテンシのために、信号ＤＬＬＲ０及びＤＬＬＲ０＊の立ち上がりエッジは、外部クロック信号ＸＣＬＫの立ち下がりエッジよりも先行するようにタイミングが合わせられ、また信号ＤＬＬＦ０及びＤＬＬＦ０＊の立ち上がりエッジは、信号ＸＣＬＫの立ち上がりエッジよりも先行するようにタイミングが合わせられる。
ＮＡＮＤゲート１１４の出力はマルチプレクサ１２２のデータ入力に接続され、またＮＯＲゲート１１６の出力はマルチプレクサ１２４のデータ入力に接続される。同様に、ＮＡＮＤゲート１１８の出力はマルチプレクサ１２６のデータ入力に接続され、またＮＯＲゲート１２０の出力はマルチプレクサ１２８のデータ入力に接続される。
データ出力ドライバ６２には、インバータ１３０，１３２と、入力１３３，１３５を有するＤＱバッファ１３４と、インバータ１３６，１３８も含まれる。マルチプレクサ１２４，１２８の出力は互いに接続され、そしてインバータ１３０の入力に接続される。インバータ１３０の出力はインバータ１３２の入力に接続される。インバータ１３２の出力は、ＤＱバッファ１３４の第１入力１３３に接続される。同様に、マルチプレクサ１２２，１２６の出力はインバータ１３６の入力に接続される。インバータ１３６の出力はインバータ１３８の入力に接続される。インバータ１３８の出力は、ＤＱバッファ１３４の入力１３５に接続される。
データストローブ出力ドライバ６４は、データ出力ドライバ６２に類似している。データストローブ出力ドライバ６４には、ＮＡＮＤゲート１５０と、インバータ１５２と、ＮＡＮＤゲート１５４と、ＮＯＲゲート１５６と、ＮＡＮＤゲート１５８と、ＮＯＲゲート１６０と、マルチプレクサ１６２，１６４，１６６，１６８と、インバータ１７０，１７２と、入力１７３，１７５を有するＤＱＳバッファ１７４と、インバータ１７６，１７８とが含まれる。
ＮＡＮＤゲート１５０及びインバータ１５２は、信号ＱＥＳ及びＴＥＳＴ＊からタイミング信号ＩＱＥＳ及びＩＱＥＳ＊を生成する。ＮＡＮＤゲート１５４及びＮＯＲゲート１５６の各々は、それぞれＩＱＥＳ及びＩＱＥＳ＊に接続された一つの入力と、信号ＱＳ０に接続されたもう一つの入力を有する。ＮＡＮＤゲート１５８及びＮＯＲゲート１６０の各々は、それぞれＩＱＥＳ及びＩＱＥＳ＊に接続された一つの入力と、ロジック「１」に接続されたもう一つの入力を有する。ゲート１５４，１５６の出力は、それぞれマルチプレクサ１６２，１６４のデータ入力に接続され、ゲート１５８，１６０の出力は、それぞれマルチプレクサ１６６，１６８のデータ入力に接続される。
図２の遅延ロックループ３２からのクロック信号ＤＬＬＲ０，ＤＬＬＦ０に応じて、マルチプレクサ１６４，１６８からの出力信号は、インバータ１７０，１７２を介してＤＱＳバッファ１７４の第１入力１７３に接続される。同様に、マルチプレクサ１６２，１６６からの出力信号は、インバータ１７６，１７８を介して、ＤＱＳバッファ１７４の相補入力１７５に接続される。
図５は、本発明の一実施例による、レイテンシが３、バースト長が４のデータ出力動作を示す簡略化されたタイミング図である。図５及び図６には、８つの信号が示されており、ＸＣＬＫ，ＤＬＬＲ０，ＤＬＬＦ０，ＱＥＤ（図５）又はＬＱＥＤ（図６），ＱＥＳ，ＱＳ０，ＤＱＳ，ＤＱとラベルが付されている（上から下の順番）。図２の外部クロック信号ＸＣＬＫは、一番上の線で示されている。
外部クロック信号ＸＣＬＫの下に示される遅延ロックループ出力信号ＤＬＬＲ０の立ち上がりエッジは、約８ナノ秒だけ外部クロック信号ＸＣＬＫの立ち上がりエッジの先を進む。同様に、遅延ロックループ出力信号ＤＬＬＦ０の立ち上がりエッジは、外部クロックＸＣＬＫの立ち下がりエッジの先を進む。これは、外部クロック信号ＸＣＬＫに対してデータ出力の非同期化無しで、図４のマルチプレクサ１２２−１２８が、ＤＱバッファ１３４へ、従って、図１のＩ／Ｏバス２０へデータを送ることを許容する。
図５のレイテンシが３、バースト長が４のデータ出力動作のために、信号ＬＱＥＤ，ＬＱＥＳをそれぞれ作り出すためにタイミング信号Ｑ３，Ｑ２を送ることを図３のマルチプレクサ７６にのみ許容する。これにより、ＬＡＴＥ３信号が、図２のコマンドデコーダ２６により有効化される（即ち、ロジック「１」に設定される）。マルチプレクサ１２２，１２４，１２６，１２８のクロック信号ＤＬＬＲ０，ＤＬＬＦ０にアレイ１２Ａ，１２Ｂからのデータを同期化させるために、信号ＬＱＥＤは、ＤＬＬＦ０の立ち下がりエッジでロジック「１」に変化することが必要であり、且つＤＬＬＲ０の次の立ち上がりエッジの前にロジック「１」に完全に変化している必要もある。
図３のワンショット回路８０は、信号ＬＱＥＳ，ＬＱＥＤから信号ＱＳ０を生成する。そして、この信号ＱＳ０は、高インピーダンス安定状態を有する、ＤＱＳドライバ６４の出力から信号ＤＱＳのロジック「０」のプリアンブル部を生成するために、ＤＱＳドライバ６４（図３，図４）のゲート１５４，１５６（図４）により使用される。その結果、図４のＤＱＳドライバ６４の出力である信号ＤＱＳは、信号ＱＳ０がロジック「１」となった直後に、安定状態の約１．４ボルトの信号レベルからロジック「０」へと変化する。
１クロックサイクルの後、外部クロック信号ＸＣＬＫの４番目のサイクルの立ち上がりエッジに同期して、図４のＤＱバッファ１３４の出力からのデータ信号ＤＱ及びデータストローブバッファ１７４の出力からのデータストローブ信号ＤＱＳが、ＤＤＲ ＤＲＡＭ１０（図１）から出力され始める。アレイ１２Ａ，１２Ｂ（図１）の各々から２バイトのバーストがＤＱバッファ１３４（図４）の出力から取り出されたとき、ＤＱ及びＤＱＳ信号の両方は、外部クロック信号ＸＣＬＫの７番目のサイクルの立ち上がりエッジに同期して、高インピーダンスな安定状態に戻る。
図６は、本発明の一実施例による、レイテンシが２と１／２、バースト長が８のデータ出力動作を示す簡略化されたタイミング図である。ＬＡＴＥ２ｈ信号が図２のコマンドデコーダ２６によって活性化されると、図３のマルチプレクサ７４のみが、信号ＬＱＥＤ，ＬＱＥＳをそれぞれ作り出すために、タイミング信号２ｈ，１ｈを送ることを許容する。図３のワンショット回路８０は、信号ＬＱＥＳ，ＬＱＥＤから信号ＱＳ０を生成し、この信号ＱＳ０は、ＤＱＳ信号のプリアンブル部が外部クロック信号ＸＣＬＫの第２サイクルの立ち下がりエッジで始まる点が異なるが、図５で説明されるように、ＤＷＳプリアンブル部を生成するために用いられる。
１クロックサイクルの後、外部クロック信号ＸＣＬＫの３番目の立ち下がりエッジに同期して（即ち、２と１／２クロックサイクル後）、データＤＱは、ＤＤＲ ＤＲＡＭ１０（図１）の外に図４のＤＱバッファ１３４の出力から取り出される。各アレイ１２Ａ，１２Ｂ（図１）から４バイト計８バイトのバーストが、外部クロック信号ＸＣＬＫの７番目のサイクルの立ち上がりエッジで、ＤＱバッファ１３４（図４）から取り出されると、ＤＱ及びＤＱＳ信号の両方は、外部クロック信号ＸＣＬＫの７番目のサイクルの立ち下がりエッジに同期して、高インピーダンスな安定状態に戻る。
図７は、本発明の一実施例による、レイテンシが２、バースト長が８のデータ出力動作を示す簡略化されたタイミング図である。８つの信号が図７に示されており、ＸＣＬＫ，ＤＬＬＲ０，ＤＬＬＦ０，ＱＥＳ，ＱＥＤ，ＱＳ０，ＤＱＳ，ＤＱとラベルが付されている（上から下の順番）。
ＬＡＴＥ２信号が図２のコマンドデコーダ２６によって活性化されると、マルチプレクサ７２のみが、信号ＬＱＥＤ，ＬＱＥＳをそれぞれ作り出すために、タイミング信号Ｑ２，Ｑ１を通過させることを許容する。信号ＱＳ０は、図５を参照して上で説明したように、ＤＱＳプリアンブル部を生成するために作られ使用される。この時、プリアンブル部が外部クロック信号ＸＣＬＫの第２サイクルの立ち上がりエッジで始まる点が前の場合とは異なる。
１クロックサイクルの後に、外部クロック信号ＸＣＬＫの３番目のサイクルの立ち上がりエッジに同期して、データＤＱが、ＤＤＲ ＤＲＡＭ１０（図１）の外部に、図４のＤＱバッファ１３４の出力から取り出される。アレイ１２Ａ，１２Ｂ（図１）の各々からの４バイトのバーストが、外部クロック信号ＸＣＬＫの６番目の立ち下がりエッジにおいて、ＤＱバッファ１３４（図４）から取り出されたとき、ＤＱ及びＤＱＳ信号の両方は、外部クロック信号ＸＣＬＫの７番目のサイクルの立ち上がりエッジに同期して、高インピーダンスな安定状態に復帰する。
図５から図７の例は、１クロックサイクルの長さを有するプリアンブルを用いている。１／２クロックサイクルの長さを有するプリアンブル部が必要なときは、図３のマルチプレクサ７６への入力Ｑ２は信号２ｈに、マルチプレクサ７４への入力１ｈは信号Ｑ２に、マルチプレクサ７２への入力Ｑ１は信号１ｈに、マルチプレクサ７０への入力ＱＥＤ０はＱ１にそれぞれ変更されれば良い。他のプリアンブル長は、マルチプレクサ７０，７２，７４，７６のためのタイミング信号の適当な選択により選定されれば良い。図５から図７のデータ出力動作の全てに共通する重要な点は、マルチプレクサ１２２−１２８，１６２−１６８（図４）を介してデータを取り出すための信号ＤＬＬＲ０，ＤＬＬＦ０が、従来のクロック信号源からではなく、図２の遅延ロックループから取り出されていることである。これは、遅延ロックループ３２からの信号ＤＬＬＲ０，ＤＬＬＦ０が、外部クロック信号ＸＣＬＫに対して所定の位相関係を有するので有利である。その結果、信号ＤＬＬＲ０，ＤＬＬＦ０により取り出された信号は、ダブルデータレート動作に対して、即ち、より高いクロック周波数の使用例に対して要求される、より厳格なタイミング時間の間で効果的なものと言える。
遅延ロックループ３２からタイミング信号Ｑ１，１ｈ，Ｑ２，２ｈ，Ｑ３を引き出すことは、これらのタイミング信号が、ＤＤＲ ＤＲＡＭ動作に要求される、より短いタイミング時間の間で有効的なものとなることを許容する。タイミング信号の伝播遅延量をバランスさせること、制御信号ＱＥＳ，ＱＥＤ，ＱＳ０の発生及び伝播をバランスさせること、信号ＤＱ，ＤＱＳの発生をバランスさせることは全て、信号ＤＱとＤＱＳの同期化を容易とし、且つ確固として同期化温度追従性を提供する。
図３のタイミング発生器６９及びコントロール信号発生器７８は、これらの利益を得るため、並びに図２及び図４のデータ出力ドライバ６２及びデータストローブ出力ドライバ６４への入力信号を提供するための、簡単ではあるが確固とした方法を提供する。一実施例において、各々の信号パスのゲートの数を同じにすること、及びある一定の遅延量を適当に選択することを確実に行い、且つ図２の遅延ロックループ３２からのタイミング信号ＤＬＬＲ０，ＤＬＬＦ０を用いることで、外部クロック信号ＸＣＬＫに対して、より厳格なタイミング規制と、増大したデータ出力レートが達成できる。
図１は、本発明の一実施例による、ＤＤＲ ＤＲＡＭの簡略化したブロック図を示す。 図２は、本発明の一実施例による、図１のＤＤＲ ＤＲＡＭの出力回路の簡略化したブロック図を示す。 図３は、本発明の一実施例による、図２のタイミング発生器の一実施例の簡略化したブロック図を示す。 図４は、本発明の一実施例による、図２の出力ドライバの一実施例の簡略化したブロック図を示す。 図５は、本発明の一実施例による、レイテンシが３、バースト長が４のデータ出力動作を示す簡略化されたタイミング図を示す。 図６は、本発明の一実施例による、レイテンシが２と１／２、バースト長が８のデータ出力動作を示す簡略化されたタイミング図を示す。 図７は、本発明の一実施例による、レイテンシが２、バースト長が８のデータ出力動作を示す簡略化されたタイミング図を示す。

Claims (6)

  1. ダブルデータレートダイナミックランダムアクセスメモリからデータを取り出す方法であって、該方法は、
    遅延ロックループを用いて外部クロック信号から、整数のクロックサイクルのレイテンシが選択されたときには、外部クロック信号の立ち下がりエッジに先行する立ち上がりエッジを有する第１内部クロック信号（ＤＬＬＦ０）を取り出し、外部クロック信号の立ち上がりエッジに先行する立ち上がりエッジを有する第２内部クロック信号（ＤＬＬＲ０）を取り出し、非整数のクロックサイクルのレイテンシが選択されたときには、外部クロック信号の立ち上がりエッジに先行する立ち上がりエッジを有する第１内部クロック信号（ＤＬＬＦ０）を取り出し、外部クロック信号の立ち下がりエッジに先行する立ち上がりエッジを有する第２内部クロック信号（ＤＬＬＲ０）を取り出す過程と、
    第１内部クロック信号の立ち下がりエッジの後であって第２内部クロック信号の立ち上がりエッジの前に、データイネーブル信号を提供する過程であって、第１内部クロック信号と第２内部クロック信号とがインタリーブされる、データイネーブル信号を提供する過程と、
    データイネーブル信号に応じて、第１組合せ論理回路を介して第１データアレイからの第１データを接続する過程と、
    第１内部クロック信号により第１マルチプレクサを介して第１データを取り出す過程と、
    データイネーブル信号に応じて、第２組合せ論理回路を介して第２データアレイからの第２データを接続する過程と、
    第２内部クロック信号により第２マルチプレクサを介して第２データを取り出す過程と、
    第１及び第２マルチプレクサからデータバッファへ第１及び第２データを接続する過程と、
    データストローブバッファへデータストローブ信号を提供する過程であって、該データストローブ信号は、第１及び第２データに、並びに外部クロック信号に周波数が同期化されている、データストローブ信号を提供する過程と、
    からなることを特徴とするデータ取り出し方法。
  2. 請求項１に記載の方法において、前記第１及び第２データをデータバッファへ接続する過程は、所定の遅延量を提供するための論理素子を介して第１及び第２データを接続する過程を含むことを特徴とする方法。
  3. 請求項２に記載の方法において、前記データストローブ信号を提供する過程は、
    第１内部クロック信号の立ち下がりエッジの後であって第２内部クロック信号の立ち上がりエッジの前に、データストローブイネーブル信号を提供する過程と、
    データストローブバッファへ接続する、第１位相関係を有するデータストローブ信号を提供するために、第１内部クロック信号により第３のマルチプレクサを介してデータストローブ信号を取り出す過程と、
    データストローブバッファへ接続する、第２位相関係を有するデータストローブ信号を提供するために、第２クロック信号により第４のマルチプレクサを介してデータストローブ信号を取り出す過程と、
    データストローブバッファへ、第１及び第２データと周波数が同期化され且つ外部クロック信号と所定の位相又は遅延の関係を有するデータストローブ信号を提供するために、第３及び第４のマルチプレクサからのデータストローブ信号を用いて、第１及び第２位相関係を有するデータストローブ信号をデータストローブバッファへ接続する過程と、
    を含むことを特徴とする方法。
  4. 請求項３に記載の方法であって、更に、
    データイネーブル信号をワンショット回路の第１入力に接続する過程と、
    データストローブイネーブル信号をワンショット回路の第２入力に接続する過程と、
    データストローブイネーブル信号とデータイネーブル信号が異なるロジック状態のときに、ワンショット回路により１クロックサイクルのパルス幅を有するパルスを生成する過程と、
    所定の遅延量を提供するために、論理素子を介してパルスを接続する過程と、
    データストローブ信号のためのプリアンブルを提供するために、論理素子からデータストローブバッファへパルスを接続する過程と、
    を含むことを特徴とする方法。
  5. データストローブ信号を提供する方法であって、該方法は、
    遅延ロックループを用いて外部クロック信号から、整数のクロックサイクルのレイテンシが選択されたときには、外部クロック信号の立ち下がりエッジに先行する立ち上がりエッジを有する第１内部クロック信号（ＤＬＬＦ０）を得、外部クロック信号の立ち上がりエッジに先行する立ち上がりエッジを有する第２内部クロック信号（ＤＬＬＲ０）を得、非整数のクロックサイクルのレイテンシが選択されたときには、外部クロック信号の立ち上がりエッジに先行する立ち上がりエッジを有する第１内部クロック信号（ＤＬＬＦ０）を得、外部クロック信号の立ち下がりエッジに先行する立ち上がりエッジを有する第２内部クロック信号（ＤＬＬＲ０）を得る過程と、
    第１内部クロック信号の立ち下がりエッジの後であって第２内部クロック信号の立ち上がりエッジの前に、データストローブイネーブル信号を提供する過程であって、第１内部クロック信号と第２内部クロック信号とがインタリーブされているデータストローブイネーブル信号を提供する過程と、
    データストローブバッファへ接続する、第１位相関係を有するデータストローブ信号を提供するために、第１内部クロック信号により第３マルチプレクサを介してデータストローブ信号を取り出す過程と、
    データストローブバッファへ接続する、第２位相関係を有するデータストローブ信号を提供するために、第２内部クロック信号により第４マルチプレクサを介してデータストローブ信号を取り出す過程と、
    データストローブバッファへデータストローブ信号を提供するために、第３及び第４のマルチプレクサからのデータストローブ信号を用いて、第１及び第２位相関係を有するデータストローブ信号をデータストローブバッファへ接続する過程であって、データストローブ信号は、第１及び第２データと、並びに外部クロック信号と周波数が同期化されている、第１及び第２位相関係を有するデータストローブ信号を接続する過程と、
    を含むことを特徴とする方法。
  6. 請求項５に記載の方法であって、更に、
    データイネーブル信号をワンショット回路の第１入力に接続する過程と、
    データストローブイネーブル信号をワンショット回路の第２入力に接続する過程と、
    データストローブイネーブル信号とデータイネーブル信号が異なるロジック状態のときに、ワンショット回路により１クロックサイクルのパルス幅を有するパルスを生成する過程と、
    所定の遅延量を提供するために、論理素子を介してパルスを接続する過程と、
    データストローブ信号のためのプリアンブルを提供するために、論理素子からデータストローブバッファへパルスを接続する過程と、
    を含むことを特徴とする方法。
JP2005339494A 1999-09-02 2005-11-24 ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法 Expired - Fee Related JP5017708B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/389,531 1999-09-02
US09/389,531 US6240042B1 (en) 1999-09-02 1999-09-02 Output circuit for a double data rate dynamic random access memory, double data rate dynamic random access memory, method of clocking data out from a double data rate dynamic random access memory and method of providing a data strobe signal

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001520416A Division JP2003508872A (ja) 1999-09-02 2000-08-31 ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、ダブルデータレートダイナミックランダムアクセスメモリ、ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法

Publications (2)

Publication Number Publication Date
JP2006172695A JP2006172695A (ja) 2006-06-29
JP5017708B2 true JP5017708B2 (ja) 2012-09-05

Family

ID=23538652

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001520416A Pending JP2003508872A (ja) 1999-09-02 2000-08-31 ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、ダブルデータレートダイナミックランダムアクセスメモリ、ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法
JP2005339494A Expired - Fee Related JP5017708B2 (ja) 1999-09-02 2005-11-24 ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法
JP2005339491A Expired - Fee Related JP4787988B2 (ja) 1999-09-02 2005-11-24 ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、及びダブルデータレートダイナミックランダムアクセスメモリ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001520416A Pending JP2003508872A (ja) 1999-09-02 2000-08-31 ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、ダブルデータレートダイナミックランダムアクセスメモリ、ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005339491A Expired - Fee Related JP4787988B2 (ja) 1999-09-02 2005-11-24 ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、及びダブルデータレートダイナミックランダムアクセスメモリ

Country Status (8)

Country Link
US (2) US6240042B1 (ja)
JP (3) JP2003508872A (ja)
KR (1) KR100493477B1 (ja)
AU (1) AU7342200A (ja)
DE (1) DE10084993B3 (ja)
GB (1) GB2368947B (ja)
TW (1) TW546668B (ja)
WO (1) WO2001016957A1 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2393004B (en) * 1999-09-02 2004-06-23 Micron Technology Inc Apparatus for analogue information transfer
JP2002108693A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd データ読み出し方法、メモリコントローラ及び半導体集積回路装置
US6377096B1 (en) * 2000-10-24 2002-04-23 Hewlett-Packard Company Static to dynamic logic interface circuit
US6546461B1 (en) 2000-11-22 2003-04-08 Integrated Device Technology, Inc. Multi-port cache memory devices and FIFO memory devices having multi-port cache memory devices therein
US6889336B2 (en) * 2001-01-05 2005-05-03 Micron Technology, Inc. Apparatus for improving output skew for synchronous integrate circuits has delay circuit for generating unique clock signal by applying programmable delay to delayed clock signal
US6570813B2 (en) 2001-05-25 2003-05-27 Micron Technology, Inc. Synchronous mirror delay with reduced delay line taps
US6876239B2 (en) * 2001-07-11 2005-04-05 Micron Technology, Inc. Delay locked loop “ACTIVE command” reactor
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US7082071B2 (en) * 2001-08-23 2006-07-25 Integrated Device Technology, Inc. Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes
US6577552B2 (en) 2001-08-30 2003-06-10 Micron Technology, Inc. Apparatus and method for generating an oscillating signal
US6930524B2 (en) * 2001-10-09 2005-08-16 Micron Technology, Inc. Dual-phase delay-locked loop circuit and method
KR100446291B1 (ko) 2001-11-07 2004-09-01 삼성전자주식회사 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로
US6759911B2 (en) 2001-11-19 2004-07-06 Mcron Technology, Inc. Delay-locked loop circuit and method using a ring oscillator and counter-based delay
US6597628B1 (en) * 2002-01-08 2003-07-22 3Dlabs, Inc., Ltd Auto-disable receive control for DDR receive strobes
US6950350B1 (en) * 2002-01-08 2005-09-27 #Dlabs, Inc., Ltd. Configurable pipe delay with window overlap for DDR receive data
KR100470995B1 (ko) * 2002-04-23 2005-03-08 삼성전자주식회사 클럭수신 동기회로를 갖는 멀티클럭 도메인 데이터 입력처리장치 및 그에 따른 클럭신호 인가방법
US6801070B2 (en) 2002-05-16 2004-10-05 Micron Technology, Inc. Measure-controlled circuit with frequency control
US7319728B2 (en) 2002-05-16 2008-01-15 Micron Technology, Inc. Delay locked loop with frequency control
US6943044B1 (en) * 2002-06-11 2005-09-13 Etron Technology, Inc. Method of high speed data rate testing
US6621316B1 (en) 2002-06-20 2003-09-16 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line
US6809990B2 (en) * 2002-06-21 2004-10-26 Micron Technology, Inc. Delay locked loop control circuit
US6819599B2 (en) * 2002-08-01 2004-11-16 Micron Technology, Inc. Programmable DQS preamble
US6727740B2 (en) 2002-08-29 2004-04-27 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US6687185B1 (en) * 2002-08-29 2004-02-03 Micron Technology, Inc. Method and apparatus for setting and compensating read latency in a high speed DRAM
US7010713B2 (en) 2002-12-19 2006-03-07 Mosaid Technologies, Inc. Synchronization circuit and method with transparent latches
US7738496B1 (en) 2002-12-31 2010-06-15 Cypress Semiconductor Corporation Device that provides the functionality of dual-ported memory using single-ported memory for multiple clock domains
US6762974B1 (en) * 2003-03-18 2004-07-13 Micron Technology, Inc. Method and apparatus for establishing and maintaining desired read latency in high-speed DRAM
US6839301B2 (en) * 2003-04-28 2005-01-04 Micron Technology, Inc. Method and apparatus for improving stability and lock time for synchronous circuits
KR100522433B1 (ko) * 2003-04-29 2005-10-20 주식회사 하이닉스반도체 도메인 크로싱 회로
US7177379B1 (en) 2003-04-29 2007-02-13 Advanced Micro Devices, Inc. DDR on-the-fly synchronization
KR100927395B1 (ko) * 2003-04-29 2009-11-19 주식회사 하이닉스반도체 데이터 인 스트로브 신호 발생 장치
TWI303427B (en) * 2003-04-30 2008-11-21 Hynix Semiconductor Inc Synchronous memory device having advanced data align circuit
US6937076B2 (en) * 2003-06-11 2005-08-30 Micron Technology, Inc. Clock synchronizing apparatus and method using frequency dependent variable delay
US7685456B1 (en) 2003-07-30 2010-03-23 Marvell Israel (Misl) Ltd. DDR interface bus control
US7120075B1 (en) 2003-08-18 2006-10-10 Integrated Device Technology, Inc. Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching
US7031205B2 (en) * 2003-09-29 2006-04-18 Infineon Technologies North America Corp. Random access memory with post-amble data strobe signal noise rejection
US20050073901A1 (en) * 2003-10-06 2005-04-07 Infineon Technologies North America Corp. Random access memory with data strobe locking circuit
KR100557636B1 (ko) * 2003-12-23 2006-03-10 주식회사 하이닉스반도체 클럭신호를 이용한 데이터 스트로브 회로
US7934057B1 (en) * 2003-12-24 2011-04-26 Cypress Semiconductor Corporation Logic for implementing a dual clock domain read access with predictable timing for bi-directional inputs/outputs
KR100521049B1 (ko) 2003-12-30 2005-10-11 주식회사 하이닉스반도체 더블 데이터 레이트 싱크로너스 디램의 쓰기 회로
US7042792B2 (en) * 2004-01-14 2006-05-09 Integrated Device Technology, Inc. Multi-port memory cells for use in FIFO applications that support data transfers between cache and supplemental memory arrays
US7078950B2 (en) * 2004-07-20 2006-07-18 Micron Technology, Inc. Delay-locked loop with feedback compensation
KR100668829B1 (ko) 2004-10-12 2007-01-16 주식회사 하이닉스반도체 메모리 장치용 데이타 출력 제어 회로
KR100636929B1 (ko) * 2004-11-15 2006-10-19 주식회사 하이닉스반도체 메모리 장치의 데이터 출력 회로
US7466783B2 (en) * 2004-12-13 2008-12-16 Lexmark International, Inc. Method and system to implement a double data rate (DDR) interface
US7130226B2 (en) * 2005-02-09 2006-10-31 Micron Technology, Inc. Clock generating circuit with multiple modes of operation
US7233543B2 (en) * 2005-03-01 2007-06-19 Hewlett-Packard Development Company, L.P. System and method to change data window
US7702839B2 (en) * 2005-04-12 2010-04-20 Nokia Corporation Memory interface for volatile and non-volatile memory devices
US7280417B2 (en) * 2005-04-26 2007-10-09 Micron Technology, Inc. System and method for capturing data signals using a data strobe signal
KR100755371B1 (ko) * 2005-05-03 2007-09-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 스트로우브 신호발생방법
US7123524B1 (en) 2005-05-13 2006-10-17 Infineon Technologies Ag Input circuit having updated output signal synchronized to clock signal
US7428603B2 (en) 2005-06-30 2008-09-23 Sigmatel, Inc. System and method for communicating with memory devices via plurality of state machines and a DMA controller
US7277357B1 (en) * 2006-06-05 2007-10-02 Micron Technology, Inc. Method and apparatus for reducing oscillation in synchronous circuits
US8589632B1 (en) 2007-03-09 2013-11-19 Cypress Semiconductor Corporation Arbitration method for programmable multiple clock domain bi-directional interface
US8145809B1 (en) 2007-03-09 2012-03-27 Cypress Semiconductor Corporation Busy detection logic for asynchronous communication port
KR100911197B1 (ko) * 2007-12-27 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR100911201B1 (ko) 2008-02-14 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 스트로브 클럭 버퍼 및 그제어 방법
KR100955267B1 (ko) * 2008-04-30 2010-04-30 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 동작 방법
EP2467852B1 (en) * 2009-08-20 2019-05-22 Rambus Inc. Atomic memory device
KR101132799B1 (ko) * 2010-04-01 2012-04-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 시스템
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
RU2011115528A (ru) 2011-04-21 2012-10-27 Дженерал Электрик Компани (US) Топливная форсунка, камера сгорания и способ работы камеры сгорания
JP6179206B2 (ja) * 2013-06-11 2017-08-16 株式会社リコー メモリ制御装置
KR102211709B1 (ko) * 2014-05-19 2021-02-02 삼성전자주식회사 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법
KR102323569B1 (ko) 2015-09-30 2021-11-08 삼성전자주식회사 샘플링 포인트를 독립적으로 조절할 수 있는 데이터 처리 회로와 이를 포함하는 데이터 처리 시스템
US10649849B2 (en) * 2017-07-14 2020-05-12 Samsung Electronics Co., Ltd. Memory device including detection clock pattern generator for generating detection clock output signal including random data pattern
US10431293B1 (en) * 2018-07-23 2019-10-01 Micron Technology, Inc. Systems and methods for controlling data strobe signals during read operations

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598113A (en) * 1995-01-19 1997-01-28 Intel Corporation Fully asynchronous interface with programmable metastability settling time synchronizer
US5831929A (en) 1997-04-04 1998-11-03 Micron Technology, Inc. Memory device with staggered data paths
US6104225A (en) * 1997-04-21 2000-08-15 Fujitsu Limited Semiconductor device using complementary clock and signal input state detection circuit used for the same
JP3901297B2 (ja) * 1997-09-09 2007-04-04 富士通株式会社 Ｄｌｌ回路及びそれを利用した半導体記憶装置
JP3788867B2 (ja) * 1997-10-28 2006-06-21 株式会社東芝 半導体記憶装置
KR100252057B1 (ko) 1997-12-30 2000-05-01 윤종용 단일 및 이중 데이터 율 겸용 반도체 메모리 장치
KR100278653B1 (ko) * 1998-01-23 2001-02-01 윤종용 이중 데이터율 모드 반도체 메모리 장치
JPH11213666A (ja) 1998-01-30 1999-08-06 Mitsubishi Electric Corp 出力回路および同期型半導体記憶装置
US5923613A (en) 1998-03-18 1999-07-13 Etron Technology, Inc. Latched type clock synchronizer with additional 180°-phase shift clock
US6043694A (en) * 1998-06-24 2000-03-28 Siemens Aktiengesellschaft Lock arrangement for a calibrated DLL in DDR SDRAM applications

Also Published As

Publication number Publication date
JP4787988B2 (ja) 2011-10-05
US6240042B1 (en) 2001-05-29
DE10084993B3 (de) 2013-03-21
KR20030009292A (ko) 2003-01-29
KR100493477B1 (ko) 2005-06-03
GB2368947B (en) 2004-02-18
US20010014053A1 (en) 2001-08-16
AU7342200A (en) 2001-03-26
US6381194B2 (en) 2002-04-30
JP2006172695A (ja) 2006-06-29
JP2006120311A (ja) 2006-05-11
WO2001016957A1 (en) 2001-03-08
GB2368947A (en) 2002-05-15
GB0204835D0 (en) 2002-04-17
TW546668B (en) 2003-08-11
DE10084993T1 (de) 2002-08-01
JP2003508872A (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
JP5017708B2 (ja) ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法
EP1068619B1 (en) Semiconductor memory asynchronous pipeline
US6151271A (en) Integrated circuit memory devices having data selection circuits therein which are compatible with single and dual rate mode operation and methods of operating same
US7415404B2 (en) Method and apparatus for generating a sequence of clock signals
US7605631B2 (en) Delay line synchronizer apparatus and method
JP3013714B2 (ja) 半導体記憶装置
US6259288B1 (en) Semiconductor integrated circuit having a DLL circuit and a special power supply circuit for the DLL circuit
US20110298512A1 (en) Circuit, system and method for controlling read latency
US6862250B2 (en) Circuit and method for generating output control signal in synchronous semiconductor memory device
US6782459B1 (en) Method and apparatus for controlling a read valid window of a synchronous memory device
KR100623801B1 (ko) 반도체 메모리 비동기식 파이프라인
GB2320779A (en) Synchronous semiconductor memory device
JP2001060392A (ja) 半導体装置
KR100334480B1 (ko) 개선된 버스트 모드 동작을 위하여 반도체 기억장치에서 사용하
US7227812B2 (en) Write address synchronization useful for a DDR prefetch SDRAM
US7181638B2 (en) Method and apparatus for skewing data with respect to command on a DDR interface
GB2393004A (en) Output circuit for a double data rate DRAM with a data strobe signal with a preamble.
JP3493176B2 (ja) データシンクロナイザ回路

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100716

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100716

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110815

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees