JP4737562B2 - 情報処理装置および方法、並びにプログラム - Google Patents

情報処理装置および方法、並びにプログラム Download PDF

Info

Publication number
JP4737562B2
JP4737562B2 JP2008160296A JP2008160296A JP4737562B2 JP 4737562 B2 JP4737562 B2 JP 4737562B2 JP 2008160296 A JP2008160296 A JP 2008160296A JP 2008160296 A JP2008160296 A JP 2008160296A JP 4737562 B2 JP4737562 B2 JP 4737562B2
Authority
JP
Japan
Prior art keywords
gate driver
source driver
driver
assigned
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008160296A
Other languages
English (en)
Other versions
JP2010002576A (ja
Inventor
大輔 市川
隆司 多胡
秀雄 中屋
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008160296A priority Critical patent/JP4737562B2/ja
Priority to US12/474,399 priority patent/US20090315876A1/en
Priority to EP09162980A priority patent/EP2136558A3/en
Priority to CN200910150520XA priority patent/CN101609655B/zh
Publication of JP2010002576A publication Critical patent/JP2010002576A/ja
Application granted granted Critical
Publication of JP4737562B2 publication Critical patent/JP4737562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4314—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for fitting data in a restricted space on the screen, e.g. EPG data in a rectangular grid
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Marketing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Studio Circuits (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Description

本発明は、情報処理装置および方法並びにプログラムに関し、特に、走査周波数の異なる映像信号をひとつのディスプレイ内に分割表示できるようになった情報処理装置および方法並びにプログラムに関する。
従来から、走査周波数の異なる映像信号を入力可能なディスプレイが存在した。かかるディスプレイは、入力映像信号の走査周波数によらず、出力映像信号の走査周波数が一定となるように内部変換を行い表示する。内部変換としては、単純に内部フォーマット変換するものを始め、走査周波数変換などの信号処理（例えば特許文献１参照）を含むものもある。例えば、映画の映像信号は走査周波数が24Hzで記録されている。この走査周波数を、一般的な映像信号の走査周波数60Hzに変換する技術などが知られている。
走査周波数変換をはじめとする各種内部変換が施された映像信号は、視覚的に異なる映像となって表示される。よって、従来、これらの各映像を同時比較するためには、複数のディスプレイに各映像を表示させることが一般的であった。
特開平7-59054号公報
このため、走査周波数の異なる映像信号をひとつのディスプレイ内に分割表示することが要求されている。しかしながら、従来の技術では、かかる要望に十分に応えられない状況である。
本発明は、このような状況に鑑みてなされたものであり、走査周波数の異なる映像信号をひとつのディスプレイ内に分割表示できるようにするものである。
本発明の一側面の情報処理装置は、複数種類の映像信号のそれぞれに対応する各映像を、表示装置の表示領域を分割した各分割領域にそれぞれ表示させるタイミングの制御を、前記各分割領域毎に独立して制御するタイミング制御手段を備え、前記表示装置は、画素型表示装置であり、前記画素型表示装置を構成する表示素子の表示の制御は、ソースドライバとゲートドライバとの駆動によりなされ、前記各分割領域のそれぞれを担当する前記ソースドライバと前記ゲートドライバとが割り当てられており、前記タイミング制御手段は、前記各分割領域毎に、各担当の前記ソースドライバと前記ゲートドライバとの駆動タイミングを制御し、前記各分割領域はｎ個（ｎは２以上の整数値）存在し、n個の前記分割領域のそれぞれに対する担当の前記ゲートドライバとして、１つのゲートドライバが割り当てられており、n個の前記分割領域のうち、ｘ個（ｘは２以上ｎ以下の整数値）の分割領域を一括して担当するソースドライバとして、１つのソースドライバが割り当てられており、前記タイミング制御手段は、前記ソースドライバが担当するｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間内に、前記ソースドライバからそれぞれの前記ゲートドライバへ時分割かつ重複を回避する信号の供給を行う制御を実行し、ｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間は異なり、前記ゲートドライバからの出力が、時分割かつ重複が回避されたものとなる。
前記複数種類の映像信号は、異なる走査周波数の映像信号を２以上含む。
入力映像信号の走査周波数を変換する変換手段をさらに備える。
前記変換手段は、入力映像信号の走査周波数を変換する手法として、複数の手法を用いて、前記入力映像信号の走査周波数を変換し、その結果得られる複数種類の映像信号の中から、前記各表示領域に表示させる映像信号を選択する。
本発明の一側面の情報処理方法およびプログラムは、上述した本発明の一側面の情報処理装置に対応する方法およびプログラムである。
本発明の一側面の情報処理装置および方法、並びにプログラムにおいては、複数種類の映像信号のそれぞれに対応する各映像を、表示装置の表示領域を分割した各分割領域にそれぞれ表示させるタイミングの制御が、前記各分割領域毎に独立して実行される。前記表示装置は、画素型表示装置であり、前記画素型表示装置を構成する表示素子の表示の制御が、ソースドライバとゲートドライバとの駆動によりなされる。前記各分割領域のそれぞれを担当する前記ソースドライバと前記ゲートドライバとが割り当てられており、前記各分割領域毎に、各担当の前記ソースドライバと前記ゲートドライバとの駆動タイミングが制御される。前記各分割領域はｎ個（ｎは２以上の整数値）存在し、n個の前記分割領域のそれぞれに対する担当の前記ゲートドライバとして、１つのゲートドライバが割り当てられている。n個の前記分割領域のうち、ｘ個（ｘは２以上ｎ以下の整数値）の分割領域を一括して担当するソースドライバとして、１つのソースドライバが割り当てられている。前記ソースドライバが担当するｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間内に、前記ソースドライバからそれぞれの前記ゲートドライバへ時分割かつ重複を回避する信号の供給を行う制御が実行される。ｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間は異なり、前記ゲートドライバからの出力が、時分割かつ重複が回避されたものとなる。
以上のごとく、本発明によれば、走査周波数の異なる映像信号をひとつの表示装置（ディスプレイ）内に分割表示できるようになる。その結果、同じ特性を示す一つのディスプレイ内で異なる走査周波数の映像信号を比較することができる。
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、従来の技術について図１を参照して説明する。
図１は、従来の情報処理装置の構成例を示すブロック図である。
図１の例の従来の情報処理装置は、主制御部１、走査周波数変換部２、タイミング制御部３、ソースドライバ４、ゲートドライバ５およびＴＦＴ（Thin Film Transistor）液晶表示パネル６から構成される。また、走査周波数変換部２は、セレクタ部１１，１３，１４、２４→６０Ｈｚ変換部１２，２４→１２０Ｈｚ変換部１５（２４Ｈｚ ５度出し），６０→１２０Ｈｚ変換部１６（６０Ｈｚ ２度出し），および６０→１２０Ｈｚ変換部１７（フレーム生成）から構成される。
入力映像信号（図１の例では２４Ｈzおよび６０Ｈｚ）は、走査周波数変換部２中のセレクタ部１１に入力される。
セレクタ部１１は、主制御部１の制御により、２４Ｈｚの入力映像信号の出力先として、２４→６０Ｈｚ変換部１２または２４→１２０Ｈｚ変換部１５を選択する。即ち、２４Ｈｚの入力映像信号は、２４→６０Ｈｚ変換部１２または２４→１２０Ｈｚ変換部１５に提供される。
また、セレクタ部１１は、６０Ｈｚの入力映像信号の出力先として、セレクタ部１３またはセレクタ部１４を選択する。即ち、６０Ｈｚの入力映像信号は、セレクタ部１３またはセレクタ部１４に提供される。
２４→６０Ｈｚ変換部１２は、セレクタ部１１から提供された２４Ｈｚの入力映像信号の走査周波数を６０Ｈｚに変換した後に、セレクタ部１３およびセレクタ部１４に提供する。
セレクタ部１３には、６０Ｈｚの入力映像信号と、２４Ｈｚの入力映像信号が６０Ｈｚに変換された映像信号とが入力される。セレクタ部１３は、主制御部１の制御により、入力された２つの６０Ｈｚの映像信号のうち１つを選択して、６０→１２０Ｈｚ変換部１６に提供する。
セレクタ部１４には、６０Ｈｚの入力映像信号と、２４Ｈｚの入力映像信号が６０Ｈｚに変換された映像信号とが入力される。セレクタ部１４は、主制御部１の制御により、入力された２つの６０Ｈｚの映像信号のうち１つを選択して、６０→１２０Ｈｚ変換部１７に提供する。
２４→１２０Ｈｚ変換部１５は、２４Ｈｚの入力映像信号の走査周波数を１２０Ｈｚに変換した後に、タイミング制御部３に提供する。なお、２４→１２０Ｈｚ変換部１５の変換手法としては、図中かっこ書きに示されるように、２４Ｈｚの映像信号を構成するフレームを、２４Ｈｚ内に５回出力することで、１２０Ｈｚの信号に変換するという手法が採用されている。
６０→１２０Ｈｚ変換部１６は、６０Ｈｚの入力映像信号の走査周波数を１２０Ｈｚに変換した後に、タイミング制御部３に提供する。なお、６０→１２０Ｈｚ変換部１６の変換手法は、図中かっこ書きに示されるように、６０Ｈｚの映像信号を構成するフレームを、６０Ｈｚ内に２回出力することで、１２０Ｈｚの信号に変換するという手法が採用されている。
６０→１２０Ｈｚ変換部１７は、６０Ｈｚの入力映像信号の走査周波数を１２０Ｈｚに変換した後に、タイミング制御部３に提供する。なお、６０→１２０Ｈｚ変換部１７の変換手法は、図中かっこ書きに示されるように、６０Ｈｚの映像信号に基づいて、適当な手法で新たなフレームを予測生成し、６０Ｈｚの入力信号の各フレーム間に内挿していくことで、１２０Ｈｚの信号に変換するという手法が採用されている。
タイミング制御部３は、提供された１２０Ｈｚの入力映像信号を、ソースドライバ４およびゲートドライバ５に供給する。これにより、１２０Ｈｚの入力映像信号に対応する映像が、ソースドライバ４およびゲートドライバ５の制御により、ＴＦＴ液晶表示パネル６に表示される。
このような図１の例のように、走査周波数の異なる映像信号を入力可能な従来のディスプレイは、入力映像信号の走査周波数によらず、出力映像信号の走査周波数が一定となるように内部変換を行い表示していた。
内部変換としては、単純に内部フォーマット変換するものを始め、上述の例のように、走査周波数変換などの信号処理を含むものもある。これら走査周波数変換の手法についても、2-3プルダウン、2-2プルダウンなど、フレームを繰り返し表示する手法や、内挿フレームを予測生成する手法等が存在する。
また、液晶ディスプレイの問題点のひとつとして応答速度不足による残像ボケがある。この問題点を解決すべく映像信号の走査周波数を、入力時点の周波数以上に変換して出力する手法も開発されている。このように、走査周波数変換をはじめとする各種内部変換によって周波数が変換された各映像は、本来視覚的に異なった見え方をする。しかしながら、図１の例のように出力映像信号の走査周波数が固定のディスプレイでは、それぞれを同時に比較することができない。
走査周波数の異なる映像信号を比較評価する従来の手法として、異なる走査周波数で駆動するディスプレイを複数台並べる手法や、は同一ディスプレイを分割表示する手法が存在する。
前者の従来の手法のひとつの実現例として、異なる走査周波数で駆動するパネルを張り合わせてひとつのディスプレイを構成する手法を採用できる。しかしながら、この手法では、ディスプレイごとにドライバを配置するためのスペースが必要であり、並列度が高まるに従い、物理的境界の無い同一のディスプレイとして構成するのは困難である。また複数のディスプレイは固体差を持ち、視野角特性の補償も重要であり、特性を均質に標準化する作業が別途必要となり、厳密な比較は困難である。
また、後者の手法を採用した場合、出力走査周波数が固定のディスプレイでは、走査周波数の低い映像信号は、走査周波数が高い映像信号と同じタイミングで駆動しなければならない。よって、同じ信号で複数回駆動する方法、CRT（Cathode Ray Tube）のようなインパルス発光をエミュレーションする黒挿入する手法などが必要となる。このため、本来の走査周波数を完全に再現した状態で比較評価できない。これらは、走査周波数が異なる映像信号の総合的な表示装置というシステム構成が考慮されていないためである。
そこで、本発明人は、これらの従来の問題を解決して、走査周波数の異なる映像信号をひとつのディスプレイ内に分割表示できる情報処理装置等を発明した。そこで、以下、図２以降の図面を参照して、本発明の実施の形態について説明する。
図２は、本発明が適用される情報処理装置の構成例を示す機能ブロック図である。
図２の例の情報処理装置は、走査周波数変換部２１、タイミング制御部２２、ソースドライバ２３、ゲートドライバ２４およびＴＦＴ液晶表示パネル２５から構成されている。
走査周波数ｆinＨｚの入力映像信号は、走査周波数変換部２１に入力される。
走査周波数変換部２１は、入力映像信号の走査周波数を、ｆinＨｚからｆ1Ｈｚ乃至ｆnＨｚ（ｎは２以上の整数値）に変換して、それぞれタイミング制御部２２に提供する。なお、ｆｐ（ｐは１乃至ｎのうちの任意の整数値）Ｈｚと、ｆｑ（ｑは、ｐを除く１乃至ｎのうちの任意の整数値）Ｈｚとは、必ずしも異なる周波数を意味しない。即ち、走査周波数変換部２１における内部変換の走査周波数変換方式が異なる場合があるからである。
タイミング制御部２２は、走査周波数ｆ1Ｈｚ乃至ｆnＨｚの各映像信号に対して、任意の走査周波数とパネル入力インタフェースに応じた変換を行った後、変換後の各映像信号をソースドライバ２３およびゲートドライバ２４に提供する。
これにより、ＴＦＴ液晶表示パネル２５は、ソースドライバ２３およびゲートドライバ２４の制御に基づいて、ひとつの画面内の分割された各領域に、走査周波数変換方式の異なる映像信号を同時に表示することができるようになる。
このとき、走査周波数ｆinＨｚの入力映像信号の総画素数および表示分割数に対し、ＴＦＴ液晶表示パネル２５の画素数が十分でない場合、走査周波数変換部２１またはタイミング制御部２２においてバッファを持たせ、走査周波数ｆinＨｚの入力映像信号中の任意のフレーム枠で表示する必要がある。
次に、図２の例の情報処理装置の具体的な構成例について、幾つか説明する。
図３は、図２の例の情報処理装置の機能的構成の詳細例を示す機能ブロック図である。図３の例では、ＴＦＴ液晶表示パネル２５の表示分割数ｎは４とされている。また、図３の例では、入力映像信号の走査周波数が、２４Ｈｚまたは６０Ｈｚから、２４Ｈｚ、６０Ｈｚまたは１２０Ｈｚに変換される。
ここで、ＴＦＴ液晶表示パネル２５は、ソースドライバ２３−ｋ（ｋは、１乃至ｎのうちの整数値）とゲートドライバ２４−ｋとを１組として、これらを表示分割数ｎと同数のｎ組を有する構成となっている。図３の例では、ｎ＝４であることから、ＴＦＴ液晶表示パネル２５は表示分割数が４である。よって、図３に示されるように、ソースドライバ２３−１とゲートドライバ２４−１との組、ソースドライバ２３−２とゲートドライバ２４−２との組、ソースドライバ２３−３とゲートドライバ２４−３との組、および、ソースドライバ２３−４とゲートドライバ２４−４との組の４つの組が存在する。
図３の例の情報処理装置は、主制御部４１、走査周波数変換部２１、タイミング制御部２２−１乃至２２−４、ソースドライバ２３−１乃至２３−４、ゲートドライバ２４−１乃至２４−４、およびＴＦＴ液晶表示パネル２５から構成される。
走査周波数変換部２１は、セレクタ部５１，５３，５４，５５，５９、２４→６０Ｈｚ変換部５２，２４→１２０Ｈｚ変換部５６（２４Ｈｚ ５度出し）、６０→１２０Ｈｚ変換部５７（６０Ｈｚ ２度出し）、６０→１２０Ｈｚ変換部５８（フレーム生成）から構成されている。
入力映像信号（図３の例では２４Ｈzおよび６０Ｈｚ）は、走査周波数変換部２１中のセレクタ部５１に入力される。
セレクタ部５１は、主制御部４１の制御により、２４Ｈｚの入力映像信号の出力先として、セレクタ部５９、２４→１２０Ｈｚ変換部５６、または、２４→６０Ｈｚ変換部５２を選択する。即ち、２４Ｈｚの入力映像信号は、セレクタ部５９、２４→６０Ｈｚ変換部５２または２４→１２０Ｈｚ変換部５６に提供される。
２４→６０Ｈｚ変換部５２は、セレクタ部５１から提供された２４Ｈｚの入力映像信号の走査周波数を６０Ｈｚに変換した後に、セレクタ部５３およびセレクタ部５４に提供する。
セレクタ部５３は、２４Ｈｚの入力映像信号が６０Ｈｚに変換された映像信号の出力先として、セレクタ部５９またはセレクタ部５５を選択する。即ち、６０Ｈｚの入力映像信号は、セレクタ部５９またはセレクタ部５５に提供される。
セレクタ部５４には、６０Ｈｚの入力映像信号と、２４Ｈｚの入力映像信号が６０Ｈｚに変換された映像信号とが入力される。セレクタ部５４は、主制御部４１の制御により、入力された２つの６０Ｈｚの映像信号のうち１つを選択して、６０→１２０Ｈｚ変換部５８に提供する。
セレクタ部５５には、６０Ｈｚの入力映像信号と、２４Ｈｚの入力映像信号が６０Ｈｚに変換された映像信号とが入力される。セレクタ部５５は、主制御部４１の制御により、入力された２つの６０Ｈｚの映像信号のうち１つを選択して、６０→１２０Ｈｚ変換部５
７に提供する。
２４→１２０Ｈｚ変換部５６は、２４Ｈｚの入力映像信号の走査周波数を１２０Ｈｚに変換した後に、セレクタ部５９に提供する。なお、２４→１２０Ｈｚ変換部５６の変換手法としては、かっこ書きに示されるように、２４Ｈｚの映像信号を構成するフレームを、２４Ｈｚ内に５回出力することで、１２０Ｈｚの信号に変換するという手法が採用されている。
６０→１２０Ｈｚ変換部５７は、６０Ｈｚの入力映像信号の走査周波数を１２０Ｈｚに変換した後に、セレクタ部５９に提供する。なお、６０→１２０Ｈｚ変換部５７の変換手法は、かっこ書きに示されるように、６０Ｈｚの映像信号を構成するフレームを、６０Ｈｚ内に２回出力することで、１２０Ｈｚの信号に変換するという手法が採用されている。
６０→１２０Ｈｚ変換部５８は、６０Ｈｚの入力映像信号の走査周波数を１２０Ｈｚに変換した後に、セレクタ部５９に提供する。なお、６０→１２０Ｈｚ変換部５８の変換手法は、かっこ書きに示されるように、６０Ｈｚの映像信号に基づいて、適当な手法で新たなフレームを予測生成し、６０Ｈｚの入力信号の各フレーム間に内挿していくことで、１２０Ｈｚの信号に変換するという手法が採用されている。
このようにして、セレクタ部５９には、それぞれ走査周波数変換方式若しくは走査周波数またはその両方の異なる８種類の映像信号が提供される。
セレクタ部５９は、主制御部４１の制御により、これら８種類の映像信号のいずれかを選択的に、走査周波数ｆ１Ｈｚ乃至ｆ４Ｈｚの映像信号として各タイミング制御部２２−１乃至２２−４のそれぞれに提供する。
タイミング制御部２２−１は、提供された走査周波数ｆ１Ｈｚの映像信号をソースドライバ２３−１とゲートドライバ２４−１との組に提供する。これにより、走査周波数ｆ１Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−１とゲートドライバ２４−１との組の制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、左上の表示領域に表示される。
タイミング制御部２２−２は、提供された走査周波数ｆ２Ｈｚの映像信号をソースドライバ２３−２とゲートドライバ２４−２との組に提供する。これにより、走査周波数ｆ２Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−２とゲートドライバ２４−２との組の制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、右上の表示領域に表示される。
タイミング制御部２２−３は、提供された走査周波数ｆ３Ｈｚの映像信号をソースドライバ２３−３とゲートドライバ２４−３との組に提供する。これにより、走査周波数ｆ３Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−３とゲートドライバ２４−３との組の制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、左下の表示領域に表示される。
タイミング制御部２２−４は、提供された走査周波数ｆ４Ｈｚの映像信号をソースドライバ２３−４とゲートドライバ２４−４との組に提供する。これにより、走査周波数ｆ４Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−４とゲートドライバ２４−４との組の制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、右下の表示領域に表示される。
このように、ソースドライバ２３−ｋとゲートドライバ２４−ｋとを１組として、この組を表示分割数４と同数の４組をＴＦＴ液晶表示パネル２５の駆動に適用することができる。この場合、各組にそれぞれ異なる走査周波数の映像信号を入力させることができる。これにより、同一特性を示す一つのＴＦＴ液晶表示パネル２５を４分割したそれぞれの表示領域に、異なる走査周波数の映像信号を表示することができる。なお、ここで、異なる走査周波数の映像信号とは、走査周波数自体が異なる場合のみならず、走査周波数は同一であっても、内部変換等による走査周波数の変換方法が異なる場合も含む広義な概念である。
次に、図４および図５を参照して、図３の例のソースドライバ２３−１とゲートドライバ２４−１の組の駆動例、ソースドライバ２３−３とゲートドライバ２４−３の組の駆動例について説明する。
図４は、ソースドライバ２３−１とゲートドライバ２４−１との組の駆動例を説明するタイミングチャートである。
図４の上段の「Source２３−１ Data」と記載されたタイミングチャートは、ソースドライバ２３−１にチャージされるデータ、即ち、走査周波数ｆ１の映像信号に対応するデータのタイミングチャートである。図４の中段の「Source２３−１ Load」と記載されたタイミングチャートは、ソースドライバ２３−１のロードの状態（ＯＮ状態／ＯＦＦ状態）を示す信号のタイミングチャートである。図４の下段の「Gate２４−１」と記載されたタイミングチャートは、ゲートドライバ２４−１の状態（ＯＮ状態／ＯＦＦ状態）を示す信号のタイミングチャートである。
これらの各タイミングチャートの信号に基づく動作は、タイミング制御部２２−１によって制御される。
時刻t1乃至時刻t3までの１水平駆動期間１Ｈf1である期間Ａ−１においては、次のような動作が行われる。即ち、時刻t1に、ソースドライバ２３−１のロード状態がＯＮ状態になり、ＯＮ状態が継続されている間、ソースドライバ２３−１にデータＤf1がチャージされる。即ち、ソースドライバ２３−１のロード状態がＯＦＦ状態になると、ソースドライバ２３−１へのデータＤf1のチャージが終了する。そして、時刻t2に、ゲートドライバ２４−１の状態がオン状態になる。これにより、ソースドライバ２３−１にチャージされたデータＤf1は、時刻t3までの間順次出力されていく。
その後の時刻t3乃至時刻t4までの１水平駆動期間１Ｈf1である期間Ａ−２や、時刻t4乃至時刻t5までの１水平駆動期間１Ｈf1である期間Ａ−３でも、同様の動作が行われる。
図５は、ソースドライバ２３−３とゲートドライバ２４−３との組の駆動例を説明するタイミングチャートである。
図５の上段の「Source２３−３ Data」と記載されたタイミングチャートは、ソースドライバ２３−３にチャージされるデータ、即ち、走査周波数ｆ３の映像信号に対応するデータのタイミングチャートである。図５の中段の「Source２３−３ Load」と記載されたタイミングチャートは、ソースドライバ２３−３のロードの状態（ＯＮ状態／ＯＦＦ状態）を示す信号のタイミングチャートである。図５の下段の「Gate２４−３」と記載されたタイミングチャートは、ゲートドライバ２４−３の状態（ＯＮ状態／ＯＦＦ状態）を示す信号のタイミングチャートである。
なお、時刻t1乃至時刻t5は、図４と同一の時刻を示している。
これらの各タイミングチャートの信号に基づく動作は、タイミング制御部２２−３によって制御される。
時刻t1乃至時刻t4までの１水平駆動期間１Ｈf3（例えば図４の１水平駆動期間１Ｈf1の２倍の期間）である期間Ｂ−１においては、次のような動作が行われる。即ち、時刻t1に、ソースドライバ２３−３のロード状態がＯＮ状態になり、ＯＮ状態が継続されている間、ソースドライバ２３−３にデータＤf3がチャージされる。即ち、ソースドライバ２３−３のロード状態がＯＦＦ状態になると、ソースドライバ２３−３へのデータＤf3のチャージが終了する。そして、時刻t11に、ゲートドライバ２４−３の状態がオン状態になる。これにより、ソースドライバ２３−３にチャージされたデータＤf3は、時刻t4までの間順次出力されていく。
その後の時刻t4から開始する１水平駆動期間１Ｈf3である期間Ｂ−２でも、同様の動作が行われる。
以上、図４と図５を用いて説明したように、図３の例では、TFT液晶表示パネル２５を４分割した各表示領域への表示対象となる各映像信号、即ち、走査周波数の異なる映像信号は、互いに独立に駆動されることになる。
以上、本発明が適用される情報処理装置の一実施の形態について、図３乃至図５を参照して説明した。勿論、本実施の形態においては、表示分割数ｎ＝４としたが、ｎ＝４には限定されない。
次に、図６および図７を参照して、本発明が適用される情報処理装置であって、図３の例とは異なる実施の形態について説明する。
図６は、図２の例の情報処理装置の機能的構成の詳細例であって、図３の例とは異なる例を示す機能ブロック図である。
図６において、図３と対応する箇所には対応する符号を付してあり、それらの説明は適宜省略する。
図６の例では、図３の例と同様に、ＴＦＴ液晶表示パネル２５の表示分割数ｎは４でとされている。また、図６の例では、入力映像信号の走査周波数が、２４Ｈｚまたは６０Ｈｚから、２４Ｈｚ、６０Ｈｚまたは１２０Ｈｚに変換される。
ただし、ＴＦＴ液晶表示パネル２５が有するソースドライバ２３とゲートドライバ２４の数の比率は、図３の例では１対１であったのに対して、図６の例では１対２である。即ち、図６の例では、２つのソースドライバ２３−１３，２３−２４に対して、４つのゲートドライバ２４−１乃至２４−４が、ＴＦＴ液晶表示パネル２５に設けられている。
このため、タイミング制御部２２−１は、提供された走査周波数ｆ１Ｈｚの映像信号をソースドライバ２３−１３とゲートドライバ２４−１とに提供する。これにより、走査周波数ｆ１Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−１３とゲートドライバ２４−１との制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、左上の表示領域に表示される。
タイミング制御部２２−２は、提供された走査周波数ｆ２Ｈｚの映像信号をソースドライバ２３−２４とゲートドライバ２４−２とに提供する。これにより、走査周波数ｆ２Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−２４とゲートドライバ２４−２との制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、右上の表示領域に表示される。
タイミング制御部２２−３は、提供された走査周波数ｆ３Ｈｚの映像信号をソースドライバ２３−１３とゲートドライバ２４−３とに提供する。これにより、走査周波数ｆ３Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−１３とゲートドライバ２４−３との制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、左下の表示領域に表示される。
タイミング制御部２２−４は、提供された走査周波数ｆ４Ｈｚの映像信号をソースドライバ２３−２４とゲートドライバ２４−４とに提供する。これにより、走査周波数ｆ４Ｈｚの入力映像信号に対応する映像が、ソースドライバ２３−４とゲートドライバ２４−４との組の制御により、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、右下の表示領域に表示される。
即ち、図６の例では、１つのソースドライバ２３−１３と、２つのゲートドライバ２４−１，２４−３とが１つの組になる。同様に、１つのソースドライバ２３−２４と、２つのゲートドライバ２４−２，２４−４とが１つの組になる。
なお、上述した以外の図６の例の構成は、図３の例の構成と同様である。よって、これらの構成については、その説明を省略する。
次に、図７を参照して、図６の例の１組、即ち、１つのソースドライバ２３−１３と、２つのゲートドライバ２４−１，２４−３とからなる組の駆動例について説明する。
即ち、図７は、１つのソースドライバ２３−１３と、２つのゲートドライバ２４−１，２４−３とからなる組の駆動例を説明するタイミングチャートである。
図７の上から１段目の「Source２３−１３ Data」と記載されたタイミングチャートは、ソースドライバ２３−１３にチャージされるデータ、即ち、走査周波数ｆ１の映像信号に対応するデータ、または、走査周波数ｆ３の映像信号に対応するデータのタイミングチャートである。図７の上から２段目の「Source２３−１３ Load」と記載されたタイミングチャートは、ソースドライバ２３−１３のロードの状態（ＯＮ状態／ＯＦＦ状態）を示す信号のタイミングチャートである。図７の上から３段目の「Gate２４−１」と記載されたタイミングチャートは、ゲートドライバ２４−１の状態（ＯＮ状態／ＯＦＦ状態）を示す信号のタイミングチャートである。図７の上から４段目（最下段）の「Gate２４−３」と記載されたタイミングチャートは、ゲートドライバ２４−３の状態（ＯＮ状態／ＯＦＦ状態）を示す信号のタイミングチャートである。
これらの各タイミングチャートの信号に基づく動作は、タイミング制御部２２−１，２２−３によって制御される。
時刻t21乃至t23の期間Ｃ−１においては、次のような動作が行われる。即ち、時刻t21に、ソースドライバ２３−１３のロード状態がＯＮ状態になり、ＯＮ状態が継続されている間、ソースドライバ２３−１３に、走査周波数ｆ１の映像信号に対応するデータＤf1がチャージされる。即ち、ソースドライバ２３−１３のロード状態がＯＦＦ状態になると、ソースドライバ２３−１３へのデータＤf1のチャージが終了する。そして、時刻t22に、ゲートドライバ２４−１の状態がオン状態になる。これにより、ソースドライバ２３−１３にチャージされたデータＤf1は、時刻t23までの間順次出力されていく。
このようにして、期間Ｃ−１では、走査周波数ｆ１の映像信号に対応するデータＤf1が、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、左上の表示領域の１ラインに書き込まれていく。よって、期間Ｃ−１は、１水平駆動期間１Ｈf1以内とされる。
次の期間Ｃ−２、即ち、時刻t23乃至t25の期間Ｃ−２においては、次のような動作が行われる。即ち、時刻t23に、ソースドライバ２３−１３のロード状態がＯＮ状態になり、ＯＮ状態が継続されている間、ソースドライバ２３−１３に、走査周波数ｆ３の映像信号に対応するデータＤf3がチャージされる。即ち、ソースドライバ２３−１３のロード状態がＯＦＦ状態になると、ソースドライバ２３−１３へのデータＤf3のチャージが終了する。そして、時刻t24に、ゲートドライバ２４−３の状態がオン状態になる。これにより、ソースドライバ２３−１３にチャージされたデータＤf3は、時刻t25までの間順次出力されていく。
このようにして、期間Ｃ−２では、走査周波数ｆ３の映像信号に対応するデータＤf3が、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、左下の表示領域の１ラインに書き込まれていく。よって、期間Ｃ−２は、１水平駆動期間１Ｈf3以内とされる。
次の期間Ｃ−３、即ち、時刻t25乃至t28の期間Ｃ−３においては、次のような動作が行われる。即ち、時刻t25に、ソースドライバ２３−１３のロード状態がＯＮ状態になり、ＯＮ状態が継続されている間、ソースドライバ２３−１３に、走査周波数ｆ１の映像信号に対応するデータＤf1がチャージされる。即ち、ソースドライバ２３−１３のロード状態がＯＦＦ状態になると、ソースドライバ２３−１３へのデータＤf1のチャージが終了する。そして、時刻t26に、ゲートドライバ２４−１の状態がオン状態になり、ＯＮ状態が継続されている間、ソースドライバ２３−１３にチャージされたデータＤf1は順次出力されていく。即ち、時刻t27に、ゲートドライバ２４−１の状態がＯＦＦ状態になると、データＤf1の出力は終了する。
このようにして、期間Ｃ−３では、走査周波数ｆ１の映像信号に対応するデータＤf1が、ＴＦＴ液晶表示パネル２５の表示画面を４分割した表示領域のうち、左上の表示領域の１ラインに書き込まれていく。よって、期間Ｃ−３は、１水平駆動期間１Ｈf1以内とされる。
その後、時刻t28になり期間Ｃ−３が終了し期間Ｃ−４に移行すると、期間Ｃ−１と同様の動作が行われる。時刻t29になり期間Ｃ−４が終了し期間Ｃ−５に移行すると、期間Ｃ−２と同様の動作が行われる。時刻t30になり、期間Ｃ−５が終了し期間Ｃ−６に移行すると、期間Ｃ−３と同様の動作が行われる。
即ち、期間Ｃ−１乃至期間Ｃ−３までの動作が１単位とされ、その単位の動作が繰り返し実行されていく。
以上、図２の例の情報処理装置の実施の形態として、図３の例と図６の例との２つの例について説明してきた。図３の例では、１つのソースドライバ２３と１つのゲートドライバ２４とを一組として、これらの組が表示分割数ｎと同数必要とされた。これに対して、図６の例では、２つのゲートドライバ２４に対して１つの共通ソースドライバ２３が用いられている。即ち、図６の例では、図３の例と比較して、２個分のソースドライバ２３を削減することができる。これは、図７を用いて説明したように、２つのゲートドライバ２４の各水平１ライン駆動時間内に共通のソースドライバ２３から各ゲートドライバ２４へ時分割に重複をさけるよう信号供給が可能なように制御することができるからである。
してみると、複数のゲートドライバ２４の各水平１ライン駆動時間内に共通のソースドライバ２３から各ゲートドライバ２４へ時分割に重複をさけるよう信号供給が可能なように制御することができる場合には、必要なソースドライバ２３の数を削減することができるということを意味している。
即ち、時分割で駆動タイミングの重複を回避することができる限り、ＴＦＴ液晶表示パネル２５の分割数ｎに対して、ソースドライバ２３とゲートドライバ２４の比率は１対ｘ（xはｎ以下の整数値）で構成できる。
ただし、異なる走査周波数を独立に駆動する場合に対し、時分割で駆動タイミングの重複を回避する場合、実駆動時間が短くなるため、ＴＦＴ液晶表示パネル２５の応答遷移状態への影響を考慮する必要がある。
また、駆動タイミングを優先するため、表示分割領域と走査周波数の割り当てに制限を受けることも考慮する必要がある。
なお、図３の例や図６の例では、ＴＦＴ液晶表示パネル２５をｎ分割した表示領域に異なる走査周波数の各映像信号をそれぞれ表示するために、複数個のソースドライバ２３およびゲートドライバ２４を使用している。ただし、一つの画素に対して複数の制御線を有するドライバを使用した場合、必要なドライバの個数を減らすことも可能である。
また、以上、本発明が適用された情報処理装置により表示が制御される表示装置として、液晶型表示装置（図３や図６の例では、ＴＦＴ液晶表示パネル２５を含む表示装置）について説明してきた。ただし、本発明は、液晶型表示装置のみならず、次のような表示装置にも適用可能である。即ち、動画像を構成するフレームやフィールドといった単位（以下、かかる単位をコマと称する）毎に表示が指示される表示装置であって、所定時間の間、１コマを構成する複数の画素が表示素子により構成されており、それら表示素子のうちの少なくとも一部の表示を保持させることができる表示装置に適用できる。なお、以下、かかる表示素子をホールド型表示素子と称し、かかるホールド型表示素子により画面が構成される表示装置を、ホールド型表示装置と称する。即ち、液晶表示装置はホールド型表示装置の例示にしか過ぎず、本発明は、ホールド型表示装置全体に適用可能である。
さらに、本発明は、ホールド型表示装置のみならず、例えば、発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型の表示装置等にも適用可能である。即ち、本発明は、画像が複数の画素から構成され、その画素を表示する表示素子を含む表示装置全体に適用可能である。なお、かかる表示装置を、画素型表示装置と称する。ここで、画素型表示装置において、１つの画素に１つの表示素子が必ずしも対応付けられている必要は特に無い。
換言すると、本発明の適用先は、ディスプレイ方式の表示装置に限定されない。
従来の走査周波数変換を行う情報処理装置を示す図である。 本発明が適用される情報処理装置の機能的構成例を示す機能ブロック図である。 図２の情報処理装置の機能的構成の詳細例を示す機能ブロック図である。 図３におけるソースドライバ２３−１およびゲートドライバ２４−１の駆動例を示す図である。 図３におけるソースドライバ２３−３およびゲートドライバ２４−３の駆動例を示す図である。 図２の情報処理装置の機能的構成の詳細例であって、図３とは異なる例を示す機能ブロック図である。 図６におけるソースドライバ２３−１３、ゲートドライバ２４−１およびゲートドライバ２４−３駆動例を示す図である。
符号の説明
１ 主制御部、 ２ 走査周波数変換部、 ３ タイミング制御部、 ４ ソースドライバ， ５ ゲートドライバ， ６ ＴＦＴ液晶表示パネル，１１ セレクタ部、 １２ ２４→６０Ｈｚ変換部、 １３，１４ セレクタ部、 １５ ２４→１２０Ｈｚ変換部， １６ ６０→１２０Ｈｚ変換部、 １７ ６０→１２０Ｈｚ変換部、 ２１ 走査周波数変換部、 ２２，２２−１乃至２２−４ タイミング制御部、 ２３，２３−１乃至２３−４，２３−１３，２３−２４ ソースドライバ、 ２４，２４−１乃至２４−４ ゲートドライバ、 ２５ ＴＦＴ液晶表示パネル、 ４１ 主制御部、 ５１ セレクタ部、 ５２ ２４→６０Ｈｚ変換部、 ５３，５４，５５ セレクタ部、 ５６ ２４→１２０Ｈｚ変換部， ５７ ６０→１２０Ｈｚ変換部、 ５８ ６０→１２０Ｈｚ変換部、 ５９ セレクタ部

Claims (6)

  1. 複数種類の映像信号のそれぞれに対応する各映像を、表示装置の表示領域を分割した各分割領域にそれぞれ表示させるタイミングの制御を、前記各分割領域毎に独立して実行するタイミング制御手段を備え、
    前記表示装置は、画素型表示装置であり、
    前記画素型表示装置を構成する表示素子の表示の制御は、ソースドライバとゲートドライバとの駆動によりなされ、
    前記各分割領域のそれぞれを担当する前記ソースドライバと前記ゲートドライバとが割り当てられており、
    前記タイミング制御手段は、前記各分割領域毎に、各担当の前記ソースドライバと前記ゲートドライバとの駆動タイミングを制御し、
    前記各分割領域はｎ個（ｎは２以上の整数値）存在し、
    n個の前記分割領域のそれぞれに対する担当の前記ゲートドライバとして、１つのゲートドライバが割り当てられており、
    n個の前記分割領域のうち、ｘ個（ｘは２以上ｎ以下の整数値）の分割領域を一括して担当するソースドライバとして、１つのソースドライバが割り当てられており、
    前記タイミング制御手段は、前記ソースドライバが担当するｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間内に、前記ソースドライバからそれぞれの前記ゲートドライバへ時分割かつ重複を回避する信号の供給を行う制御を実行し、
    ｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間は異なり、前記ゲートドライバからの出力が、時分割かつ重複が回避されたものとなる
    情報処理装置。
  2. 前記複数種類の映像信号は、異なる走査周波数の映像信号を２以上含む
    請求項１に記載の情報処理装置。
  3. 入力映像信号の走査周波数を変換する変換手段を
    さらに備える請求項２に記載の情報処理装置。
  4. 前記変換手段は、入力映像信号の走査周波数を変換する手法として、複数の手法を用いて、前記入力映像信号の走査周波数を変換し、その結果得られる複数種類の映像信号の中から、前記各表示領域に表示させる映像信号を選択する
    請求項３に記載の情報処理装置。
  5. 情報処理装置が、
    複数種類の映像信号のそれぞれに対応する各映像を、表示装置の表示領域を分割した各分割領域にそれぞれ表示させるタイミングの制御を、前記各分割領域毎に独立して実行する
    ステップを含み、
    前記表示装置は、画素型表示装置であり、
    前記画素型表示装置を構成する表示素子の表示の制御は、ソースドライバとゲートドライバとの駆動によりなされ、
    前記各分割領域のそれぞれを担当する前記ソースドライバと前記ゲートドライバとが割り当てられており、
    前記各分割領域毎に、各担当の前記ソースドライバと前記ゲートドライバとの駆動タイミングを制御し、
    前記各分割領域はｎ個（ｎは２以上の整数値）存在し、
    n個の前記分割領域のそれぞれに対する担当の前記ゲートドライバとして、１つのゲートドライバが割り当てられており、
    n個の前記分割領域のうち、ｘ個（ｘは２以上ｎ以下の整数値）の分割領域を一括して担当するソースドライバとして、１つのソースドライバが割り当てられており、
    前記ソースドライバが担当するｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間内に、前記ソースドライバからそれぞれの前記ゲートドライバへ時分割かつ重複を回避する信号の供給を行う制御を実行し、
    ｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間は異なり、前記ゲートドライバからの出力が、時分割かつ重複が回避されたものとなる
    情報処理方法。
  6. コンピュータに、
    複数種類の映像信号のそれぞれに対応する各映像を、表示装置の表示領域を分割した各分割領域にそれぞれ表示させるタイミングの制御を、前記各分割領域毎に独立して実行する
    ステップを含み、
    前記表示装置は、画素型表示装置であり、
    前記画素型表示装置を構成する表示素子の表示の制御は、ソースドライバとゲートドライバとの駆動によりなされ、
    前記各分割領域のそれぞれを担当する前記ソースドライバと前記ゲートドライバとが割り当てられており、
    前記各分割領域毎に、各担当の前記ソースドライバと前記ゲートドライバとの駆動タイミングを制御し、
    前記各分割領域はｎ個（ｎは２以上の整数値）存在し、
    n個の前記分割領域のそれぞれに対する担当の前記ゲートドライバとして、１つのゲートドライバが割り当てられており、
    n個の前記分割領域のうち、ｘ個（ｘは２以上ｎ以下の整数値）の分割領域を一括して担当するソースドライバとして、１つのソースドライバが割り当てられており、
    前記ソースドライバが担当するｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間内に、前記ソースドライバからそれぞれの前記ゲートドライバへ時分割かつ重複を回避する信号の供給を行う制御を実行し、
    ｘ個の前記分割領域のそれぞれに割り当てられた前記ゲートドライバの各１水平駆動時間は異なり、前記ゲートドライバからの出力が、時分割かつ重複が回避されたものとなる制御処理を実行させるプログラム。
JP2008160296A 2008-06-19 2008-06-19 情報処理装置および方法、並びにプログラム Expired - Fee Related JP4737562B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008160296A JP4737562B2 (ja) 2008-06-19 2008-06-19 情報処理装置および方法、並びにプログラム
US12/474,399 US20090315876A1 (en) 2008-06-19 2009-05-29 Information processing device and information processing method, and storage medium
EP09162980A EP2136558A3 (en) 2008-06-19 2009-06-17 Information processing device and information processing method, and storage medium
CN200910150520XA CN101609655B (zh) 2008-06-19 2009-06-18 信息处理装置和信息处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160296A JP4737562B2 (ja) 2008-06-19 2008-06-19 情報処理装置および方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2010002576A JP2010002576A (ja) 2010-01-07
JP4737562B2 true JP4737562B2 (ja) 2011-08-03

Family

ID=41162741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160296A Expired - Fee Related JP4737562B2 (ja) 2008-06-19 2008-06-19 情報処理装置および方法、並びにプログラム

Country Status (4)

Country Link
US (1) US20090315876A1 (ja)
EP (1) EP2136558A3 (ja)
JP (1) JP4737562B2 (ja)
CN (1) CN101609655B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386843B (zh) * 2008-07-03 2013-02-21 Wistron Corp 螢幕顯示區分割方法、螢幕顯示區分割系統，及電腦程式產品
TWI439991B (zh) * 2010-05-11 2014-06-01 Mstar Semiconductor Inc 應用於顯示系統之驅動增強裝置與相關方法
CN102479491B (zh) * 2010-11-23 2013-09-11 汉王科技股份有限公司 一种双源同屏显示的液晶显示屏及液晶显示装置
TWI456455B (zh) * 2012-03-29 2014-10-11 Acer Inc 電子裝置與其觸控板操作方法
CN102881271A (zh) * 2012-09-29 2013-01-16 深圳市华星光电技术有限公司 液晶显示装置的驱动方法及其驱动系统
US10037723B2 (en) * 2016-09-15 2018-07-31 L3 Communications Corp. Fault-tolerant LCD display
TWI628637B (zh) * 2016-12-26 2018-07-01 達意科技股份有限公司 電子紙顯示器
KR20220017574A (ko) * 2020-08-04 2022-02-14 삼성디스플레이 주식회사 표시장치
KR20220017119A (ko) * 2020-08-04 2022-02-11 삼성전자주식회사 디스플레이 다중 구동 방법 및 이를 지원하는 전자 장치
US20230410759A1 (en) * 2020-12-22 2023-12-21 Boe Technology Group Co., Ltd. Driving method and drive circuit of display panel, display panel, and display device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832022B2 (ja) 1993-08-16 1996-03-27 日本電気株式会社 映像信号変換装置
JP3056631B2 (ja) * 1994-03-15 2000-06-26 シャープ株式会社 液晶表示装置
JPH096290A (ja) * 1995-06-23 1997-01-10 Sharp Corp 液晶パネル駆動回路
JPH09197377A (ja) * 1996-01-11 1997-07-31 Casio Comput Co Ltd 液晶駆動方法および液晶駆動装置
JPH10246865A (ja) * 1997-03-04 1998-09-14 Olympus Optical Co Ltd 視覚表示装置
EP0874521B1 (en) * 1997-04-25 2009-01-14 Panasonic Corporation Double-speed image signal display method, display unit and television receiver
US7236531B1 (en) * 1999-10-15 2007-06-26 Matsushita Electric Industrial Co., Ltd. Display apparatus displaying certain data without a program clock reference
JP2001166280A (ja) * 1999-12-10 2001-06-22 Nec Corp 液晶表示装置の駆動方法
DE10140402B4 (de) * 2000-09-26 2012-08-30 Carl Zeiss Meditec Ag Bildumkehrsystem, Ophthalmoskopie-Vorsatzmodul und Operationsmikroskop
CN1457597A (zh) * 2001-06-18 2003-11-19 韩唯逻辑公司 在视频监视系统中输出视频图像的方法
KR100400016B1 (ko) * 2001-11-29 2003-09-29 삼성전자주식회사 포맷 변환기를 구비하는 디스플레이 장치
US7295179B2 (en) * 2003-01-31 2007-11-13 American Panel Corporation Flat panel display having multiple display areas on one glass substrate
JP2004240236A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置
JP4501525B2 (ja) * 2004-05-12 2010-07-14 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP4821194B2 (ja) * 2005-07-11 2011-11-24 ソニー株式会社 信号処理装置、信号処理方法及びプログラム
US20070120763A1 (en) * 2005-11-23 2007-05-31 Lode De Paepe Display system for viewing multiple video signals
JP2007298769A (ja) * 2006-04-28 2007-11-15 Sharp Corp 表示装置
JP2007322747A (ja) * 2006-05-31 2007-12-13 Sharp Corp 表示パネル、及び表示装置
JP2008003519A (ja) * 2006-06-26 2008-01-10 Toshiba Corp 液晶受像装置
JP4181593B2 (ja) * 2006-09-20 2008-11-19 シャープ株式会社 画像表示装置及び方法
JP2008160296A (ja) 2006-12-21 2008-07-10 Kyocera Mita Corp 画像形成装置及びその設定情報表示プログラム
JP2008216436A (ja) * 2007-03-01 2008-09-18 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置
WO2009015375A1 (en) * 2007-07-26 2009-01-29 Real D Head-mounted single panel stereoscopic display

Also Published As

Publication number Publication date
CN101609655A (zh) 2009-12-23
US20090315876A1 (en) 2009-12-24
JP2010002576A (ja) 2010-01-07
CN101609655B (zh) 2012-05-02
EP2136558A2 (en) 2009-12-23
EP2136558A3 (en) 2010-08-18

Similar Documents

Publication Publication Date Title
JP4737562B2 (ja) 情報処理装置および方法、並びにプログラム
US7557791B2 (en) Driving circuit for electro-optical device, method of driving electro-optical device, electro-optical device, and electronic apparatus
JP5410848B2 (ja) 表示装置
CN101334974B (zh) 液晶显示器及其驱动方法
JP3749433B2 (ja) 液晶表示装置および液晶駆動方法
WO2011092732A1 (ja) 表示装置及びその駆動方法
WO2013164947A1 (ja) フレームメモリの制御回路、表示装置及びフレームメモリの制御方法
JP2016212125A (ja) 表示装置
WO2015083269A1 (ja) 画像表示装置、画像表示システム及び画像表示方法
JP2007333770A (ja) 電気光学装置、電気光学装置用駆動回路、及び電気光学装置の駆動方法、並びに電子機器
JP2008033107A (ja) 液晶表示装置
CN102142238A (zh) 图像显示系统
JP2005010579A (ja) ホールド型表示パネルの駆動方法
CN108989730B (zh) 视频格式转换方法及其装置、现场可编程门阵列
WO2006134853A1 (ja) 表示装置及びその駆動制御装置、並びに走査信号線駆動方法及び駆動回路
JP2015087459A (ja) 電気光学装置、及び、電子機器
JPWO2006098189A1 (ja) 表示装置
JPH11296133A (ja) 画像表示装置の駆動回路
JP4635071B2 (ja) 表示信号変換装置
KR20150141290A (ko) 데이터 구동부
JP4176605B2 (ja) 表示信号変換装置
WO2023206101A1 (zh) 信号处理方法、显示装置、电子设备和可读存储介质
JP2007333931A (ja) 電気光学装置、電気光学装置用駆動回路、及び電気光学装置の駆動方法、並びに電子機器
KR20150025026A (ko) 표시장치용 구동회로 및 이의 구동방법
JP3548666B2 (ja) 液晶コントローラおよび液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees