JPWO2006098189A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2006098189A1
JPWO2006098189A1 JP2007508080A JP2007508080A JPWO2006098189A1 JP WO2006098189 A1 JPWO2006098189 A1 JP WO2006098189A1 JP 2007508080 A JP2007508080 A JP 2007508080A JP 2007508080 A JP2007508080 A JP 2007508080A JP WO2006098189 A1 JPWO2006098189 A1 JP WO2006098189A1
Authority
JP
Japan
Prior art keywords
display
signal
image
subframe
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007508080A
Other languages
English (en)
Other versions
JP4732440B2 (ja
Inventor
朋幸 石原
朋幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007508080A priority Critical patent/JP4732440B2/ja
Publication of JPWO2006098189A1 publication Critical patent/JPWO2006098189A1/ja
Application granted granted Critical
Publication of JP4732440B2 publication Critical patent/JP4732440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3666Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

表示モジュール(19)は、表示画面が垂直方向に分割され、各分割画面領域にて独立して画像表示可能である。表示モジュール(19)の画像表示動作を制御する制御装置(10)には、入力画像信号を各分割画面領域に対応して分割する上画面及び下画面の各データセレクタ(14・15)と、これらデータセレクタ(14・15)から出力される各分割画面領域に対応した画像信号より、複数の各サブフレーム毎の表示信号を生成する上画面用及び下画面用の各時分割諧調変換ブロック(16・17)が設けられている。これにより、サブフレーム表示を行ったとしても、画素に画像信号の電圧を印加する時間を長くでき、電圧を十分に印加することの可能な画像表示装置を提供することができる。

Description

本発明は、1画像を表示する1フレームを複数のサブフレームに時分割し、該複数のサブフレームの画像を1フレームの期間に表示することで1フレームの画像を表示する表示装置に関するものである。
近年、CRT(陰極線管)が用いられていた分野で、液晶表示モジュール、EL表示モジュールを備えたホールド型表示装置が用いられるようになってきている。
しかしながら、このようなホールド型表示装置では、画像が表示される点灯期間と画像が表示されない消灯期間とが、交互に繰り返されるCRT(陰極線管)等のインパルス型表示装置に比べて、動画品質が劣ると言われている。
これはつまり、一般的なホールド型表示装置では、1フレーム期間の全てが画像の点灯期間となるため、フレーム画像が更新されると、次のフレームに画像が更新されるまで物体がその位置に留まって表示され、これが、観察者の目には、動きボケとして見えてしまうためである。
従来から、このような動画品質の改善を目的の一つとして、1画像を表示するフレームを複数のサブフレームに時分割して駆動するサブフレーム表示方法が提案されており、例えば特許文献1〜4に開示されている。
一方、従来から、表示画面を垂直方向に分割し、上分割画面領域と下分割画面領域とを独立して表示走査させることが行われており、例えば、特許文献5、6に開示されている。
〔特許文献1〕
特開平4−302289号公報(公開日:1992年10月26日)
〔特許文献2〕
特開2001−281625号公報(公開日:2001年10月10日)
〔特許文献3〕
特開2002−23707号公報(公開日:2002年1月25日)
〔特許文献4〕
特開2003−22061号公報(公開日:2003年1月24日)
〔特許文献5〕
特開平10−268261号公報(公開日;1998年10月9日)
〔特許文献6〕
特開平9−297564号公報(公開日;1997年11月18日)
しかしながら、フレームを複数のサブフレームに時分割して駆動するサブフレーム表示は、フレームをサブフレームに時分割しなかった場合(液晶パネルであれば、1フレーム期間で液晶パネルの全ゲートラインを1回だけONとする通常のホールド表示の場合)に比べて、画素に画像信号の電圧を印加する時間が短くなる。
そのため、画素充電時間が不足するために画素に画像信号の電圧を十分に印加できず、表示品位が低下したり、サブフレーム数(フレームの分割数)を増やすことができなかったりといった問題を生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、フレームをサブフレームに時分割して駆動しても、画素充電時間を十分に得ることができる表示装置を提供することにある。
本発明の表示装置は、上記課題を解決するために、1フレームを複数のサブフレームに時分割し、該複数のサブフレームの画像を1フレームの期間に表示することで、該1フレームの画像を表示する表示装置であって、表示画面が複数の画面領域に分割され、各分割画面領域にて独立して画像表示可能な表示モジュールと、上記表示モジュールの画像表示動作を制御する制御手段とを備え、上記制御手段が、入力される画像信号を上記表示モジュールの分割画面領域に対応して分割する信号分割部と、入力される画像信号より、複数の各サブフレーム毎の表示信号を生成する信号生成部とを含むことを特徴としている。ここで、上記信号生成部は、動画ボケの改善などを意図して複数の各サブフレーム毎の表示信号を生成するものである。
1つのフレームを複数のサブフレームに時分割し、複数のサブフレームの画像を表示することで1フレームの画像を表示するサブフレーム表示を行う場合、1フレームの期間に、複数のサブフレームの画像を表示する必要がある。そのため、サブフレーム数がm個であれば、表示動作はm回行われることとなり、表示画面の各水平ラインはm回ONされることとなる。そのため、1本の水平ラインがONされる期間である選択期間は、サブフレーム表示を行わない場合の1/m倍となり、画素に画像信号の電圧を十分に印加することができなくなる。
これに対し、上記構成では、表示モジュールとして表示画面が垂直方向に複数に分割され、各分割画面領域で独立して画像表示可能な表示モジュールを用いているので、本表示装置の場合、1本の水平ラインの選択期間は、画面分割数がnであればn倍になり、サブフレーム表示を行ったとしても、画素に画像信号の電圧を印加する時間を長くでき、電圧を十分に印加することができるようになる。
また、本発明の表示装置では、上記表示画面が等分割され、また、画面領域の分割数とサブフレーム数とが等しい構成とすることが好ましい。
このような構成とすることで、制御手段に入力される画像信号の伝送周波数(伝送クロック周波数、ドットクロック周波数)と、各サブフレームの表示信号の伝送周波数とが等しくなり、サブフレーム表示信号の伝送周波数を変化させる必要がなくなる。
例えば、1フレームをm個のサブフレームに分割した場合、1フレームの期間でm回の画像動作を行う必要があり、各サブフレームの表示信号の伝送周波数はm倍になる。しかしながら、ここで、表示画面をm個に分割する(水平ライン数を1/mにする)ことで、伝送周波数をそのままにサブフレーム期間をフレーム期間の1/mにできる。
この場合、画面分割数及びサブフレーム数は2とすることが好ましく、これによれば、表示モジュールが液晶表示モジュールであっても、既存の技術を用いて画面が2分割された表示モジュールを容易に製造できると共に、信号生成部の負担も軽減できる。
また、本発明の表示装置では、各サブフレームの期間長は等しくする、或いは、表示モジュールにおける1水平走査期間長を、入力される画像信号の1水平走査期間長と等しくすることが好ましい。
上記構成によれば、各サブフレームにおいて、画像表示動作を行ってから次のサブフレームの画像表示動作によって当該サブフレームの表示が書き換わるまでの期間、すなわち実際のサブフレーム表示期間が全てのサブフレームにおいて等しくなる。
これにより、例えば複数の入力フレーム周波数(入力画像信号のフレーム周波数)に対応しており、入力のフレーム周波数が変更されてフレーム期間長が変更された場合においても、1フレーム期間内における各サブフレーム期間の時間比率は変らないため、各サブフレーム毎の表示輝度の1フレーム期間での時間積分量は変化せず、各サブフレーム用の階調変換値をフレーム周波数によらず共通とすることができ、上記信号生成部のコストアップを抑えることができる。
但し、表示モジュールの応答性能によっては動画ボケの改善効果を向上させるために各サブフレームの期間長を均等としない場合も考えられ、この場合はコストアップを伴っても入力フレーム周波数に応じた階調変換値を用意することになり、本発明はサブフレーム期間を均等とする場合に限定されるものではない。
また、本発明の表示装置では、さらに、上記制御手段は、上記サブフレームの画像表示動作を制御するための制御信号を生成するタイミング制御部をさらに含み、該タイミング制御部は、上記表示画面の全画素に対する初段のサブフレームの画像表示動作が、当該各画素に対する画像信号の入力から、該画像信号のフレーム期間の半分よりも短い時間に行われるように、より好ましくは20%よりも短い時間に行われるように、制御信号を生成する構成とすることもできる。
上記構成によれば、表示画面の全画素に対する初段のサブフレームの画像表示動作が、当該各画素に対する画像信号の入力から、該画像信号の垂直期間の半分よりも短い時間に行われるようになるので、あるフレームの画像信号が入力してから、当該フレームの画像が表示モジュールに表示されるまで時間を短くできる。この場合、より好ましくは20%よりも短い時間に行われるようにすることである。
したがって、本発明の表示装置をテレビジョン受像機等に用いた場合、画像信号の入力と実際の画像表示との間のタイムラグが問題となるが、これにより、表示画像と音声との間にズレが出るようなことがなく、音声を遅延させる回路等も不要になる。
また、本発明の表示装置を、PC(パーソナル・コンピュータ)やゲーム機器などの、入力操作に対して即座に画面表示の更新を行う必要のある機器類の表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。
具体例を挙げれば、入力される画像信号のフレーム周波数(垂直周波数)が60Hzである場合は、表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する画像信号の入力から3.3ms以内に行わせることで、画像信号の入力と実際の画像表示との間のタイムラグが問題となることはない。
また、本発明の表示装置では、上記制御手段は、上記サブフレームの画像表示動作を制御するための制御信号を生成するタイミング制御部をさらに含み、上記タイミング制御部は、同一段のサブフレームの画像表示動作のタイミングを隣接する分割画面領域間で異ならせ、最上位の分割画面領域より順次同一段のサブフレームの画像表示動作が行われるように制御信号を生成する構成とすることもできる。
上記構成によれば、各分割画面領域にて独立に画像表示動作が行われるにあたり、同一段のサブフレームの画像表示が、最上位にある分割画面領域から順に行われるので、分割画面領域の境界部分にて表示画像が位置的かつ時間的に連続し、動画表示の際に上記境界部分で画像が分断されたように見えるティアリング現象の発生を回避して、動画表示の品位を向上させることができる。
しかも、このように、同一段のサブフレームの画像表示動作のタイミングが各分割画面領域間でずれることで、画像信号を格納するフレームメモリの必要メモリ量を減らすことができる。
つまり、画像信号は、最終段のサブフレームの表示信号が作成されるまでは、フレームメモリに蓄積しておく必要がある。そのため、分割画面領域間で、同一段のサブフレームの画像表示動作のタイミングが等しい場合、フレームメモリには1フレーム分の画像信号を全て蓄積しておくことが必要となる。
これに対し、上記構成として、同一段のサブフレームの画像表示のタイミングを各分割画面領域間でずらすことで、最終段のサブフレームの表示信号は、分割画面領域毎に作成されるため、ある分割画面領域用の最終段のサブフレームの表示信号を生成した後は、当該分割画面領域用に割り当てられていたメモリ領域に、入力されている画像信号を蓄積していくといった、分割画面領域間でメモリ領域を共用するといったことが可能となる。
メモリ領域の共用を図った場合に、フレームメモリに必要とされるメモリ量は、画面分割数およびサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、画面分割数およびサブフレーム数がN場合、約(N−1)/Nフレーム分となる。例えば、画面分割数及びサブフレーム数が2であれば、1フレームの画像信号を蓄積するためのメモリ量の約1/2となる。
したがって、本発明の表示装置では、さらに、メモリにおける静止画1フレームの該画像信号に対応した1フレームの画面表示を行う際に使用するアドレス空間容量を、1画面分の50%以上1画面分未満とすることができる。
或いは、本発明の表示装置では、さらに、制御手段は、入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御部をさらに含み、上記メモリ制御部は、ある分割画面領域に対応する最終段のサブフレームの表示信号が生成されると、該分割画面領域に対応する画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の分割領域に対応する画像信号を書き込んでいくこと構成とすることができる。
このような構成とすることで、入力される画像信号を格納するフレームメモリとして、メモリ容量の小さいものを用いることができ、或いは、メモリ容量に余裕が生じることにより、空いているメモリのアドレス空間を利用して別の機能(例えば動画応答性能の改善のためのオーバーシュート駆動など)を付加することもできる。
本発明の表示装置では、さらに、最上位の分割画面領域より順次同一段のサブフレームの画像表示動作が行われるように制御信号を生成するにあたり、上記タイミング制御部は、上記表示画面の全水平ラインに対する同一段のサブフレームの画像表示動作が、当該各水平ラインに対する画像信号の入力から同一時間後に行われるように制御信号を生成する構成とすることもできる。
これによれば、分割画面領域の境界にて表示画像が位置的かつ時間的に確実に連続し、動画表示の際のティアリング現象の発生を確実に回避して、動画表示の品位をより一層向上させることができる。
また、本発明の表示装置では、最上位の分割画面領域より順次同一段のサブフレームの画像表示動作が行われるように制御信号を生成するにあたり、上記タイミング制御部が、あるサブフレームにおいて、ある分割画面領域の表示画面の各水平ラインに対する画像信号の入力から当該水平ラインに対する画像表示動作までの遅延時間に対して、上記分割画面領域に隣接し、上記分割画面領域に続いて画像表示が行われる分割画面領域の当該水平ラインに対する画像信号の入力から画像表示動作までの遅延時間は、同じ、もしくは1フレーム期間の18%未満より好ましくは5%未満の範囲でより長くなるように、制御信号を生成するようにしてもよい。
ある分割画面領域のサブフレーム表示信号出力完了から、隣接する他の分割画面領域の当該サブフレーム表示信号出力開始までの時間は、1フレーム期間の18%未満より好ましくは5%未満程度以内の遅延であれば、ティアリングによる動画品質の劣化は限定的であることを確認しているので、このような構成とすることで、設計が容易になる。
また、本発明の表示装置では、最上位の分割画面領域より順次同一段のサブフレームの画像表示動作が行われるように制御信号を生成するにあたり、上記タイミング制御部が、上記表示画面の各水平ラインに対する画像信号の入力から当該水平ラインに対する画像表示動作までの遅延時間を、初段のサブフレームにおいては入力される画像信号の1フレーム期間長が変化した場合でも変更せず、初段以降のサブフレームにおいては、定められた基準値未満の変化に対しては変更せず、上記基準値以上の変化に対しては変更する構成としてもよい。
本発明の表示装置を、例えば、テレビジョン受像機のチューナー部やPCなどの表示装置に用いた場合、画像信号源(外部入力装置)によっては、入力1フレーム期間長がわずかにゆらぐ場合がある。例えば入力1フレーム総ライン数が標準の総ライン数Tに対して、T−3〜T+3の間でランダムに変化するような場合がある。この程度の入力1フレーム期間の変化に対して、常に入力の1フレーム総ライン数に追従して各サブフレーム期間長を微調整することは制御回路のコスト上昇を伴うが、上記構成とすることで、このようなコスト上昇を回避することができる。
また、本発明の表示装置では、さらに、初段以降のサブフレームの表示信号は、入力される画像信号を格納するフレームメモリより読み出した画像信号を用いて生成し、初段のサブフレームの表示信号は、上記フレームメモリから読み出すことなく入力される画像信号をそのまま用いて生成することを特徴とすることもできる。
上述したように、表示画面を等分割すると共に、画面分割数とサブフレーム数とを等しくすることで、制御手段に入力される画像信号の伝送周波数と、各サブフレームの表示信号の伝送周波数とが等しくなり、サブフレーム表示信号の伝送周波数を変化させる必要がない。これはつまり、入力画像信号を伝送周波数を変換させるためにメモリに一旦格納することなくそのまま用いることができることである。
上記構成は、これを利用しており、初段のサブフレームの表示信号を、上記フレームメモリから読み出すことなく入力される画像信号を用いて生成することで、上記フレームメモリに対するアクセス(書き込み・読み出し)回数を少なくでき、上記フレームメモリのメモリバンド幅を減らすことができる。
また、発明の表示装置において、各分割画面領域の各サブフレームの表示信号における垂直帰線期間を、上記入力される画像信号の垂直帰線期間のサブフレーム数分の1とすることが好ましい。
これによれば、各サブフレームにおいて、画像表示動作を行ってから次のサブフレームの画像表示動作によって当該サブフレームの表示が書き換わるまでの期間、すなわち実際のサブフレーム表示期間を全てのサブフレームにおいて等しくすることができる。
そしてまた、本発明に係る表示装置は、上記構成に加えて、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された映像を示す映像信号を上記表示装置の駆動装置へ入力する受像手段を備えていると共に、上記表示部は、液晶表示パネルであり、表示装置は、液晶テレビジョン受像機として動作してもよい。さらに、上記構成に加えて、上記表示部は、液晶表示パネルであり、上記表示装置の駆動装置には、外部から映像信号が入力されていると共に、表示装置は、当該映像信号を示す映像を表示する液晶モニタ装置として動作してもよい。
本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。
本発明の実施形態を示すものであり、画像表示装置の要部構成を示すブロック図である。 上記画像表示装置に設けられた画素の構成例を示す回路図である。 上記画像表示装置に設けられた制御装置が入力画像信号を処理して出力する出力表示信号(上画面用及び下画面用の各出力画像信号)と入力画像信号との関係を示すタイミングチャートである。 上記制御装置の各部における画像信号或いは表示信号の処理タイミングを示すタイミングチャートである。 別の実施形態の画像表示装置に設けられた制御装置が入力画像信号を処理して出力する出力表示信号(上画面用及び下画面用の各出力画像信号)と入力画像信号との関係を示すタイミングチャートである。 (a)〜(c)は、ティアリング現象が発生して動画像の表示品位が低下することを示す説明図である。 時分割駆動を行う画像表示装置において入力階調レベルと出力階調レベルとの関係を示す図である ホールド駆動時において輝度の異なる2つの領域の境界線が移動する様子を示す図である。 擬似インパルス駆動時において輝度の異なる2つの領域の境界線が移動する様子を示す図である。
符号の説明
1 画像表示装置(表示装置)
2 画素アレイ(表示部)
10 制御装置(制御手段)
11 フレームメモリ(フレームメモリ)
12 メモリコントローラ(メモリ制御部)
13 タイミングコントローラ(タイミング制御部)
14 上画面データセレクタ(信号分割部)
15 下画面データセレクタ(信号分割部)
16 上画面用時分割諧調変換ブロック(信号生成部)
17 下画面用時分割諧調変換ブロック(信号生成部)
19 表示モジュール
本発明の一実施形態について図1ないし図8に基づいて説明すると以下の通りである。
すなわち、本実施形態に係る表示装置(以下、本画像表示装置)は、フレームをサブフレームに時分割して駆動しても、画素充電時間を十分に得ることができる表示装置であって、例えば、テレビジョン受像機や、パーソナル・コンピュータに接続される表示モニタとして、好適に使用できる。
なお、テレビジョン受像機が受像するテレビジョン放送の一例としては、地上波テレビジョン放送、BS(Broadcasting Satellite)ディジタル放送やCS(Communication Satellite)ディジタル放送などの人工衛星を用いた放送、あるいは、ケーブルテレビテレビジョン放送などが挙げられる。
本画像表示装置は、図1に示すように、表示モジュール19と制御装置10とを備えている。表示モジュール19は、表示画面が垂直方向に2分割されており、上分割画面領域(以下、上画面領域)と下分割画面領域(以下、下画面領域)とが独立して駆動され、各分割画面領域にて画像を表示走査し得るものである。
表示モジュール19としては、EL表示モジュールや液晶表示モジュール等、ホールド表示型の表示モジュールを用いることができ、本画像表示装置では、液晶セルとして、垂直配向モードの液晶セル、すなわち、電圧無印加時には、液晶分子が基板に対して略垂直に配向し、画素の液晶容量への印加電圧に応じて、液晶分子が垂直配向状態から傾斜する液晶セルを採用し、当該液晶セルをノーマリブラックモード(電圧無印加時には、黒表示となるモード)で使用している。
図2に、表示モジュール19の詳細図を示す。表示モジュール19は、マトリクス状に配された複数の画素を有する画素アレイ20を備えており、該画素アレイ20が、上画面領域と下画面領域とに対応して2分割されている。上画面領域に含まれる各画素は、データ信号線SL1〜SLnと、走査信号線(水平ライン)GL1〜GLmとの交点に配され、下画面領域に含まれる各画素は、データ信号線SL’1〜SL’nと、走査信号線(水平ライン)GL’1〜GL’mとの各交点に配されている。
上記画素アレイ20の周囲には、データ信号線SL1〜SLnを駆動する上画面用データ信号線ドライバ21、走査信号線GL1〜GLmを駆動する上画面用走査信号線ドライバ23、データ信号線SL’1〜SL’nを駆動する下画面用データ信号線ドライバ22、走査信号線GL’1〜GL’mを駆動する下画面用走査信号線ドライバ24が備えられている。
上画面用データ信号線ドライバ21には、後述する制御装置10より上画面用表示信号と上画面用制御信号とが供給され、上画面用走査信号線ドライバ23には、制御装置10より上画面用制御信号が供給される。また、下画面用データ信号線ドライバ22には、制御装置10より下画面用表示信号と下画面用制御信号とが供給され、下画面用走査信号線ドライバ24には、制御装置10より下画面用制御信号が供給される。
各走査信号線ドライバ23・24は、それぞれ対応する各走査信号線GL1〜GLm或いはGL’1〜GL’mへ、例えば、電圧信号など、選択期間か否かを示す信号を出力する。その際、各走査信号線ドライバ23・24は、選択期間を示す信号を出力する走査信号線GL或いはGL’を、上画面用或いは下画面用の対応する制御信号(クロック信号GCKやスタートパルス信号GSP)などのタイミング信号に基づいて変更する。これにより、上下各分割画面領域において、各走査信号線GL1〜GLm・GL’1〜GL’mは、予め定められたタイミングで、順次選択される。
一方、各データ信号線ドライバ21・22は、上画面用或いは下画面用の対応する制御信号に基づいてデータ信号線SL1〜SLn或いはSL’1〜SL’nを駆動して、上画面用表示信号の示す電圧をデータ信号線SL1〜SLnに与え、下画面用表示信号の示す電圧をデータ信号線SL’1〜SL’nに与える。
ここで各データ信号線ドライバ21・22は、上画面用或いは下画面用表示信号として時分割で入力される各画素への表示信号を、所定のタイミングでサンプリングするなどして、それぞれ抽出する。そして、各データ信号線ドライバ21・22は、対応する走査信号線ドライバ23・24が、選択中の走査信号線GLに対応する各画素へ、各データ信号線SL1〜SLn或いはSL’1〜SL’nを介して、それぞれへの表示信号に応じた出力信号を出力する。
なお、各データ信号線ドライバ21・22は、制御装置10から入力される上画面用或いは下画面用の対応する制御信号(クロック信号SCKやスタートパルス信号SSP)などのタイミング信号に基づいて、上記サンプリングタイミングや出力信号の出力タイミングを決定する。
画素アレイ20における各画素は、自らに対応する走査信号線GL或いはGL’が選択されている間に、自らに対応するデータ信号線SL1〜SLn或いはSL’1〜SL’nに与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。
一方、制御装置10は、上記表示モジュール19の表示動作を制御するもので、外部より入力される画像信号(入力画像信号)及び制御信号(入力制御信号)を用いて、表示モジュール19を駆動するための表示信号と制御信号とを生成して出力するものである。
本画像表示装置では、フレームをサブフレームに時分割して表示するサブフレーム表示を採用しているので、制御装置10は、表示モジュール19に供給する表示信号を、複数のサブフレームの表示信号として生成する。
加えて、本画像表示装置の場合、表示モジュール19は2画面分割されているので、制御装置10は、各分割画面領域に対応して、上画面領域の表示に用いられる上画面用表示信号及び上画面用制御信号、下画面領域の表示に用いられる下画面用表示信号及び下画面用制御信号とをそれぞれ生成する。
このような制御装置10に対して入力画像信号及び入力制御信号を伝送する画像信号源としては、例えば、本画像表示装置がテレビジョン受像機である場合は、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を生成するチューナー(受像手段)を挙げることができる。また、本画像表示装置が表示モニタの場合、上記画像信号源として、例えば、パーソナル・コンピュータなどが挙げられる。
本画像表示装置では、画像信号源からは制御装置10へ入力画像信号として、デジタルの画像信号が、フレーム単位で伝送される場合を例示する。つまり、画像信号源は、制御装置10に画像信号を伝送する際、あるフレームの画像信号を全て伝送した後に、次のフレームの画像信号を伝送するなどして、各フレーム用の画像信号を時分割伝送している。
また、上記フレームは、複数の水平ラインから構成されており、入力画像信号は、例えば、あるフレームにおいて、ある水平ライン用の画像信号全てが伝送された後に、次に伝送する水平ライン用の画像信号を伝送するなどして、各水平ライン用の画像信号が時分割伝送されている。さらに、上記画像信号源は、1水平ライン分の画像信号を伝送する際も時分割伝送しており、予め定められた順番で、1水平ラインの各画素の画像信号が順次伝送される。
制御装置10は、画像信号源より伝送される入力画像信号に基づいて、上画面用表示信号と下画面用表示信号とをそれぞれ生成して出力するが、これら上画面用表示信号及び下画面用表示信号も、対応する分割画面領域の各画素への表示信号から構成され、かつ、フレーム分割されることで、あるフレームにおける各画素への画像信号が各サブフレームにおける各画素への画像信号の組み合わせとして与えられており、これらサブフレームにおける各画像信号も時分割で伝送される。
より詳細に説明すると、制御装置10は、上画面用表示信号、下画面用表示信号を伝送する際、あるフレームの表示信号を全て伝送した後に、次のフレームの表示信号を伝送することで、各フレームの表示信号を時分割伝送している。また、当該各フレームは、複数のサブフレームから構成されており、例えば、あるサブフレームの表示信号を全て伝送した後に、次に伝送するサブフレームの表示信号を伝送することで、各サブフレームの表示信号を時分割で伝送している。
同様に、各サブフレーム表示信号は、複数の水平ライン用の表示信号からなり、当該水平ライン用の表示信号は、各画素への表示信号から構成されている。さらに、制御装置10は、あるサブフレームの表示信号を送信する際、例えば、ある水平ライン用の表示信号全てが伝送された後に、次に伝送する水平ライン用の表示信号を伝送するなどして、各水平ライン用の表示信号が時分割伝送すると共に、各水平ライン用の表示信号を送信する際、例えば、予め定められた順番で、各画素への表示信号を順次伝送している。
次に、上記制御装置10の構成及び動作について、より詳細に説明する。図1に示すように、本画像表示装置の制御装置10は、フレームメモリ11、メモリコントローラ12、タイミングコントローラ13、上画面データセレクタ14、下画面データセレクタ15、上画面用時分割諧調変換ブロック16、及び下画面用時分割諧調変換ブロック17とから構成されている。このうち、メモリコントローラ12〜下画面用時分割諧調変換ブロック17までの部材は、コントローラLSI18に搭載されている。
画像信号源より送られる画像信号(入力画像信号)は、コントローラLSI18の入力段で分岐され、メモリコントローラ12と、上画面データセレクタ14と、下画面データセレクタ15とに送られる。
メモリコントローラ(メモリ制御部)12は、フレームメモリ(フレームメモリ)11に対する書き込みと読み出しとを制御するものである。メモリコントローラ12は、伝送された入力画像信号をフレームメモリ11に書き込むと共に、並行してフレームメモリ11から画像信号を読み出し、読み出した画像信号であるメモリ遅延画像信号を、上画面データセレクタ14と下画面データセレクタ15とに伝送する。
上画面データセレクタ14及び下画面データセレクタ15は、本発明における信号分割部であり、画像信号を各分割画面領域に対応して分割するものである。これらデータセレクタ14・15には、分岐して伝送される入力画像信号と、メモリコントローラ12を介して伝送されるメモリ遅延画像信号とが入力される。
このうち、時間的に前のサブフレームを第1サブフレーム、時間的に後のサブフレームを第2サブフレームとすると、上画面データセレクタ14は、第1サブフレームの表示信号を生成する場合は、分岐して伝送される入力画像信号の上画面領域に対応する部分のみを選択して上画面用時分割諧調変換ブロック16へ伝送し、第2サブフレームの表示信号を生成する場合は、メモリ遅延画像信号の上画面領域に対応する部分のみを選択して上画面用時分割諧調変換ブロック16へと伝送する。
下画面データセレクタ15も同様で、第1サブフレームの表示信号を生成する場合は、分岐して伝送される入力画像信号の下画面領域に対応する部分のみを選択して下画面用時分割諧調変換ブロック17へ伝送し、第2サブフレームの表示信号を生成する場合は、メモリ遅延画像信号の下画面領域に対応する部分のみを選択して下画面用時分割諧調変換ブロック17へと伝送する。
上画面用時分割諧調変換ブロック16及び下画面用時分割諧調変換ブロック17は、本発明における信号生成部であり、入力される画像信号より、動画ボケの改善効果を意図して第1もしくは第2サブフレームの表示信号を生成するものである。
これら時分割諧調変換ブロック16・17は、対応するデータセレクタ14或いは15より伝送される各分割画面領域の画像信号に基づいて、1フレーム期間を複数のサブフレームに分割する処理(サブフレーム処理)を行って、複数のサブフレームの表示信号からなる上画面用表示信号或いは下画面用表示信号を生成して、表示モジュール19へと出力する。
本画像表示装置では、上述したようにフレームを2つのサブフレームに分割しており、上画面用時分割諧調変換ブロック16は、上画面データセレクタ14からの選択的な伝送によって、入力される画像信号の上画面領域に対応する部分から第1サブフレームの表示信号を生成し、メモリ遅延画像信号の上画面領域に対応する部分から、第2サブフレームの表示信号を生成し、表示モジュール19に伝送する。
下画面用時分割諧調変換ブロック17も同様に、下画面データセレクタ15からの選択的な伝送によって、入力される画像信号の下画面領域に対応する部分から第1サブフレームの表示信号を生成し、メモリ遅延画像信号の下画面領域に対応する部分から、第2サブフレームの表示信号を生成し、表示モジュール19に伝送する。なお、これら時分割諧調変換ブロック16・17におけるサブフレーム処理についての詳細については、後述する。
そして、上記メモリコントローラ12によるフレームメモリ11へのアクセス動作のタイミングを始め、各画面データセレクタ14・15、及び各画面用時分割諧調変換ブロック16・17における動作タイミング等は、タイミングコントローラ13にて制御されている。このタイミングコントローラ13が、本発明のタイミング制御部としての機能も有し、表示モジュール19に与える上画面用及び下画面用の各制御信号を出力するものでもある。
図3に、制御装置10における入力画像信号と出力表示信号(上画面用及び下画面用の各表示信号)との時間軸上の関係を示す。また、図4に、制御装置10の各部における画像信号或いは表示信号のタイミングを示す。
本画像表示装置の場合、表示画面を2画面に分けて上画面領域と下画面領域とで別駆動しているため、図3に示すように、第1及び第2の各サブフレームの表示信号の伝送周波数は、入力画像信号の伝送周波数に対して高められていない。なお、図3では、垂直画面位置をそのフレーム期間(垂直帰線期間を除く)或いはサブフレーム期間(サブフレーム垂直帰線期間を除く)で横切る→の傾きで表されており、傾きが急峻になるほど、伝送周波数が高いことを示している。
これはつまり、複数のサブフレームに時分割していながら時分割しない場合と同程度に画素に画像信号の電圧を印加する時間を長くできていることであり、フレームをサブフレームに時分割して駆動しても、画素充電時間を十分に得ることができる表示装置が実現されている。
しかも、本画像表示装置では、上記各分割表示画面の走査信号線数が等しく、画面分割数とサブフレーム数とが等しい構成となっているので、入力画像信号の伝送周波数と、各サブフレームの表示信号の伝送周波数とが等しくなっている。
そして、図3に示すように、制御装置10は、表示画面の全画素に対する第1サブフレームの画像表示動作が、当該各画素に対する画像信号の入力から、該画像信号のフレーム期間の半分よりも短い時間に行われるように、この場合はより好ましい条件として該画像信号のフレーム期間の20%よりも短い時間に行われるように、上画面領域及び下画面領域それぞれに対して、第1サブフレームの表示信号を出力しており、上画面領域の第1サブフレームの表示信号が出力されている時間と、下画面領域の第1サブフレームの表示信号が出力されている時間とが、各分割画面領域の入力画像信号の入力時間のずれに応じてずれるように駆動している。
ここで、図5に、2画面分割の表示モジュールに対し、単純に2つのサブフレームを用いてサブフレーム表示を行わせるようにした場合の、入力画像信号と出力表示信号(上画面用及び下画面用の各表示信号)との時間軸上の関係を示す。
図5に示すように、単純に組み合わせると、時分割で伝送されてくる入力画像信号における第Nフレームの画像信号の入力終了のタイミングで、上画面領域及び下画面領域それぞれに対して、第Nフレームの第1サブフレームの表示信号を出力し、上画面領域の第1サブフレームの表示信号が出力されている時間と、下画面領域の第1サブフレームの表示信号が出力されている時間とが同じになるように駆動される。
このような駆動方法でも、確かに、画素に画像信号の電圧を印加する時間を長くでき、かつ、入力画像信号の伝送周波数と、各サブフレームの表示信号の伝送周波数とを等しくなできる。
しかしながら、このような駆動方法では、テレビジョン受像機等に用いた場合、画像信号の入力と実際の画像表示との間にタイムラグが発生し、表示画像と音声との間にズレが出てしまうことがある。また、PCやゲーム機器などの、入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグが発生し操作快適性を低下させる。
これは、表示画面の全画素に対する第1サブフレームの画像表示動作が、当該各画素に対する画像信号の入力から、該画像信号の1フレーム期間後に出力されるためである。入力画像信号の垂直周波数が60Hzである場合は、そのタイムラグは約16msにもなる。
これに対し、本画像表示装置の場合、表示画面の全画素に対する第1サブフレームの画像表示動作が、当該各画素に対する画像信号の入力から、該画像信号のフレーム期間の半分より、より好ましくは20%よりも短い時間に行われる。
したがって、フレームの画像信号が入力してから、当該フレームの画像が表示モジュールに表示されるまで時間を短くなり、テレビジョン受像機に本画像表示装置を用いたとしても、画像信号の入力と実際の画像表示との間のタイムラグが問題となることがない。また、PCやゲーム機器などの入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。
具体的には、制御装置10は、入力される画像信号のフレーム周波数(垂直周波数)が60Hzである場合は、表示画面の全画素に対する第1サブフレームの画像表示動作を、当該各画素に対する画像信号の入力から3.3ms以内に行わせる。
ところで、図5に示すような駆動方法、つまり、上画面領域の第1サブフレームの表示信号が出力されている時間と、下画面領域の第1サブフレームの表示信号が出力されている時間とが同じになる駆動方法では、タイムラグの課題以外に、以下のような課題がある。
1つは、動画を表示した際に、ティアリング現象が発生して動画像の表示品位が低下することである。つまり、図6(a)に示すような静止画を横スクロールさせた場合に、表示画面を上下分割しない場合には、図6(b)のように見えるものが、図6(c)に示すように、分割画面領域の境界部で画像が分断されて(ティアリング現象)見えてしまう。
また、フレームメモリ11に蓄積した1フレームの画像信号は、最終段のサブフレームの表示信号が作成されるまでは残しておく必要があるため、分割画面領域間で、同一サブフレームの画像表示タイミングが等しい場合、分割画面領域間でフレームメモリ11のメモリ領域を共用することができない。図5の駆動方法では、N+1フレームの画像信号を書き込む期間と並行に、前に書き込まれたNフレームの画像信号を(2度)読出す必要があるため、格納用と読み出しようとで2画面分(2フレーム分)のメモリ容量が必要となっている。
さらに、全てのサブフレームの表示信号を、フレームメモリ11に格納した画像信号を読み出すことで作成するようになっているので、フレームメモリ11に対するアクセス数が多く、フレームメモリ11に必要とされるメモリバンド幅が大きくなる。図5の駆動方法では、入力画像信号の伝送周波数=F(Hz)、1画素当りのデータビット数=Dとすると、入力1画面の書き込みと出力2画面の倍速読出しを並行して行うため、メモリバンド゛幅は、FD+(2F)D*2=5FD(bps)となる。
これに対し、本画像表示装置の場合、図3に示すように、上画面領域と下画面領域とで、第1、第2の各サブフレームの表示信号が出力されている時間、つまり、同一段のサブフレームの表示動作のタイミングが異なり、上画面領域(最上位にある分割画面領域)より順次同一段のサブフレームの画像表示動作が行われているので、動画表示の際に、ティアリング現象も目立たせず、動画表示の品位を向上させることができる。
しかも、上記のように、同一段のサブフレームの画像表示のタイミングを各分割画面領域間でずらしたことで、画像信号を格納しているフレームメモリ11の必要メモリ量を減らすことができる。つまり、画像信号は、最終段である第2サブフレームの表示信号が作成されるまでは、フレームメモリ11に蓄積しておく必要がある。そのため、分割画面領域間で、同一段のサブフレームの画像表示のタイミングが等しい場合、メモリには1フレーム分の画像信号を全て蓄積しておくことが必要となる。
これに対し、このように、同一段のサブフレームの画像表示のタイミングを各分割画面領域間でずらすことで、最終段である第2サブフレームの表示信号は、分割画面領域毎に作成されるので、上画面用の第2サブフレームの表示信号を生成した後は、上画面に割り当てられていたメモリ領域に、入力されている下画面用の画像信号を蓄積していくといった、分割画面領域間でフレームメモリ11のメモリ領域を共用することが可能となる。
メモリ領域の共用を図った場合、静止画1フレームの該画像信号に対応した1フレームの画面表示を行う際にフレームメモリで使用されるメモリ量は、画面分割数およびサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、画面分割数およびサブフレーム数がN場合、約(N−1)/Nフレーム分となり、ここでは、画面分割数及びサブフレーム数が2であるので、0.5画面分+サブフレームの垂直帰線期間分となる。
本表示装置では、メモリコントローラ12が、上画面領域に対応する第2サブフレームの表示信号が生成されると、該分割画面領域に対応する画像信号が格納されていたメモリ領域に、入力されてくる下画面領域に対応する画像信号を書き込んでいくようになっている。
これにより、フレームメモリ11における静止画1フレームの該画像信号に対応した1フレームの画面表示を行う際に使用するアドレス空間容量を、1画面分の50%以上1画面分未満とすることができる。そして、メモリ容量に余裕が生じることにより、空いているメモリのアドレス空間を利用して別の機能(例えば動画応答性能の改善のためのオーバーシュート駆動など)を付加することもできる。
さらに、制御装置10においては、入力画像信号の伝送周波数と、各サブフレームの表示信号の伝送周波数とが等しいことを利用して、入力画像信号を分岐して上画面データセレクタ14と下画面データセレクタ15にも入力させ、各分割画面領域における第1サブフレームの表示信号は、この入力画像信号を用いて生成し、各分割画面領域における第2サブフレームの表示信号のみ、フレームメモリ11に格納されている画像信号を読み出して生成させている。
したがって、フレームメモリ11へのアクセス回数を減らして、フレームメモリ11において必要とされるメモリバンド幅を小さくできる。具体的には、入力画像信号の伝送周波数=F(Hz)、1画素当りのデータビット数=Dとすると、入力1画面の書き込みと出力1画面の読出しを並行して行うためのメモリバンド゛幅は、FD+FD=2FD(bps)となる。
また、制御装置10は、さらに、表示画面の全画素に対する同一段のサブフレームの画像表示動作が、当該各画素に対する画像信号の入力から同一時間後に行われるように制御している。これにより、図3、図4に丸印を付して示すように、上画面の第1サブフレームの表示信号(1st)の出力完了のタイミングに合わせて下画面の第1サブフレームの表示信号(1st)の出力が開始され、同様に上画面の第2サブフレームの表示信号(2nd)の出力完了のタイミングに合わせて下画面の第2サブフレームの表示信号(2nd)の出力が開始されるようになり、分割画面領域の境界にて表示画像が位置的かつ時間的に確実に連続し、動画表示の際にティアリング現象を発生することなく、動画表示の品位をより一層向上させることができる。
なお、上記の構成がより望ましいものの、上画面領域のサブフレーム表示信号出力完了から、下画面領域の当該サブフレーム表示信号出力開始までの時間は、1フレーム期間の18%未満より好ましくは5%未満程度以内の遅延であれば、ティアリングによる動画品質の劣化は限定的である。
したがって、最上位の分割画面領域より順次同一段のサブフレームの画像表示動作を行うにあたり、あるサブフレームにおいて、ある分割画面領域の表示画面の各水平ラインに対する画像信号の入力から当該水平ラインに対する画像表示動作までの遅延時間に対して、上記分割画面領域に隣接し、上記分割画面領域に続いて画像表示が行われる分割画面領域の当該水平ラインに対する画像信号の入力から画像表示動作までの遅延時間は、同じ、もしくは1フレーム期間の18%未満より好ましくは5%未満の範囲でより長くなるように、制御信号を生成するようにしてもよい。
また、本画像表示装置は、60Hzと50Hzの2種類の入力フレーム周波数に対応しており、上記制御装置10は入力のフレーム周波数の変更(すなわち1フレーム期間長の変更)に応じて、各水平ラインに対する画像信号の入力から第2サブフレームの表示動作までの時間を変更することで、第1サブフレームと第2サブフレームの表示期間長が等しくなるように制御している。
このために、上記制御装置10では、各分割画面領域の各サブフレームの表示信号における垂直帰線期間を、入力される画像信号の垂直帰線期間のサブフレーム数分の1、つまり、1/2に設定している。
これによれば、各サブフレームにおいて、画像表示動作を行ってから次のサブフレームの画像表示動作によって当該サブフレームの表示が書き換わるまでの期間、すなわち実際のサブフレーム表示期間が2つのサブフレーム間で等しくなる。
複数あるサブフレームの表示期間を揃えることで、入力のフレーム周波数が変更されて1フレーム期間長が変更された場合においても1フレーム期間内における各サブフレーム期間の時間比率は変らないため、各サブフレーム毎の表示輝度の1フレーム期間での時間積分量は変化しない。このため各サブフレーム用の階調変換値をフレーム周波数によらず共通とすることができ、時分割階調変換ブロック16・17のコストを抑えることができる。
なお、表示モジュールの応答性能によっては動画ボケの改善効果を向上させるために各サブフレームの期間長を均等としない場合も考えられ、この場合はコストアップを伴っても入力フレーム周波数に応じた階調変換値を用意することになり、本発明はサブフレーム期間を均等とする場合に限定されるものではない。
一方、TV受像機のチューナー部やPCなど本画像表示装置に対する外部入力装置によっては、入力1フレーム期間長がわずかにゆらぐ場合がある。例えば入力1フレーム総ライン数が標準の総ライン数Tに対して、T−3〜T+3の間でランダムに変化するような場合がある。この程度の入力1フレーム期間の変化に対して、常に入力の1フレーム総ライン数に追従して各サブフレーム期間長を微調整することは制御装置10のコスト上昇を伴う。
そこで、本画像表示装置では、表示画面の各水平ラインに対する画像信号の入力から当該水平ラインに対する画像表示動作までの遅延時間を、初段である第1サブフレームにおいては入力される画像信号の1フレーム期間長が変化した場合でも変更せず、第2サブフレーム(初段以降のサブフレーム)においては、定められた基準値未満の変化に対しては変更せず、上記基準値以上の変化に対しては変更するようにしている。
これにより、入力1フレーム総ライン数が標準の総ライン数Tに対して、T−3〜T+3の間でランダムに変化しても、総ライン数の標準値Tを基準に各水平ラインに対する画像信号の入力から第2サブフレームの各水平ライン表示動作までの時間を設定し変更しないので、制御装置10のコスト上昇を回避できる。
なお、本画像表示装置では、上述したように、60Hzと50Hzの2種類の入力フレーム周波数に対応しているので、上記制御装置10においては入力1フレーム総ライン数の基準値として60Hz用のT1と50Hz用のT2を備えている。
以降、上記制御装置10に備えられる、時分割諧調変換ブロック16・17におけるサブフレーム処理について説明する。
上画面用時分割諧調変換ブロック16及び下画面用時分割諧調変換ブロック17は、特に図示してはいないが、画像信号を第1サブフレームの表示信号に変換するための対応表である前段LUT(look−up table)と、画像信号を第2サブフレームの表示信号に変換するための対応表である後段LUTとを備えている。
上記前段及び後段の各LUTに格納されている値は、以下のように設定されている。なお、ここでは、第2サブフレームの表示信号が第1サブフレームの表示信号よりも高い輝度を示すように設定した例を示すが、逆であってもよい。
すなわち、画像信号の階調が予め定められた閾値以下の階調(閾値の示す輝度と同じかより低い輝度)を示している場合、第1サブフレームの表示信号の値は、暗表示用に定められた範囲内の値に設定され、第2サブフレームの表示信号の値は、当該第1サブフレームの表示信号の値と画像信号の階調値とに応じた値に設定されている。なお、暗表示用の範囲は、暗表示用に予め定められた階調以下の階調であり、当該暗表示用に予め定められた階調が最低輝度を示している場合は、最低輝度を示す階調(黒)である。
これとは逆に、画像信号の階調が予め定められた閾値よりも明るい階調(閾値の示す輝度よりも高い輝度)を示している場合、第2サブフレームの表示信号の値は、明表示用に定められた範囲内の値に設定され、第1サブフレームの表示信号の値は、当該第2サブフレームの表示信号の値と上記画像信号の階調とに応じた値に設定されている。なお、明表示用の範囲は、明表示用に予め定められた階調以上の階調であり、当該明表示用に予め定められた階調が最高輝度を示している場合は、最高輝度を示す階調(白)である。
上記のような上画面用および下画面用時分割階調変換ブロック16・17に入力される画像信号の階調に応じて、第1サブフレームと第2サブフレームの表示階調に変換する場合の一例を図7に示す。
入力画像信号の階調レベルが大きい場合には、両方のサブフレームに入力画像信号の階調レベルを配分する。この時、入力階調レベルが最大の場合と最小の場合との輝度積分値の差を最大限に確保する。また、コントラスト比の低下を避けつつインパルス化を図るために、可能な限り、第2サブフレームに大きな出力階調レベルを配分し、第1サブフレームに小さな出力階調レベルを配分する。
この結果、あるフレームにおける、ある画素の画像信号が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームにおける当該画素の輝度の高低は、主として、第2サブフレームの表示信号の値の大小によって制御される。
したがって、該画素の表示状態を、当該フレームのうち、少なくとも第1サブフレームの期間には、暗表示状態にすることができる。これにより、あるフレームにおける画像信号の階調が低輝度領域の階調を示しているときに、当該フレームにおける画素の発光状態を、CRT(Cathode−Ray Tube)のようなインパルス型発光に近づけることができ、画素アレイ20に動画表示する際の画質を向上できる。
ここで、インパルス駆動によって動画ボケの抑制効果が得られる理由について、図8(a)(b)を参照して簡単に説明すると以下の通りである。
図8(a)は、ホールド駆動時において輝度の異なる2つの領域の境界線が移動する様子を、縦軸を時間、横軸を位置として表した図である。同様に、図8(b)は、擬似インパルス駆動時において輝度の異なる2つの領域の境界線が移動する様子を表した図である。尚、擬似インパルス駆動を示す図8(b)の図において、サブフレームの分割数は2分割、その分割比は1:1の等分割とする。
このように境界線が移動する場合、観察者の視線は境界線の移動に伴って移動する、すなわち、図8(a)において観察者の視線は矢印101・102で表される。そして、上記境界線付近において観察者に見える輝度分布は、視線の移動に沿って表示輝度を時間積分したものとなる。このため、図8(a)において、矢印101よりも左側の領域では境界線よりも左側の領域と同輝度に知覚され、矢印102よりも右側の領域では境界線よりも右側の領域と同輝度に知覚される。一方で、矢印101と矢印102との間の領域では、輝度がなだらかに増加するように知覚されるため、この部分が画像ボケとして認識される。
同様に、図8(b)に示す擬似インパルス駆動の場合、境界線付近において観察者に見える輝度分布では、矢印103と矢印104との間の領域で画像ボケが発生する.しかしながら、その傾斜は図8(a)に示すホールド駆動の場合と比べて急峻となっており、画像ボケが軽減されていることが分かる。
また、あるフレームにおける、画素への画像信号の階調が、上記閾値よりも高い階調を示している場合、すなわち、高輝度領域では、当該フレームにおける上記画素の輝度の高低は、主として、第1サブフレームの表示信号の値の大小によって制御される。したがって、第1及び第2のサブフレームの輝度を略等分に割り振る構成と比較して、画素の第1サブフレームにおける輝度と、第2サブフレームにおける輝度との差を大きく設定できる。この結果、あるフレームにおける画像信号の階調が高輝度領域の階調を示しているときにも、殆どの場合で、当該フレームにおける画素の発光状態をインパルス型発光に近づけることができ、画素アレイ20に動画表示する際の画質を向上できる。
さらに、上記構成では、上記画像信号の階調が高輝度領域の階調を示しているとき、第2サブフレームの表示信号は、明表示用に定められた範囲内の値になり、上記画像信号の示す輝度が高くなるに従って、第1サブフレームの表示信号が大きくなる。したがって、白表示が指示された場合にも暗表示する期間を必ず設ける構成と比較して、当該フレームにおける画素の輝度を高くすることができる。この結果、画素の発光状態を上記インパルス型に近づけることによって、動画表示時の画質を向上しているにも拘わらず、画素の輝度の最高値を大幅に増大させることができ、より明るい表示装置を実現できる。
なお、本実施形態においては、インパルス駆動を行うことによる動画ボケの軽減を目的に時分割階調変換を行っているが、本発明においては階調の変換方法について特定されるものではなく、入力の1フレームを複数のサブフレームに時分割して表示駆動を行うようなあらゆる画像表示装置について適用できる。
また、発明を実施するための最良の形態の項においてなした具体的な実施態様または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
本発明の表示装置は、以上のように、1フレームを複数のサブフレームに時分割し、該複数のサブフレームの画像を1フレームの期間に表示することで、該1フレームの画像を表示する表示装置であって、表示画面が垂直方向に分割され、各分割画面領域にて独立して画像表示可能な表示モジュールと、上記表示モジュールの画像表示動作を制御する制御手段とを備え、上記制御手段が、入力される画像信号を上記表示モジュールの分割画面領域に対応して分割する信号分割部と、入力される画像信号より、複数の各サブフレーム毎の表示信号を生成する信号生成部とを含むことを特徴としている。ここで、上記信号生成部は、動画ボケの改善などを意図して複数の各サブフレーム毎の表示信号を生成する。
該構成では、1つのフレームを複数のサブフレームに時分割し、複数のサブフレームの画像を表示することで1フレームの画像を表示するサブフレーム表示を行うにおいて、表示モジュールとして表示画面が垂直方向に複数に分割され、各分割画面領域で独立して画像表示可能な表示モジュールを用いているので、サブフレーム表示を行ったとしても、画素に画像信号の電圧を印加する時間を長くでき、電圧を十分に印加することができるようになる。
それゆえ、フレームをサブフレームに時分割して駆動しても、画素充電時間を十分に得ることが可能な表示装置を提供できるといった効果を奏する。
従って、本発明によれば、液晶テレビジョン受像機や液晶モニタをはじめとする種々の表示装置の駆動装置として、広く好適に使用できる。

Claims (19)

  1. 1フレームを複数のサブフレームに時分割し、該複数のサブフレームの画像を1フレームの期間に表示することで、該1フレームの画像を表示する表示装置であって、
    表示画面が複数の画面領域に分割され、各分割画面領域にて独立して画像表示可能な表示モジュールと、
    上記表示モジュールの画像表示動作を制御する制御手段とを備え、
    上記制御手段が、入力される画像信号を上記表示モジュールの分割画面領域に対応して分割する信号分割部と、
    入力される画像信号より、上記複数の各サブフレーム毎の表示信号を生成する信号生成部とを含むことを特徴とする表示装置。
  2. 画面領域の分割数とサブフレーム数とが等しいことを特徴とする請求項1に記載の表示装置。
  3. 上記表示画面が等分割されていることを特徴とする請求項2に記載の表示装置。
  4. 上記各サブフレームにおける期間長が等しいことを特徴とする請求項2に記載の表示装置。
  5. 表示モジュールにおける1水平走査期間長が入力される画像信号の1水平走査期間長と等しいことを特徴とする請求項2に記載の表示装置。
  6. 画面分割数及びサブフレーム数が2であることを特徴とする請求項2に記載の表示装置。
  7. 上記制御手段は、上記サブフレームの画像表示動作を制御するための制御信号を生成するタイミング制御部をさらに含み、
    該タイミング制御部は、上記表示画面の全画素に対する初段のサブフレームの画像表示動作が、当該各画素に対する画像信号の入力から、該画像信号のフレーム期間の半分よりも短い時間に行われるように制御信号を生成することを特徴とする請求項2に記載の表示装置。
  8. 上記制御手段は、上記サブフレームの画像表示動作を制御するための制御信号を生成するタイミング制御部をさらに含み、
    該タイミング制御部は、上記表示画面の全画素に対する初段のサブフレームの画像表示動作が、当該各画素に対する画像信号の入力から、該画像信号のフレーム期間の20%よりも短い時間に行われるように制御信号を生成することを特徴とする請求項2に記載の表示装置。
  9. 上記制御手段は、上記サブフレームの画像表示動作を制御するための制御信号を生成するタイミング制御部をさらに含み、
    上記タイミング制御部は、同一段のサブフレームの画像表示動作のタイミングを隣接する分割画面領域間で異ならせ、最上位の分割画面領域より順次同一段のサブフレームの画像表示動作が行われるように制御信号を生成することを特徴とする請求項2に記載の表示装置。
  10. 上記タイミング制御部は、上記表示画面の全水平ラインに対する同一段のサブフレームの画像表示動作が、当該各水平ラインに対する画像信号の入力から同一時間後に行われるように制御信号を生成することを特徴とする請求項9に記載の表示装置。
  11. 上記タイミング制御部は、あるサブフレームにおいて、ある分割画面領域の表示画面の各水平ラインに対する画像信号の入力から当該水平ラインに対する画像表示動作までの遅延時間に対して、上記分割画面領域に隣接し、上記分割画面領域に続いて画像表示が行われる分割画面領域の当該水平ラインに対する画像信号の入力から画像表示動作までの遅延時間は、同じ、もしくは1フレーム期間の18%未満の範囲でより長くなるように、制御信号を生成することを特徴とする請求項9に記載の表示装置。
  12. 上記タイミング制御部は、あるサブフレームにおいて、ある分割画面領域の表示画面の各水平ラインに対する画像信号の入力から当該水平ラインに対する画像表示動作までの遅延時間に対して、上記分割画面領域に隣接し、上記分割画面領域に続いて画像表示が行われる分割画面領域の当該水平ラインに対する画像信号の入力から画像表示動作までの遅延時間は、同じ、もしくは1フレーム期間の5%未満の範囲でより長くなるように、制御信号を生成することを特徴とする請求項9に記載の表示装置。
  13. 上記タイミング制御部は、上記表示画面の各水平ラインに対する画像信号の入力から当該水平ラインに対する画像表示動作までの遅延時間を、初段のサブフレームにおいては入力される画像信号の1フレーム期間長が変化した場合でも変更せず、初段以降のサブフレームにおいては、定められた基準値未満の変化に対しては変更せず、上記基準値以上の変化に対しては変更することを特徴とする請求項9に記載の表示装置。
  14. 入力される画像信号を格納するフレームメモリにおける、静止画1フレームの該画像信号に対応した1フレームの画面表示を行う際に使用するアドレス空間容量が、1画面分の50%以上1画面分未満であることを特徴とする請求項9に記載の表示装置。
  15. 上記制御手段は、入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御部をさらに含み、
    上記メモリ制御部は、ある分割画面領域に対応する最終段のサブフレームの表示信号が生成されると、該分割画面領域に対応する画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の分割領域に対応する画像信号を書き込んでいくことを特徴とする請求項9に記載の表示装置。
  16. 上記信号生成部は、初段以降のサブフレームの表示信号は、入力される画像信号を格納するフレームメモリより読み出した画像信号を用いて生成し、初段のサブフレームの表示信号は、上記フレームメモリから読み出すことなく入力される画像信号をそのまま用いて生成することを特徴とする請求項2に記載の表示装置。
  17. 各分割画面領域の各サブフレームの表示信号における垂直帰線期間が、上記入力される画像信号の垂直帰線期間のサブフレーム数分の1であることを特徴とする請求項2、6、7、8、9又は16に記載の表示装置。
  18. テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を上記表示装置の制御装置へ入力する受像手段を備えていると共に、
    上記表示モジュールは、液晶表示モジュールであり、
    液晶テレビジョン受像機として動作することを特徴とする請求項1、6、7、8、9又は16に記載の表示装置。
  19. 上記表示モジュールは、液晶表示モジュールであり、
    上記制御装置には、外部から画像信号が入力されていると共に、
    当該画像信号が示す画像を表示する液晶モニタ装置として動作することを特徴とする請求項1、6、7、8、9又は16に記載の表示装置。
JP2007508080A 2005-03-14 2006-03-07 表示装置 Expired - Fee Related JP4732440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007508080A JP4732440B2 (ja) 2005-03-14 2006-03-07 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005071976 2005-03-14
JP2005071976 2005-03-14
PCT/JP2006/304383 WO2006098189A1 (ja) 2005-03-14 2006-03-07 表示装置
JP2007508080A JP4732440B2 (ja) 2005-03-14 2006-03-07 表示装置

Publications (2)

Publication Number Publication Date
JPWO2006098189A1 true JPWO2006098189A1 (ja) 2008-08-21
JP4732440B2 JP4732440B2 (ja) 2011-07-27

Family

ID=36991537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007508080A Expired - Fee Related JP4732440B2 (ja) 2005-03-14 2006-03-07 表示装置

Country Status (2)

Country Link
JP (1) JP4732440B2 (ja)
WO (1) WO2006098189A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2483082B (en) 2010-08-25 2018-03-07 Flexenable Ltd Display control mode
WO2012090955A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 表示装置、テレビジョン受像機、表示装置の制御方法
KR102081733B1 (ko) * 2012-09-10 2020-04-16 삼성디스플레이 주식회사 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) * 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2001296841A (ja) * 1999-04-28 2001-10-26 Matsushita Electric Ind Co Ltd 表示装置
JP2001337643A (ja) * 2000-05-26 2001-12-07 Sony Corp ディジタル画像表示装置
JP2004309657A (ja) * 2003-04-03 2004-11-04 Sharp Corp データ保持型表示装置およびその駆動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319342A (ja) * 1996-03-26 1997-12-12 Sharp Corp 液晶表示装置及び液晶表示装置の駆動方法
JPH1130968A (ja) * 1997-07-09 1999-02-02 Sony Corp 表示装置
JP2000322018A (ja) * 1999-05-10 2000-11-24 Sharp Corp 表示装置
JP4068317B2 (ja) * 2001-07-27 2008-03-26 Necディスプレイソリューションズ株式会社 液晶表示装置
JP2003241721A (ja) * 2002-02-20 2003-08-29 Fujitsu Display Technologies Corp 液晶パネルの表示制御装置および液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) * 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2001296841A (ja) * 1999-04-28 2001-10-26 Matsushita Electric Ind Co Ltd 表示装置
JP2001337643A (ja) * 2000-05-26 2001-12-07 Sony Corp ディジタル画像表示装置
JP2004309657A (ja) * 2003-04-03 2004-11-04 Sharp Corp データ保持型表示装置およびその駆動方法

Also Published As

Publication number Publication date
WO2006098189A1 (ja) 2006-09-21
JP4732440B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP4739343B2 (ja) 表示装置、表示方法、表示モニターおよびテレビジョン受像機
JP4218249B2 (ja) 表示装置
US7161576B2 (en) Matrix-type display device
JP4629096B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP5220268B2 (ja) 表示装置
US7391396B2 (en) Display device and driving method thereof
US8026934B2 (en) Driving control apparatus of display apparatus, display method, display apparatus, display monitor, and television receiver
JP5058524B2 (ja) 表示装置及びその駆動方法
JP5281233B2 (ja) 表示装置及び表示装置の駆動方法
JP4598061B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
US20040183792A1 (en) Display device and driving method for a display device
JP2007271842A (ja) 表示装置
US7990358B2 (en) Display apparatus
JP2003036056A (ja) 液晶表示装置
JP2006330479A (ja) 液晶表示装置
US20070290977A1 (en) Apparatus for driving liquid crystal display and method thereof
JP2004117758A (ja) 表示装置及びその駆動方法
JP2012042815A (ja) 画像表示装置及びその制御方法
JP4732440B2 (ja) 表示装置
US20100328559A1 (en) Display device and drive control device thereof, scan signal line driving method, and drive circuit
JP2002149132A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4732440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees