JP2015087459A - 電気光学装置、及び、電子機器 - Google Patents
電気光学装置、及び、電子機器 Download PDFInfo
- Publication number
- JP2015087459A JP2015087459A JP2013224149A JP2013224149A JP2015087459A JP 2015087459 A JP2015087459 A JP 2015087459A JP 2013224149 A JP2013224149 A JP 2013224149A JP 2013224149 A JP2013224149 A JP 2013224149A JP 2015087459 A JP2015087459 A JP 2015087459A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- data line
- data
- driving circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】２個のデータ線駆動回路を備える電気光学装置において高品位な表示を実現する。【解決手段】領域Ａr1に設けられた画素ＰX1と、領域Ａr2に設けられた画素ＰX2と、領域Ａr3に設けられた画素ＰX3と、データ信号ＶD1をデータ線５１に出力する第１データ線駆動回路２１と、データ信号ＶD2をデータ線５２に出力する第２データ線駆動回路２２と、を備え、第１データ線駆動回路２１は、フレーム期間Ｆ１において、データ線５１を介してデータ信号ＶD1を画素ＰX1及び画素ＰX3に供給し、フレーム期間Ｆ２において、データ線５１を介してデータ信号ＶD1を画素ＰX1に供給し、第２データ線駆動回路２２は、フレーム期間Ｆ１において、データ線５２を介してデータ信号ＶD2を画素ＰX2に供給し、フレーム期間Ｆ２において、データ線５２を介してデータ信号ＶD2を画素ＰX2及び画素ＰX3に供給する、ことを特徴とする電気光学装置１。【選択図】図１
Description
本発明は、電気光学装置、及び、電子機器に関する。
液晶素子や発光素子等を具備する画素を備える電気光学装置が各種提案されている。この電気光学装置では、複数の走査線と、複数のデータ線と、複数の走査線及び複数のデータ線の交差に対応して設けられる複数の画素と、複数の走査線を順番に選択するための走査線駆動回路と、走査線駆動回路により選択された走査線に対応して設けられる画素に対して当該画素が表示すべき階調を指定するデータ信号を供給するためのデータ線駆動回路とを備える構成が一般的である。
近年、このような電気光学装置においては、電気光学装置が備える画素数の増加や、表示速度の高速化、または、高解像度化等が要求されることが多い。しかし、画素数を増加させる場合や、または、表示速度を高速化する場合等においては、データ線駆動回路が各画素に対してデータ信号を供給するために確保することのできる時間が短くなる。このため、各画素に対してデータ信号を十分に書き込めず、表示品位が低下するという問題があった。
このような問題に対応するため、電気光学装置に２個のデータ線駆動回路を設ける構成が提案されている（例えば、特許文献１）。電気光学装置が２個のデータ線駆動回路を備える場合、複数の画素のうち一部の画素に対して一方のデータ線駆動回路からデータ信号を供給するのと並行して、複数の画素のうち他の画素に対して他方のデータ線駆動回路からデータ信号を供給することができる。このため、電気光学装置が１個のデータ線駆動回路のみを備える場合と比較して、各画素に対してデータ信号を書き込むための時間長を長くする（例えば、約２倍の時間長にする）ことができ、その結果、データ信号の書込不足に起因する表示品位の低下を抑制することが可能となる。
近年、このような電気光学装置においては、電気光学装置が備える画素数の増加や、表示速度の高速化、または、高解像度化等が要求されることが多い。しかし、画素数を増加させる場合や、または、表示速度を高速化する場合等においては、データ線駆動回路が各画素に対してデータ信号を供給するために確保することのできる時間が短くなる。このため、各画素に対してデータ信号を十分に書き込めず、表示品位が低下するという問題があった。
このような問題に対応するため、電気光学装置に２個のデータ線駆動回路を設ける構成が提案されている（例えば、特許文献１）。電気光学装置が２個のデータ線駆動回路を備える場合、複数の画素のうち一部の画素に対して一方のデータ線駆動回路からデータ信号を供給するのと並行して、複数の画素のうち他の画素に対して他方のデータ線駆動回路からデータ信号を供給することができる。このため、電気光学装置が１個のデータ線駆動回路のみを備える場合と比較して、各画素に対してデータ信号を書き込むための時間長を長くする（例えば、約２倍の時間長にする）ことができ、その結果、データ信号の書込不足に起因する表示品位の低下を抑制することが可能となる。
ところで、電気光学装置に２個のデータ線駆動回路を設ける場合、製造誤差等に起因して、当該２つのデータ線駆動回路の間で駆動能力に差異が生じることがある。このため、一方のデータ線駆動回路が画素に指定する階調と、他方のデータ線駆動回路が当該画素に指定する階調とが同一の階調であっても、当該画素が実際に表示する階調は、当該画素が一方のデータ線駆動回路からデータ信号の供給を受ける場合と、他方のデータ線駆動回路からデータ信号の供給を受ける場合とで、異なる階調となる場合がある。その結果、一方のデータ線駆動回路からデータ信号が供給される画素と、他方のデータ線駆動回路からデータ信号が供給される画素との間に階調差が生じ、当該階調差に起因した表示品位の低下が生じるという問題が存在している。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、電気光学装置が、画素が表示すべき階調を指定するデータ信号を供給するデータ線駆動回路を２個備える場合であっても、高品位な表示を可能とする電気光学装置を提供することである。
以上の課題を解決するために、本発明に係る電気光学装置は、第１方向に１列に並べられた複数の画素からなる第１画素列と、画素が表示すべき階調を指定する第１のデータ信号を、前記第１方向に延在する第１のデータ線に出力する第１のデータ線駆動回路と、画素が表示すべき階調を指定する第２のデータ信号を、前記第１方向に延在する第２のデータ線に出力する第２のデータ線駆動回路と、を備え、前記第１画素列は、第１領域に設けられた第１の画素と、第２領域に設けられた第２の画素と、前記第１領域及び前記第２領域の間の第３領域に設けられた第３の画素と、を含み、前記第１のデータ線駆動回路は、第１期間において、前記第１のデータ線を介して、前記第１のデータ信号を、前記第１の画素と、前記第３の画素とに供給し、前記第１期間に後続する第２期間において、前記第１のデータ線を介して、前記第１のデータ信号を、前記第１の画素に供給し、前記第２のデータ線駆動回路は、前記第１期間において、前記第２のデータ線を介して、前記第２のデータ信号を、前記第２の画素に供給し、前記第２期間において、前記第２のデータ線を介して、前記第２のデータ信号を、前記第２の画素と、前記第３の画素とに供給する、ことを特徴とする。
この発明によれば、第１のデータ線駆動回路から第１のデータ信号が供給される画素と、第２のデータ線駆動回路から第２のデータ信号が供給される画素との境界の位置が、第１期間と第２期間との間で変化する。このため、第１のデータ線駆動回路と第２のデータ線駆動回路との間の駆動能力の差異や、第１のデータ線の寄生容量と第２のデータ線の寄生容量との間の容量値の差異等に起因して、前記境界において隣り合う画素において画素の表示する階調が変化する場合であっても、第１期間と第２期間との間で境界の位置が変化しない場合と比較して、当該境界における表示階調の変化が表示上の不具合として電気光学装置の利用者に視認される可能性を低く抑えることが可能となる。
また、上述した電気光学装置において、前記第１のデータ線は、前記第１領域に設けられ、前記第２のデータ線は、前記第２領域に設けられ、前記電気光学装置は、前記第１方向に延在し、前記第３領域に設けられた第１の接続配線と、前記第１のデータ線及び前記第１の接続配線の間に電気的に接続された第１のスイッチと、前記第２のデータ線及び前記第１の接続配線の間に電気的に接続された第２のスイッチと、前記第１のスイッチ及び前記第２のスイッチのオンまたはオフを制御する切替制御回路と、を備え、前記切替制御回路は、前記第１期間において、前記第１のスイッチをオンさせ、前記第２のスイッチをオフさせ、前記第２の期間において、前記第１のスイッチをオフさせ、前記第２のスイッチをオンさせ、前記第１のデータ線駆動回路は、前記第１期間において、前記第１のデータ線及び前記第１の接続配線を介して、前記第３画素に前記第１のデータ信号を供給し、前記第２のデータ線駆動回路は、前記第２期間において、前記第２のデータ線及び前記第１の接続配線を介して、前記第３画素に前記第２のデータ信号を供給する、ことを特徴とするものであってもよい。
また、上述した電気光学装置は、前記第１方向に交差する第２方向に延在する第１の走査線と、前記第２方向に延在する第２の走査線と、選択信号により前記第１の走査線または前記第２の走査線を選択する走査線駆動回路と、を備え、前記第３画素は、２つの電極を有し、当該第３画素に供給される前記第１のデータ信号または前記第２のデータ信号を保持する第１容量と、前記第１容量の有する２つの電極のうち一方の電極と前記第１のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第１の走査線を選択するときにオンする第１のトランジスターと、前記第１容量の一方の電極と前記第２のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第２の走査線を選択するときにオンする第２のトランジスターと、を備え、前記走査線駆動回路は、前記第１期間の一部の期間において、前記第１の走査線を選択し、前記第２期間の一部の期間において、前記第２の走査線を選択し、前記第１のデータ線駆動回路は、前記走査線駆動回路が前記第１の走査線を選択する期間において、前記第１のデータ線を介して前記第１容量に前記第１のデータ信号を供給し、前記第２のデータ線駆動回路は、前記走査線駆動回路が前記第２の走査線を選択する期間において、前記第２のデータ線を介して前記第１容量に前記第２のデータ信号を供給する、ことを特徴とするものであってもよい。
また、上述した電気光学装置は、前記第１方向に１列に並べられた複数の画素からなる第２画素列と、前記第１方向に延在し、前記第１のデータ線駆動回路から前記第１のデータ信号が出力される第３のデータ線と、前記第１方向に延在し、前記第２のデータ線駆動回路から前記第２のデータ信号が出力される第４のデータ線と、を備え、前記第２画素列は、前記第１画素列と前記第１方向に交差する第２方向に隣り合うように設けられ、前記第１領域に設けられた第４の画素と、前記第２領域に設けられた第５の画素と、前記第３領域に設けられた第６の画素と、を含み、前記第３のデータ線は、前記第１のデータ線と前記第２方向に隣り合うように設けられ、前記第４のデータ線は、前記第２のデータ線と前記第２方向に隣り合うように設けられ、前記第１のデータ線駆動回路は、前記第１期間において、前記第３のデータ線を介して、前記第１のデータ信号を、前記第４の画素に供給し、前記第２期間において、前記第３のデータ線を介して、前記第１のデータ信号を、前記第４の画素と、前記第６の画素とに供給し、前記第２のデータ線駆動回路は、前記第１期間において、前記第４のデータ線を介して、前記第２のデータ信号を、前記第５の画素と、前記第６の画素とに供給し、前記第２期間において、前記第４のデータ線を介して、前記第２のデータ信号を、前記第５の画素に供給する、ことを特徴とするものであってもよい。
この態様によれば、第１のデータ線駆動回路から第１のデータ信号が供給される画素と、第２のデータ線駆動回路から第２のデータ信号が供給される画素との境界の形状が、直線以外の形状（例えば、所謂、櫛歯状の形状）を有するとともに、当該境界の位置が、第１期間と第２期間との間で変化する。このため、第１のデータ線駆動回路と第２のデータ線駆動回路との間の駆動能力の差異や、第１のデータ線乃至第４のデータ線の間の寄生容量の容量値のばらつき等に起因して、前記境界において隣り合う画素において画素の表示する階調が変化する場合であっても、境界の位置が変化しない場合や境界の形状が直線状の形状である場合と比較して、当該境界における表示階調の変化が表示上の不具合として電気光学装置の利用者に視認される可能性を低く抑えることが可能となる。
また、上述した電気光学装置において、前記第１のデータ線及び前記第３のデータ線は、前記第１領域に設けられ、前記第２のデータ線及び前記第４のデータ線は、前記第２領域に設けられ、前記電気光学装置は、前記第１方向に延在し、前記第３領域に設けられた第１の接続配線と、前記第１方向に延在し、前記第３領域に設けられた第２の接続配線と、前記第１のデータ線及び前記第１の接続配線の間に電気的に接続された第１のスイッチと、前記第２のデータ線及び前記第１の接続配線の間に電気的に接続された第２のスイッチと、前記第３のデータ線及び前記第２の接続配線の間に電気的に接続された第３のスイッチと、前記第４のデータ線及び前記第２の接続配線の間に電気的に接続された第４のスイッチと、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、及び、前記第４のスイッチのオンまたはオフを制御する切替制御回路と、を更に備え、前記切替制御回路は、前記第１期間において、前記第１のスイッチ及び前記第４のスイッチをオンさせ、前記第２のスイッチ及び前記第３のスイッチをオフさせ、前記第２の期間において、前記第２のスイッチ及び前記第３のスイッチをオンさせ、前記第１のスイッチ及び前記第４のスイッチをオフさせ、前記第１のデータ線駆動回路は、前記第１期間において、前記第１のデータ線及び前記第１の接続配線を介して、前記第３画素に前記第１のデータ信号を供給し、前記第２期間において、前記第３のデータ線及び前記第２の接続配線を介して、前記第６画素に前記第１のデータ信号を供給し、前記第２のデータ線駆動回路は、前記第１期間において、前記第４のデータ線及び前記第２の接続配線を介して、前記第６画素に前記第２のデータ信号を供給し、前記第２期間において、前記第２のデータ線及び前記第１の接続配線を介して、前記第３画素に前記第２のデータ信号を供給する、ことを特徴とするものであってもよい。
また、上述した電気光学装置は、前記第１方向に交差する第２方向に延在する第１の走査線と、前記第２方向に延在する第２の走査線と、選択信号を前記第１の走査線及び前記第２の走査線に供給する走査線駆動回路と、を備え、前記第３画素は、２つの電極を有し、当該第３画素に供給される前記第１のデータ信号または前記第２のデータ信号を保持する第１容量と、前記第１容量の有する２つの電極のうち一方の電極と前記第１のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第１の走査線を選択するときにオンする第１のトランジスターと、前記第１容量の一方の電極と前記第２のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第２の走査線を選択するときにオンする第２のトランジスターと、を備え、前記第６画素は、２つの電極を有し、当該第６画素に供給される前記第１のデータ信号または前記第２のデータ信号を保持する第２容量と、前記第２容量の有する２つの電極のうち一方の電極と前記第４のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第１の走査線を選択するときにオンする第３のトランジスターと、前記第２容量の一方の電極と前記第３のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第２の走査線を選択するときにオンする第４のトランジスターと、を備え、前記走査線駆動回路は、前記第１期間の一部の期間において、前記第１の走査線を選択し、前記第２期間の一部の期間において、前記第２の走査線を選択し、前記第１のデータ線駆動回路は、前記走査線駆動回路が前記第１の走査線を選択する期間において、前記第１のデータ線を介して前記第１容量に前記第１のデータ信号を供給し、前記走査線駆動回路が前記第２の走査線を選択する期間において、前記第３のデータ線を介して前記第２容量に前記第１のデータ信号を供給し、前記第２のデータ線駆動回路は、前記走査線駆動回路が前記第１の走査線を選択する期間において、前記第４のデータ線を介して前記第２容量に前記第２のデータ信号を供給し、前記走査線駆動回路が前記第２の走査線を選択する期間において、前記第２のデータ線を介して前記第１容量に前記第２のデータ信号を供給する、ことを特徴とするものであってもよい。
また、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。このような電子機器として、カーナビゲーション装置、パーソナルコンピュータ、テレビ、投射型表示装置、及び、携帯電話等が該当する。
以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
＜Ａ．第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１のブロック図である。
電気光学装置１は、電気光学パネル１０と制御回路９０とを具備する。電気光学パネル１０は、複数の画素が配列された表示部３０と、各画素を駆動する駆動回路２０と、を含む。
図１は、本発明の第１実施形態に係る電気光学装置１のブロック図である。
電気光学装置１は、電気光学パネル１０と制御回路９０とを具備する。電気光学パネル１０は、複数の画素が配列された表示部３０と、各画素を駆動する駆動回路２０と、を含む。
図１に示すように、表示部３０は、領域Ａr1（「第１領域」の一例）、領域Ａr2（「第２領域」の一例）、並びに、領域Ａr1及び領域Ａr2の間の領域である領域Ａr3（「第３領域」の一例）の、３つの領域に区分されている。
表示部３０には、ｙ方向（「第１方向」の一例）に２Ｍ行で、ｙ方向に交差するｘ方向（「第２方向」の一例）にＮ列となるように、２Ｍ×Ｎ個の画素が行列状に配列されている（Ｍ及びＮは自然数）。なお、本実施形態では、表示部３０に、複数の画素が偶数行×偶数列に配列される場合を例示して説明する（つまり、Ｎが偶数である場合を例示して説明する）が、複数の画素は奇数行または奇数列に配列されるものであってもよい。
２Ｍ×Ｎ個の画素は、領域Ａr1に配置された（Ｍ−１）行×Ｎ列の画素ＰX1と、領域Ａr2に配置された（Ｍ−１）行×Ｎ列の画素ＰX2と、領域Ａr3に配置された２行×Ｎ列の画素ＰX3とを含む。２行×Ｎ列の画素ＰX3は、領域Ａr3の奇数列に配置された画素ＰX3Aと、領域Ａr3の偶数列に配置された画素ＰX3Bとを含む。
以下では、画素ＰX1、画素ＰX2、及び、画素ＰX3（ＰX3A、ＰX3B）等の表示部３０に設けられる画素を、画素ＰXと称することがある。また、各列のＭ行の画素ＰXを、「画素列」と称することがある。すなわち、表示部３０には、Ｎ列の画素列が設けられている。
表示部３０には、ｙ方向（「第１方向」の一例）に２Ｍ行で、ｙ方向に交差するｘ方向（「第２方向」の一例）にＮ列となるように、２Ｍ×Ｎ個の画素が行列状に配列されている（Ｍ及びＮは自然数）。なお、本実施形態では、表示部３０に、複数の画素が偶数行×偶数列に配列される場合を例示して説明する（つまり、Ｎが偶数である場合を例示して説明する）が、複数の画素は奇数行または奇数列に配列されるものであってもよい。
２Ｍ×Ｎ個の画素は、領域Ａr1に配置された（Ｍ−１）行×Ｎ列の画素ＰX1と、領域Ａr2に配置された（Ｍ−１）行×Ｎ列の画素ＰX2と、領域Ａr3に配置された２行×Ｎ列の画素ＰX3とを含む。２行×Ｎ列の画素ＰX3は、領域Ａr3の奇数列に配置された画素ＰX3Aと、領域Ａr3の偶数列に配置された画素ＰX3Bとを含む。
以下では、画素ＰX1、画素ＰX2、及び、画素ＰX3（ＰX3A、ＰX3B）等の表示部３０に設けられる画素を、画素ＰXと称することがある。また、各列のＭ行の画素ＰXを、「画素列」と称することがある。すなわち、表示部３０には、Ｎ列の画素列が設けられている。
表示部３０のうち、領域Ａr1及び領域Ａr3には、ｘ方向に延在する（Ｍ＋１）行の走査線４１（「第１の走査線」の一例）と、ｙ方向に延在するＮ列のデータ線５１と、が形成されている。（Ｍ＋１）行の走査線４１は、第１行〜第（Ｍ＋１）行に位置する（Ｍ＋１）行の画素ＰXに対応して設けられている。以下では、これら（Ｍ＋１）行の走査線４１のそれぞれを、第１行、第２行、…、第（Ｍ＋１）行の走査線４１と称する。また、Ｎ列のデータ線５１は、Ｎ列の画素ＰXに１対１に対応して設けられている。
表示部３０のうち、領域Ａr2及び領域Ａr3には、ｘ方向に延在する（Ｍ＋１）行の走査線４２（「第２の走査線」の一例）と、ｙ方向に延在するＮ列のデータ線５２と、が形成されている。（Ｍ＋１）行の走査線４２は、第Ｍ行〜第２Ｍ行に位置する（Ｍ＋１）行の画素ＰXに対応して設けられている。以下では、これら（Ｍ＋１）行の走査線４２のそれぞれを、第Ｍ行、第（Ｍ＋１）行、…、第２Ｍ行の走査線４２と称する。また、Ｎ列のデータ線５２は、Ｎ列の画素ＰXに１対１に対応して設けられている。
表示部３０のうち、領域Ａr2及び領域Ａr3には、ｘ方向に延在する（Ｍ＋１）行の走査線４２（「第２の走査線」の一例）と、ｙ方向に延在するＮ列のデータ線５２と、が形成されている。（Ｍ＋１）行の走査線４２は、第Ｍ行〜第２Ｍ行に位置する（Ｍ＋１）行の画素ＰXに対応して設けられている。以下では、これら（Ｍ＋１）行の走査線４２のそれぞれを、第Ｍ行、第（Ｍ＋１）行、…、第２Ｍ行の走査線４２と称する。また、Ｎ列のデータ線５２は、Ｎ列の画素ＰXに１対１に対応して設けられている。
図１に示すように、駆動回路２０は、走査線駆動回路２４、第１データ線駆動回路２１（「第１のデータ線駆動回路」の一例）、及び、第２データ線駆動回路２２（「第２のデータ線駆動回路」の一例）、を備える。
走査線駆動回路２４は、後述する制御信号Ｃtrに基づいて、走査信号Ｇ1[1]、Ｇ1[2]、…、Ｇ1[M+1]、及び、走査信号Ｇ2[M]、Ｇ2[M+1]、…、Ｇ2[2M]を生成する。そして、走査線駆動回路２４は、走査信号Ｇ1[m1]を、第ｍ1行の走査線４１に出力し（ｍ1は、１≦ｍ1≦Ｍ＋１を満たす自然数）、走査信号Ｇ2[m2]を、第ｍ2行の走査線４２に出力する（ｍ2は、Ｍ≦ｍ2≦２Ｍを満たす自然数）。
また、走査線駆動回路２４は、走査信号Ｇ1[m1]を、所定の選択電位に設定することで、第ｍ1行の走査線４１を選択し、走査信号Ｇ2[m2]を、所定の選択電位に設定することで、第ｍ2行の走査線４２を選択する。
走査線駆動回路２４は、後述する制御信号Ｃtrに基づいて、走査信号Ｇ1[1]、Ｇ1[2]、…、Ｇ1[M+1]、及び、走査信号Ｇ2[M]、Ｇ2[M+1]、…、Ｇ2[2M]を生成する。そして、走査線駆動回路２４は、走査信号Ｇ1[m1]を、第ｍ1行の走査線４１に出力し（ｍ1は、１≦ｍ1≦Ｍ＋１を満たす自然数）、走査信号Ｇ2[m2]を、第ｍ2行の走査線４２に出力する（ｍ2は、Ｍ≦ｍ2≦２Ｍを満たす自然数）。
また、走査線駆動回路２４は、走査信号Ｇ1[m1]を、所定の選択電位に設定することで、第ｍ1行の走査線４１を選択し、走査信号Ｇ2[m2]を、所定の選択電位に設定することで、第ｍ2行の走査線４２を選択する。
第１データ線駆動回路２１は、走査線駆動回路２４による走査線４１の選択に同期して、Ｎ列のデータ線５１のそれぞれに対して、画素ＰX（画素ＰX1、または、画素ＰX3）の表示すべき階調を指定する信号であるデータ信号ＶD1（「第１のデータ信号」の一例）を出力する。以下では、第ｎ列に出力されるデータ信号ＶD1を、データ信号ＶD1[n]と表すことがある（ｎは、１≦ｎ≦Ｎを満たす自然数）。
第２データ線駆動回路２２は、走査線駆動回路２４による走査線４２の選択に同期して、Ｎ列のデータ線５２のそれぞれに対して、画素ＰX（画素ＰX2、または、画素ＰX3）の表示すべき階調を指定する信号であるデータ信号ＶD2（「第２のデータ信号」の一例）を出力する。以下では、第ｎ列に出力されるデータ信号ＶD2を、データ信号ＶD2[n]と表すことがある。
以下では、データ信号ＶD1及びデータ信号ＶD2を、データ信号ＶDと総称する場合がある。
第２データ線駆動回路２２は、走査線駆動回路２４による走査線４２の選択に同期して、Ｎ列のデータ線５２のそれぞれに対して、画素ＰX（画素ＰX2、または、画素ＰX3）の表示すべき階調を指定する信号であるデータ信号ＶD2（「第２のデータ信号」の一例）を出力する。以下では、第ｎ列に出力されるデータ信号ＶD2を、データ信号ＶD2[n]と表すことがある。
以下では、データ信号ＶD1及びデータ信号ＶD2を、データ信号ＶDと総称する場合がある。
制御回路９０は、図示省略した上位装置から供給される同期信号に基づいて、駆動回路２０の動作を制御するための信号である制御信号Ｃtrを生成し、生成した制御信号Ｃtrを駆動回路２０に対して供給する。ここで、同期信号とは、例えば、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。また、制御信号Ｃtrとは、Ｙ入力パルスＤy、Ｙクロック信号Ｃly、及び、ドットクロック信号を含む信号である。Ｙ入力パルスＤy及びＹクロック信号Ｃlyについては後述する。
また、制御回路９０は、図示省略した上位装置から供給される映像信号Ｖideoと同期信号とに基づいて、画像信号Ｖin1及び画像信号Ｖin2を生成する。そして、制御回路９０は、生成した画像信号Ｖin1を第１データ線駆動回路２１に供給するとともに、画像信号Ｖin2を第２データ線駆動回路２２に供給する。
ここで、映像信号Ｖideoとは、各画素ＰXで表示すべき階調を「０」から「２５５」までの２５６段階（つまり、８ビット）で規定するデジタルデータである。また、画像信号Ｖin1とは、各画素ＰX1及び各画素ＰX3で表示すべき階調を２５６段階で規定するデジタルデータである。また、画像信号Ｖin2とは、各画素ＰX2及び各画素ＰX3で表示すべき階調を２５６段階で規定するデジタルデータである。
なお、本実施形態では、映像信号Ｖideo、画像信号Ｖin1、及び、画像信号Ｖin2として、画素ＰXで表示すべき階調を８ビットで規定するデジタル信号を想定するが、８ビット以外であってもよい。また、本実施形態では、画像信号Ｖin1及び画像信号Ｖin2は、デジタルの信号であるが、アナログの信号であってもよい。
ここで、映像信号Ｖideoとは、各画素ＰXで表示すべき階調を「０」から「２５５」までの２５６段階（つまり、８ビット）で規定するデジタルデータである。また、画像信号Ｖin1とは、各画素ＰX1及び各画素ＰX3で表示すべき階調を２５６段階で規定するデジタルデータである。また、画像信号Ｖin2とは、各画素ＰX2及び各画素ＰX3で表示すべき階調を２５６段階で規定するデジタルデータである。
なお、本実施形態では、映像信号Ｖideo、画像信号Ｖin1、及び、画像信号Ｖin2として、画素ＰXで表示すべき階調を８ビットで規定するデジタル信号を想定するが、８ビット以外であってもよい。また、本実施形態では、画像信号Ｖin1及び画像信号Ｖin2は、デジタルの信号であるが、アナログの信号であってもよい。
次に、図２乃至図５を参照しつつ、各画素ＰXの有する画素回路について説明する。
図２は、画素ＰX1が有する画素回路の回路図である。この図では、第ｍ1行で第ｎ列に位置する画素ＰX1の画素回路を例示している。この図に示すように、画素ＰX1の画素回路は、液晶素子ＣL、トランジスターＴ1、保持容量ＣO、及び、光源（図示省略）を備える。
図２は、画素ＰX1が有する画素回路の回路図である。この図では、第ｍ1行で第ｎ列に位置する画素ＰX1の画素回路を例示している。この図に示すように、画素ＰX1の画素回路は、液晶素子ＣL、トランジスターＴ1、保持容量ＣO、及び、光源（図示省略）を備える。
液晶素子ＣLは、画素電極３１、共通電極３３、並びに、画素電極３１及び共通電極３３の間に設けられた液晶３２を具備する。共通電極３３には、所定の基準電位Ｖcomが供給される。液晶素子ＣLに（つまり、画素電極３１と共通電極３３との間に）電圧が印加されると、当該印加された電圧の大きさに応じて液晶素子ＣLの相対透過率が変化する。そして、画素ＰXは、液晶素子ＣLの相対透過率に応じた階調を表示する。
保持容量ＣOは、電極３４及び電極３５を備え、電極３４が画素電極３１に電気的に接続され、電極３５が一定の電圧に保たれた容量線１１に電気的に接続される。
トランジスターＴ1は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５１との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ1のゲートは走査線４１と電気的に接続され、走査信号Ｇ1[m1]が選択電位に設定されると、当該トランジスターＴ1がオン状態となる。トランジスターＴ1がオン状態となると、当該画素ＰX1の画素回路に、第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1[n]が供給され、液晶素子ＣLには当該データ信号ＶD1[n]に応じた電圧が印加される。これにより、当該画素ＰX1の液晶素子ＣLは、データ信号ＶD1[n]に応じた相対透過率に設定され、当該画素ＰX1は、データ信号ＶD1[n]に応じた階調を表示する。
画素ＰX1の液晶素子ＣLにデータ信号ＶD1[n]に応じた電圧が印加された後、トランジスターＴ1がオフ状態となると、データ信号ＶD1[n]は保持容量ＣOにより保持される。そのため、各画素ＰX1は、トランジスターＴ1がオン状態となった後から、次にオン状態となるまでの期間において、データ信号ＶD1[n]に応じた階調を表示する。
トランジスターＴ1は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５１との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ1のゲートは走査線４１と電気的に接続され、走査信号Ｇ1[m1]が選択電位に設定されると、当該トランジスターＴ1がオン状態となる。トランジスターＴ1がオン状態となると、当該画素ＰX1の画素回路に、第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1[n]が供給され、液晶素子ＣLには当該データ信号ＶD1[n]に応じた電圧が印加される。これにより、当該画素ＰX1の液晶素子ＣLは、データ信号ＶD1[n]に応じた相対透過率に設定され、当該画素ＰX1は、データ信号ＶD1[n]に応じた階調を表示する。
画素ＰX1の液晶素子ＣLにデータ信号ＶD1[n]に応じた電圧が印加された後、トランジスターＴ1がオフ状態となると、データ信号ＶD1[n]は保持容量ＣOにより保持される。そのため、各画素ＰX1は、トランジスターＴ1がオン状態となった後から、次にオン状態となるまでの期間において、データ信号ＶD1[n]に応じた階調を表示する。
図３は、画素ＰX2が有する画素回路の回路図である。この図では、第ｍ2行で第ｎ列に位置する画素ＰX2の画素回路を例示している。この図に示すように、画素ＰX2の画素回路は、トランジスターＴ1の代わりにトランジスターＴ2を備える点を除き、画素ＰX1の画素回路と同様に構成される。トランジスターＴ2は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５２との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ2のゲートは走査線４２と電気的に接続され、走査信号Ｇ2[m2]が選択電位に設定されると、当該トランジスターＴ2がオン状態となる。トランジスターＴ2がオン状態となると、当該画素ＰX2の画素回路に、第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2[n]が供給され、液晶素子ＣLには当該データ信号ＶD2[n]に応じた電圧が印加される。このため、各画素ＰX2は、トランジスターＴ2がオン状態となった後から、次にオン状態となるまでの期間において、データ信号ＶD2[n]に応じた階調を表示する。
図４は、画素ＰX3Aが有する画素回路の回路図である。この図では第ｍ3行（ｍ3は、Ｍ≦ｍ3≦Ｍ＋１を満たす自然数）で第ｎ1列（ｎ1は、１≦ｎ1＜Ｎを満たす奇数）に位置する画素ＰX3Aの画素回路を例示している。この図に示すように、画素ＰX3Aの画素回路は、液晶素子ＣL、トランジスターＴ3、トランジスターＴ4、保持容量ＣO、及び、光源（図示省略）を備える。
図４に示すように、トランジスターＴ3は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５１との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ3のゲートは走査線４１と電気的に接続され、走査信号Ｇ1[m3]が選択電位に設定されると、当該トランジスターＴ3がオン状態となる。トランジスターＴ3がオン状態となると、当該画素ＰX3Aの画素回路に、第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1[n1]が供給され、液晶素子ＣLには当該データ信号ＶD1[n1]に応じた電圧が印加される。
トランジスターＴ4は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５２との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ4のゲートは走査線４２と電気的に接続され、走査信号Ｇ2[m3]が選択電位に設定されると、当該トランジスターＴ4がオン状態となる。トランジスターＴ4がオン状態となると、当該画素ＰX3Aの画素回路に、第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2[n1]が供給され、液晶素子ＣLには当該データ信号ＶD2[n1]に応じた電圧が印加される。
このため、各画素ＰX3Aは、トランジスターＴ3がオン状態となった後から、次にトランジスターＴ3またはトランジスターＴ4がオン状態となるまでの期間において、データ信号ＶD1[n1]に応じた階調を表示し、トランジスターＴ4がオン状態となった後から、次にトランジスターＴ3またはトランジスターＴ4がオン状態となるまでの期間において、データ信号ＶD2[n1]に応じた階調を表示する。
トランジスターＴ4は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５２との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ4のゲートは走査線４２と電気的に接続され、走査信号Ｇ2[m3]が選択電位に設定されると、当該トランジスターＴ4がオン状態となる。トランジスターＴ4がオン状態となると、当該画素ＰX3Aの画素回路に、第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2[n1]が供給され、液晶素子ＣLには当該データ信号ＶD2[n1]に応じた電圧が印加される。
このため、各画素ＰX3Aは、トランジスターＴ3がオン状態となった後から、次にトランジスターＴ3またはトランジスターＴ4がオン状態となるまでの期間において、データ信号ＶD1[n1]に応じた階調を表示し、トランジスターＴ4がオン状態となった後から、次にトランジスターＴ3またはトランジスターＴ4がオン状態となるまでの期間において、データ信号ＶD2[n1]に応じた階調を表示する。
図５は、画素ＰX3Bが有する画素回路の回路図である。この図では第ｍ3行で第ｎ2列（ｎ2は、１＜ｎ2≦Ｎを満たす偶数）に位置する画素ＰX3Bの画素回路を例示している。
この図に示すように、画素ＰX3Bの画素回路は、液晶素子ＣL、トランジスターＴ5、トランジスターＴ6、保持容量ＣO、及び、光源（図示省略）を備える。
この図に示すように、画素ＰX3Bの画素回路は、液晶素子ＣL、トランジスターＴ5、トランジスターＴ6、保持容量ＣO、及び、光源（図示省略）を備える。
図５に示すように、トランジスターＴ5は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５２との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ5のゲートは走査線４１と電気的に接続され、走査信号Ｇ1[m3]が選択電位に設定されると、当該トランジスターＴ5がオン状態となる。トランジスターＴ5がオン状態となると、当該画素ＰX3Bの画素回路に、第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2[n2]が供給され、液晶素子ＣLには当該データ信号ＶD2[n2]に応じた電圧が印加される。
トランジスターＴ6は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５１との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ6のゲートは走査線４２と電気的に接続され、走査信号Ｇ2[m3]が選択電位に設定されると、当該トランジスターＴ6がオン状態となる。トランジスターＴ6がオン状態となると、当該画素ＰX3Bの画素回路に、第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1[n2]が供給され、液晶素子ＣLには当該データ信号ＶD1[n2]に応じた電圧が印加される。
このため、各画素ＰX3Bは、トランジスターＴ5がオン状態となった後から、次にトランジスターＴ5またはトランジスターＴ6がオン状態となるまでの期間において、データ信号ＶD2[n2]に応じた階調を表示し、トランジスターＴ6がオン状態となった後から、次にトランジスターＴ5またはトランジスターＴ6がオン状態となるまでの期間において、データ信号ＶD1[n2]に応じた階調を表示する。
トランジスターＴ6は、Ｎチャネル型のトランジスターであり、画素電極３１とデータ線５１との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ6のゲートは走査線４２と電気的に接続され、走査信号Ｇ2[m3]が選択電位に設定されると、当該トランジスターＴ6がオン状態となる。トランジスターＴ6がオン状態となると、当該画素ＰX3Bの画素回路に、第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1[n2]が供給され、液晶素子ＣLには当該データ信号ＶD1[n2]に応じた電圧が印加される。
このため、各画素ＰX3Bは、トランジスターＴ5がオン状態となった後から、次にトランジスターＴ5またはトランジスターＴ6がオン状態となるまでの期間において、データ信号ＶD2[n2]に応じた階調を表示し、トランジスターＴ6がオン状態となった後から、次にトランジスターＴ5またはトランジスターＴ6がオン状態となるまでの期間において、データ信号ＶD1[n2]に応じた階調を表示する。
なお、本実施形態においては、各画素ＰXは、保持容量ＣOを備えるが、各画素ＰXは保持容量ＣOを備えずに構成されてもよい。画素ＰXが保持容量ＣOを具備しない場合であっても、液晶素子ＣLの有する液晶容量によりデータ信号ＶDが保持されるため、当該画素ＰXは、データ信号ＶDに応じた階調を表示することができる。
以下では、保持容量ＣOと、液晶素子ＣLの液晶容量とを、「容量」と総称する。また、以下では、「容量の有する２つの電極のうち一方の電極」という場合、当該「一方の電極」は、画素電極３１及び電極３４の一方または双方を示すこととする。
以下では、保持容量ＣOと、液晶素子ＣLの液晶容量とを、「容量」と総称する。また、以下では、「容量の有する２つの電極のうち一方の電極」という場合、当該「一方の電極」は、画素電極３１及び電極３４の一方または双方を示すこととする。
また、本実施形態においては、各画素ＰXが備えるトランジスター（Ｔ1〜Ｔ6）は、Ｎチャネル型のトランジスターであるが、トランジスターＴ1〜Ｔ6の一部または全部にＰチャネル型のトランジスターを採用してもよい。但し、トランジスターＴ1〜Ｔ6の中に、Ｎチャネル型のトランジスターと、Ｐチャネル型のトランジスターが混在する場合には、トランジスターＴ3及びＴ5、トランジスターＴ4及びＴ6、は同じチャネル型のトランジスターが採用される。
次に、図６乃至図９を参照しつつ、電気光学装置１の動作について説明する。
図６は、電気光学装置１の動作を示すタイミングチャートである。
この図に示すように、電気光学装置１の動作期間は、複数のフレーム期間Ｆからなる。フレーム期間Ｆとは、電気光学装置１が一つの画像を表示するために必要な期間であり、Ｙ入力パルスＤyにより規定される。例えば、電気光学装置１が、１秒間に６０個の画像を表示する場合、フレーム期間Ｆの時間長は約１６．６７ミリ秒である。
図６は、電気光学装置１の動作を示すタイミングチャートである。
この図に示すように、電気光学装置１の動作期間は、複数のフレーム期間Ｆからなる。フレーム期間Ｆとは、電気光学装置１が一つの画像を表示するために必要な期間であり、Ｙ入力パルスＤyにより規定される。例えば、電気光学装置１が、１秒間に６０個の画像を表示する場合、フレーム期間Ｆの時間長は約１６．６７ミリ秒である。
図６に示すように、電気光学装置１の動作期間を構成する複数のフレーム期間Ｆは、時間軸上において交互に繰り返されるフレーム期間Ｆ１（「第１期間」の一例）と、フレーム期間Ｆ２（「第２期間」の一例）とに分類される。
また、各フレーム期間Ｆ（Ｆ１、Ｆ２）は、複数の水平走査期間Ｈからなる。より具体的には、本実施形態では、各フレーム期間Ｆは、少なくとも（Ｍ＋１）個の水平走査期間Ｈを含む。なお、この図に示すように、水平走査期間Ｈは、Ｙクロック信号Ｃlyにより規定される期間である。
また、各フレーム期間Ｆ（Ｆ１、Ｆ２）は、複数の水平走査期間Ｈからなる。より具体的には、本実施形態では、各フレーム期間Ｆは、少なくとも（Ｍ＋１）個の水平走査期間Ｈを含む。なお、この図に示すように、水平走査期間Ｈは、Ｙクロック信号Ｃlyにより規定される期間である。
走査線駆動回路２４は、フレーム期間Ｆ１において、水平走査期間Ｈ毎に、走査信号Ｇ1[1]、Ｇ1[2]、…、Ｇ1[M+1]の順番で、これらの走査信号Ｇ1を選択電位に設定する。これにより、走査線駆動回路２４は、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈにおいて、第１行、第２行、…、第（Ｍ＋１）行の（Ｍ＋１）行の走査線４１を、水平走査期間Ｈ毎に１行ずつ順番に選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ2[2Ｍ]、Ｇ2[2Ｍ-1]、…、Ｇ2[M+2]の順番で、これらの走査信号Ｇ2を選択電位に設定する。これにより、走査線駆動回路２４は、当該（Ｍ−１）個の水平走査期間Ｈにおいて、第２Ｍ行、第（２Ｍ−１）行、…、第（Ｍ＋２）行の（Ｍ−１）行の走査線４２を、水平走査期間Ｈ毎に１行ずつ順番に選択する。
すなわち、フレーム期間Ｆ１において走査線駆動回路２４は、領域Ａr3に設けられる走査線４１及び走査線４２のうち、走査線４１のみを選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ2[2Ｍ]、Ｇ2[2Ｍ-1]、…、Ｇ2[M+2]の順番で、これらの走査信号Ｇ2を選択電位に設定する。これにより、走査線駆動回路２４は、当該（Ｍ−１）個の水平走査期間Ｈにおいて、第２Ｍ行、第（２Ｍ−１）行、…、第（Ｍ＋２）行の（Ｍ−１）行の走査線４２を、水平走査期間Ｈ毎に１行ずつ順番に選択する。
すなわち、フレーム期間Ｆ１において走査線駆動回路２４は、領域Ａr3に設けられる走査線４１及び走査線４２のうち、走査線４１のみを選択する。
走査線駆動回路２４は、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ1[1]、Ｇ1[2]、…、Ｇ1[M-1]の順番で、これらの走査信号Ｇ1を選択電位に設定する。これにより、走査線駆動回路２４は、当該（Ｍ−１）個の水平走査期間Ｈにおいて、第１行、第２行、…、第（Ｍ−１）行の（Ｍ−１）行の走査線４１を、水平走査期間Ｈ毎に１行ずつ順番に選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ２において、水平走査期間Ｈ毎に、走査信号Ｇ2[2Ｍ]、Ｇ2[2Ｍ-1]、…、Ｇ2[M]の順番で、これらの走査信号Ｇ2を選択電位に設定する。
これにより、走査線駆動回路２４は、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈにおいて、第２Ｍ行、第（２Ｍ−１）行、…、第Ｍ行の（Ｍ＋１）行の走査線４２を、水平走査期間Ｈ毎に１行ずつ順番に選択する。
すなわち、フレーム期間Ｆ２において走査線駆動回路２４は、領域Ａr3に設けられる走査線４１及び走査線４２のうち、走査線４２のみを選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ２において、水平走査期間Ｈ毎に、走査信号Ｇ2[2Ｍ]、Ｇ2[2Ｍ-1]、…、Ｇ2[M]の順番で、これらの走査信号Ｇ2を選択電位に設定する。
これにより、走査線駆動回路２４は、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈにおいて、第２Ｍ行、第（２Ｍ−１）行、…、第Ｍ行の（Ｍ＋１）行の走査線４２を、水平走査期間Ｈ毎に１行ずつ順番に選択する。
すなわち、フレーム期間Ｆ２において走査線駆動回路２４は、領域Ａr3に設けられる走査線４１及び走査線４２のうち、走査線４２のみを選択する。
なお、図６では、走査線４１または走査線４２が選択される（Ｍ＋１）個の水平走査期間Ｈは、フレーム期間Ｆの開始と同時に開始され、フレーム期間Ｆの終了と同時に終了するが、本発明はこのような態様に限定されるものではなく、当該（Ｍ＋１）個の水平走査期間Ｈは、フレーム期間Ｆの開始よりも遅れて開始され、また、フレーム期間Ｆの終了よりも前に終了するものであってもよい。すなわち、フレーム期間Ｆは、（Ｍ＋１）個よりも多くの水平走査期間Ｈを含む期間であってもよい。
図７は、フレーム期間Ｆ１における画素ＰX3の動作を説明するための説明図であり、図８は、フレーム期間Ｆ２における画素ＰX3の動作を説明するための説明図である。
これらの図では、領域Ａr3に設けられた互いにＸ方向に隣り合う２つの画素ＰX3である、第ｍ3行第ｎ1列の画素ＰX3Aと、第ｍ3行第（ｎ1＋１）列の画素ＰX3Bと、を示している。
これらの図では、領域Ａr3に設けられた互いにＸ方向に隣り合う２つの画素ＰX3である、第ｍ3行第ｎ1列の画素ＰX3Aと、第ｍ3行第（ｎ1＋１）列の画素ＰX3Bと、を示している。
図６において説明したように、フレーム期間Ｆ１では、領域Ａr3に設けられる第ｍ3行の走査線４１に供給される走査信号Ｇ1[m3]、及び、領域Ａr3に設けられる第ｍ3行の走査線４２に供給される走査信号Ｇ2[m3]のうち、走査信号Ｇ1[m3]のみが、フレーム期間Ｆ１に含まれる一の水平走査期間Ｈにおいて選択電位に設定される。
そして、図７において太線で示すように、フレーム期間Ｆ１において、走査線駆動回路２４が第ｍ3行の走査線４１を選択し、走査信号Ｇ1[m3]が選択電位に設定される場合、画素ＰX3AのトランジスターＴ3、及び、画素ＰX3BのトランジスターＴ5がオンする。
一方、フレーム期間Ｆ１においては、走査線駆動回路２４は第ｍ3行の走査線４２を選択しないため、画素ＰX3AのトランジスターＴ4と、画素ＰX3BのトランジスターＴ6とは、オフした状態を維持する。
よって、フレーム期間Ｆ１においては、走査線駆動回路２４が第ｍ3行の走査線４１を選択する水平走査期間Ｈにおいて、第１データ線駆動回路２１からデータ線５１を介して画素ＰX3Aにデータ信号ＶD1[n1]が供給され、第２データ線駆動回路２２からデータ線５２を介して画素ＰX3Bにデータ信号ＶD2[n1+1]が供給される。
そして、図７において太線で示すように、フレーム期間Ｆ１において、走査線駆動回路２４が第ｍ3行の走査線４１を選択し、走査信号Ｇ1[m3]が選択電位に設定される場合、画素ＰX3AのトランジスターＴ3、及び、画素ＰX3BのトランジスターＴ5がオンする。
一方、フレーム期間Ｆ１においては、走査線駆動回路２４は第ｍ3行の走査線４２を選択しないため、画素ＰX3AのトランジスターＴ4と、画素ＰX3BのトランジスターＴ6とは、オフした状態を維持する。
よって、フレーム期間Ｆ１においては、走査線駆動回路２４が第ｍ3行の走査線４１を選択する水平走査期間Ｈにおいて、第１データ線駆動回路２１からデータ線５１を介して画素ＰX3Aにデータ信号ＶD1[n1]が供給され、第２データ線駆動回路２２からデータ線５２を介して画素ＰX3Bにデータ信号ＶD2[n1+1]が供給される。
また、フレーム期間Ｆ２では、走査信号Ｇ1[m3]及び走査信号Ｇ2[m3]のうち、走査信号Ｇ2[m3]のみが、フレーム期間Ｆ２に含まれる一の水平走査期間Ｈにおいて選択電位に設定される。
そして、図８において太線で示すように、フレーム期間Ｆ２において、走査線駆動回路２４が第ｍ3行の走査線４２を選択し、走査信号Ｇ2[m3]が選択電位に設定される場合、画素ＰX3AのトランジスターＴ4、及び、画素ＰX3BのトランジスターＴ6がオンする。
一方、フレーム期間Ｆ２においては、走査線駆動回路２４は第ｍ3行の走査線４１を選択しないため、画素ＰX3AのトランジスターＴ3と、画素ＰX3BのトランジスターＴ5とは、オフした状態を維持する。
よって、フレーム期間Ｆ２においては、走査線駆動回路２４が第ｍ3行の走査線４２を選択する水平走査期間Ｈにおいて、第２データ線駆動回路２２からデータ線５２を介して画素ＰX3Aにデータ信号ＶD2[n1]が供給され、第１データ線駆動回路２１からデータ線５１を介して画素ＰX3Bにデータ信号ＶD1[n1+1]が供給される。
そして、図８において太線で示すように、フレーム期間Ｆ２において、走査線駆動回路２４が第ｍ3行の走査線４２を選択し、走査信号Ｇ2[m3]が選択電位に設定される場合、画素ＰX3AのトランジスターＴ4、及び、画素ＰX3BのトランジスターＴ6がオンする。
一方、フレーム期間Ｆ２においては、走査線駆動回路２４は第ｍ3行の走査線４１を選択しないため、画素ＰX3AのトランジスターＴ3と、画素ＰX3BのトランジスターＴ5とは、オフした状態を維持する。
よって、フレーム期間Ｆ２においては、走査線駆動回路２４が第ｍ3行の走査線４２を選択する水平走査期間Ｈにおいて、第２データ線駆動回路２２からデータ線５２を介して画素ＰX3Aにデータ信号ＶD2[n1]が供給され、第１データ線駆動回路２１からデータ線５１を介して画素ＰX3Bにデータ信号ＶD1[n1+1]が供給される。
なお、画素ＰX1については、各フレーム期間Ｆの当該画素ＰX1に対応する走査線４１が選択される水平走査期間Ｈにおいて、第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給される。
また、画素ＰX2については、各フレーム期間Ｆの当該画素ＰX2に対応する走査線４２が選択される水平走査期間Ｈにおいて、第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給される。
また、画素ＰX2については、各フレーム期間Ｆの当該画素ＰX2に対応する走査線４２が選択される水平走査期間Ｈにおいて、第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給される。
なお、本実施形態における画素ＰX3A（すなわち、奇数列の画素ＰX3）が属する画素列は、
フレーム期間Ｆ１において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給されるとともに、フレーム期間Ｆ２において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給される画素ＰX3が属する画素列である、「第１の画素列」の一例である。
また、本実施形態における画素ＰX3B（すなわち、偶数列の画素ＰX3）が属する画素列は、
フレーム期間Ｆ１において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給されるとともに、フレーム期間Ｆ２において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給される画素ＰX3が属する画素列である、「第２の画素列」の一例である。
また、第１の画素列に対応して設けられるデータ線５１は、「第１のデータ線」の一例であり、第１の画素列に対応して設けられるデータ線５２は、「第２のデータ線」の一例であり、第２の画素列に対応して設けられるデータ線５１は、「第３のデータ線」の一例であり、第２の画素列に対応して設けられるデータ線５２は、「第４のデータ線」の一例である。
また、第１の画素列に属する２Ｍ個の画素ＰXのうち、画素ＰX1は、「第１の画素」の一例であり、画素ＰX2は、「第２の画素」の一例であり、画素ＰX3（本実施形態における画素ＰX3A）は、「第３の画素」の一例である。
また、第２の画素列に属する２Ｍ個の画素ＰXのうち、画素ＰX1は、「第４の画素」の一例であり、画素ＰX2は、「第５の画素」の一例であり、画素ＰX3（本実施形態における画素ＰX3B）は、「第６の画素」の一例である。
また、第１の画素列に属する画素ＰX3（本実施形態における画素ＰX3A）が備える容量（保持容量ＣOまたは液晶素子ＣLの液晶容量）は、「第１の容量」の一例であり、トランジスターＴ3は、「第１のトランジスター」の一例であり、トランジスターＴ4は、「第２のトランジスター」の一例である。
また、第２の画素列に属する画素ＰX3（本実施形態における画素ＰX3B）が備える容量（保持容量ＣOまたは液晶素子ＣLの液晶容量）は、「第２の容量」の一例であり、トランジスターＴ5は、「第３のトランジスター」の一例であり、トランジスターＴ6は、「第４のトランジスター」の一例である。
フレーム期間Ｆ１において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給されるとともに、フレーム期間Ｆ２において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給される画素ＰX3が属する画素列である、「第１の画素列」の一例である。
また、本実施形態における画素ＰX3B（すなわち、偶数列の画素ＰX3）が属する画素列は、
フレーム期間Ｆ１において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給されるとともに、フレーム期間Ｆ２において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給される画素ＰX3が属する画素列である、「第２の画素列」の一例である。
また、第１の画素列に対応して設けられるデータ線５１は、「第１のデータ線」の一例であり、第１の画素列に対応して設けられるデータ線５２は、「第２のデータ線」の一例であり、第２の画素列に対応して設けられるデータ線５１は、「第３のデータ線」の一例であり、第２の画素列に対応して設けられるデータ線５２は、「第４のデータ線」の一例である。
また、第１の画素列に属する２Ｍ個の画素ＰXのうち、画素ＰX1は、「第１の画素」の一例であり、画素ＰX2は、「第２の画素」の一例であり、画素ＰX3（本実施形態における画素ＰX3A）は、「第３の画素」の一例である。
また、第２の画素列に属する２Ｍ個の画素ＰXのうち、画素ＰX1は、「第４の画素」の一例であり、画素ＰX2は、「第５の画素」の一例であり、画素ＰX3（本実施形態における画素ＰX3B）は、「第６の画素」の一例である。
また、第１の画素列に属する画素ＰX3（本実施形態における画素ＰX3A）が備える容量（保持容量ＣOまたは液晶素子ＣLの液晶容量）は、「第１の容量」の一例であり、トランジスターＴ3は、「第１のトランジスター」の一例であり、トランジスターＴ4は、「第２のトランジスター」の一例である。
また、第２の画素列に属する画素ＰX3（本実施形態における画素ＰX3B）が備える容量（保持容量ＣOまたは液晶素子ＣLの液晶容量）は、「第２の容量」の一例であり、トランジスターＴ5は、「第３のトランジスター」の一例であり、トランジスターＴ6は、「第４のトランジスター」の一例である。
図９は、フレーム期間Ｆ１及びフレーム期間Ｆ２において表示部３０に表示される画像を説明するための説明図である。なお、この図では、表示部３０に、１６行×１６列の画素ＰXが配置されている場合を想定する。また、この図において、ハッチングを付した部分は、フレーム期間Ｆにおいて第１データ線駆動回路２１からデータ信号ＶD1が供給される画素ＰXを示しており、ハッチングを付していない部分は、第２データ線駆動回路２２からデータ信号ＶD2が供給される画素ＰXを示している。
上述のとおり、本実施形態では、表示部３０が備える複数の画素ＰXに対して、第１データ線駆動回路２１と第２データ線駆動回路２２との２つのデータ線駆動回路によりデータ信号ＶDを供給する。
しかし、製造誤差等に起因して、第１データ線駆動回路２１と第２データ線駆動回路２２との間で、駆動能力に差異が生じることがある。また、第１データ線駆動回路２１がデータ信号ＶD1を出力するデータ線５１と、第２データ線駆動回路２２がデータ信号ＶD2を出力するデータ線５２との間で、データ線に寄生する容量の容量値が異なる場合がある。
このため、データ信号ＶD1がある画素ＰXに対して指定する階調と、データ信号ＶD2が当該ある画素ＰXに対して指定する階調とが同一である場合であっても、当該ある画素が実際に表示する階調は、データ信号ＶD1が供給される場合と、データ信号ＶD2が供給される場合とで、異なることとなる場合がある。その結果、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が供給される画素ＰXとの「境界」が、表示階調の急激な変化等の表示上の不具合として、電気光学装置１の利用者に視認されることがある。
このような境界は、境界が直線状である場合には、直線状でない場合と比べて、表示上の不具合として利用者に視認される可能性が高くなる。また、このような境界は、境界の位置が変化しない場合には、変化する場合と比べて、表示上の不具合として利用者に視認される可能性が高くなる。
しかし、製造誤差等に起因して、第１データ線駆動回路２１と第２データ線駆動回路２２との間で、駆動能力に差異が生じることがある。また、第１データ線駆動回路２１がデータ信号ＶD1を出力するデータ線５１と、第２データ線駆動回路２２がデータ信号ＶD2を出力するデータ線５２との間で、データ線に寄生する容量の容量値が異なる場合がある。
このため、データ信号ＶD1がある画素ＰXに対して指定する階調と、データ信号ＶD2が当該ある画素ＰXに対して指定する階調とが同一である場合であっても、当該ある画素が実際に表示する階調は、データ信号ＶD1が供給される場合と、データ信号ＶD2が供給される場合とで、異なることとなる場合がある。その結果、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が供給される画素ＰXとの「境界」が、表示階調の急激な変化等の表示上の不具合として、電気光学装置１の利用者に視認されることがある。
このような境界は、境界が直線状である場合には、直線状でない場合と比べて、表示上の不具合として利用者に視認される可能性が高くなる。また、このような境界は、境界の位置が変化しない場合には、変化する場合と比べて、表示上の不具合として利用者に視認される可能性が高くなる。
これに対して、本実施形態では、フレーム期間Ｆ１においては、図９（Ａ）に示すように、奇数列に位置する画素ＰX3にはデータ信号ＶD1が供給され、偶数列に位置する画素ＰX3にはデータ信号ＶD2が供給される一方、フレーム期間Ｆ２においては、図９（Ｂ）に示すように、奇数列に位置する画素ＰX3にはデータ信号ＶD2が供給され、偶数列に位置する画素ＰX3にはデータ信号ＶD1が供給される。このため、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が供給される画素ＰXとの境界は、直線とは異なる所謂「櫛歯状」の形状を有し、また、境界の位置は、フレーム期間Ｆ毎に変化する。これにより、表示部３０が備える複数の画素ＰXに対して、第１データ線駆動回路２１と第２データ線駆動回路２２の２つのデータ線駆動回路からデータ信号ＶDを供給する場合であっても、２つのデータ線駆動回路によりデータ信号ＶDを供給することに起因して生じる「境界」が、表示上の不具合として利用者に視認される可能性を大幅に低下させることができる。
更に、本実施形態では、表示部３０に配置される複数の画素ＰXに対して、２つのデータ線駆動回路からデータ信号ＶDを供給するため、１つのデータ線駆動回路からデータ信号ＶDを供給する場合と比較して、各画素ＰXに対してデータ信号ＶDを供給するための時間長を約二倍にすることができる。このため、画素ＰXに対して十分にデータ信号ＶDを書き込むことが可能となり、表示部３０に配置される画素数が多い場合であっても、高品位な表示を実現することができ、表示の高速化や高精細化、高解像度化が可能となる。
＜Ｂ．第２実施形態＞
上述した第１実施形態では、領域Ａr3に配置された画素ＰX3は、データ線に電気的に接続されるトランジスター（所謂、書込トランジスター）を２個備え、フレーム期間Ｆ毎に、オンさせる書込トランジスターを交互に切り替えることにより、画素ＰX3に供給されるデータ信号ＶDを、フレーム期間Ｆ毎データ信号ＶD1及びデータ信号ＶD2の一方から他方へと交互に切り替えるものであった。
これに対して、第２実施形態に係る電気光学装置は、領域Ａr3に配置された画素ＰXが、データ線に電気的に接続されるトランジスター（書込トランジスター）を１個のみ備え、当該書込トランジスターが電気的に接続される１本のデータ線に供給されるデータ信号ＶDを、フレーム期間Ｆ毎にデータ信号ＶD1及びデータ信号ＶD2の一方から他方へと切り替えることで、画素ＰX3へのデータ信号ＶD1及びデータ信号ＶD2の供給を、フレーム期間Ｆ毎に交互に切り替える点で、第１実施形態に係る電気光学装置１と相違する。
なお、以下に例示する第２実施形態において作用や機能が第１実施形態と同等である要素については、第１実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する（以下で説明する実施形態及び変形例についても同様）。
上述した第１実施形態では、領域Ａr3に配置された画素ＰX3は、データ線に電気的に接続されるトランジスター（所謂、書込トランジスター）を２個備え、フレーム期間Ｆ毎に、オンさせる書込トランジスターを交互に切り替えることにより、画素ＰX3に供給されるデータ信号ＶDを、フレーム期間Ｆ毎データ信号ＶD1及びデータ信号ＶD2の一方から他方へと交互に切り替えるものであった。
これに対して、第２実施形態に係る電気光学装置は、領域Ａr3に配置された画素ＰXが、データ線に電気的に接続されるトランジスター（書込トランジスター）を１個のみ備え、当該書込トランジスターが電気的に接続される１本のデータ線に供給されるデータ信号ＶDを、フレーム期間Ｆ毎にデータ信号ＶD1及びデータ信号ＶD2の一方から他方へと切り替えることで、画素ＰX3へのデータ信号ＶD1及びデータ信号ＶD2の供給を、フレーム期間Ｆ毎に交互に切り替える点で、第１実施形態に係る電気光学装置１と相違する。
なお、以下に例示する第２実施形態において作用や機能が第１実施形態と同等である要素については、第１実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する（以下で説明する実施形態及び変形例についても同様）。
図１０は、第２実施形態に係る電気光学装置１Ａのブロック図である。電気光学装置１Ａは、駆動回路２０Ａ及び表示部３０Ａを具備する電気光学パネル１０Ａと、制御回路９０とを備える。
表示部３０Ａは、領域Ａr3において、画素ＰX3の代わりに画素ＰX3Tが設けられている点、領域Ａr3において、各行に走査線４１及び走査線４２の２本の走査線が設けられる代わりに、各行に１本の走査線４３が設けられている点、領域Ａr3において、各列にデータ線５１及びデータ線５２の２本のデータ線が設けられる代わりに、各列に１本のデータ線５３が設けられている点、制御線６１、制御線６２、制御線６３、及び、制御線６４が形成されている点、並びに、トランジスタＴa（「第１のスイッチ」の一例）、トランジスタＴb（「第３のスイッチ」の一例）、トランジスタＴc（「第２のスイッチ」の一例）、及び、トランジスタＴd（「第４のスイッチ」の一例）が、それぞれ複数個ずつ設けられている点を除き、図１に示す表示部３０と同様に構成される。なお、以下では、走査線４１、走査線４２、及び、走査線４３を、単に「走査線」と総称することがある。
表示部３０Ａは、領域Ａr3において、画素ＰX3の代わりに画素ＰX3Tが設けられている点、領域Ａr3において、各行に走査線４１及び走査線４２の２本の走査線が設けられる代わりに、各行に１本の走査線４３が設けられている点、領域Ａr3において、各列にデータ線５１及びデータ線５２の２本のデータ線が設けられる代わりに、各列に１本のデータ線５３が設けられている点、制御線６１、制御線６２、制御線６３、及び、制御線６４が形成されている点、並びに、トランジスタＴa（「第１のスイッチ」の一例）、トランジスタＴb（「第３のスイッチ」の一例）、トランジスタＴc（「第２のスイッチ」の一例）、及び、トランジスタＴd（「第４のスイッチ」の一例）が、それぞれ複数個ずつ設けられている点を除き、図１に示す表示部３０と同様に構成される。なお、以下では、走査線４１、走査線４２、及び、走査線４３を、単に「走査線」と総称することがある。
駆動回路２０Ａは、走査線駆動回路２４の代わりに、走査線駆動回路２４Ａを備える点を除き、図１に示す駆動回路２０と同様に構成される。
走査線駆動回路２４Ａは、第１行〜第２Ｍ行の走査線のそれぞれに対応する走査信号Ｇ[1]〜Ｇ[2M]を生成するとともに、第ｍ行の走査線に対して出力される走査信号Ｇ[m]を所定の選択電位に設定することで、第ｍ行の走査線を選択する（ｍは、１≦ｍ≦２Ｍを満たす自然数）。また、走査線駆動回路２４Ａは、制御線６１〜６４にのそれぞれに対して、切替信号ＣH1〜ＣH4のそれぞれを出力する。なお、以下では、切替信号ＣH1〜ＣH4を、切替信号ＣHと称称することがある。
走査線駆動回路２４Ａは、第１行〜第２Ｍ行の走査線のそれぞれに対応する走査信号Ｇ[1]〜Ｇ[2M]を生成するとともに、第ｍ行の走査線に対して出力される走査信号Ｇ[m]を所定の選択電位に設定することで、第ｍ行の走査線を選択する（ｍは、１≦ｍ≦２Ｍを満たす自然数）。また、走査線駆動回路２４Ａは、制御線６１〜６４にのそれぞれに対して、切替信号ＣH1〜ＣH4のそれぞれを出力する。なお、以下では、切替信号ＣH1〜ＣH4を、切替信号ＣHと称称することがある。
トランジスタＴaは、第ｎ1列のデータ線５１と、第ｎ1列のデータ線５３（「第１の接続配線」の一例）との間に設けられ、これらデータ線５１及びデータ線５３の間の電気的な接続を制御する。具体的には、トランジスタＴaのゲートは制御線６１と電気的に接続され、切替信号ＣH1が所定の選択電位に設定されるとオン状態となる。
トランジスタＴbは、第ｎ2列のデータ線５１と、第ｎ2列のデータ線５３（「第１の接続配線」の一例）との間に設けられ、これらデータ線５１及びデータ線５３の間の電気的な接続を制御する。具体的には、トランジスタＴbのゲートは制御線６２と電気的に接続され、切替信号ＣH2が所定の選択電位に設定されるとオン状態となる。
トランジスタＴcは、第ｎ1列のデータ線５２と、第ｎ1列のデータ線５３との間に設けられ、これらデータ線５２及びデータ線５３の間の電気的な接続を制御する。具体的には、トランジスタＴcのゲートは制御線６３と電気的に接続され、切替信号ＣH3が所定の選択電位に設定されるとオン状態となる。
トランジスタＴdは、第ｎ2列のデータ線５２と、第ｎ2列のデータ線５３との間に設けられ、これらデータ線５２及びデータ線５３の間の電気的な接続を制御する。具体的には、トランジスタＴdのゲートは制御線６４と電気的に接続され、切替信号ＣH4が所定の選択電位に設定されるとオン状態となる。
なお、本実施形態では、トランジスタＴa、Ｔb、Ｔc、及び、Ｔdは、Ｎチャネル型のトランジスターであるが、トランジスタＴa、Ｔb、Ｔc、及び、Ｔdのうち、一部または全部がＰチャネル型であってもよい。
トランジスタＴbは、第ｎ2列のデータ線５１と、第ｎ2列のデータ線５３（「第１の接続配線」の一例）との間に設けられ、これらデータ線５１及びデータ線５３の間の電気的な接続を制御する。具体的には、トランジスタＴbのゲートは制御線６２と電気的に接続され、切替信号ＣH2が所定の選択電位に設定されるとオン状態となる。
トランジスタＴcは、第ｎ1列のデータ線５２と、第ｎ1列のデータ線５３との間に設けられ、これらデータ線５２及びデータ線５３の間の電気的な接続を制御する。具体的には、トランジスタＴcのゲートは制御線６３と電気的に接続され、切替信号ＣH3が所定の選択電位に設定されるとオン状態となる。
トランジスタＴdは、第ｎ2列のデータ線５２と、第ｎ2列のデータ線５３との間に設けられ、これらデータ線５２及びデータ線５３の間の電気的な接続を制御する。具体的には、トランジスタＴdのゲートは制御線６４と電気的に接続され、切替信号ＣH4が所定の選択電位に設定されるとオン状態となる。
なお、本実施形態では、トランジスタＴa、Ｔb、Ｔc、及び、Ｔdは、Ｎチャネル型のトランジスターであるが、トランジスタＴa、Ｔb、Ｔc、及び、Ｔdのうち、一部または全部がＰチャネル型であってもよい。
図１１は、画素ＰX3Tが有する画素回路の回路図である。この図では、第ｍ3行で第ｎ列に位置する画素ＰX3Tの画素回路を例示している。
画素ＰX3Tの画素回路は、トランジスターＴ1の代わりにトランジスターＴ7を備える点を除き、画素ＰX1の画素回路と同様に構成される。トランジスターＴ7は、画素電極３１とデータ線５３との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ7のゲートは走査線４３と電気的に接続され、走査信号Ｇ[m3]が選択電位に設定されると、当該トランジスターＴ7がオン状態となる。トランジスターＴ7がオン状態となると、当該画素ＰX3Bの画素回路に、データ線５３からデータ信号ＶD[n]が供給され、液晶素子ＣLには当該データ信号ＶD[n]に応じた電圧が印加される。
画素ＰX3Tの画素回路は、トランジスターＴ1の代わりにトランジスターＴ7を備える点を除き、画素ＰX1の画素回路と同様に構成される。トランジスターＴ7は、画素電極３１とデータ線５３との間に設けられ、両者の電気的な接続（導通／絶縁）を制御する。トランジスターＴ7のゲートは走査線４３と電気的に接続され、走査信号Ｇ[m3]が選択電位に設定されると、当該トランジスターＴ7がオン状態となる。トランジスターＴ7がオン状態となると、当該画素ＰX3Bの画素回路に、データ線５３からデータ信号ＶD[n]が供給され、液晶素子ＣLには当該データ信号ＶD[n]に応じた電圧が印加される。
図１２は、第２実施形態に係る電気光学装置１Ａの動作を示すタイミングチャートである。
走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ[1]、Ｇ[2]、…、Ｇ[M+1]の順番で、これらの走査信号Ｇを選択電位に設定する。また、走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ[2M]、Ｇ[2M-1]、…、Ｇ[M+2]の順番で、これらの走査信号Ｇを選択電位に設定する。
これにより、走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、第１行、第２行、…、第（Ｍ−１）行の（Ｍ−１）行の走査線４１を水平走査期間Ｈ毎に１行ずつ順番に選択するとともに、第２Ｍ行、第（２Ｍ−１）行、…、第（Ｍ＋２）行の（Ｍ−１）行の走査線４２を水平走査期間Ｈ毎に１行ずつ順番に選択する。また、走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈにおいて、第Ｍ行、第（Ｍ＋１）行の２行の走査線４３を水平走査期間Ｈ毎に１行ずつ順番に選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ１において、切替信号ＣH1及びＣH4を選択電位（この図では、ハイレベルの電位）に設定し、切替信号ＣH2及びＣH3を選択電位とは異なる電位（この図では、ローレベルの電位）に設定する。
このため、フレーム期間Ｆ１においては、第ｎ1列に位置する画素ＰX3Tにはデータ信号ＶD1が供給され、第ｎ2列に位置する画素ＰX3Tにはデータ信号ＶD2が供給される。
走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ[1]、Ｇ[2]、…、Ｇ[M+1]の順番で、これらの走査信号Ｇを選択電位に設定する。また、走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ[2M]、Ｇ[2M-1]、…、Ｇ[M+2]の順番で、これらの走査信号Ｇを選択電位に設定する。
これにより、走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、第１行、第２行、…、第（Ｍ−１）行の（Ｍ−１）行の走査線４１を水平走査期間Ｈ毎に１行ずつ順番に選択するとともに、第２Ｍ行、第（２Ｍ−１）行、…、第（Ｍ＋２）行の（Ｍ−１）行の走査線４２を水平走査期間Ｈ毎に１行ずつ順番に選択する。また、走査線駆動回路２４Ａは、フレーム期間Ｆ１に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈにおいて、第Ｍ行、第（Ｍ＋１）行の２行の走査線４３を水平走査期間Ｈ毎に１行ずつ順番に選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ１において、切替信号ＣH1及びＣH4を選択電位（この図では、ハイレベルの電位）に設定し、切替信号ＣH2及びＣH3を選択電位とは異なる電位（この図では、ローレベルの電位）に設定する。
このため、フレーム期間Ｆ１においては、第ｎ1列に位置する画素ＰX3Tにはデータ信号ＶD1が供給され、第ｎ2列に位置する画素ＰX3Tにはデータ信号ＶD2が供給される。
なお、走査線が選択される（Ｍ＋１）個の水平走査期間Ｈは、フレーム期間Ｆの開始よりも遅れて開始されるものであっても良いし、また、フレーム期間Ｆの終了よりも前に終了するものであってもよい。
走査線駆動回路２４Ａは、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ[1]、Ｇ[2]、…、Ｇ[M-1]の順番で、これらの走査信号Ｇを選択電位に設定する。また、走査線駆動回路２４Ａは、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈにおいて、水平走査期間Ｈ毎に、走査信号Ｇ[2M]、Ｇ[2M-1]、…、Ｇ[M]の順番で、これらの走査信号Ｇを選択電位に設定する。
これにより、走査線駆動回路２４Ａは、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、第１行、第２行、…、第（Ｍ−１）行の（Ｍ−１）行の走査線４１を水平走査期間Ｈ毎に１行ずつ順番に選択するとともに、第２Ｍ行、第（２Ｍ−１）行、…、第（Ｍ＋２）行の（Ｍ−１）行の走査線４２を水平走査期間Ｈ毎に１行ずつ順番に選択する。また、走査線駆動回路２４Ａは、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈにおいて、第（Ｍ＋１）行、第Ｍ行の２行の走査線４３を水平走査期間Ｈ毎に１行ずつ順番に選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ２において、切替信号ＣH2及びＣH3を選択電位（この図では、ハイレベルの電位）に設定し、切替信号ＣH1及びＣH4を選択電位とは異なる電位（この図では、ローレベルの電位）に設定する。
このため、フレーム期間Ｆ２においては、第ｎ2列に位置する画素ＰX3Tにはデータ信号ＶD1が供給され、第ｎ1列に位置する画素ＰX3Tにはデータ信号ＶD2が供給される。
これにより、走査線駆動回路２４Ａは、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈを除く（Ｍ−１）個の水平走査期間Ｈにおいて、第１行、第２行、…、第（Ｍ−１）行の（Ｍ−１）行の走査線４１を水平走査期間Ｈ毎に１行ずつ順番に選択するとともに、第２Ｍ行、第（２Ｍ−１）行、…、第（Ｍ＋２）行の（Ｍ−１）行の走査線４２を水平走査期間Ｈ毎に１行ずつ順番に選択する。また、走査線駆動回路２４Ａは、フレーム期間Ｆ２に含まれる（Ｍ＋１）個の水平走査期間Ｈのうち最後の２個の水平走査期間Ｈにおいて、第（Ｍ＋１）行、第Ｍ行の２行の走査線４３を水平走査期間Ｈ毎に１行ずつ順番に選択する。
また、走査線駆動回路２４は、フレーム期間Ｆ２において、切替信号ＣH2及びＣH3を選択電位（この図では、ハイレベルの電位）に設定し、切替信号ＣH1及びＣH4を選択電位とは異なる電位（この図では、ローレベルの電位）に設定する。
このため、フレーム期間Ｆ２においては、第ｎ2列に位置する画素ＰX3Tにはデータ信号ＶD1が供給され、第ｎ1列に位置する画素ＰX3Tにはデータ信号ＶD2が供給される。
このように、本実施形態では、フレーム期間Ｆ１においては、奇数列に位置する画素ＰX3Tにはデータ信号ＶD1が供給され、偶数列に位置する画素ＰX3Tにはデータ信号ＶD2が供給される一方、フレーム期間Ｆ２においては、奇数列に位置する画素ＰX3Tにはデータ信号ＶD2が供給され、偶数列に位置する画素ＰX3Tにはデータ信号ＶD1が供給される。
このため、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が供給される画素ＰXとの「境界」は、直線とは異なる所謂「櫛歯状」の形状を有し、また、「境界」の位置は、フレーム期間Ｆ毎に変化する。
これにより、表示部３０Ａが備える複数の画素ＰXに対して、第１データ線駆動回路２１と第２データ線駆動回路２２の２つのデータ線駆動回路からデータ信号ＶDを供給する場合であっても、２つのデータ線駆動回路によりデータ信号ＶDを供給することに起因して生じる「境界」が、表示上の不具合として利用者に視認される可能性を大幅に低下させることができる。
このため、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が供給される画素ＰXとの「境界」は、直線とは異なる所謂「櫛歯状」の形状を有し、また、「境界」の位置は、フレーム期間Ｆ毎に変化する。
これにより、表示部３０Ａが備える複数の画素ＰXに対して、第１データ線駆動回路２１と第２データ線駆動回路２２の２つのデータ線駆動回路からデータ信号ＶDを供給する場合であっても、２つのデータ線駆動回路によりデータ信号ＶDを供給することに起因して生じる「境界」が、表示上の不具合として利用者に視認される可能性を大幅に低下させることができる。
＜Ｃ．第３実施形態＞
上述した第２実施形態に係る電気光学装置１Ａは、表示部３０Ａにおいて、制御線６１〜６４の４本の制御線が形成されるものであった。
これに対して、第３実施形態に係る電気光学装置は、表示部において、２本の制御線のみが形成される点において、第２実施形態に係る電気光学装置１Ａと相違する。
上述した第２実施形態に係る電気光学装置１Ａは、表示部３０Ａにおいて、制御線６１〜６４の４本の制御線が形成されるものであった。
これに対して、第３実施形態に係る電気光学装置は、表示部において、２本の制御線のみが形成される点において、第２実施形態に係る電気光学装置１Ａと相違する。
図１３は、第２実施形態に係る電気光学装置１Ｂのブロック図である。電気光学装置１Ｂは、駆動回路２０Ｂ及び表示部３０Ｂを具備する電気光学パネル１０Ｂと、制御回路９０とを備える。
表示部３０Ｂは、４本の制御線６１〜６４が形成される代わりに、図１２に示す切替信号ＣH1が供給される制御線６１が２本だけ形成されている点、並びに、トランジスタＴa、Ｔb、Ｔc、及び、Ｔdの代わりに、トランジスタＴx（「第１のスイッチ」の一例）、トランジスタＴy（「第３のスイッチ」の一例）、トランジスタＴz（「第２のスイッチ」の一例）、及び、トランジスタＴw（「第４のスイッチ」の一例）が、それぞれ複数個ずつ設けられている点を除き、図１０に示す表示部３０Ａと同様に構成される。
駆動回路２０Ｂは、走査線駆動回路２４Ａの代わりに、走査線駆動回路２４Ｂを備える点を除き、図１０に示す駆動回路２０Ａと同様に構成される。
走査線駆動回路２４Ｂは、制御線６１〜６４に対して切替信号ＣH1〜ＣH4を出力する代わりに、２本の制御線６１のそれぞれに対して切替信号ＣH1（図１２参照）を出力する点を除き、走査線駆動回路２４Ａと同様に構成されている。
表示部３０Ｂは、４本の制御線６１〜６４が形成される代わりに、図１２に示す切替信号ＣH1が供給される制御線６１が２本だけ形成されている点、並びに、トランジスタＴa、Ｔb、Ｔc、及び、Ｔdの代わりに、トランジスタＴx（「第１のスイッチ」の一例）、トランジスタＴy（「第３のスイッチ」の一例）、トランジスタＴz（「第２のスイッチ」の一例）、及び、トランジスタＴw（「第４のスイッチ」の一例）が、それぞれ複数個ずつ設けられている点を除き、図１０に示す表示部３０Ａと同様に構成される。
駆動回路２０Ｂは、走査線駆動回路２４Ａの代わりに、走査線駆動回路２４Ｂを備える点を除き、図１０に示す駆動回路２０Ａと同様に構成される。
走査線駆動回路２４Ｂは、制御線６１〜６４に対して切替信号ＣH1〜ＣH4を出力する代わりに、２本の制御線６１のそれぞれに対して切替信号ＣH1（図１２参照）を出力する点を除き、走査線駆動回路２４Ａと同様に構成されている。
トランジスタＴxは、Ｎチャネル型のトランジスターであり、第ｎ1列のデータ線５１と、第ｎ1列のデータ線５３との間に設けられ、これらデータ線５１及びデータ線５３の間の電気的な接続を制御する。トランジスタＴyは、Ｐチャネル型のトランジスターであり、第ｎ2列のデータ線５１と、第ｎ2列のデータ線５３との間に設けられ、これらデータ線５１及びデータ線５３の間の電気的な接続を制御する。トランジスタＴzは、Ｐチャネル型のトランジスターであり、第ｎ1列のデータ線５２と、第ｎ1列のデータ線５３との間に設けられ、これらデータ線５２及びデータ線５３の間の電気的な接続を制御する。トランジスタＴwは、Ｎチャネル型のトランジスターであり、第ｎ2列のデータ線５２と、第ｎ2列のデータ線５３との間に設けられ、これらデータ線５２及びデータ線５３の間の電気的な接続を制御する。
また、トランジスタＴx、Ｔy、Ｔz、及び、Ｔwのそれぞれのゲートは、制御線６１と電気的に接続される。そして、フレーム期間Ｆ１において、制御線６１に出力される切替信号ＣH1が所定の選択電位（例えば、ハイレベルの電位）に設定されると、トランジスタＴx及びＴwがオン状態となり、トランジスタＴy及びＴzがオフ状態となる。また、フレーム期間Ｆ２において、制御線６１に出力される切替信号ＣH1が所定の選択電位とは異なる電位（例えば、ローレベルの電位）に設定されると、トランジスタＴy及びＴzがオン状態となり、トランジスタＴx及びＴwがオフ状態となる。
なお、本実施形態では、トランジスタＴx及びＴwはＮチャネル型のトランジスターであり、トランジスタＴy及びＴzはＰチャネル型のトランジスターであるが、本発明はこのような態様に限定されるものではなく、トランジスタＴx及びＴwがＰチャネル型のトランジスターであり、トランジスタＴy及びＴzがＮチャネル型のトランジスターであってもよい。つまり、
トランジスタＴx及びＴwが同一のチャネル型であり、トランジスタＴy及びＴzが同一のチャネル型であり、且つ、トランジスタＴx及びＴwのチャネル型と、トランジスタＴy及びＴzのチャネル型とが、異なるものであればよい。
トランジスタＴx及びＴwが同一のチャネル型であり、トランジスタＴy及びＴzが同一のチャネル型であり、且つ、トランジスタＴx及びＴwのチャネル型と、トランジスタＴy及びＴzのチャネル型とが、異なるものであればよい。
図１３に示す電気光学装置１Ｂは、切替信号ＣH2〜ＣH4が存在しない点を除き、図１２のタイミングチャートにより示される動作と同様の動作を示す。
つまり、本実施形態では、フレーム期間Ｆ１においては、奇数列に位置する画素ＰX3Tにはデータ信号ＶD1が供給され、偶数列に位置する画素ＰX3Tにはデータ信号ＶD2が供給される一方、フレーム期間Ｆ２においては、奇数列に位置する画素ＰX3Tにはデータ信号ＶD2が供給され、偶数列に位置する画素ＰX3Tにはデータ信号ＶD1が供給される。
このため、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が供給される画素ＰXとの「境界」は、直線とは異なる所謂「櫛歯状」の形状を有し、また、「境界」の位置は、フレーム期間Ｆ毎に変化する。これにより、表示部３０Ｂが備える複数の画素ＰXに対して、第１データ線駆動回路２１と第２データ線駆動回路２２の２つのデータ線駆動回路からデータ信号ＶDを供給する場合であっても、２つのデータ線駆動回路によりデータ信号ＶDを供給することに起因して生じる「境界」が、表示上の不具合として利用者に視認される可能性を大幅に低下させることができる。
つまり、本実施形態では、フレーム期間Ｆ１においては、奇数列に位置する画素ＰX3Tにはデータ信号ＶD1が供給され、偶数列に位置する画素ＰX3Tにはデータ信号ＶD2が供給される一方、フレーム期間Ｆ２においては、奇数列に位置する画素ＰX3Tにはデータ信号ＶD2が供給され、偶数列に位置する画素ＰX3Tにはデータ信号ＶD1が供給される。
このため、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が供給される画素ＰXとの「境界」は、直線とは異なる所謂「櫛歯状」の形状を有し、また、「境界」の位置は、フレーム期間Ｆ毎に変化する。これにより、表示部３０Ｂが備える複数の画素ＰXに対して、第１データ線駆動回路２１と第２データ線駆動回路２２の２つのデータ線駆動回路からデータ信号ＶDを供給する場合であっても、２つのデータ線駆動回路によりデータ信号ＶDを供給することに起因して生じる「境界」が、表示上の不具合として利用者に視認される可能性を大幅に低下させることができる。
＜Ｄ．変形例＞
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。
＜変形例１＞
上述した第２実施形態及び第３実施形態では、走査線駆動回路２４Ａ（または２４Ｂ）が切替信号ＣHを生成したが、本発明はこのような態様に限定されるものではなく、切替信号ＣHは、制御回路９０または駆動回路２０で生成されるものであればよい。
例えば、第１データ線駆動回路２１及び第２データ線駆動回路２２の一方または双方において、切替信号ＣHを生成してもよい。また、例えば、電気光学装置１（または、１Ａ、１Ｂ）は、切替信号ＣHを生成する「切替制御回路」を備えるものであればよく、当該切替制御回路は、走査線駆動回路２４または第１データ線駆動回路２１若しくは第２データ線駆動回路２２と一体として形成されるものであってもよい。
上述した第２実施形態及び第３実施形態では、走査線駆動回路２４Ａ（または２４Ｂ）が切替信号ＣHを生成したが、本発明はこのような態様に限定されるものではなく、切替信号ＣHは、制御回路９０または駆動回路２０で生成されるものであればよい。
例えば、第１データ線駆動回路２１及び第２データ線駆動回路２２の一方または双方において、切替信号ＣHを生成してもよい。また、例えば、電気光学装置１（または、１Ａ、１Ｂ）は、切替信号ＣHを生成する「切替制御回路」を備えるものであればよく、当該切替制御回路は、走査線駆動回路２４または第１データ線駆動回路２１若しくは第２データ線駆動回路２２と一体として形成されるものであってもよい。
＜変形例２＞
上述した実施形態及び変形例は、フレーム期間Ｆ１において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給されるとともに、フレーム期間Ｆ２において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給される画素ＰX3（または画素ＰX3T）を有する第１の画素列と、フレーム期間Ｆ１において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給されるとともに、フレーム期間Ｆ２において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給される画素ＰX3（または画素ＰX3T）を有する第２の画素列とが、１列ずつ交互に設けられるものであるが、本発明はこのような形態に限定されるものではない。
例えば、連続する複数列の第１の画素列と、連続する複数列の第２の画素列とが、交互に設けられるものであってもよい。
また、複数の連続する第１の画素列と、複数の連続する第２の画素列とが、交互に設けられる場合、第１の画素列が連続する列数と、第２の画素列が連続する列数とは、等しいものであってもよいし、異なるものであってもよい（例えば、第１の画素列が２列連続で設けられ、その＋Ｘ側に第２の画素列が３列連続で設けられ、更にその＋Ｘ側に第１の画素列が４列連続で設けられる、等という形態でもよい）。
要するに、電気光学装置１（または、１Ａ、１Ｂ）は、表示部３０（３０Ａ、３０Ｂ）に設けられるＮ列の画素列に、第１の画素列を少なくとも１列以上含み、且つ、第２の画素列を少なくとも１列以上含むものであればよい。
上述した実施形態及び変形例は、フレーム期間Ｆ１において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給されるとともに、フレーム期間Ｆ２において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給される画素ＰX3（または画素ＰX3T）を有する第１の画素列と、フレーム期間Ｆ１において第２データ線駆動回路２２からデータ線５２を介してデータ信号ＶD2が供給されるとともに、フレーム期間Ｆ２において第１データ線駆動回路２１からデータ線５１を介してデータ信号ＶD1が供給される画素ＰX3（または画素ＰX3T）を有する第２の画素列とが、１列ずつ交互に設けられるものであるが、本発明はこのような形態に限定されるものではない。
例えば、連続する複数列の第１の画素列と、連続する複数列の第２の画素列とが、交互に設けられるものであってもよい。
また、複数の連続する第１の画素列と、複数の連続する第２の画素列とが、交互に設けられる場合、第１の画素列が連続する列数と、第２の画素列が連続する列数とは、等しいものであってもよいし、異なるものであってもよい（例えば、第１の画素列が２列連続で設けられ、その＋Ｘ側に第２の画素列が３列連続で設けられ、更にその＋Ｘ側に第１の画素列が４列連続で設けられる、等という形態でもよい）。
要するに、電気光学装置１（または、１Ａ、１Ｂ）は、表示部３０（３０Ａ、３０Ｂ）に設けられるＮ列の画素列に、第１の画素列を少なくとも１列以上含み、且つ、第２の画素列を少なくとも１列以上含むものであればよい。
＜変形例３＞
上述した実施形態及び変形例において、表示部３０（３０Ａ、３０Ｂ）の領域Ａr3には、２行の画素ＰX3（ＰX3T）が設けられるが、本発明はこのような形態に限定されるものではなく、領域Ａr3に設けられる画素の行数は、１行以上であればよい。
上述した実施形態及び変形例において、表示部３０（３０Ａ、３０Ｂ）の領域Ａr3には、２行の画素ＰX3（ＰX3T）が設けられるが、本発明はこのような形態に限定されるものではなく、領域Ａr3に設けられる画素の行数は、１行以上であればよい。
＜変形例４＞
上述した実施形態及び変形例において、電気光学装置１（または、１Ａ、１Ｂ）は、表示部３０（３０Ａ、３０Ｂ）に設けられるＮ列の画素列に、第１の画素列と第２の画素列との双方を含むものであるが、本発明はこのような形態に限定されるものではなく、表示部３０（３０Ａ、３０Ｂ）には、第１の画素列または第２の画素列の一方のみが設けられるものであってもよい。例えば、電気光学装置は、表示部において、第１の画素列のみをＮ列備えるものであってもよい。
この場合、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が境界される画素ＰXの「境界」は、直線状の形状となるものの、当該直線状の境界の位置が、フレーム期間Ｆ毎に＋Ｙ方向または−Ｙ方向に変化するため、位置がフレーム期間Ｆ毎に変化しない場合と比較して、当該境界が表示上の不具合として利用者に視認される可能性を低く抑えることができる。
上述した実施形態及び変形例において、電気光学装置１（または、１Ａ、１Ｂ）は、表示部３０（３０Ａ、３０Ｂ）に設けられるＮ列の画素列に、第１の画素列と第２の画素列との双方を含むものであるが、本発明はこのような形態に限定されるものではなく、表示部３０（３０Ａ、３０Ｂ）には、第１の画素列または第２の画素列の一方のみが設けられるものであってもよい。例えば、電気光学装置は、表示部において、第１の画素列のみをＮ列備えるものであってもよい。
この場合、データ信号ＶD1が供給される画素ＰXと、データ信号ＶD2が境界される画素ＰXの「境界」は、直線状の形状となるものの、当該直線状の境界の位置が、フレーム期間Ｆ毎に＋Ｙ方向または−Ｙ方向に変化するため、位置がフレーム期間Ｆ毎に変化しない場合と比較して、当該境界が表示上の不具合として利用者に視認される可能性を低く抑えることができる。
＜変形例５＞
上述した実施形態及び変形例において、画素ＰXは、光源及び液晶素子ＣLを備えるものであるが、本発明はこのような態様に限定されるものではなく、有機発光ダイオード（Organic Light Emitting Diode）素子などの電流に応じた輝度で発光する発光素子と、当該発光素子に電流を供給する駆動トランジスターとを具備するものであってもよい。
上述した実施形態及び変形例において、画素ＰXは、光源及び液晶素子ＣLを備えるものであるが、本発明はこのような態様に限定されるものではなく、有機発光ダイオード（Organic Light Emitting Diode）素子などの電流に応じた輝度で発光する発光素子と、当該発光素子に電流を供給する駆動トランジスターとを具備するものであってもよい。
＜Ｃ．応用例＞
以上の各形態に例示した電気光学装置１は、各種の電子機器に利用され得る。図１４から図１６には、電気光学装置１を採用した電子機器の具体的な形態が例示されている。
以上の各形態に例示した電気光学装置１は、各種の電子機器に利用され得る。図１４から図１６には、電気光学装置１を採用した電子機器の具体的な形態が例示されている。
図１４は、電気光学装置１を適用した投射型表示装置（３板式のプロジェクター）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１（１R，１G，１B）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１Rに供給し、緑色成分ｇを電気光学装置１Gに供給し、青色成分ｂを電気光学装置１Bに供給する。各電気光学装置１は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１からの出射光を合成して投射面４００４に投射する。
図１５は、電気光学装置１を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
図１６は、電気光学装置１を適用した携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
なお、本発明に係る電気光学装置が適用される電子機器としては、図１４から図１６に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。
１……電気光学装置、１０……電気光学パネル、２０……駆動回路、２１……第１データ線駆動回路、２２……第２データ線駆動回路、２４……走査線駆動回路、３０……表示部、４１……走査線、４２……走査線、５１……データ線、５２……データ線、９０……制御回路、ＰX……画素。
Claims (7)
- 第１方向に１列に並べられた複数の画素からなる第１画素列と、
画素が表示すべき階調を指定する第１のデータ信号を、前記第１方向に延在する第１のデータ線に出力する第１のデータ線駆動回路と、
画素が表示すべき階調を指定する第２のデータ信号を、前記第１方向に延在する第２のデータ線に出力する第２のデータ線駆動回路と、
を備え、
前記第１画素列は、
第１領域に設けられた第１の画素と、
第２領域に設けられた第２の画素と、
前記第１領域及び前記第２領域の間の第３領域に設けられた第３の画素と、
を含み、
前記第１のデータ線駆動回路は、
第１期間において、
前記第１のデータ線を介して、前記第１のデータ信号を、前記第１の画素と、前記第３の画素とに供給し、
前記第１期間に後続する第２期間において、
前記第１のデータ線を介して、前記第１のデータ信号を、前記第１の画素に供給し、
前記第２のデータ線駆動回路は、
前記第１期間において、
前記第２のデータ線を介して、前記第２のデータ信号を、前記第２の画素に供給し、
前記第２期間において、
前記第２のデータ線を介して、前記第２のデータ信号を、前記第２の画素と、前記第３の画素とに供給する、
ことを特徴とする電気光学装置。 - 前記第１のデータ線は、前記第１領域に設けられ、
前記第２のデータ線は、前記第２領域に設けられ、
前記電気光学装置は、
前記第１方向に延在し、前記第３領域に設けられた第１の接続配線と、
前記第１のデータ線及び前記第１の接続配線の間に電気的に接続された第１のスイッチと、
前記第２のデータ線及び前記第１の接続配線の間に電気的に接続された第２のスイッチと、
前記第１のスイッチ及び前記第２のスイッチのオンまたはオフを制御する切替制御回路と、
を備え、
前記切替制御回路は、
前記第１期間において、
前記第１のスイッチをオンさせ、前記第２のスイッチをオフさせ、
前記第２の期間において、
前記第１のスイッチをオフさせ、前記第２のスイッチをオンさせ、
前記第１のデータ線駆動回路は、
前記第１期間において、
前記第１のデータ線及び前記第１の接続配線を介して、前記第３画素に前記第１のデータ信号を供給し、
前記第２のデータ線駆動回路は、
前記第２期間において、
前記第２のデータ線及び前記第１の接続配線を介して、
前記第３画素に前記第２のデータ信号を供給する、
ことを特徴とする、請求項１に記載の電気光学装置。 - 前記第１方向に交差する第２方向に延在する第１の走査線と、
前記第２方向に延在する第２の走査線と、
選択信号により前記第１の走査線または前記第２の走査線を選択する走査線駆動回路と、
を備え、
前記第３画素は、
２つの電極を有し、当該第３画素に供給される前記第１のデータ信号または前記第２のデータ信号を保持する第１容量と、
前記第１容量の有する２つの電極のうち一方の電極と前記第１のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第１の走査線を選択するときにオンする第１のトランジスターと、
前記第１容量の一方の電極と前記第２のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第２の走査線を選択するときにオンする第２のトランジスターと、
を備え、
前記走査線駆動回路は、
前記第１期間の一部の期間において、
前記第１の走査線を選択し、
前記第２期間の一部の期間において、
前記第２の走査線を選択し、
前記第１のデータ線駆動回路は、
前記走査線駆動回路が前記第１の走査線を選択する期間において、
前記第１のデータ線を介して前記第１容量に前記第１のデータ信号を供給し、
前記第２のデータ線駆動回路は、
前記走査線駆動回路が前記第２の走査線を選択する期間において、
前記第２のデータ線を介して前記第１容量に前記第２のデータ信号を供給する、
ことを特徴とする、請求項１に記載の電気光学装置。 - 前記第１方向に１列に並べられた複数の画素からなる第２画素列と、
前記第１方向に延在し、前記第１のデータ線駆動回路から前記第１のデータ信号が出力される第３のデータ線と、
前記第１方向に延在し、前記第２のデータ線駆動回路から前記第２のデータ信号が出力される第４のデータ線と、
を備え、
前記第２画素列は、
前記第１画素列と前記第１方向に交差する第２方向に隣り合うように設けられ、
前記第１領域に設けられた第４の画素と、
前記第２領域に設けられた第５の画素と、
前記第３領域に設けられた第６の画素と、
を含み、
前記第３のデータ線は、
前記第１のデータ線と前記第２方向に隣り合うように設けられ、
前記第４のデータ線は、
前記第２のデータ線と前記第２方向に隣り合うように設けられ、
前記第１のデータ線駆動回路は、
前記第１期間において、
前記第３のデータ線を介して、前記第１のデータ信号を、前記第４の画素に供給し、
前記第２期間において、
前記第３のデータ線を介して、前記第１のデータ信号を、前記第４の画素と、前記第６の画素とに供給し、
前記第２のデータ線駆動回路は、
前記第１期間において、
前記第４のデータ線を介して、前記第２のデータ信号を、前記第５の画素と、前記第６の画素とに供給し、
前記第２期間において、
前記第４のデータ線を介して、前記第２のデータ信号を、前記第５の画素に供給する、
ことを特徴とする、請求項１に記載の電気光学装置。 - 前記第１のデータ線及び前記第３のデータ線は、前記第１領域に設けられ、
前記第２のデータ線及び前記第４のデータ線は、前記第２領域に設けられ、
前記電気光学装置は、
前記第１方向に延在し、前記第３領域に設けられた第１の接続配線と、
前記第１方向に延在し、前記第３領域に設けられた第２の接続配線と、
前記第１のデータ線及び前記第１の接続配線の間に電気的に接続された第１のスイッチと、
前記第２のデータ線及び前記第１の接続配線の間に電気的に接続された第２のスイッチと、
前記第３のデータ線及び前記第２の接続配線の間に電気的に接続された第３のスイッチと、
前記第４のデータ線及び前記第２の接続配線の間に電気的に接続された第４のスイッチと、
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、及び、前記第４のスイッチのオンまたはオフを制御する切替制御回路と、
を更に備え、
前記切替制御回路は、
前記第１期間において、
前記第１のスイッチ及び前記第４のスイッチをオンさせ、前記第２のスイッチ及び前記第３のスイッチをオフさせ、
前記第２の期間において、
前記第２のスイッチ及び前記第３のスイッチをオンさせ、前記第１のスイッチ及び前記第４のスイッチをオフさせ、
前記第１のデータ線駆動回路は、
前記第１期間において、
前記第１のデータ線及び前記第１の接続配線を介して、前記第３画素に前記第１のデータ信号を供給し、
前記第２期間において、
前記第３のデータ線及び前記第２の接続配線を介して、前記第６画素に前記第１のデータ信号を供給し、
前記第２のデータ線駆動回路は、
前記第１期間において、
前記第４のデータ線及び前記第２の接続配線を介して、前記第６画素に前記第２のデータ信号を供給し、
前記第２期間において、
前記第２のデータ線及び前記第１の接続配線を介して、前記第３画素に前記第２のデータ信号を供給する、
ことを特徴とする、請求項４に記載の電気光学装置。 - 前記第１方向に交差する第２方向に延在する第１の走査線と、
前記第２方向に延在する第２の走査線と、
選択信号を前記第１の走査線及び前記第２の走査線に供給する走査線駆動回路と、
を備え、
前記第３画素は、
２つの電極を有し、当該第３画素に供給される前記第１のデータ信号または前記第２のデータ信号を保持する第１容量と、
前記第１容量の有する２つの電極のうち一方の電極と前記第１のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第１の走査線を選択するときにオンする第１のトランジスターと、
前記第１容量の一方の電極と前記第２のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第２の走査線を選択するときにオンする第２のトランジスターと、
を備え、
前記第６画素は、
２つの電極を有し、当該第６画素に供給される前記第１のデータ信号または前記第２のデータ信号を保持する第２容量と、
前記第２容量の有する２つの電極のうち一方の電極と前記第４のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第１の走査線を選択するときにオンする第３のトランジスターと、
前記第２容量の一方の電極と前記第３のデータ線との間に電気的に接続され、前記走査線駆動回路が前記第２の走査線を選択するときにオンする第４のトランジスターと、
を備え、
前記走査線駆動回路は、
前記第１期間の一部の期間において、
前記第１の走査線を選択し、
前記第２期間の一部の期間において、
前記第２の走査線を選択し、
前記第１のデータ線駆動回路は、
前記走査線駆動回路が前記第１の走査線を選択する期間において、
前記第１のデータ線を介して前記第１容量に前記第１のデータ信号を供給し、
前記走査線駆動回路が前記第２の走査線を選択する期間において、
前記第３のデータ線を介して前記第２容量に前記第１のデータ信号を供給し、
前記第２のデータ線駆動回路は、
前記走査線駆動回路が前記第１の走査線を選択する期間において、
前記第４のデータ線を介して前記第２容量に前記第２のデータ信号を供給し、
前記走査線駆動回路が前記第２の走査線を選択する期間において、
前記第２のデータ線を介して前記第１容量に前記第２のデータ信号を供給する、
ことを特徴とする、請求項４に記載の電気光学装置。 - 請求項１乃至６のうち何れか１項に記載の電気光学装置を具備する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013224149A JP2015087459A (ja) | 2013-10-29 | 2013-10-29 | 電気光学装置、及び、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013224149A JP2015087459A (ja) | 2013-10-29 | 2013-10-29 | 電気光学装置、及び、電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015087459A true JP2015087459A (ja) | 2015-05-07 |
Family
ID=53050335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013224149A Pending JP2015087459A (ja) | 2013-10-29 | 2013-10-29 | 電気光学装置、及び、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015087459A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017051789A1 (ja) * | 2015-09-25 | 2017-03-30 | シャープ株式会社 | 液晶表示装置 |
| CN107799052A (zh) * | 2016-11-11 | 2018-03-13 | 友达光电股份有限公司 | 显示装置和驱动方法 |
| JP7434167B2 (ja) | 2018-11-02 | 2024-02-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2013
- 2013-10-29 JP JP2013224149A patent/JP2015087459A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017051789A1 (ja) * | 2015-09-25 | 2017-03-30 | シャープ株式会社 | 液晶表示装置 |
| CN107799052A (zh) * | 2016-11-11 | 2018-03-13 | 友达光电股份有限公司 | 显示装置和驱动方法 |
| JP7434167B2 (ja) | 2018-11-02 | 2024-02-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10529298B1 (en) | Electro-optical device and electronic device | |
| WO2015056444A9 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
| JP7114875B2 (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
| US20180090085A1 (en) | Electro-optical device, method of controlling electro-optical device, and electronic apparatus | |
| WO2014103250A1 (ja) | 表示装置および電子機器 | |
| JP5552954B2 (ja) | 電気光学装置および電子機器 | |
| JP2015087459A (ja) | 電気光学装置、及び、電子機器 | |
| US10290278B2 (en) | Electrooptical device, electronic device, and control method of electrooptical device | |
| US11107442B2 (en) | Electro-optical device, driving method for electro-optical device, and electronic apparatus | |
| US20170270888A1 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| JP6579173B2 (ja) | 電気光学装置、電気光学装置の駆動方法、及び、電子機器 | |
| JP7259718B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP6322944B2 (ja) | 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器 | |
| JP2010191188A (ja) | バックライト、その制御方法、液晶表示装置および電子機器 | |
| US10199001B2 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| JP6372137B2 (ja) | 電気光学装置、電気光学装置の制御方法、及び、電子機器 | |
| JP2018017787A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
| JP2018017792A (ja) | 電気光学装置、電子機器、および電気光学装置の駆動方法 | |
| JP2018017803A (ja) | 電気光学装置、電子機器、および電気光学装置の駆動方法 | |
| JP2021149069A (ja) | 電気光学装置、及び電子機器 | |
| JP4367211B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2019078774A (ja) | 制御回路、電気光学装置、及び、電子機器 | |
| WO2014171121A1 (ja) | 電気光学装置、及び、電子機器 | |
| JP2014066781A (ja) | 電気光学装置及び電子機器並びに電気光学装置の駆動方法 | |
| JP2015084018A (ja) | 電気光学装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150403 |