JP2015084018A

JP2015084018A - 電気光学装置および電子機器

Info

Publication number: JP2015084018A
Application number: JP2013221988A
Authority: JP
Inventors: 智己横田; Tomoki Yokota
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-10-25
Filing date: 2013-10-25
Publication date: 2015-04-30

Abstract

【課題】画素へのデータの書き込み時間を短縮し、画素サイズが小さい画素回路を実現可能とする。
【解決手段】一画素列ごとに第１のデータ線３４ｂと第２のデータ線３４ａの２本のデータを配置し、例えば、一の画素列において、２行目のスイッチング素子ＳW[２]と、３行目のスイッチング素子ＳW[３]のソース電極を、第１の共通コンタクトホールを介して第１のデータ線３４ｂに接続し、４行目のスイッチング素子ＳW[４]と、５行目のスイッチング素子ＳW[５]のソース電極を、第２の共通コンタクトホールを介して、第２のデータ線３４ａに接続する。そして、例えば、走査線３２[２]と走査線３２[４]に供給する走査信号を同時にアクティブとして、スイッチング素子ＳW[２]とスイッチング素子ＳW[４]を同時にオン状態として、第１のデータ線３４ｂと第２のデータ線３４ａに画像データ信号を供給する。
【選択図】図２

Description

本発明は、例えば液晶装置等の電気光学装置、および該電気光学装置を備えて構成される例えば液晶プロジェクタ等の電子機器の技術分野に関する。

２画素以上の同時書き込みを可能にして、画素へのデータの書き込み時間の短縮化を図った装置としては、上下一対の画素のそれぞれのトランジスタに対する走査信号線を共通化し、上の画素のトランジスタに対する奇数信号線と、下の画素のトランジスタに対する偶数信号線とを設けた装置が提案されている（例えば、特許文献１）。

特開昭６３−９２９２８号公報

しかしながら、特許文献１の装置では、走査信号線を共通化しているため、上下一対の画素の同時駆動は可能であるが、それ以外の組み合わせの２画素以上の同時書き込みを行うことはできなかった。また、特許文献１の装置では、画素サイズの縮小化に関しては考慮されていなかった。したがって、画素へのデータの書き込み時間を短くする必要のある３Ｄ（立体視）画像を、小さい画素サイズの装置で表示しようとする場合には、特許文献１の装置を適用することはできなかった。

本発明は、例えば上記問題点に鑑みてなされたものであり、画素へのデータの書き込み時間を短縮しつつ、画素サイズが小さい画素回路を実現可能な電気光学装置、電気光学装置の駆動方法、及び該電気光学装置を備えた電子機器を提供することを課題とする。

上記課題を解決するために本発明の電気光学装置の一態様は、列方向に並設されたＭ本の走査線と、行方向に並設された２Ｎ本のデータ線と、前記走査線および前記データ線の交差に各々対応して設けられたＭ×Ｎ個の画素と、前記画素は、前記走査線を介してゲート電極に印加される走査信号に基づいてオン状態またはオフ状態の一方に制御され、前記データ線を介してソース電極に印加されるデータ信号を前記画素に供給するスッチング素子を備え、前記データ線は、画素列ごとに２本ずつ割り当てられ、前記列方向における一の画素列において、ｍ−１（Ｍ＞ｍ）行目の前記スイッチング素子と、ｍ（Ｍ＞ｍ）行目の前記スイッチング素子の前記ソース電極は、第１の共通コンタクトホールを介して第１の前記データ線に接続しており、ｍ＋１（Ｍ＞ｍ）行目の前記スイッチング素子と、ｍ＋２（Ｍ＞ｍ）行目の前記スイッチング素子の前記ソース電極は、第２の共通コンタクトホールを介して、第２の前記データ線に接続していることを特徴とする電気光学装置。

この態様によれば、画像データ信号が供給されるデータ線が、画素列ごとに２本ずつ割り当てられているので、第１のデータ線に接続されているｍ−１行目のスイッチング素子と、第２のデータ線に接続されているｍ＋１行目のスイッチング素子とを同時にオン状態とする走査信号を走査線に供給し、第１のデータ線と第２のデータ線に画像データ信号を供給することにより、画像データ信号の書き込み時間を短くすることができる。また同様に、第１のデータ線に接続されているｍ行目のスイッチング素子と、第２のデータ線に接続されているｍ＋１行目のスイッチング素子とを同時にオン状態とする走査信号を走査線に供給し、第１のデータ線と第２のデータ線に画像データ信号を供給することにより、画像データ信号の書き込み時間を短くすることができる。しかも、ｍ−１行目のスイッチング素子と、ｍ行目のスイッチング素子のソース電極が、第１の共通コンタクトホールを介して第１のデータ線に接続し、ｍ＋１行目のスイッチング素子と、ｍ＋２行目のスイッチング素子のソース電極が、第２の共通コンタクトホールを介して、第２のデータ線に接続しているので、スイッチング素子のサイズを小さくすることができ、結果として画素サイズを小さくすることができる。

上述した電気光学装置の一態様において、前記走査線に前記走査信号を供給する走査線駆動部を備え、前記走査線駆動部は、前記ｍ−１行目の前記スイッチング素子と前記ｍ＋１行目の前記スイッチング素子とを同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、前記ｍ行目の前記スイッチング素子と前記ｍ＋２行目の前記スイッチング素子とを同時にオン状態とする前記走査信号を前記走査線に供給するようにしてもよい。この態様によれば、画素に対して画像データ信号の書き込み時間を短くすることができる。

上述した電気光学装置の一態様において、前記走査線に前記走査信号を供給する走査線駆動部を備え、前記走査線駆動部は、前記ｍ−１行目から前記ｍ＋２行目までの前記スイッチング素子を同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、ｍ＋３行目の前記スイッチング素子からｍ＋６行目の前記スイッチング素子とを同時にオン状態とする前記走査信号を前記走査線に供給するようにしてもよい。この態様によれば、画素に対して画像データ信号の書き込み時間を短くすることができる。

上述した電気光学装置の一態様において、前記走査線に前記走査信号を供給する走査線駆動部を備え、前記走査線駆動部は、前記ｍ行目の前記スイッチング素子、前記ｍ＋２行目の前記スイッチング素子、ｍ＋４行目の前記スイッチング素子、およびｍ＋６行目の前記スイッチング素子のオフ状態を維持しつつ、前記ｍ−１行目の前記スイッチング素子と前記ｍ＋１行目の前記スイッチング素子を同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、前記ｍ＋３行目の前記スイッチング素子と前記ｍ＋５行目の前記スイッチング素子を同時にオン状態とし、その後にこれらのスイッチング素子をオフ状態とする前記走査信号を前記走査線に供給するようにしてもよい。この態様によれば、画素に対して画像データ信号の書き込み時間を短くすることができる。

上述した電気光学装置の一態様において、前記走査線に前記走査信号を供給する走査線駆動部を備え、前記走査線駆動部は、前記ｍ−１行目の前記スイッチング素子、前記ｍ＋１行目の前記スイッチング素子、ｍ＋３行目の前記スイッチング素子、およびｍ＋５行目の前記スイッチング素子のオフ状態を維持しつつ、前記ｍ行目の前記スイッチング素子と前記ｍ＋２行目の前記スイッチング素子を同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、前記ｍ＋４行目の前記スイッチング素子と前記ｍ＋６行目の前記スイッチング素子を同時にオン状態とし、その後にこれらのスイッチング素子をオフ状態とする前記走査信号を前記走査線に供給するようにしてもよい。この態様によれば、画素に対して画像データ信号の書き込み時間を短くすることができる。

次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、液晶ディスプレイ等の表示装置において、高解像度化により、一画素当たりのデータ電圧の書き込み時間が短くなる場合でも、データ電圧の書き込みのための信号線の選択期間の一部に重複期間が生じるので、画素に対してデータ電圧の書き込み時間を十分に確保することができ、画質を向上させることができる。

本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。画素の構成を示す回路図である。一画素列におけるスイッチング素子とデータ線の構成を示す回路図である。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。スイッチング素子のソース電極とデータ線のパターンを示す図である。図８におけるＡ−Ａ’線断面図である。第２実施形態における走査線駆動回路の回路図である。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。第３実施形態における走査線駆動回路の回路図である。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。走査信号の駆動方式を示すタイミングチャートである。電子機器の一例を示す説明図である。電子機器の他の例を示す説明図である。

＜第１実施形態＞
（電気光学装置の構成）
図１は、本発明の第１実施形態に係る電気光学装置１００のブロック図である。電気光学装置１００は、電気光学パネル１２及び制御回路１４を具備する。電気光学パネル１２は、複数の画素（画素回路）ＰIXが配列された画素部３０と、各画素ＰIXを駆動する駆動回路４０とを含む。画素部３０には、ｘ方向に延在するＭ本の走査線３２と、ｘ方向に交差するｙ方向に延在するＮ本のデータ線３４ａおよびＮ本のデータ線３４ｂとが形成される（Ｍ及びＮは自然数）。画素部３０内の複数の画素ＰIXは、走査線３２とデータ線３４ａ，３４ｂとの各交差に対応して縦Ｍ行×横Ｎ列の行列状に配列される。

図２は、各画素ＰIXの回路図である。図２に示すように、各画素ＰIXは、液晶素子ＣLとスイッチング素子ＳWとを含む。液晶素子ＣLは、相互に対向する画素電極６２及び共通電極６４と両電極間の液晶６６とで構成された電気光学素子である。画素電極６２と共通電極６４との間の印加電圧に応じて液晶６６の透過率（表示階調）が変化する。スイッチング素子ＳWは、走査線３２にゲートが接続されたＮチャネル型の薄膜トランジスターで構成され、液晶素子ＣLとデータ線３４ａ，３４ｂとの間に介在して両者の電気的な接続（導通／絶縁）を制御する。なお、液晶素子ＣLに並列に補助容量を接続した構成も採用され得る。また、データ線３４ａ，３４ｂと液晶素子ＣLとは浮遊容量Ｃaを介して容量結合している。従って、データ線３４ａ，３４ｂの電圧が変化すると、液晶素子ＣLの印加電圧が変化する。

制御回路１４は、電気光学装置１００全体を制御し、入力画像データＤinに基づいて画像信号Ｘを生成し、駆動回路４０に供給に供給する。また、制御回路１４は、駆動回路４０に対して各種の制御信号ＣＴＬを供給する。

本実施形態では、いわゆる焼き付きを防止するため、液晶素子ＣLに印加する電圧の極性を所定周期で反転する極性反転駆動を採用する。この例では、データ線３４ａ，３４ｂを介して画素ＰIXに供給する画像信号Ｘのレベルを、基準電圧を中心として単位期間ごとに反転する。単位期間は、画素ＰIXを駆動する動作の１単位となる期間である。この例では、単位期間は垂直走査期間となっている。但し、単位期間は任意に設定することができ、例えば、垂直走査期間の自然数倍であってもよい。

駆動回路４０は、各画素ＰIXの表示階調を制御する画像信号Ｓ１[n]，Ｓ２[n]を各画素ＰIXに供給する回路であり、走査線駆動回路４２とデータ線駆動回路４４とを具備する。走査線駆動回路４２は、各走査線３２に対応する走査信号Ｇ[1]〜Ｇ[M]の供給で各走査線３２を順次に選択する。走査信号Ｇ[m]（ｍ＝１〜Ｍ）が所定の選択電位に設定される（すなわち第ｍ行の走査線３２が選択される）ことで、第ｍ行の各画素ＰIXにおけるスイッチング素子ＳWが同時にオン状態に遷移する。

データ線駆動回路４４は、走査線駆動回路４２による走査線３２の選択に同期して２Ｎ本のデータ線３４の各々に画像信号Ｓ１[1]，Ｓ２[1]〜Ｓ１[N]，Ｓ２[N]を供給する。各画素ＰIX（液晶素子ＣL）は、走査線３２の選択時（スイッチング素子ＳWがオン状態に制御されたとき）にデータ線３４ａ，３４ｂに供給されている画像信号Ｓ１[1]，Ｓ２[1]〜Ｓ１[n]，Ｓ２[n]（ｎ＝１〜Ｎ）の電位に応じた階調を表示する。

（データ線の接続態様）
図３は、一つの画素列におけるスイッチング素子ＳW、走査線３２、およびデータ線３４ａ，３４ｂの接続状態を説明するための図である。図３に示すように、本実施形態においては、一つの画素列に対して、データ線３４ａとデータ線３４ｂの２本のデータ線を備えている。図３に点線で示すように、一つの画素列において上下に隣接する画素のスイッチング素子ＳWが共通のデータ線に接続されている。図３の例では、スイッチング素子ＳW[２]とスイッチング素子ＳW[３]のソース電極がデータ線３４ｂに接続され、スイッチング素子ＳW[４]とスイッチング素子ＳW[５]のソース電極がデータ線３４ａに接続されている。このように、一つの画素列にデータ線を２本備えることにより、２つ以上の画素に同時にデータを書き込むことが可能になり、一つの画素列にデータ線が１本の構成に比べると、データの書き込み時間を２倍確保できるため、高解像度パネルの駆動に有利となる。

（走査線の駆動方式）
（１）通常駆動
次に、本実施形態の電気光学装置１００における走査線の駆動方式について詳しく説明する。図４は、通常駆動の場合の走査線のタイミングチャートを示す。図４に示すように、タイミングｔ１からタイミングｔ２の期間において、走査信号Ｇ２と走査信号Ｇ４が同時にアクティブとなり、タイミングｔ２からタイミングｔ３の期間において、走査信号Ｇ３と走査信号Ｇ５が同時にアクティブとなっている。図３に示すように、走査信号Ｇ２が供給されるスイッチング素子ＳW[２]はデータ線３４ｂに接続され、走査信号Ｇ４が供給されるスイッチング素子ＳW[４]はデータ線３４ａに接続されている。また、走査信号Ｇ３が供給されるスイッチング素子ＳW[３]はデータ線３４ｂに接続され、走査信号Ｇ５が供給されるスイッチング素子ＳW[５]はデータ線３４ａに接続されている。

したがって、走査信号Ｇ２と走査信号Ｇ４が同時にアクティブとなっても、スイッチング素子ＳW[２]とスイッチング素子ＳW[４]は、別々のデータ線３４ｂ，３４ａに接続されているので、データ線３４ｂとデータ線３４ａのそれぞれにデータを供給することにより、スイッチング素子ＳW[２]に対応する画素とスイッチング素子ＳW[４]に対応する画素のそれぞれに同時にデータを書き込むことができる。同様に、走査信号Ｇ３と走査信号Ｇ５が同時にアクティブとなっても、スイッチング素子ＳW[３]とスイッチング素子ＳW[５]は、別々のデータ線３４ｂ，３４ａに接続されているので、データ線３４ｂとデータ線３４ａのそれぞれにデータを供給することにより、スイッチング素子ＳW[３]に対応する画素とスイッチング素子ＳW[５]に対応する画素のそれぞれに同時にデータを書き込むことができる。その結果、一つの画素列にデータ線が１本の構成に比べると、データの書き込み時間を２倍確保できるため、高解像度パネルの駆動に有利となる。

（２）３Ｄ駆動−第１の例
図５は、３Ｄ（立体視）画像を表示させる際の駆動方式の第１の例を示す走査線のタイミングチャートである。図５に示すように、タイミングｔ１からタイミングｔ２の期間において、走査信号Ｇ２〜走査信号Ｇ５が同時にアクティブとなっている。図３に示すように、走査信号Ｇ２が供給されるスイッチング素子ＳW[２]と走査信号Ｇ３が供給されるスイッチング素子ＳW[３]はデータ線３４ｂに接続され、走査信号Ｇ４が供給されるスイッチング素子ＳW[４]と走査信号Ｇ５が供給されるスイッチング素子ＳW[５]はデータ線３４ａに接続されている。

したがって、走査信号Ｇ２と走査信号Ｇ３を同時にアクティブとして、データ線３４ｂにデータを供給することにより、スイッング素子ＳW[２]に対応する画素とスイッチング素子ＳW[３]に対応する画素のそれぞれに同時に同じデータが書き込まれる。また、走査信号Ｇ４と走査信号Ｇ５を同時にアクティブとして、データ線３４ｂにデータを供給することにより、スイッチング素子ＳW[４]に対応する画素とスイッチング素子ＳW[５]に対応する画素のそれぞれに同時に同じデータが書き込まれる。その結果、１フィールド期間内に全ての画素にデータを書き込むのに要する時間は、走査信号を一つずつアクティブ状態にする場合に比べて１／２で済む。つまり、３Ｄ（立体視）表示を行うためにフレーム周波数を、２Ｄ（平面視）表示する場合の倍のフレーム周波数とした場合でも、画素に対するデータの書き込み時間を２Ｄ（平面視）表示する場合と同様にすることができる。このようにすれば、走査信号を一つずつアクティブ状態にする場合に比べて解像度が１／２に低下する。この例では、フレーム周波数を高速化するために、表示画像の解像度をある程度犠牲にしている。

（３）３Ｄ駆動−第２の例
図６は、３Ｄ（立体視）画像を表示させる際の駆動方式の第２の例を示す走査線のタイミングチャートである。この例では、図６に示すように、タイミングｔ１からタイミングｔ２の期間において、走査信号Ｇ２と走査信号Ｇ４を同時にアクティブとし、走査信号Ｇ３と走査信号Ｇ５については非アクティブのままとしている。以下同様に、偶数番目の走査信号のみをアクティブとし、奇数番目の走査信号については非アクティブとする。図３に示すように、走査信号Ｇ２が供給されるスイッチング素子ＳW[２]はデータ線３４ｂに接続され、走査信号Ｇ４が供給されるスイッチング素子ＳW[４]はデータ線３４ａに接続されている。

したがって、走査信号Ｇ２と走査信号Ｇ４を同時にアクティブとして、データ線３４ｂとデータ線３４ａにデータを供給することにより、スイッング素子ＳW[２]に対応する画素とスイッチング素子ＳW[３]に対応する画素のそれぞれに同時に同じデータが書き込まれる。その結果、１フィールド期間内に画素にデータを書き込むのに要する時間は、走査信号を一つずつアクティブ状態にする場合に比べて１／２で済む。つまり、３Ｄ（立体視）表示を行うためにフレーム周波数を、２Ｄ（平面視）表示する場合の倍のフレーム周波数とした場合でも、画素に対するデータの書き込み時間を２Ｄ（平面視）表示する場合と同様にすることができる。このようにすれば、走査信号を一つずつアクティブ状態にする場合に比べて解像度が１／２に低下する。この例では、走査信号を一つおきにアクティブ状態にしているので、フレーム周波数を高速化するために、表示画像の解像度をある程度犠牲にしている。

（４）３Ｄ駆動−第３の例
図７は、３Ｄ（立体視）画像を表示させる際の駆動方式の第３の例を示す走査線のタイミングチャートである。この例では、図７に示すように、タイミングｔ１からタイミングｔ２の期間において、走査信号Ｇ３と走査信号Ｇ５を同時にアクティブとし、走査信号Ｇ２と走査信号Ｇ４については非アクティブのままとしている。以下同様に、奇数番目の走査信号のみをアクティブとし、偶数番目の走査信号については非アクティブとする。図３に示すように、走査信号Ｇ３が供給されるスイッチング素子ＳW[３]はデータ線３４ｂに接続され、走査信号Ｇ５が供給されるスイッチング素子ＳW[５]はデータ線３４ａに接続されている。

したがって、走査信号Ｇ３と走査信号Ｇ５を同時にアクティブとして、データ線３４ｂとデータ線３４ａにデータを供給することにより、スイッング素子ＳW[３]に対応する画素とスイッチング素子ＳW[５]に対応する画素のそれぞれに同時に同じデータが書き込まれる。その結果、１フィールド期間内に画素にデータを書き込むのに要する時間は、走査信号を一つずつアクティブ状態にする場合に比べて１／２で済む。つまり、３Ｄ（立体視）表示を行うためにフレーム周波数を、２Ｄ（平面視）表示する場合の倍のフレーム周波数とした場合でも、画素に対するデータの書き込み時間を２Ｄ（平面視）表示する場合と同様にすることができる。このようにすれば、走査信号を一つずつアクティブ状態にする場合に比べて解像度が１／２に低下する。この例では、走査信号を一つおきにアクティブ状態にしているので、フレーム周波数を高速化するために、表示画像の解像度をある程度犠牲にしている。

（ソース電極の共通化）
次に、本実施形態の電気光学装置１００における画素のスイッチング素子ＳWにおけるソース電極の共通化について詳しく説明する。図８は、スイッチング素子ＳWの周辺の回路パターンを示す平面図、図９は図８におけるＡ−Ａ’断面図である。

図８および図９に示すように、基板５０（図８においては図示せず）上には、スイッチング素子ＳW[１]のドレイン層５１とソース層５２、およびスイッチング素子ＳW[２]のソース層５２とドレイン層５３が形成されている。このように、ソース層５２は、スイッチング素子ＳW[１]とスイッチング素子ＳW[２]の共通のソース層となっている。同様に、スイッチング素子ＳW[３]とスイッチング素子ＳW[４]の共通のソース層として、ソース層５２が形成されている。また、ドレイン層５１、ソース層５２、およびドレイン層５３は、絶縁層５４により覆われている。絶縁層５４上には、走査線３２がデータ線３４ａ，３４ｂと直交する方向に延設されている。絶縁層５４と走査線３２上には、層間絶縁層５５が形成されている。スイッチング素子ＳW[１]のドレイン層５１上には、ドレイン電極５６が形成され、スイッチング素子ＳW[２]のドレイン層５３上には、ドレイン電極５８が形成されている。スイッチング素子ＳW[１]とスイッチング素子ＳW[２]の共通のソース層５２上には、ソース電極５７が形成されている。同様に、スイッチング素子ＳW[３]のドレイン層５１上には、ドレイン電極５６が形成され、スイッチング素子ＳW[４]のドレイン層５３上には、ドレイン電極５８が形成されている。スイッチング素子ＳW[３]とスイッチング素子ＳW[４]の共通のソース層５２上には、ソース電極５７が形成されている。

図８に示すように、スイッチング素子ＳW[１]とスイッチング素子ＳW[２]の共通のソース電極５７には、データ線３４ａが接続され、スイッチング素子ＳW[３]とスイッチング素子ＳW[４]の共通のソース電極５７には、データ線３４ｂが接続されている。図示を省略するが、他のスイッチング素子ＳWについても同様に、ｍ−１行目のスイッチング素子ＳW[ｍ−１]とｍ行目のスイッチング素子ＳW[ｍ]のソース電極５７には、データ線３４ａが接続され、ｍ＋１行目のスイッチング素子ＳW[ｍ＋１]とｍ＋２行目のスイッチング素子ＳW[ｍ＋２]のソース電極５７には、データ線３４ｂが接続されている。

本実施形態においては、以上のように、上下２行の画素のスイッチング素子において、ソース電極を共通化したので、スイッチング素子のサイズを縮小化することができ、その結果、画素サイズを小さく抑えることができる。

なお、データ線３４ａとデータ線３４ｂは、同一レイヤーに設けてもよいし、データ線３４ａとデータ線３４ｂをそれぞれ異なるレイヤーに設け、二つのデータ線が重なるようにしてもよい。

以上のように、本実施形態によれば、一つの画素列にデータ線を２本備えることにより、２つ以上の画素に同時にデータを書き込むことが可能になり、一つの画素列にデータ線が１本の構成に比べると、データの書き込み時間を２倍確保できるため、高解像度パネルの駆動に有利となる。また、上下２行の画素のスイッチング素子において、ソース電極を共通化したので、スイッチング素子のサイズを縮小化することができ、その結果、画素サイズを小さく抑えることができる。

＜第２実施形態＞
本実施形態においては、走査線駆動回路４２の具体的な構成例と、走査線駆動回路４２による走査線駆動方式について説明する。図１０は、本実施形態の走査線駆動回路４２の構成を示す図である。図１０に示すように、走査線駆動回路４２は、シフトレジスタ７０、ＮＡＮＤ回路７１、及びＮＯＴ回路７２を備えている。走査線駆動回路４２には、制御回路１４から出力されるイネーブル信号ＥＮＢＹ１〜ＥＮＢＹ４が入力され、イネーブル信号ＥＮＢＹ１〜ＥＮＢＹ４は、ＮＡＮＤ回路７１の入力に接続されている。また、シフトレジスタ７０には、制御回路１４から出力されるクロック信号ＣＬＫとサンプリングパルス信号ＳＰが入力される。シフトレジスタ７０は、クロック信号ＣＬＫとスタートパルス信号ＳＰに基づいて、走査基準信号Ｇ１’〜Ｇ８’を出力する。走査基準信号Ｇ１’〜Ｇ８’は、ＮＡＮＤ回路７１に入力され、イネーブル信号ＥＮＢＹ１〜ＥＮＢＹ４との関係に応じて、ＮＡＮＤ回路７１及びＮＯＴ回路７２を介して走査信号Ｇ１〜Ｇ８が出力される。

（走査線の駆動方式）
（１）通常駆動
次に、本実施形態の電気光学装置１００における走査線の駆動方式について詳しく説明する。図１１は、通常駆動の場合の走査線のタイミングチャートを示す。図１１に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ４の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ４の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ５の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ６の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ７の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ８の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ９の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１０の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１１の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

また、タイミングｔ２〜ｔ４の期間においてイネーブル信号ＥＮＢＹ１がアクティブになると、走査基準信号Ｇ１’および走査基準信号Ｇ２’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ１’および走査基準信号Ｇ２’が入力されるＮＡＮＤ回路７１およびＮＯＴ回路７２を介して走査信号Ｇ１および走査信号Ｇ３がアクティブとなる。図１０に示すように、本実施形態においては、走査基準信号Ｇ２’とイネーブル信号ＥＮＢＹ１が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力は走査信号Ｇ３となり、走査基準信号Ｇ３’とイネーブル信号ＥＮＢＹ２が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力が走査信号Ｇ２となるようにクロスして配置されている。したがって、図１１に示すように、タイミングｔ２〜ｔ４の期間において走査信号Ｇ１および走査信号Ｇ３が同時にアクティブとなる。図３に示すように、走査信号Ｇ１が供給されるスイッチング素子ＳW[１]はデータ線３４ａに接続され、走査信号Ｇ３が供給されるスイッチング素子ＳW[３]はデータ線３４ｂに接続されている。したがって、走査信号Ｇ１と走査信号Ｇ３が同時にアクティブとなっても、スイッチング素子ＳW[１]とスイッチング素子ＳW[３]は、別々のデータ線３４ａ，３４ｂに接続されているので、データ線３４ａとデータ線３４ｂのそれぞれにデータを供給することにより、スイッチング素子ＳW[１]に対応する画素とスイッチング素子ＳW[３]に対応する画素のそれぞれに同時にデータを書き込むことができる。

次に、タイミングｔ４〜ｔ６の期間においてイネーブル信号ＥＮＢＹ２がアクティブになると、走査基準信号Ｇ３’および走査基準信号Ｇ４’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ３’および走査基準信号Ｇ４’が入力されるＮＡＮＤ回路７１およびＮＯＴ回路７２を介して走査信号Ｇ２および走査信号Ｇ４がアクティブとなる。図１０に示すように、本実施形態においては、走査基準信号Ｇ２’とイネーブル信号ＥＮＢＹ１が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力は走査信号Ｇ３となり、走査基準信号Ｇ３’とイネーブル信号ＥＮＢＹ２が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力が走査信号Ｇ２となるようにクロスして配置されている。したがって、図１１に示すように、タイミングｔ４〜ｔ６の期間において走査信号Ｇ２および走査信号Ｇ４が同時にアクティブとなる。図３に示すように、走査信号Ｇ２が供給されるスイッチング素子ＳW[２]はデータ線３４ｂに接続され、走査信号Ｇ３４供給されるスイッチング素子ＳW[４]はデータ線３４ａに接続されている。したがって、走査信号Ｇ２と走査信号Ｇ４が同時にアクティブとなっても、スイッチング素子ＳW[２]とスイッチング素子ＳW[４]は、別々のデータ線３４ｂ，３４ａに接続されているので、データ線３４ｂとデータ線３４ａのそれぞれにデータを供給することにより、スイッチング素子ＳW[２]に対応する画素とスイッチング素子ＳW[４]に対応する画素のそれぞれに同時にデータを書き込むことができる。

以下、同様に、タイミングｔ６〜ｔ８の期間においてイネーブル信号ＥＮＢＹ３がアクティブになると、タイミングｔ６〜ｔ８の期間において走査信号Ｇ５と走査信号Ｇ７が同時にアクティブとなり、データ線３４ａとデータ線３４ｂのそれぞれにデータを供給することにより、スイッチング素子ＳW[５]に対応する画素とスイッチング素子ＳW[７]に対応する画素のそれぞれに同時にデータを書き込むことができる。また、タイミングｔ８〜ｔ１０の期間においてイネーブル信号ＥＮＢＹ４がアクティブになると、タイミングｔ８〜ｔ１０の期間において走査信号Ｇ６と走査信号Ｇ８が同時にアクティブとなり、データ線３４ｂとデータ線３４ａのそれぞれにデータを供給することにより、スイッチング素子ＳW[６]に対応する画素とスイッチング素子ＳW[８]に対応する画素のそれぞれに同時にデータを書き込むことができる。

以上のように、本実施形態においても、一つの画素列にデータ線が１本の構成に比べると、データの書き込み時間を２倍確保できるため、高解像度パネルの駆動に有利となる。

（２）３Ｄ駆動−第１の例
図１２は、３Ｄ（立体視）画像を表示させる際の駆動方式の第１の例を示す走査線のタイミングチャートである。図１２に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ７の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ８の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ９の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ１０の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ１１の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ１２の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ１３の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１４の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１５の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

また、タイミングｔ４〜ｔ８の期間においてイネーブル信号ＥＮＢＹ１がアクティブになると、走査基準信号Ｇ１’および走査基準信号Ｇ２’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ１’および走査基準信号Ｇ２’が入力されるＮＡＮＤ回路７１およびＮＯＴ回路７２を介して走査信号Ｇ１および走査信号Ｇ３がアクティブとなる。図１０に示すように、本実施形態においては、走査基準信号Ｇ２’とイネーブル信号ＥＮＢＹ１が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力は走査信号Ｇ３となり、走査基準信号Ｇ３’とイネーブル信号ＥＮＢＹ２が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力が走査信号Ｇ２となるようにクロスして配置されている。したがって、図１２に示すように、タイミングｔ４〜ｔ８の期間において走査信号Ｇ１および走査信号Ｇ３が同時にアクティブとなる。

同様に、タイミングｔ４〜ｔ８の期間においてイネーブル信号ＥＮＢＹ２がアクティブになると、走査基準信号Ｇ３’および走査基準信号Ｇ４’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ３’および走査基準信号Ｇ４’が入力されるＮＡＮＤ回路７１およびＮＯＴ回路７２を介して走査信号Ｇ２および走査信号Ｇ４がアクティブとなる。図１０に示すように、本実施形態においては、走査基準信号Ｇ２’とイネーブル信号ＥＮＢＹ１が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力は走査信号Ｇ３となり、走査基準信号Ｇ３’とイネーブル信号ＥＮＢＹ２が入力されるＮＡＮＤ回路７１に接続されるＮＯＴ回路７２の出力が走査信号Ｇ２となるようにクロスして配置されている。したがって、図１２に示すように、タイミングｔ４〜ｔ８の期間において走査信号Ｇ２および走査信号Ｇ４が同時にアクティブとなる。

図３に示すように、走査信号Ｇ１が供給されるスイッチング素子ＳW[１]と走査信号Ｇ４が供給されるスイッチング素子ＳW[４]はデータ線３４ａに接続され、走査信号Ｇ２が供給されるスイッチング素子ＳW[２]と走査信号Ｇ３が供給されるスイッチング素子ＳW[３]はデータ線３４ａに接続されている。

したがって、走査信号Ｇ１と走査信号Ｇ４を同時にアクティブとして、データ線３４ａにデータを供給することにより、スイッング素子ＳW[１]に対応する画素とスイッチング素子ＳW[４]に対応する画素のそれぞれに同時に同じデータが書き込まれる。また、走査信号Ｇ２と走査信号Ｇ３を同時にアクティブとして、データ線３４ｂにデータを供給することにより、スイッチング素子ＳW[２]に対応する画素とスイッチング素子ＳW[３]に対応する画素のそれぞれに同時に同じデータが書き込まれる。

以下、同様に、タイミングｔ８〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ３がアクティブになると、タイミングｔ８〜ｔ１２の期間において走査信号Ｇ５と走査信号Ｇ７が同時にアクティブとなる。また、タイミングｔ８〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ４がアクティブになると、タイミングｔ８〜ｔ１２の期間において走査信号Ｇ６と走査信号Ｇ８が同時にアクティブとなる。したがって、走査信号Ｇ５と走査信号Ｇ８を同時にアクティブとして、データ線３４ａにデータを供給することにより、スイッング素子ＳW[５]に対応する画素とスイッチング素子ＳW[８]に対応する画素のそれぞれに同時に同じデータが書き込まれる。また、走査信号Ｇ６と走査信号Ｇ７を同時にアクティブとして、データ線３４ｂにデータを供給することにより、スイッチング素子ＳW[６]に対応する画素とスイッチング素子ＳW[７]に対応する画素のそれぞれに同時に同じデータが書き込まれる。

その結果、１フィールド期間内に全ての画素にデータを書き込むのに要する時間は、走査信号を一つずつアクティブ状態にする場合に比べて１／２で済む。つまり、３Ｄ（立体視）表示を行うためにフレーム周波数を、２Ｄ（平面視）表示する場合の倍のフレーム周波数とした場合でも、画素に対するデータの書き込み時間を２Ｄ（平面視）表示する場合と同様にすることができる。このようにすれば、走査信号を一つずつアクティブ状態にする場合に比べて解像度が１／２に低下する。この例では、フレーム周波数を高速化するために、表示画像の解像度をある程度犠牲にしている。

（３）３Ｄ駆動−第２の例
図１３は、３Ｄ（立体視）画像を表示させる際の駆動方式の第２の例を示す走査線のタイミングチャートである。この例では、図１３に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ８の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ８の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ９の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ１０の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ１１の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ１２の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ１３の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１４の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１５の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

また、タイミングｔ４〜ｔ８の期間においてイネーブル信号ＥＮＢＹ１がアクティブになると、走査信号Ｇ１および走査信号Ｇ３が同時にアクティブとなる。本実施形態においては、全期間でイネーブル信号ＥＮＢＹ２が非アクティブなため、走査信号Ｇ２と走査信号Ｇ４については非アクティブのままとしている。

同様に、タイミングｔ８〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ３がアクティブになると、走査信号Ｇ５および走査信号Ｇ７が同時にアクティブとなる。本実施形態においては、全期間でイネーブル信号ＥＮＢＹ４が非アクティブなため、走査信号Ｇ６と走査信号Ｇ８については非アクティブのままとしている。

したがって、走査信号Ｇ１と走査信号Ｇ３を同時にアクティブとして、データ線３４ａとデータ線３４ｂにデータを供給することにより、スイッング素子ＳW[１]に対応する画素とスイッチング素子ＳW[３]に対応する画素のそれぞれに同時にデータが書き込まれる。また、走査信号Ｇ５と走査信号Ｇ７を同時にアクティブとして、データ線３４ａとデータ線３４ｂにデータを供給することにより、スイッング素子ＳW[５]に対応する画素とスイッチング素子ＳW[７]に対応する画素のそれぞれに同時にデータが書き込まれる。その結果、１フィールド期間内に画素にデータを書き込むのに要する時間は、走査信号を一つずつアクティブ状態にする場合に比べて１／２で済む。つまり、３Ｄ（立体視）表示を行うためにフレーム周波数を、２Ｄ（平面視）表示する場合の倍のフレーム周波数とした場合でも、画素に対するデータの書き込み時間を２Ｄ（平面視）表示する場合と同様にすることができる。このようにすれば、走査信号を一つずつアクティブ状態にする場合に比べて解像度が１／２に低下する。この例では、走査信号を一つおきにアクティブ状態にしているので、フレーム周波数を高速化するために、表示画像の解像度をある程度犠牲にしている。

（４）３Ｄ駆動−第３の例
図１４は、３Ｄ（立体視）画像を表示させる際の駆動方式の第３の例を示す走査線のタイミングチャートである。この例では、図１４に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ８の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ８の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ９の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ１０の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ１１の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ１２の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ１３の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１４の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１５の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

また、タイミングｔ４〜ｔ８の期間においてイネーブル信号ＥＮＢＹ２がアクティブになると、走査信号Ｇ２および走査信号Ｇ４が同時にアクティブとなる。本実施形態においては、全期間でイネーブル信号ＥＮＢＹ１が非アクティブなため、走査信号Ｇ１と走査信号Ｇ３については非アクティブのままとしている。

同様に、タイミングｔ８〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ４がアクティブになると、走査信号Ｇ６および走査信号Ｇ８が同時にアクティブとなる。本実施形態においては、全期間でイネーブル信号ＥＮＢＹ３が非アクティブなため、走査信号Ｇ５と走査信号Ｇ７については非アクティブのままとしている。

したがって、走査信号Ｇ２と走査信号Ｇ４を同時にアクティブとして、データ線３４ｂとデータ線３４ａにデータを供給することにより、スイッング素子ＳW[２]に対応する画素とスイッチング素子ＳW[４]に対応する画素のそれぞれに同時にデータが書き込まれる。また、走査信号Ｇ６と走査信号Ｇ８を同時にアクティブとして、データ線３４ｂとデータ線３４ａにデータを供給することにより、スイッング素子ＳW[６]に対応する画素とスイッチング素子ＳW[８]に対応する画素のそれぞれに同時にデータが書き込まれる。

その結果、１フィールド期間内に画素にデータを書き込むのに要する時間は、走査信号を一つずつアクティブ状態にする場合に比べて１／２で済む。つまり、３Ｄ（立体視）表示を行うためにフレーム周波数を、２Ｄ（平面視）表示する場合の倍のフレーム周波数とした場合でも、画素に対するデータの書き込み時間を２Ｄ（平面視）表示する場合と同様にすることができる。このようにすれば、走査信号を一つずつアクティブ状態にする場合に比べて解像度が１／２に低下する。この例では、走査信号を一つおきにアクティブ状態にしているので、フレーム周波数を高速化するために、表示画像の解像度をある程度犠牲にしている。

＜第３実施形態＞
本実施形態においては、走査線駆動回路４２の他の具体的な構成例と、走査線駆動回路４２による走査線駆動方式について説明する。図１５は、本実施形態の走査線駆動回路４２の構成を示す図である。図１５に示すように、走査線駆動回路４２は、シフトレジスタ７０、ＮＡＮＤ回路７１、及びＮＯＲ回路７３を備えている。走査線駆動回路４２には、制御回路１４から出力されるイネーブル信号ＥＮＢＹ１〜ＥＮＢＹ４が入力され、イネーブル信号ＥＮＢＹ１〜ＥＮＢＹ２は、ＮＡＮＤ回路７１の入力に接続され、イネーブル信号ＥＮＢＹ３〜ＥＮＢＹ４は、ＮＯＲ回路７３の入力に接続されている。また、シフトレジスタ７０には、制御回路１４から出力されるクロック信号ＣＬＫとサンプリングパルス信号ＳＰが入力される。シフトレジスタ７０は、クロック信号ＣＬＫとサンプリングパルス信号ＳＰに基づいて、走査基準信号Ｇ１’〜Ｇ８’を出力する。走査基準信号Ｇ１’〜Ｇ８’は、ＮＡＮＤ回路７１に入力され、イネーブル信号ＥＮＢＹ１〜ＥＮＢＹ２との関係に応じて、ＮＡＮＤ回路７１の出力信号がＮＯＲ回路７３に入力される。そして、ＮＡＮＤ回路７１の出力信号とイネーブル信号ＥＮＢＹ３〜ＥＮＢＹ４との関係に応じて、ＮＯＲ回路７３から走査信号Ｇ１〜Ｇ８が出力される。

（走査線の駆動方式）
（１）通常駆動
次に、本実施形態の電気光学装置１００における走査線の駆動方式について詳しく説明する。図１６は、通常駆動の場合の走査線のタイミングチャートを示す。図１６に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ４の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ４の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ５の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ６の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ７の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ８の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ９の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１０の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１１の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

また、タイミングｔ２〜ｔ４の期間においてイネーブル信号ＥＮＢＹ１がアクティブになり、走査基準信号Ｇ１’および走査基準信号Ｇ２’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ１’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ２’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。本実施形態では、イネーブル信号ＥＮＢＹ３とイネーブル信号ＥＮＢＹ４は、ローレベルでアクティブになるように設定されており、ＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ３がアクティブのローレベルになる状態がタイミングｔ２〜ｔ４の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ１および走査信号Ｇ３がアクティブとなる。

したがって、図１６に示すように、タイミングｔ２〜ｔ４の期間において走査信号Ｇ１および走査信号Ｇ３が同時にアクティブとなり、データ線３４ａとデータ線３４ｂのそれぞれにデータを供給することにより、スイッチング素子ＳW[１]に対応する画素とスイッチング素子ＳW[３]に対応する画素のそれぞれに同時にデータを書き込むことができる。

次に、タイミングｔ４〜ｔ６の期間においてイネーブル信号ＥＮＢＹ２がアクティブになり、走査基準信号Ｇ３’および走査基準信号Ｇ４’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ３’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ４’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。本実施形態では、イネーブル信号ＥＮＢＹ３とイネーブル信号ＥＮＢＹ４は、ローレベルでアクティブになるように設定されており、ＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ３がアクティブのローレベルになる状態がタイミングｔ４〜ｔ６の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ２および走査信号Ｇ４がアクティブとなる。

したがって、図１６に示すように、タイミングｔ４〜ｔ６の期間において走査信号Ｇ２および走査信号Ｇ４が同時にアクティブとなり、データ線３４ｂとデータ線３４ａのそれぞれにデータを供給することにより、スイッチング素子ＳW[２]に対応する画素とスイッチング素子ＳW[４]に対応する画素のそれぞれに同時にデータを書き込むことができる。

以下、同様に、タイミングｔ６〜ｔ８の期間においてイネーブル信号ＥＮＢＹ１がアクティブになり、走査基準信号Ｇ５’および走査基準信号Ｇ６’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ５’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ６’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。ＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ３がアクティブのローレベルになる状態がタイミングｔ６〜ｔ８の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ５および走査信号Ｇ７がアクティブとなる。

したがって、図１６に示すように、タイミングｔ６〜ｔ８の期間において走査信号Ｇ５および走査信号Ｇ７が同時にアクティブとなり、データ線３４ａとデータ線３４ｂのそれぞれにデータを供給することにより、スイッチング素子ＳW[５]に対応する画素とスイッチング素子ＳW[７]に対応する画素のそれぞれに同時にデータを書き込むことができる。

また、タイミングｔ８〜ｔ１０の期間においてイネーブル信号ＥＮＢＹ２がアクティブになり、走査基準信号Ｇ７’および走査基準信号Ｇ８’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ７’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ８’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。ＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ４がアクティブのローレベルになる状態がタイミングｔ８〜ｔ１０の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ６および走査信号Ｇ８がアクティブとなる。

したがって、図１６に示すように、タイミングｔ８〜ｔ１０の期間において走査信号Ｇ６および走査信号Ｇ８が同時にアクティブとなり、データ線３４ｂとデータ線３４ａのそれぞれにデータを供給することにより、スイッチング素子ＳW[６]に対応する画素とスイッチング素子ＳW[８]に対応する画素のそれぞれに同時にデータを書き込むことができる。

（２）３Ｄ駆動−第１の例
図１７は、３Ｄ（立体視）画像を表示させる際の駆動方式の第１の例を示す走査線のタイミングチャートである。図１７に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ８の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ８の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ９の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ１０の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ１１の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ１２の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ１３の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１４の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１５の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

また、タイミングｔ４〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ１がアクティブになり、走査基準信号Ｇ１’および走査基準信号Ｇ２’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ１’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ２’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。また、タイミングｔ４〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ２がアクティブになり、走査基準信号Ｇ３’および走査基準信号Ｇ４’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ３’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ４’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。これらの４個のＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ３がアクティブのローレベルになる状態がタイミングｔ４〜ｔ８の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ１〜走査信号Ｇ４がアクティブとなる。

以下、同様に、タイミングｔ８〜ｔ１５の期間においてイネーブル信号ＥＮＢＹ１がアクティブになり、走査基準信号Ｇ５’および走査基準信号Ｇ６’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ３と走査基準信号Ｇ５’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ６’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。また、タイミングｔ８〜ｔ１５の期間においてイネーブル信号ＥＮＢＹ２がアクティブになり、走査基準信号Ｇ７’および走査基準信号Ｇ８’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ７’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ８’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。これらの４個のＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ４がアクティブのローレベルになる状態がタイミングｔ８〜ｔ１２の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ５〜走査信号Ｇ８がアクティブとなる。

したがって、走査信号Ｇ５と走査信号Ｇ８を同時にアクティブとして、データ線３４ａにデータを供給することにより、スイッング素子ＳW[５]に対応する画素とスイッチング素子ＳW[８]に対応する画素のそれぞれに同時に同じデータが書き込まれる。また、走査信号Ｇ６と走査信号Ｇ７を同時にアクティブとして、データ線３４ｂにデータを供給することにより、スイッチング素子ＳW[６]に対応する画素とスイッチング素子ＳW[７]に対応する画素のそれぞれに同時に同じデータが書き込まれる。

（３）３Ｄ駆動−第２の例
図１８は、３Ｄ（立体視）画像を表示させる際の駆動方式の第２の例を示す走査線のタイミングチャートである。この例では、図１８に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ８の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ８の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ９の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ１０の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ１１の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ１２の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ１３の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１４の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１５の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

タイミングｔ４〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ１がアクティブになり、走査基準信号Ｇ１’および走査基準信号Ｇ２’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ１’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ２’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。

これらの２個のＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ３がアクティブのローレベルになる状態がタイミングｔ４〜ｔ８の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ１と走査信号Ｇ３がアクティブとなる。

同様に、タイミングｔ４〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ１がアクティブになり、走査基準信号Ｇ５’および走査基準信号Ｇ６’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ５’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ１と走査基準信号Ｇ６’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。

これらの２個のＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ４がアクティブのローレベルになる状態がタイミングｔ８〜ｔ１２の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ５と走査信号Ｇ７がアクティブとなる。

本実施形態においては、全期間でイネーブル信号ＥＮＢＹ２が非アクティブなため、走査信号Ｇ２、Ｇ４、Ｇ６、Ｇ８については非アクティブのままになっている。

（４）３Ｄ駆動−第３の例
図１９は、３Ｄ（立体視）画像を表示させる際の駆動方式の第３の例を示す走査線のタイミングチャートである。この例では、図１９に示すように、シフトレジスタ７０にクロック信号ＣＬＫが入力され、タイミングｔ０〜ｔ８の期間でサンプリング信号ＳＰがアクティブになると、シフトレジスタ７０は、タイミングｔ１〜ｔ８の期間で走査基準信号Ｇ１’をアクティブにする。以下、同様に、タイミングｔ２〜ｔ９の期間で走査基準信号Ｇ２’、タイミングｔ３〜ｔ１０の期間で走査基準信号Ｇ３’、タイミングｔ４〜ｔ１１の期間で走査基準信号Ｇ４’、タイミングｔ５〜ｔ１２の期間で走査基準信号Ｇ５’、タイミングｔ６〜ｔ１３の期間で走査基準信号Ｇ６’、タイミングｔ７〜ｔ１４の期間で走査基準信号Ｇ７’、タイミングｔ８〜ｔ１５の期間で走査基準信号Ｇ８’をそれぞれアクティブにする。

タイミングｔ４〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ２がアクティブになり、走査基準信号Ｇ３’および走査基準信号Ｇ４’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ３’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ４’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。

これらの２個のＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ３がアクティブのローレベルになる状態がタイミングｔ４〜ｔ８の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ２と走査信号Ｇ４がアクティブとなる。

同様に、タイミングｔ４〜ｔ１２の期間においてイネーブル信号ＥＮＢＹ２がアクティブになり、走査基準信号Ｇ７’および走査基準信号Ｇ８’とアクティブになる期間が重なるため、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ７’が入力されるＮＡＮＤ回路７１と、イネーブル信号ＥＮＢＹ２と走査基準信号Ｇ８’が入力されるＮＡＮＤ回路７１との出力が、ローレベルになる。

これらの２個のＮＡＮＤ回路７１の出力がローレベルになる状態と、イネーブル信号ＥＮＢＹ４がアクティブのローレベルになる状態がタイミングｔ８〜ｔ１２の期間において重なると、ＮＯＲ回路７３の出力である走査信号Ｇ６と走査信号Ｇ８がアクティブとなる。

本実施形態においては、全期間でイネーブル信号ＥＮＢＹ１が非アクティブなため、走査信号Ｇ１、Ｇ３、Ｇ５、Ｇ７については非アクティブのままになっている。

＜変形例＞
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。

（１）上述した各実施形態においては、走査線の駆動方式として、図１１ないし図１４、あるいは、図１６ないし図１９のタイミングチャートにより示される駆動方式を例として説明したが、本発明はこれらの駆動方式に限定されるものではない。画素にデータを書き込む時間を短縮することができれば、これら以外の駆動方式でも適宜採用し得る。また、走査線駆動回路４２の例としても、所望の走査線の駆動方式が実現可能であれば、図１０または図１５に示す回路以外の回路でも適用可能である。

（２）上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機ＥＬ（ElectroLuminescent）、無機ＥＬや発光ポリマーなどの発光素子を用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネル、黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。

＜応用例＞
この発明は、各種の電子機器に利用され得る。図２０および図２１は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。

図２０は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。

図２１は、携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。

なお、本発明が適用される電子機器としては、図２０および図２１に例示した機器のほか、携帯情報端末（ＰＤＡ：ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔｓ），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤ，タッチパネルを備えた機器等などが挙げられる。

１…電気光学装置、１２…電気光学パネル、１４…制御回路、３０…画素部、３２…走査線、３４，３４ａ，３４ｂ…データ線、４０…走査線駆動回路、４４…データ線駆動回路、５６，５８…ドレイン電極、５７…ソース電極、６２…画素電極、６４…共通電極、６６…液晶、７０…シフトレジスタ、１００…電気光学パネル。

Claims

列方向に並設されたＭ本の走査線と、
行方向に並設された２Ｎ本のデータ線と、
前記走査線および前記データ線の交差に各々対応して設けられたＭ×Ｎ個の画素と、
前記画素は、前記走査線を介してゲート電極に印加される走査信号に基づいてオン状態またはオフ状態の一方に制御され、前記データ線を介してソース電極に印加されるデータ信号を前記画素に供給するスッチング素子を備え、
前記データ線は、画素列ごとに２本ずつ割り当てられ、
前記列方向における一の画素列において、ｍ−１（Ｍ＞ｍ）行目の前記スイッチング素子と、ｍ（Ｍ＞ｍ）行目の前記スイッチング素子の前記ソース電極は、第１の共通コンタクトホールを介して第１の前記データ線に接続しており、ｍ＋１（Ｍ＞ｍ）行目の前記スイッチング素子と、ｍ＋２（Ｍ＞ｍ）行目の前記スイッチング素子の前記ソース電極は、第２の共通コンタクトホールを介して、第２の前記データ線に接続している、
ことを特徴とする電気光学装置。
前記走査線に前記走査信号を供給する走査線駆動部を備え、
前記走査線駆動部は、前記ｍ−１行目の前記スイッチング素子と前記ｍ＋１行目の前記スイッチング素子とを同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、前記ｍ行目の前記スイッチング素子と前記ｍ＋２行目の前記スイッチング素子とを同時にオン状態とする前記走査信号を前記走査線に供給する、
ことを特徴とする請求項１に記載の電気光学装置。
前記走査線に前記走査信号を供給する走査線駆動部を備え、
前記走査線駆動部は、前記ｍ−１行目から前記ｍ＋２行目までの前記スイッチング素子を同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、ｍ＋３行目の前記スイッチング素子からｍ＋６行目の前記スイッチング素子とを同時にオン状態とする前記走査信号を前記走査線に供給する、
ことを特徴とする請求項１に記載の電気光学装置。
前記走査線に前記走査信号を供給する走査線駆動部を備え、
前記走査線駆動部は、前記ｍ行目の前記スイッチング素子、前記ｍ＋２行目の前記スイッチング素子、ｍ＋４行目の前記スイッチング素子、およびｍ＋６行目の前記スイッチング素子のオフ状態を維持しつつ、前記ｍ−１行目の前記スイッチング素子と前記ｍ＋１行目の前記スイッチング素子を同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、前記ｍ＋３行目の前記スイッチング素子と前記ｍ＋５行目の前記スイッチング素子を同時にオン状態とし、その後にこれらのスイッチング素子をオフ状態とする前記走査信号を前記走査線に供給する、
ことを特徴とする請求項１に記載の電気光学装置。
前記走査線に前記走査信号を供給する走査線駆動部を備え、
前記走査線駆動部は、前記ｍ−１行目の前記スイッチング素子、前記ｍ＋１行目の前記スイッチング素子、ｍ＋３行目の前記スイッチング素子、およびｍ＋５行目の前記スイッチング素子のオフ状態を維持しつつ、前記ｍ行目の前記スイッチング素子と前記ｍ＋２行目の前記スイッチング素子を同時にオン状態とし、これらのスイッチング素子をオフ状態とした後に、前記ｍ＋４行目の前記スイッチング素子と前記ｍ＋６行目の前記スイッチング素子を同時にオン状態とし、その後にこれらのスイッチング素子をオフ状態とする前記走査信号を前記走査線に供給する、
ことを特徴とする請求項１に記載の電気光学装置。
請求項１乃至請求項５のいずれか一に記載の電気光学装置を備えることを特徴とする電子機器。