JP2018092140A - 電気光学装置、電気光学装置の制御方法および電子機器 - Google Patents

電気光学装置、電気光学装置の制御方法および電子機器 Download PDF

Info

Publication number
JP2018092140A
JP2018092140A JP2017203262A JP2017203262A JP2018092140A JP 2018092140 A JP2018092140 A JP 2018092140A JP 2017203262 A JP2017203262 A JP 2017203262A JP 2017203262 A JP2017203262 A JP 2017203262A JP 2018092140 A JP2018092140 A JP 2018092140A
Authority
JP
Japan
Prior art keywords
voltage
data
data line
scanning
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017203262A
Other languages
English (en)
Other versions
JP7114875B2 (ja
Inventor
藤川 紳介
Shinsuke Fujikawa
紳介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to US15/821,260 priority Critical patent/US10490154B2/en
Publication of JP2018092140A publication Critical patent/JP2018092140A/ja
Priority to US16/565,878 priority patent/US10529298B1/en
Priority to US16/700,047 priority patent/US10847114B2/en
Application granted granted Critical
Publication of JP7114875B2 publication Critical patent/JP7114875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】走査線の駆動負荷が増大する場合であっても、プリチャージ動作により、画素に意図しない電圧が書き込まれることを抑制する。【解決手段】電気光学装置1は、プリチャージ電圧をデータ線14に出力するタイミングを制御し、複数の走査線12のいずれかを選択するための走査信号Gの電圧が画素トランジスターをオンさせる選択電圧から画素トランジスターをオフさせる非選択電圧へ遷移を開始してからプリチャージ電圧をデータ線に出力するまでの経過時間を、データ電圧の極性に応じて変更する制御回路40を備える。【選択図】図2

Description

本発明は、液晶装置等の電気光学装置、電気光学装置の制御方法、および電子機器に関する。
液晶素子を用いて画像を表示させる電気光学装置では、各画素の階調を指定するデータ電圧を、データ線を介して各画素に供給することで、各画素が具備する液晶の透過率をデータ電圧に応じた透過率に制御し、これにより、各画素に指定する階調を表示させる。
ところで、各画素にデータ電圧を供給する時間を十分に確保できない場合等、各画素へのデータ電圧の供給が不十分な場合には、各画素が画像信号の指定する階調を正確に表示することができなくなり、表示品位が低下することがある。このような画素に対するデータ電圧の書込不足による表示品位の低下という問題に対応するために、従来は次のような対策が行われていた。例えば、特許文献1では、各画素やデータ線に対して、データ電圧に近いプリチャージ電圧を、データ電圧を供給するタイミングより前に出力することで、各画素に対するデータ電圧の書き込みを容易にする技術が提案されている。
プリチャージ電圧は、データ電圧の出力前に、予め全てのデータ線に出力される。プリチャージ電圧を出力する期間はプリチャージ期間と呼ばれており、このプリチャージ期間に所定のプリチャージ電圧を書き込むことで、データ電圧の書き込みを補助している。加えて、例えば中間調階調を背景とした表示にウインドウパターン表示を表示した際に顕著に視認される縦クロストークを抑制する効果を有する。
国際公開第99/04385号公報
ところで、電気光学装置の高解像度化に伴って、1本の走査線に接続されるトランジスター数が増加する傾向にある。このため、走査線に付随する寄生容量が大きくなり、走査線の駆動負荷が増大する。よって、電気光学装置の高解像度化すると、走査線の応答速度が遅くなり、走査線に供給した走査信号の波形が緩やかになる。その結果、N行(Nは自然数)のプリチャージ動作が開始される際に、当該N行の走査線の直前に選択されたN−1行の走査線において、当該N−1行の走査線の選択が終了していない場合があり、意図しない電圧がN−1行の走査線に対応する画素に書き込まれてしまうことがあった。
本発明は、上述した問題に鑑みてなされたものであり、走査線の駆動負荷が増大する場合であっても、プリチャージ動作により、画素に意図しない信号の書込を低減することを課題の一つとする。
上記課題を解決するために本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素と、プリチャージ電圧を出力した後、表示すべき階調に応じた大きさのデータ電圧を出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させるデータ線駆動部と、前記プリチャージ電圧を前記データ線に出力するタイミングを制御し、前記複数の走査線のいずれかを選択するための走査信号の電圧が前記画素トランジスターをオンさせる選択電圧から前記画素トランジスターをオフさせる非選択電圧へ遷移を開始してから前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する制御部と、を備える。
1本の走査線に接続される画素数が増加すると、走査線に付随する寄生容量が大きくなる。このため走査信号の波形は緩やかなものになる。したがって、走査線に供給する走査信号の波形が、画素トランジスターをオンするための選択電圧から画素トランジスターをオフするための非選択電圧に切り換わったとしても、走査線の電圧は選択電圧から非選択電圧に徐々に変化する。ここで、走査線の電圧が選択電圧から非選択電圧へ遷移中にデータ線に印加されたプリチャージ電圧が、走査線の電圧よりも低いと、当該走査線に対応する画素トランジスターがオンしてしまい、本来、書き込まれるべきでない電圧が画素に書き込まれてしまう可能性がある。この発明によれば、走査信号の電圧が選択電圧から非選択電圧へ遷移を開始してからプリチャージ電圧をデータ線へ出力するまでの経過時間を、データ電圧の極性に応じて変更するので、寄生容量の影響で走査信号の波形が鈍ったとしても、プリチャージ電圧をデータ線に印加することによって、本来、オフとなる画素トランジスターがオンすることを抑制することが可能となる。
本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素と、スタートパルスとクロック信号とに基づいて、前記複数の走査線の各々に走査信号を生成する走査線駆動部と、プリチャージ電圧を出力した後、表示すべき階調に応じた大きさのデータ電圧を出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させるデータ線駆動部と、前記データ線へ前記プリチャージ電圧を出力する開始タイミングを指定する選択信号に基づいて、前記データ線駆動部から出力される前記プリチャージ電圧および前記データ電圧を所定のデータ線に出力する選択部と、前記スタートパルスおよび前記クロック信号を前記走査線駆動部に出力し、前記選択信号を前記選択部に出力し、前記クロック信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記選択信号が指定する前記開始タイミングまでの経過時間を、前記データ電圧の極性に応じて変更する制御部と、を備える。
この態様によれば、クロック信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記選択信号が指定する前記開始タイミングまでの経過時間を、データ電圧の極性に応じて変更するので、寄生容量の影響で走査信号の波形が鈍ったとしても、プリチャージ電圧をデータ線に印加することによって、本来、オフとなる画素トランジスターがオンすることを抑制することが可能となる。
本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素と、スタートパルスとクロック信号と出力制御信号とに基づいて、前記複数の走査線の各々に走査信号を出力する走査線駆動部と、プリチャージ電圧を出力した後、表示すべき階調に応じた大きさのデータ電圧を出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させるデータ線駆動部と、前記データ線へ前記プリチャージ電圧を出力する開始タイミングを指定する選択信号に基づいて、前記データ線駆動部から出力される前記プリチャージ電圧および前記データ電圧を所定のデータ線に出力する選択部と、前記スタートパルスおよび前記クロック信号と前記出力制御信号を前記走査線駆動部に出力し、前記選択信号を前記選択部に出力し、前記出力制御信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記選択信号が指定する前記開始タイミングまでの経過時間を、前記データ電圧の極性に応じて変更する制御部と、を備える。
この態様によれば出力制御信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記選択信号が指定する前記開始タイミングまでの経過時間を、データ電圧の極性に応じて変更するので、寄生容量の影響で走査信号の波形が鈍ったとしても、プリチャージ電圧をデータ線に印加することによって、本来、オフとなる画素トランジスターがオンすることを抑制することが可能となる。
上述した電気光学装置の一態様において、前記出力制御信号は、前記複数の走査線の各々に出力される走査信号のいずれかがアクティブとなる期間にアクティブとなり、前記出力制御信号が一方のレベルから他方のレベルへ遷移するタイミングは、前記出力制御信号がアクティブから非アクティブに遷移するタイミングであることが好ましい。この場合、出力制御信号が非アクティブになる期間をデータ電圧の極性に応じて調整することによって、本来、オフとなる画素トランジスターがオンすることを抑制することが可能となる。
上述した電気光学装置の一態様において、前記データ電圧が正極性の場合の前記プリチャージ電圧は、前記データ電圧が負極性の場合の前記プリチャージ電圧より高いことが好ましい。データ電圧が正極性の場合には、データ線に所定電圧を上回るデータ電圧が印加されることになる。一方、データ電圧が負極性の場合には、データ線に所定電圧を下回るデータ電圧が印加されることになる。従って、データ電圧の極性に応じてプリチャージ電圧を変更することによって、データ電圧を画素に書き込むことが容易になる。
上述した電気光学装置の一態様において、前記制御部は、前記データ電圧が負極性の場合の前記経過時間を、前記データ電圧が正極性の場合の前記経過時間よりも長くすることが好ましい。データ線にプリチャージ電圧が印加されても、画素トランジスターがオフを維持するには、走査線の電圧が、プリチャージ電圧よりも低くなる必要がある。ここで、データ電圧が負極性の場合のプリチャージ電圧はデータ電圧が正極性の場合のプリチャージ電圧よりも低い。本発明によれば、データ電圧が負極性の場合、データ電圧が正極性の場合と比較して経過時間を長く設定するので、データ電圧が負極性の場合に、走査線の電圧が非選択電圧に近づくことによって画素トランジスターのオフを維持できるまで、プリチャージ電圧を印加するタイミングを遅らせることが可能となる。
上述した電気光学装置の一態様において、前記画素は、一方の端子が前記画素トランジスターに接続され、他方の端子が容量線に接続される保持容量を備え、前記データ電圧が負極性の場合に前記プリチャージ電圧を前記データ線に出力する期間を前記データ電圧が正極性の場合に前記プリチャージ電圧を前記データ線に出力する期間よりも短くすることが好ましい。
プリチャージ動作の結果、データ線との結合容量によって容量線の電圧は変化する。容量線の電圧は一定の電圧に収束するが、データ電圧は容量線の電圧が一定の電圧に収束した後に書き込むことが、正確な階調を表示する観点より好ましい。データ線との結合容量によって生じる容量線の電位変動は負極性のデータ電圧が書き込まれている状態からプリチャージ電圧を書き込む場合の方が、正極性のデータ電圧が書き込まれている状態からプリチャージ電圧を書き込む場合よりも小さい。この発明によれば、負極性のデータ電圧に対応するプリチャージ電圧をデータ線に出力する期間が、正極性のデータ電圧に対応するプリチャージ電圧をデータ線に出力する期間より短いので、容量線の電圧が収束するまでの期間を確保しつつ、データ電圧を書き込む書込期間を長く設定することが可能となる。
上述した電気光学装置の一態様において、前記データ線駆動部が前記プリチャージ電圧の出力を開始するタイミングは、前記選択信号が指定する前記開始タイミングよりも前であることが好ましい。この態様によれば、データ線駆動部からプリチャージ電圧が出力されても選択部は、プリチャージ電圧をデータ線に出力する期間を制限する。
上述した電気光学装置の一態様において、前記データ線駆動部が前記プリチャージ電圧を出力する期間と、前記選択信号が前記所定のデータ線に前記プリチャージ電圧を出力するためにアクティブとなる期間とが略一致してもよい。この態様によれば、データ線駆動部がプリチャージ電圧を出力する期間を選択信号がアクティブとなる期間と略一致させたので、データ線駆動部の消費電力を削減することができる。
次に、本発明に係る電子機器の一態様は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、液晶ディスプレイ、プロジェクター等が該当する。
次に、本発明に係る電気光学装置の制御方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素とを含む電気光学装置の制御する方法であって、プリチャージ電圧を前記データ線に出力した後、表示すべき階調に応じた大きさのデータ電圧を前記データ線に出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させ、前記プリチャージ電圧を前記データ線に出力するタイミングを制御し、前記複数の走査線のいずれかを選択するための走査信号の電圧が前記画素トランジスターをオンさせる選択電圧から前記画素トランジスターをオフさせる非選択電圧へ遷移を開始してから前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する。
また、本発明に係る電気光学装置の制御方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素とを含む電気光学装置の制御する方法であって、プリチャージ電圧を前記データ線に出力した後、表示すべき階調に応じた大きさのデータ電圧を前記データ線に出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させ、スタートパルスおよびクロック信号に基づいて前記画素トランジスターをオンまたはオフに制御する走査信号を生成して前記複数の走査線に出力し、前記クロック信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する。
また、本発明に係る電気光学装置の制御方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素とを含む電気光学装置の制御する方法であって、プリチャージ電圧を前記データ線に出力した後、表示すべき階調に応じた大きさのデータ電圧を前記データ線に出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させ、スタートパルスとクロック信号と出力制御信号とに基づいて前記画素トランジスターをオンまたはオフに制御する走査信号を生成して前記複数の走査線に出力し、前記出力制御信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する。
本発明の一実施形態に係る電気光学装置の説明図である。 同実施形態に係る電気光学装置の構成を示すブロック図である。 画素の構成を示す回路図である。 走査線駆動回路の構成を示すブロック図である。 走査線駆動回路の動作タイミングを示す図である。 データ線駆動回路の構成を示すブロック図である。 正極性駆動時におけるプリチャージ電圧の供給タイミングの一例を示す図である。 負極性駆動時におけるプリチャージ電圧の供給タイミングの一例を示す図である。 負極性駆動時におけるプリチャージ電圧の供給タイミングの一例を示す図である。 容量線を含む画素回路の回路図である。 正極性駆動時のデータ線の電位の動きと容量線の電位の動きの関係を示す図である。 負極性駆動時のデータ線の電位の動きと容量線の電位の動きの関係を示す図である。 本発明の第2実施形態におけるプリチャージ電圧の供給タイミングの一例を示す図である。 本発明の第3実施形態におけるプリチャージ電圧の供給タイミングの一例を示す図である。 同実施形態におけるプリチャージ電圧の供給タイミングの一例を示す図である。 電子機器の一例を示す説明図である。 電子機器の他の例を示す説明図である。 電子機器の他の例を示す説明図である。
<第1実施形態>
本発明の第1実施形態について図1から図10を参照しつつ説明する。図1は電気光学装置1に対する信号伝送系の構成を示す図である。図1に示すように、電気光学装置1は、電気光学パネル100と、駆動用集積回路(ドライバーIC)200と、フレキシブル回路基板300とを備え、電気光学パネル100が、駆動用集積回路200の搭載されたフレキシブル回路基板300に接続されている。電気光学パネル100は、このフレキシブル回路基板300および駆動用集積回路200を介して、図示しないホストCPU装置に接続されている。駆動用集積回路200は、ホストCPU装置からフレキシブル回路基板300を介して画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板300を介して電気光学パネル100を駆動する装置である。
図2は、電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。図2に示すように、電気光学パネル100は、画素部10と、走査線駆動部としての走査線駆動回路22と、選択部としてのJ個のデマルチプレクサー57[1]〜57[J]とを備えている(Jは自然数)。駆動用集積回路200は、データ線駆動部としてのデータ線駆動回路30と、制御部としての制御回路40と、アナログ電圧生成回路70とを備えている。
画素部10には、相互に交差するM本の走査線12とN本のデータ線14とが形成されている(M,Nは自然数)。複数の画素回路(画素)PIXは、各走査線12と各データ線14との交差に対応して設けられており、縦M行×横N列の行列状に配列されている。
図3は、各画素回路PIXの回路図である。図3に示すように、各画素回路PIXは、液晶素子60、保持容量Cst、およびTFT(thin film transistor)で構成された画素トランジスターTrを含む。液晶素子60は、相互に対向する画素電極62およびコモン電極64と両電極間の液晶66とで構成された電気光学素子である。画素電極62とコモン電極64との間の印加電圧に応じて液晶66の透過率(表示階調)が変化する。
保持容量Cstは、液晶素子60と並列に設けられている。保持容量Cstの一方の端子は、画素トランジスターTrに接続され、他方の端子は、図示せぬ容量線を介してコモン電極64に接続されている。画素トランジスターTrは、例えば、走査線12にゲートが接続されたNチャネル型のトランジスターで構成され、液晶素子60とデータ線14との間に設けられ両者の電気的な接続(導通/非導通)を制御する。走査信号G[m]が選択電位に設定されることで第m行の各画素回路PIXにおける画素トランジスターTrが同時にオン状態に遷移する(mは、1〜Mの自然数)。
画素回路PIXに対応する走査線12が選択され、当該画素回路PIXの画素トランジスターTrがオン状態に制御されたとき、液晶素子60には、データ線14から当該画素回路PIXに供給されるデータ信号D[n]に応じた電圧が印加される(nは1〜Jの自然数)。その結果、当該画素回路PIXの液晶66は、データ信号D[n]に応じた透過率に設定される。また、図示しない光源がオン(点灯)状態となり、光源から光が出射されると、当該光は、画素回路PIXが備える液晶素子60の液晶66を透過して、観察者側に進行する。すなわち、液晶素子60にデータ信号D[n]に応じた電圧が印加され、且つ、光源がオン状態となることで、当該画素回路PIXに対応する画素は、データ信号D[n]に応じた階調を表示することになる。
画素回路PIXの液晶素子60にデータ信号D[n]に応じたデータ電圧が印加された後、画素トランジスターTrがオフ状態となると、理想的には当該データ信号D[n]に対応するデータ電圧が保持される。従って、理想的には、各画素は、画素トランジスターTrがオン状態となった後から、次にオン状態となるまでの期間において、データ信号D[n]に応じた階調を表示する。
図3に示すように、データ線14と画素電極62との間(または、データ線14と、画素電極62及び画素トランジスターTrを電気的に接続する配線との間)には、容量Caが寄生する。そのため、画素トランジスターTrがオフ状態である間に、データ線14の電位変動が容量Caを介して画素電極62に伝播し、液晶素子60のデータ電圧が変動することがある。
また、コモン電極64には、図示しないコモン線を介して、一定の電圧であるコモン電圧LCCOMが供給される。コモン電圧LCCOMとしては、データ信号D[n]の振幅の中心電圧に対して−0.5V程度の電圧が用いられる。これは、画素トランジスターTr等の特性、走査線12と画素電極62間の寄生容量、デマルチプレクサー57を構成するスイッチ58によるものである。なお本実施形態では、説明の簡便化のためにプッシュダウン電圧は零として記述する。
本実施形態では、いわゆる焼き付きを防止するため、液晶素子60に印加する電圧の極性を一垂直走査期間(1V)ごとに反転する極性反転駆動を採用する。この例では、データ線14を介して画素回路PIXに供給するデータ信号D[n]のレベルを、データ信号D[n]の中心電圧に対して一垂直走査期間(1V)ごとに反転する。但し、極性を反転させる期間は任意に設定することができ、例えば、一垂直走査期間Vの自然数倍であってもよい。本実施形態においては、データ信号D[n]の電圧が中心電圧(所定電圧)に対して高電圧となる場合を正極性とし、データ信号D[n]の電圧が中心電圧に対して低電圧となる場合を負極性とする。
説明を図2に戻す。制御回路40には、図示しない外部のホストCPU装置から、垂直走査期間Vを規定する垂直同期信号Vs、水平走査期間Hを規定する水平同期信号Hs、ドットクロック信号DCLK等の外部信号が入力される。制御回路40は、これらの信号に基づいて、走査線駆動回路22およびデータ線駆動回路30を同期制御する。この同期制御の下、走査線駆動回路22及びデータ線駆動回路30は、互いに協働して画素部10の表示制御を行う。また、制御回路40は、走査線駆動回路22にスタートパルスSPとクロック信号CK及び出力制御信号ENを出力する。この例のクロック信号CKの1周期は水平走査期間Hとなっている。出力制御信号ENは、アクティブ(この例ではハイレベル)になると、走査信号G[1]〜G[M]がアクティブとなることを許可する。出力制御信号ENは、非アクティブ(この例ではローレベル)になると、走査信号号G[1]〜G[M]がアクティブとなることを禁止する。出力制御信号ENは、複数の走査線12の各々に出力される走査信号G[1]〜G[M]のいずれかがアクティブとなる期間にアクティブとなる。
通常、一つの表示画面を構成する表示データはフレーム単位で処理され、この処理期間が1フレーム期間(1F)である。フレーム期間Fは、一つの表示画面が1回の垂直走査で構成される場合、垂直走査期間Vに相当する。
走査線駆動回路22は、スタートパルスSP、クロック信号CK及び出力制御信号ENに基づいて、走査信号G[1]〜G[M]を生成し、M本の走査線12の各々に出力する。図4Aに走査線駆動回路22の回路図を示し、図4Bに走査線駆動回路22のタイミングチャートを示す。
図4Aに示すように走査線駆動回路22は、シフトレジスター23と、M個のアンド回路24[1]〜24[M]と、M個のレベルシフターLS[1]〜LS[M]とを備える。
シフトレジスター23は、スタートパルスSPをクロック信号CKに従ってシフトしてシフト信号SR[1]〜SR[M]を生成する。シフトレジスター23は、例えば、D フリップフロップを多段接続して構成することができる。m番目のシフト信号SR[m]は、アンド回路24[m]の一方の入力端子に供給される。アンド回路24[m]の他方の入力端子には、出力制御信号ENが供給される。アンド回路24[m]はシフト信号SR[m]と出力制御信号ENとの論理積を演算する。レベルシフターLS[m]はアンド回路24[m]の出力信号をレベルシフトして走査信号G[m]をm番目の走査線12に出力する。なお、この例では、出力制御信号ENを一つ使用するが、信号応答等の問題で複数の出力制御信号ENを用いてもよい。なお説明のためにアンド回路24[m]、レベルシフターLS[m]による信号遅延はないものとして説明する。
この結果、走査線駆動回路22は、水平同期信号Hsに同期して、垂直走査期間V内に各走査線12に対する走査信号G[1]〜G[M]を一水平走査期間(1H)毎に順次アクティブとする。但し、この例において、走査信号G[1]〜G[M]は、一水平走査期間のうち一部の選択期間で選択電圧となり、それ以外の非選択期間においては非選択電圧となる。画素トランジスターTrに選択電圧が供給されると、画素トランジスターTrはオン状態となり、画素トランジスターTrに非選択電圧が供給されると、画素トランジスターTrはオフ状態となる。
ここで、第m行に対応した走査信号G[m]の電圧が選択電圧となり、当該行に対応した走査線12が選択されている選択期間は、第m行のN個の画素回路PIXの各画素トランジスターTrがオン状態となる。その結果、これらの画素トランジスターTrを各々介してN本のデータ線14が第m行のN個の画素回路PIXの各画素電極62に各々電気的に接続される。
本実施形態では、画素部10内のN本のデータ線14は、相隣接する4本を単位としてJ個の配線ブロックB[1]〜B[J]に区分されている(J=N/4)。換言すると、データ線14は配線ブロックB毎にグループ化される。デマルチプレクサー57[1]〜57[J]は、このJ個の配線ブロックB[1]〜B[J]に各々対応している。後述するように、本実施形態では、データ線14を4本単位で区分しているので、データ信号D[n]は、4画素分のデータ電圧が含まれる。
選択部としてのデマルチプレクサー57[j]の各々は、4個のスイッチ58[1]〜58[4]により構成されている(jは1〜Jの自然数)。デマルチプレクサー57[j]の各々において、4個のスイッチ58[1]〜58[4]の各々の一方の接点は共通接続されている。そして、デマルチプレクサー57[j]の各々の4個のスイッチ58[1]〜58[4]の一方の接点の共通接続点は、J本のVID信号線15に各々接続されている。このJ本のVID信号線15は、フレキシブル回路基板300を介して駆動用集積回路200のデータ線駆動回路30に接続されている。スイッチ58[1]〜58[4]は例えばNチャネル型のトランジスターで構成される。
また、デマルチプレクサー57[j]の各々において、4個のスイッチ58[1]〜58[4]の各々の他方の接点は、当該デマルチプレクサー57[j]に対応した配線ブロックB[j]を構成する4本のデータ線14に各々接続されている。
各デマルチプレクサー57[jの4個のスイッチ58[1]〜58[4]のオン/オフは、4個の選択信号S1〜S4により各々切り換えられる。この4個の選択信号S1〜S4は、フレキシブル回路基板300を介して駆動用集積回路200の制御回路40から供給される。選択信号S1〜S4はデータ線14へプリチャージ電圧を出力する開始タイミングを指定する。ここで、例えば1個の選択信号S1がアクティブレベル、他の3個の選択信号S2〜S4が非アクティブレベルである場合には、デマルチプレクサー57[j]に各々属するJ個のスイッチ58[1]のみがオンとなる。従って、デマルチプレクサー57[j]の各々は、J本のVID信号線15上のデータ信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の1番目のデータ線14に各々出力する。以下、同様にして、J本のVID信号線15上のデータ信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の2番目、3番目、4番目のデータ線14に各々出力する。
制御回路40は、フレームメモリーを備えており、画素部10の解像度に相当するM×Nビットのメモリー空間を少なくとも有し、図示しない外部のホストCPU装置から入力される表示データをフレーム単位で格納・保持する。ここで、画素部10の階調を規定する表示データは、一例として、6ビットで構成される64階調のデータである。フレームメモリーより読み出された表示データは、6ビットのバスを介して、画像信号としてデータ線駆動回路30にシリアルに転送される。
なお、制御回路40は、少なくとも1ライン分のラインメモリーを備える構成であってもよい。この場合、前記ラインメモリーに、1ライン分の表示データを蓄えて、当該表示データを画像信号として各画素に転送することになる。
データ線駆動部としてのデータ線駆動回路30は、走査線駆動回路22と協働して、データの書込対象となる画素行毎に供給すべきデータ信号をデータ線14に出力する。データ線駆動回路30は、制御回路40から出力される選択信号S1〜S4に基づいてラッチ信号を生成し、シリアルデータとして供給されたプリチャージ信号およびN個の6ビットの画像信号を順次ラッチする。画像信号は、4画素分ごとに時系列的な信号としてグループ化される。
図5は、データ線駆動回路30の構成を示すブロック図である。データ線駆動回路30には、図5に示すように、D/A(Digital to Analog)変換回路301と、電圧増幅部302と、極性反転部303とを備える。D/A変換回路301は、グループ化された画像信号と、アナログ電圧生成回路70によって生成され、極性反転部303によって電圧値が設定されたアナログ電圧とに基づいて、D/A変換を行う。さらに電圧増幅部302は、D/A変換により生成された電圧の増幅を行って所定のアナログ電圧を有するデータ信号を生成する。これにより、4画素単位で時系列化された画像信号は、所定のデータ電圧を有するデータ信号D[n]に変換される。また、プリチャージ信号は、同様にして所定のプリチャージ電圧を有するプリチャージデータ信号PDに変換され、そして、プリチャージデータ信号PDと4画素分のデータ信号D[n]との組は、この順序で、データ信号D[n]の電圧とプリチャージ電圧として、各VID信号線15に供給される。
極性反転部303は、データ信号D[n]の電圧の極性を、一垂直走査期間V毎に反転する。具体的には、極性反転部303は、データ信号D[n]の電圧を、データ信号D[n]の中心電圧に対して垂直走査期間Vごとに反転する。但し、極性を反転させる期間は任意に設定することができ、例えば、垂直走査期間Vの自然数倍であってもよい。本実施形態においては、データ信号D[n]が中心電圧に対して高電圧となる場合を正極性とし、データ信号D[n]が中心電圧に対して低電圧となる場合を負極性とする。極性反転部303は、所定周期でデータ電圧の極性を反転する。
また、極性反転部303は、データ電圧の極性が正極性の場合、プリチャージ電圧として第1プリチャージ電圧Vppを出力し、データ電圧の極性が負極性の場合、プリチャージ電圧として第2プリチャージ電圧Vpmを出力する。即ち、データ電圧が正極性の場合のプリチャージ電圧の電圧値と、データ電圧が負極性の場合のプリチャージ電圧の電圧値とは相違する。これは各極性におけるデータ電圧のレンジが異なるために、予備書き込みの効果と縦クロスークを抑制する効果の両方を得られる最適電圧が異なるからである。なお、以下の説明において、第1プリチャージ電圧Vppと第2プリチャージ電圧Vpmとを区別する必要がない場合には、単にプリチャージ電圧と記載する。
デマルチプレクサー57[j]の各スイッチ58[1]〜58[4]は、制御回路40から出力される選択信号S1〜S4によって導通制御(オン/オフ)され、所定のタイミングでオンする。プリチャージ信号の印加期間においては、制御回路40から出力される選択信号S1〜S4によって導通制御され、デマルチプレクサー57[j]の各スイッチ58[1]〜58[4]は、一斉にオンする。
これによって、一水平走査期間(1H)において、各VID信号線15に供給されたプリチャージデータ信号PDと4画素分のデータ信号D[n]とは、スイッチ58[1]〜58[4]により時系列的にデータ線14に出力される。
本実施形態では、極性反転駆動を採用している。プリチャージとは、データ線14にデータ信号D[n]のデータ電圧を書き込む前に、データ線14に所定の電圧を書き込むことをいう。前述のとおり、データ電圧の極性が正極性である場合のプリチャージ電圧を第1プリチャージ電圧Vppであり、データ電圧の極性が負極性である場合のプリチャージ電圧を第2プリチャージ電圧Vpmである。例えば、正極性駆動における第1プリチャージ電圧Vppは4.0Vに、また、中心電圧Vcは7.5Vに設定されている。コモン電圧LCCOMは7.5Vに設定されている。負極性駆動における第2プリチャージ電圧Vpmは2.0Vに設定されている。即ち、データ電圧が正極性の場合の第1プリチャージ電圧Vppは、データ電圧が負極性の場合の第2プリチャージ電圧Vpmより高い。
なお、本実施形態では、制御回路40により、極性反転駆動における負極性駆動時のプリチャージデータ信号PDの供給タイミングを、正極性駆動時のプリチャージデータ信号PDの供給タイミングよりも遅らせる制御を行っている。
ここで、第m行の走査線12に供給される走査信号G[m]と、プリチャージ電圧の供給タイミングの関係について図6から図10を参照しつつ説明する。図6は、正極性駆動時における第1プリチャージ電圧Vppの供給タイミングを示す図である。図7Aは、負極性駆動時における第2プリチャージ電圧Vpmの供給タイミング示す図である。図8は、容量線16を含む画素回路PIXの回路図である。図9は、正極性駆動時のデータ線14の電位の動きと容量線16の電位の動きの関係を示す図である。図10は、負極性駆動時のデータ線14の電位の動きと容量線16の電位の動きの関係を示す図である。
図6に示すように、第m行の走査線12に供給される走査信号G[m]は、選択期間において第m行の走査線12を選択する選択電圧VGHとなり、非選択期間において第m行の走査線12を非選択とする非選択電圧VGL(0V)とに切り換えられる。しかしながら、本実施形態のように画素数の多い高解像度の電気光学パネル100では、走査線12の寄生容量が増大する。図8に示すように、走査線12には、走査線12と容量線16との間の容量C2、走査線12とデータ線14との間の容量C3が存在する。したがって、画素数が増大するほど、それぞれの走査線12の寄生容量は増大することになる。そのため、図6に示すように、第m水平走査期間終了時であるタイミングt0において走査信号G[m]の電圧は、非選択電圧VGL(0V)に到達しておらず、選択電圧VGHから非選択電圧VGL(0V)への遷移中の電圧となる。
正極性駆動時においては、第m水平走査期間終了時であるタイミングt0で第1プリチャージ電圧Vppをデータ線14に供給したとしても、タイミングt0における走査信号G[m]の電圧は、第1プリチャージ電圧Vppよりも小さな値となっている。したがって、タイミングt0においてプリチャージ電圧Vppをデータ線14に供給したとしても、画素回路PIXの画素トランジスターTrのゲート−ソース間電圧Vgsは負の値となる。このため、第m行の画素トランジスターTrは、タイミングt0においてオフしている。したがって、第(m+1)水平走査期間開始時であるタイミングt0においてデータ線14に第1プリチャージ電圧Vppを供給しても、第m行の走査線12に対応する画素回路PIXの画素トランジスターTrはオン状態とならない。
しかし、負極性駆動時においては、図7Aに示すように、第m水平走査期間終了時であるタイミングt0で第2プリチャージ電圧Vpmをデータ線14に供給すると、走査信号G[m]のタイミングt0における遷移中の電圧は、第2プリチャージ電圧Vpmよりも大きな値となっている。したがって、タイミングt0において第2プリチャージ電圧Vpmをデータ線14に供給すると、第m行の走査線12に対応する画素回路PIXの画素トランジスターTrはオン状態となる。その結果、第m+1行の走査線12に対応する画素回路PIXの階調に応じたデータ電圧の書き込み前に供給する第2プリチャージ電圧Vpmが、第m行の走査線12に対応する画素回路PIXに書き込まれたデータ電圧を変動させてしまい、画像品質が低下する。
そこで、本実施形態では、図7Aに示すように、第(m+1)水平走査期間においては、データ線14に対する第2プリチャージ電圧Vpmの供給タイミングを、第m行の走査線12に供給される走査信号G[m]の電圧が、非選択電圧VGLに到達するタイミングであるタイミングt1となるように、制御回路40は、選択信号S1〜S4をオン状態とする。つまり、本実施形態においては、負極性駆動時の第2プリチャージ電圧Vpmの供給タイミングを、第m水平走査期間終了のタイミングであるタイミングt0よりも遅らせている。このように制御することにより、タイミングt1においては、走査信号G[m]の電圧は、第2プリチャージ電圧Vpmよりも小さな値となる。したがって、タイミングt1において第2プリチャージ電圧Vpmをデータ線14に供給しても、第m行の走査線12に対応する画素回路PIXの画素トランジスターTrはオン状態とはならない。その結果、第m+1行の走査線12に対応する画素回路PIXの階調に応じたデータ電圧の書き込み前に供給する第2プリチャージ電圧Vpmが、第m行の走査線12に対応する画素回路PIXに書き込まれたデータ電圧を変動させることがなく、良好な表示品質を保つことができる。
換言すれば、制御回路40は、第m行の走査線12に出力される走査信号G[m]がタイミングtxにおいて選択電圧VGHから非選択電圧VGLへ遷移を開始してから、プリチャージ電圧をデータ線14に出力するまでの経過時間を、データ電圧の極性に応じて変更している。
ここで、第m行の走査線12に出力される走査信号G[m]が選択電圧VGHから非選択電圧VGLへ遷移を開始するタイミングtxは、出力制御信号ENがアクティブから非アクティブに遷移するタイミングtdeと一致する。即ち、制御回路40は、出力制御信号ENが一方のレベルから他方のレベルへ遷移するタイミング(図6、図7Aに示すtu1又はtde)から、プリチャージ電圧をデータ線14に出力するまでの経過時間を、データ電圧の極性に応じて変更している。
より詳細には、制御回路40は、出力制御信号ENがアクティブから非アクティブに遷移するタイミング(図6、図7Aに示すtde)から、プリチャージ電圧をデータ線14に出力するまでの経過時間を、データ電圧の極性に応じて変更している。
また、制御回路40は、負極性のデータ電圧を画素回路PIXに書き込む場合の経過時間Tm(図7A参照)を、正極性のデータ電圧を書き込む場合の経過時間Tp(図6参照)よりも長くしている。
ところで、図6に示すタイミングt0は、データ電圧が正極性の場合に、選択信号S1〜S4が指定するデータ線14へプリチャージ電圧を出力する開始タイミングであり、図7Aに示すタイミングt1は、データ電圧が正極性の場合に、選択信号S1〜S4が指定するデータ線14へプリチャージ電圧を出力する開始タイミングである。また、図6および図7Aに示す第m行の走査信号G[m]は、スタートパルスSPをクロック信号CKに従ってシフトすることによって得られる。従って、制御回路40は、クロック信号CKが一方のレベルから他方のレベルへ遷移するタイミング(図6および図7Aに示すtu1またはtd1)から、選択信号S1〜S4が指定するデータ線14へプリチャージ電圧を出力する開始タイミングまでの経過時間を、データ電圧の極性に応じて変更している。
以上のようなプリチャージ電圧の供給制御を行うことにより、図7Aに示す負極性駆動時のプリチャージ期間Tpmは、図6に示す正極性駆動時のプリチャージ期間Tppよりも短くなる。プリチャージ期間の確保は、容量線16の電位の安定のために必要になるが、負極性駆動時における容量線の電位の変動は、正極性駆動時における容量線の電位の変動よりも小さいため、負極性駆動時のプリチャージ期間Tpmを正極性駆動時のプリチャージ期間Tppよりも短くすることができ、良好な表示品質を保つことができる。ところで負極性駆動時のプリチャージ電圧Vpmは正極性駆動時のプリチャージ電圧Vppよりも低い。したがって画素回路PIXの画素トランジスターTrとデマルチプレクサー57[j]のスイッチ58[1]〜58[4]にNチャンネル型のトランジスターを用いた場合では、負極性駆動時には正極性駆動時よりもゲート電圧を大きくしてプリチャージ電圧を書きこむ動作になる。この点もプリチャージ期間Tppを短くできる理由である。
また、図7Aに示す例では、データ線駆動回路30は、少なくとも第m水平走査期間が開始するタイミングt0からプリチャージ期間Tpmが終了するタイミングt2までの期間、プリチャージ電圧を出力し、デマルチプレクサー57は、プリチャージ期間Tpmにおいてデータ線駆動回路30から出力されるプリチャージデータ信号PDをデータ線14に出力する。データ線駆動回路30がプリチャージデータ信号PDの出力を開始するタイミングt0は、選択信号S1〜S4が指定する開始タイミングt1よりも前である。
図8に示すように、データ線14と容量線16とはカップリングコンデンサーC1によりカップリングされており、容量線16は画素回路PIXの保持容量Cstとも接続されている。容量線16は各種要因による外部抵抗Rexや容量線16自体の配線抵抗Rcを介して電源LCCOMに接続されているので、ある時定数を持った電位挙動を示す。したがって、データ線14の電位が変動すると、容量線16の電位も前記時定数に基づきながら変動する。図9に示すように、正極性駆動時のプリチャージ期間Tppにおいては、データ線14の電位は、最大でデータ電圧の最大値から第1プリチャージ電圧Vppまで変動する。この場合、容量線16の電位は、コモン電圧LCCOMから一旦大きく低下し、再びコモン電圧LCCOMに戻るように変動する。しかし、図10に示すように、負極性駆動時のプリチャージ期間Tpmにおいては、データ電圧の最大値であるコモン電圧LCCOMと第2プリチャージ電圧Vpmとの電圧差が、正極性駆動時におけるデータ電圧の最大値と第1プリチャージ電圧Vppとの電圧差よりも小さい。その結果、負極性駆動時のプリチャージ期間Tpmにおける容量線16の電位の変動は、正極性駆動時のプリチャージ期間Tppにおける容量線16の電位の変動よりも小さくなる。したがって、負極性駆動時のプリチャージ期間Tpmを、正極性駆動時のプリチャージ期間Tppよりも短くしても、容量線16の電位は安定し、所望のデータ電圧を画素回路PIXに書き込むことにより、良好な表示品質を保つことができる。
なお、負極性駆動時において、図7ABに示すように、第m水平走査期間終了時であるタイミングt0で第2プリチャージ電圧Vpmをデータ線14に供給しても走査信号G[m]のタイミングt0における電圧が、第2プリチャージ電圧Vpmよりも大きな値となっている。したがって、タイミングt0において第2プリチャージ電圧Vpmをデータ線14に供給すると、第m行の走査線12に対応する画素回路PIXの画素トランジスターTrはオン状態となる。その結果、第m+1行の走査線12に対応する画素回路PIXの階調に応じたデータ電圧の書き込み前に供給する第2プリチャージ電圧Vpmが、第m行の走査線12に対応する画素回路PIXに書き込まれたデータ電圧を変動させてしまい、画像品質が低下する。
そこで、本実施形態では、図7Aに示すように、第(m+1)水平走査期間においては、データ線14に対する第2プリチャージ電圧Vpmの供給タイミングを、第m行の走査線12に供給される走査信号G[m]の電圧が、非選択電圧VGLに到達するタイミングであるタイミングt1となるように、制御回路40は、選択信号S1〜S4をオン状態とする。つまり、本実施形態においては、負極性駆動時の第2プリチャージ電圧Vpmの供給タイミングを、第m水平走査期間終了のタイミングであるタイミングt0よりも遅らせている。このように制御することにより、タイミングt1においては、走査信号G[m]の電圧は、第2プリチャージ電圧Vpmよりも小さな値となる。したがって、タイミングt1において第2プリチャージ電圧Vpmをデータ線14に供給しても、第m行の走査線12に対応する画素回路PIXの画素トランジスターTrはオン状態とはならない。その結果、第m+1行の走査線12に対応する画素回路PIXの階調に応じたデータ電圧の書き込み前に供給する第2プリチャージ電圧Vpmが、第m行の走査線12に対応する画素回路PIXに書き込まれたデータ電圧を変動させることがなく、良好な表示品質を保つことができる。
換言すれば、制御回路40は、第m行の走査線12に出力される走査信号G[m]がタイミングtxにおいて選択電圧VGHから非選択電圧VGLへ遷移を開始してから、プリチャージ電圧をデータ線14に出力するまでの経過時間を、データ電圧の極性に応じて変更している。
ここで、第m行の走査線12に出力される走査信号G[m]が選択電圧VGHから非選択電圧VGLへ遷移を開始するタイミングtxは、出力制御信号ENがアクティブから非アクティブに遷移するタイミングtdeと一致する。即ち、制御回路40は、出力制御信号ENが一方のレベルから他方のレベルへ遷移するタイミング(図6、図7Aに示すtu1又はtde)から、プリチャージ電圧をデータ線14に出力するまでの経過時間を、データ電圧の極性に応じて変更している。
より詳細には、制御回路40は、出力制御信号ENがアクティブから非アクティブに遷移するタイミング(図6、図7Aに示すtde)から、プリチャージ電圧をデータ線14に出力するまでの経過時間を、データ電圧の極性に応じて変更している。
また、制御回路40は、負極性のデータ電圧を画素回路PIXに書き込む場合の経過時間Tm(図7A参照)を、正極性のデータ電圧を書き込む場合の経過時間Tp(図6参照)よりも長くしている。
上述した負極性駆動の例では、図7Aに示すように第m+1水平走査期間においてプリチャージ電圧がデータ線14に印加されるタイミングは、第m+1水平走査期間が開始するタイミングt0より遅れたタイミングt1であった。プリチャージ電圧をデータ線14へ印加することをタイミングt1から開始したのは、タイミングt1において第m番目の走査線12の電圧がプリチャージ電圧との関係で画素トランジスターTrのオフを維持できるようにするためである。従って、プリチャージ電圧のデータ線14への印加を開始するタイミングにおいて、第m番目の走査線12の電圧が画素トランジスターTrのオフを維持できる電圧であれば、プリチャージ電圧のデータ線14への印加を開始するタイミングは、タイミングt1よりも前であってもよい。
図7Bは、負極性駆動時におけるプリチャージ電圧の供給タイミングの一例を示す図である。走査信号G[m]が選択電圧VGHから非選択電圧VGLへ遷移を開始すると共に
出力制御信号ENがアクティブから非アクティブに遷移するタイミングtxは、正極性駆動時(図6参照)よりも前に設定されている。従って、負極性駆動時には第m行の走査線12の電圧が降下する時間を正極性駆動時と比較して長くとることができる。
即ち、制御回路40は、出力制御信号ENがアクティブから非アクティブに遷移するタイミングtxから選択信号S1〜S4が指定するデータ線へプリチャージ電圧を出力する開始タイミングまでの経過時間を、データ電圧の極性に応じて変更する。
以上のように、本実施形態によれば、負極性駆動時においては、ある走査線12を選択する際のプリチャージ電圧Vpmの供給タイミングを、直前に選択された走査線12の電圧が非選択電圧に到達するタイミングとなるように制御を行う。このように制御を行うことにより、書き込みが終了した画素回路PIXの電位に影響を与えずに、良好な表示品質を保つことができる。
<第2実施形態>
次に、本発明の第2実施形態について図11を参照しつつ説明する。図11は、本実施形態におけるプリチャージ電圧の供給タイミングを示す図である。本実施形態は、極性反転を一垂直走査期間(1V)ごとに行うのではなく、一水平走査期間(1H)ごとに行う。図11に示す例では、第m水平走査期間において正極性駆動が行われ、第(m+1)水平走査期間において負極性駆動が行われる。この場合でも、負極性駆動が行われる第(m+1)水平走査期間においては、第2プリチャージ電圧Vpmの供給タイミングを、第m水平走査期間終了のタイミングであるタイミングt0よりも遅らせる。つまり、第2プリチャージ電圧Vpmの供給タイミングを、第m行の走査線12に供給される走査信号G[m]の電圧が非選択電圧VGLに到達するタイミングとなるように、制御回路40は選択信号S1〜S4をオン状態とする。
以上のように、一水平走査期間ごとに極性反転を行う場合であっても、負極性駆動時においては、ある走査線12を選択する際の第2プリチャージ電圧Vpmの供給タイミングを、直前に選択された走査線12の電圧が非選択電圧に到達するタイミングとなるように制御を行う。このように制御を行うことにより、書き込みが終了した画素回路PIXの電位に影響を与えずに、良好な表示品質を保つことができる。
<第3実施形態>
次に、本発明の第3実施形態について図12Aを参照しつつ説明する。図12Aは、本実施形態における負極性駆動時の第2プリチャージ電圧Vpmの供給タイミングの一例を示す図である。本実施形態は、第1実施形態と同様に、極性反転を一水平走査期間(1V)ごとに行う。図12Aに示すように、本実施形態においても、プリチャージ期間Tpmに選択信号S1〜S4をオン状態とするタイミングを、第m行の走査線12に供給される走査信号G[m]の電圧が非選択電圧VGLに到達するタイミングであるタイミングt1とする。さらに、本実施形態においては、制御回路40は、プリチャージ期間Tpmにプリチャージデータ信号PDを出力するようにデータ線駆動回路30を制御する。即ち、データ線駆動回路30がプリチャージ電圧を出力する期間と、選択信号S1〜S4がデータ線14にプリチャージ電圧を出力するためにアクティブ(この例ではハイレベル)となる期間とが略一致する。
この結果、本実施形態においては、ある走査線12を選択する際の負極性駆動時におけるプリチャージ期間Tpmの開始タイミングを、直前に選択された走査線12の電圧が非選択電圧に到達するタイミングとなるように制御を行う。このように制御を行うことにより、書き込みが終了した画素回路PIXの電位に影響を与えずに、良好な表示品質を保つことができる。また、本実施形態によれば、デマルチプレクサー57がオン状態となり、データ線14とデータ線駆動回路30の出力端子とが接続されるプリチャージ期間Tpmに限ってデータ線駆動回路30はプリチャージ電圧を出力する。よって、データ線駆動回路30の動作時間を短縮することにより、消費電力を削減することができ、データ線駆動回路30の発熱量を抑制して信頼性を向上させることができる。
また、上述した例では、図12Aに示すように第m+1水平走査期間においてプリチャージ電圧がデータ線14に印加されるタイミングは、第m+1水平走査期間が開始するタイミングt0より遅れたタイミングt1であった。しかしながら、図12Bに示すように第m+1水平走査期間においてプリチャージ電圧がデータ線14に印加されるタイミングを第m+1水平走査期間が開始するタイミングt0と一致させてもよい。
この場合、走査信号G[m]が選択電圧VGHから非選択電圧VGLへ遷移を開始すると共に出力制御信号ENがアクティブから非アクティブに遷移するタイミングtxは、正極性駆動時(図6参照)よりも前に設定される。従って、負極性駆動時には第m行の走査線12の電圧が降下する時間を正極性駆動時と比較して長くとることができる。
即ち、制御回路40は、出力制御信号ENがアクティブから非アクティブに遷移するタイミングtxから選択信号S1〜S4が指定するデータ線へプリチャージ電圧を出力する開始タイミングまでの経過時間を、データ電圧の極性に応じて変更する。
<変形例>
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。
(1)上述した実施形態では、画素回路PIXの画素トランジスターTrとして、Nチャンネル型のトランジスターを用いた。そして、極性反転駆動の一方の極性である負極性駆動時に、ある走査線12を選択する際のプリチャージ期間の開始タイミングを、直前に選択された走査線12の電圧が非選択電圧に到達するタイミングとなるように制御を行った。しかし、本発明はこのような態様に限定されない。例えば、画素回路PIXの画素トランジスターTrとして、Pチャンネル型のトランジスターを用い、プリチャージ電圧が、正極性駆動時において、ある走査線12の直前に選択された走査線12における一水平走査期間の終了時の遷移中の電圧よりも小さくなる場合にも適用可能である。この場合には、正極性駆動時において、ある走査線12を選択する際のプリチャージ電圧の供給タイミングを、直前に選択された走査線12の電圧が非選択電圧に到達するタイミングとなるように制御を行えばよい。
(2)上述した実施形態においては、プリチャージ期間の電圧を一定とする態様について説明したが、本発明はこのような態様に限定される訳ではない。例えば、プリチャージ期間に1段目のプリチャージと2段目のプリチャージとを行う、いわゆる2段プリチャージに対しても適用可能である。この場合には、ある走査線12を選択する際の負極性駆動時の1段目のプリチャージ電圧の供給タイミングを、直前に選択された走査線12の電圧が非選択電圧に到達するタイミングとなるように制御を行えばよい。
(3)上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機EL(ElecTroLuminescent)、無機ELや発光ポリマーなどの発光素子を用いた表示パネルに対しても上記実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネルに対しても上記実施形態と同様に本発明が適用され得る。さらに、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上記実施形態と同様に本発明が適用され得る。黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
(4)上述した各実施形態ではデータ線駆動回路30から出力されるプリチャージ電圧およびデータ電圧は、デマルチプレクサー57を介してデータ線14に供給されたが、本発明はこれに限定されない、データ線駆動回路30がデータ線14の本数(4・J本)だけ出力端子を備え、データ線駆動回路30の各出力端子とデータ線駆動回路30の各データ線14が1対1に接続されてもよい。さらに、データ線駆動回路30は電気光学パネル100に形成されてもよい。
<応用例>
この発明は、各種の電子機器に利用され得る。図13から図15は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
図13は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。
図14は、携帯電話機の斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002と、各種の画像を表示する電気光学装置1とを備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。
図15は、電気光学装置を採用した投射型表示装置(3板式のプロジェクター)4000の構成を示す模式図である。この投射型表示装置4000は、相異なる表示色R、G、Bに各々対応する3個の電気光学装置1(1R,1G,1B)を含んでいる。照明光学系4001は、照明装置(光源)4002からの出射光のうち赤色成分rを電気光学装置1Rに供給し、緑色成分gを電気光学装置1Gに供給し、青色成分bを電気光学装置1Bに供給する。各電気光学装置1(1R,1G,1B)は、照明光学系4001から供給される各単色光を表示画像に応じて変調する光変調器(ライトバルブ)として機能する。投射光学系4003は、各電気光学装置1からの出射光を合成して投射面4004に投射する。本発明はこのような液晶プロジェクターにも適用可能である。
なお、本発明が適用される電子機器としては、図1、および図13から図15に例示した機器のほか、携帯情報端末(PDA:Personal Digital Assistants)が挙げられる。その他にも、デジタルスチルカメラ,テレビ,ビデオカメラ,カーナビゲーション装置,車載用の表示器(インパネ),電子手帳,電子ペーパー,電卓,ワードプロセッサー,ワークステーション,テレビ電話,POS端末が挙げられる。さらに、プリンター,スキャナー,複写機,ビデオプレーヤー,タッチパネルを備えた機器等などが挙げられる。
1…電気光学装置、10…画素部、12…走査線、14…データ線、15…VID信号線、22…走査線駆動回路、30…データ線駆動回路、40…制御回路、57…デマルチプレクサー、58…スイッチ、60…液晶素子、62…画素電極、64…コモン電極、66…液晶、70…アナログ電圧生成回路、100…電気光学パネル、200…駆動用集積回路、300…フレキシブル回路基板。

Claims (13)

  1. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素と、
    プリチャージ電圧を出力した後、表示すべき階調に応じた大きさのデータ電圧を出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させるデータ線駆動部と、
    前記プリチャージ電圧を前記データ線に出力するタイミングを制御し、前記複数の走査線のいずれかを選択するための走査信号の電圧が前記画素トランジスターをオンさせる選択電圧から前記画素トランジスターをオフさせる非選択電圧へ遷移を開始してから前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する制御部と、
    を備えることを特徴とする電気光学装置。
  2. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素と、
    スタートパルスとクロック信号とに基づいて、前記複数の走査線の各々に走査信号を出力する走査線駆動部と、
    プリチャージ電圧を出力した後、表示すべき階調に応じた大きさのデータ電圧を出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させるデータ線駆動部と、
    前記データ線へ前記プリチャージ電圧を出力する開始タイミングを指定する選択信号に基づいて、前記データ線駆動部から出力される前記プリチャージ電圧および前記データ電圧を所定のデータ線に出力する選択部と、
    前記スタートパルスおよび前記クロック信号を前記走査線駆動部に出力し、前記選択信号を前記選択部に出力し、前記クロック信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記選択信号が指定する前記開始タイミングまでの経過時間を、前記データ電圧の極性に応じて変更する制御部と、
    を備えることを特徴とする電気光学装置。
  3. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素と、
    スタートパルスとクロック信号と出力制御信号とに基づいて、前記複数の走査線の各々に走査信号を出力する走査線駆動部と、
    プリチャージ電圧を出力した後、表示すべき階調に応じた大きさのデータ電圧を出力し、所定電圧を基準として前記データ電圧の極性を所定周期で反転させるデータ線駆動部と、
    前記データ線へ前記プリチャージ電圧を出力する開始タイミングを指定する選択信号に基づいて、前記データ線駆動部から出力される前記プリチャージ電圧および前記データ電圧を所定のデータ線に出力する選択部と、
    前記スタートパルスおよび前記クロック信号と前記出力制御信号を前記走査線駆動部に出力し、前記選択信号を前記選択部に出力し、前記出力制御信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記選択信号が指定する前記開始タイミングまでの経過時間を、前記データ電圧の極性に応じて変更する制御部と、
    を備えることを特徴とする電気光学装置。
  4. 前記出力制御信号は、前記複数の走査線の各々に出力される走査信号のいずれかがアクティブとなる期間にアクティブとなり、
    前記出力制御信号が一方のレベルから他方のレベルへ遷移するタイミングは、前記出力制御信号がアクティブから非アクティブに遷移するタイミングである、
    ことを特徴とする請求項3に記載の電気光学装置。
  5. 前記データ電圧が正極性の場合の前記プリチャージ電圧は、前記データ電圧が負極性の場合の前記プリチャージ電圧より高いことを特徴とする請求項1乃至3のいずれか1項に記載の電気光学装置。
  6. 前記制御部は、前記データ電圧が負極性の場合の前記経過時間を、前記データ電圧が正極性の場合の前記経過時間よりも長くすることを特徴とする請求項1乃至3のいずれか1項に電気光学装置。
  7. 前記画素は、一方の端子が前記画素トランジスターに接続され、他方の端子が容量線に接続される保持容量を備え、
    前記データ電圧が負極性の場合に前記プリチャージ電圧を前記データ線に出力する期間を前記データ電圧が正極性の場合に前記プリチャージ電圧を前記データ線に出力する期間よりも短くすることを特徴とする、請求項1乃至3のいずれか1項に記載の電気光学装置。
  8. 前記データ線駆動部が前記プリチャージ電圧の出力を開始するタイミングは、前記選択信号が指定する前記開始タイミングよりも前である、
    ことを特徴とする請求項2または3に記載の電気光学装置。
  9. 前記データ線駆動部が前記プリチャージ電圧を出力する期間と、前記選択信号が前記所定のデータ線に前記プリチャージ電圧を出力するためにアクティブとなる期間とが略一致する、
    ことを特徴とする請求項2または3に記載の電気光学装置。
  10. 請求項1乃至3のいずれか1項に記載の電気光学装置を備えることを特徴とする電子機器。
  11. 複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素とを含む電気光学装置の制御方法であって、
    プリチャージ電圧を前記データ線に出力した後、表示すべき階調に応じた大きさのデータ電圧を前記データ線に出力し、
    所定電圧を基準として前記データ電圧の極性を所定周期で反転させ、
    前記プリチャージ電圧を前記データ線に出力するタイミングを制御し、前記複数の走査線のいずれかを選択するための走査信号の電圧が前記画素トランジスターをオンさせる選択電圧から前記画素トランジスターをオフさせる非選択電圧へ遷移を開始してから前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する、
    電気光学装置の制御方法。
  12. 複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素とを含む電気光学装置の制御方法であって、
    プリチャージ電圧を前記データ線に出力した後、表示すべき階調に応じた大きさのデータ電圧を前記データ線に出力し、
    所定電圧を基準として前記データ電圧の極性を所定周期で反転させ、
    スタートパルスおよびクロック信号に基づいて前記画素トランジスターをオンまたはオフに制御する走査信号を生成して前記複数の走査線に出力し、
    前記クロック信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する、
    電気光学装置の制御方法。
  13. 複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられ、前記データ線の電圧を取り込むための画素トランジスターを備えた画素とを含む電気光学装置の制御方法であって、
    プリチャージ電圧を前記データ線に出力した後、表示すべき階調に応じた大きさのデータ電圧を前記データ線に出力し、
    所定電圧を基準として前記データ電圧の極性を所定周期で反転させ、
    スタートパルスとクロック信号と出力制御信号とに基づいて前記画素トランジスターをオンまたはオフに制御する走査信号を生成して前記複数の走査線に出力し、
    前記出力制御信号が一方のレベルから他方のレベルへ遷移するタイミングから、前記プリチャージ電圧を前記データ線に出力するまでの経過時間を、前記データ電圧の極性に応じて変更する、
    電気光学装置の制御方法。
JP2017203262A 2016-12-01 2017-10-20 電気光学装置、電気光学装置の制御方法および電子機器 Active JP7114875B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/821,260 US10490154B2 (en) 2016-12-01 2017-11-22 Electro-optical device and electronic device
US16/565,878 US10529298B1 (en) 2016-12-01 2019-09-10 Electro-optical device and electronic device
US16/700,047 US10847114B2 (en) 2016-12-01 2019-12-02 Electro-optical device and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016233918 2016-12-01
JP2016233918 2016-12-01

Publications (2)

Publication Number Publication Date
JP2018092140A true JP2018092140A (ja) 2018-06-14
JP7114875B2 JP7114875B2 (ja) 2022-08-09

Family

ID=62565541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017203262A Active JP7114875B2 (ja) 2016-12-01 2017-10-20 電気光学装置、電気光学装置の制御方法および電子機器

Country Status (1)

Country Link
JP (1) JP7114875B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020085989A (ja) * 2018-11-19 2020-06-04 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
CN114141209A (zh) * 2021-11-26 2022-03-04 惠科股份有限公司 移位寄存器单元、栅极驱动电路、显示面板
US11393377B2 (en) 2020-04-15 2022-07-19 Seiko Epson Corporation Electro-optical device, and electronic apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102186367B1 (ko) * 2018-04-06 2020-12-03 포칼 워크스 코., 리미티드 세탁기 및 회전 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207760A (ja) * 2002-01-16 2003-07-25 Hitachi Ltd 液晶表示装置およびその駆動方法
JP2016085401A (ja) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207760A (ja) * 2002-01-16 2003-07-25 Hitachi Ltd 液晶表示装置およびその駆動方法
JP2016085401A (ja) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020085989A (ja) * 2018-11-19 2020-06-04 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
US11049464B2 (en) 2018-11-19 2021-06-29 Seiko Epson Corporation Electro-optical device for pre-charging signal lines and driving method thereof
US11393377B2 (en) 2020-04-15 2022-07-19 Seiko Epson Corporation Electro-optical device, and electronic apparatus
JP7476637B2 (ja) 2020-04-15 2024-05-01 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN114141209A (zh) * 2021-11-26 2022-03-04 惠科股份有限公司 移位寄存器单元、栅极驱动电路、显示面板
CN114141209B (zh) * 2021-11-26 2022-07-15 惠科股份有限公司 移位寄存器单元、栅极驱动电路、显示面板

Also Published As

Publication number Publication date
JP7114875B2 (ja) 2022-08-09

Similar Documents

Publication Publication Date Title
US10529298B1 (en) Electro-optical device and electronic device
US9460678B2 (en) Electro-optic device, driving method for electro-optic device and electronic device
JP7114875B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
JP2015079138A (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
US20090122034A1 (en) Display device, and driving apparatus and driving method thereof
US20180090085A1 (en) Electro-optical device, method of controlling electro-optical device, and electronic apparatus
JP6741046B2 (ja) 液晶装置および電子機器
US10290278B2 (en) Electrooptical device, electronic device, and control method of electrooptical device
US10297224B2 (en) Electrooptical device, control method of electrooptical device, and electronic device
JP6427863B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
US11107442B2 (en) Electro-optical device, driving method for electro-optical device, and electronic apparatus
JP2012037827A (ja) 電気光学装置および電子機器
JP6446933B2 (ja) 電気光学装置、電気光学装置の制御方法、及び電子機器
JP6322944B2 (ja) 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器
US11049464B2 (en) Electro-optical device for pre-charging signal lines and driving method thereof
JP6699298B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
US10199001B2 (en) Electrooptical device, control method of electrooptical device, and electronic device
JP2019207398A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP7476637B2 (ja) 電気光学装置、及び電子機器
US20210295758A1 (en) Electro-optical device, and electronic apparatus
JP5668529B2 (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20190322

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220519

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220526

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R150 Certificate of patent or registration of utility model

Ref document number: 7114875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150