JP4663037B2 - 酸化珪素膜の製造方法 - Google Patents

酸化珪素膜の製造方法 Download PDF

Info

Publication number
JP4663037B2
JP4663037B2 JP53483299A JP53483299A JP4663037B2 JP 4663037 B2 JP4663037 B2 JP 4663037B2 JP 53483299 A JP53483299 A JP 53483299A JP 53483299 A JP53483299 A JP 53483299A JP 4663037 B2 JP4663037 B2 JP 4663037B2
Authority
JP
Japan
Prior art keywords
oxide film
film
silicon oxide
infrared light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP53483299A
Other languages
English (en)
Inventor
光敏 宮坂
孝雄 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Mitsubishi Electric Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP4663037B2 publication Critical patent/JP4663037B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • C23C14/5813Thermal treatment using lasers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10Glass or silica
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • C23C16/402Silicon dioxide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

技術分野
本発明は気相堆積法により高品質な酸化硅素膜を製造する方法に関する。この酸化硅素膜は半導体装置の下地保護膜、ゲート絶縁膜、層間絶縁膜等に好適である。また、本発明は例えば800℃程度以下の比較的低温にて半導体表面を酸化して高品質の極薄酸化珪素膜(膜厚10nm程度未満)を形成することにより高品質の微細半導体装置(例えば、金属−酸化膜−半導体型電界効果トランジスタ(MOSFET))を製造する方法に関する。また、本発明は例えば600℃程度以下の比較的低温にて高性能で高信頼性の半導体装置(例えば、薄膜トランジスタ)を製造する方法に関する。また、本発明はそのようにして製造された高性能で高信頼性の半導体装置及びこの半導体装置を備えた高性能で高信頼性の表示装置(例えば、液晶表示装置)に関する。さらにまた、本発明は高品質な酸化硅素膜を製造することのできる赤外光照射装置に関する。
背景技術
酸化硅素膜は多結晶硅素薄膜トランジスタ(p−Si TFT)のゲート絶縁膜や、極薄酸化膜を有するVLSI等の微細半導体装置のゲート絶縁膜等に広く用いられている。この酸化硅素膜の品質はこれら半導体装置の電気特性に強い影響を及ぼす。
酸化硅素膜を低温p−Si TFTのゲート絶縁膜に適用する場合、汎用のガラス基板を使用し得る例えば600℃程度以下の比較的低温にて酸化硅素膜を形成する必要がある。そのため、従来より化学気相堆積法(CVD法)や物理気相堆積法(PVD法)が使用されている。
また、極薄酸化膜を有するVLSI等の微細半導体装置の製造においては、従来、酸素や塩酸を含んだ雰囲気下にて例えば800℃程度以下の比較的低温でシリコンの熱酸化を施したり、シリコン基板に酸素プラズマを照射する等の処理を施したりして極薄酸化硅素膜を得ていた。
しかしながら、これら従来の酸化硅素膜は、酸化膜捕獲電荷が多い等の理由によって、膜の品質が極めて低いという問題を有している。
そのため、従来の酸化硅素膜をp−Si TFTのゲート絶縁膜として用いると、低品質・低信頼性のp−Si TFTしか得られないという問題を有している。これは、酸化硅素膜が酸化膜固定電荷を多量に有しているために半導体装置のフラットバンド電圧(Vfb)を変動させたり、表面捕獲準位が高いために閾値電圧(Vth)を大きくしたり、さらには酸化膜捕獲準位が大きいために電荷の酸化膜中への注入が容易であること等による。換言すれば、従来のp−Si TFT等の半導体装置は酸化硅素膜の品質が低いため多くの問題を抱えている訳である。
同様な問題は極薄酸化珪素膜を利用するVLSI等の微細半導体装置にも見られる。一般に、極薄酸化珪素膜は800℃程度以下の比較的低温で形成されるため、低温酸化の問題点の総てを有している。即ち、界面準位や酸化膜捕獲準位が極めて高く、酸化膜電流も大きいという問題点である。これらの問題点が超集積回路の性能を制限したり、その寿命を短くする主因となっている。
そこで、本発明は上述した問題点を解決するためになされたものであり、その目的は、気相堆積法により高品質な酸化硅素膜を製造する方法を提供すること、例えば800℃程度以下の比較的低温にて形成された酸化珪素膜を用いて高品質の極薄酸化膜を有するVLSI等の微細半導体装置を製造する方法を提供すること、例えば600℃以下の比較的低温にて高性能で高信頼性の半導体装置(例えば、薄膜トランジスタ)を製造する方法を提供すること、このような高性能で高信頼性の半導体装置や表示装置を提供すること、及び高品質な酸化硅素膜を製造することのできる製造装置を提供することにある。
発明の開示
本発明は、まず酸化珪素膜形成工程として、絶縁性基板(例えば、石英ガラス基板、汎用無アルカリガラス基板等)、半導体基板(例えば、単結晶硅素基板、化合物半導体基板等)、金属基板等の各種基板上に気相堆積法(例えば、化学気相堆積法(CVD法)、物理気相堆積法(PVD法)等)により酸化硅素膜を堆積する。また、酸化性雰囲気下に於ける半導体物質表面の熱処理(熱酸化)や半導体物質表面への酸化性物質(酸素や亜酸化窒素等)のプラズマ照射(プラズマ酸化)、オゾン(O3)供給(オゾン酸化)、加熱金属触媒によって生ずる活性酸素供給(活性酸素酸化)等により半導体物質表面を酸化して酸化硅素膜を形成する。
これらの酸化珪素膜形成工程は、直接半導体基板やガラス基板の上にフィールド酸化膜、ゲート絶縁膜、層間絶縁膜、下地保護膜等として酸化硅素膜を形成することもあれば、ガラス基板や単結晶硅素基板の表面に形成された酸化膜等の絶縁物質上に半導体膜形成工程として硅素単体や硅素を主体とする半導体膜を形成した後に、この半導体膜上に酸化硅素膜を形成することもある。
硅素を主体とした半導体膜とは半導体膜が硅素とゲルマニウム等他の元素との混合物からなり、硅素の構成比が80%程度以上の半導体膜である。また、珪素単体の半導体膜には、珪素にP、B、Al、As等の不純物が含まれた半導体膜も含まれる。従って、本発明でいう酸化珪素膜とは、純粋な酸化珪素膜(SiOx膜:xは略2)のみならず、これらの元素やその酸化物を含有する酸化珪素膜をも含む意味で用いている。珪素物質は単結晶状態、多結晶状態、非晶質状態、多結晶と非晶質とが混在した混晶質状態等にある。
気相堆積法による酸化膜堆積工程は600℃程度以下の比較的低温にて行われる。PVD法にはスパッター法、蒸着法等が使用できる。また、CVD法には常圧化学気相堆積法(APCVD法)、低圧化学気相堆積法(LPCVD法)、プラズマ化学気相堆積法(PECVD法)等が使用できる。
熱酸化による酸化膜形成工程は酸素や水蒸気、塩酸等を含有する酸化性雰囲気下に於いて、600℃程度から1000℃程度の温度範囲内で半導体物質を処理することにより行われる。膜厚が10nm程度未満の極薄酸化膜を形成する際には、熱酸化は800℃程度以下の温度で処理されることが多い。また、プラズマ酸化、オゾン酸化、活性酸素酸化等の酸化膜形成工程に於いても、半導体物質の温度はやはり600℃程度以下の状態で処理される(以下、本明細書では800℃程度以下の熱酸化、プラズマ酸化、オゾン酸化、活性酸素酸化を低温酸化法と総称する。)。そのようにして低温酸化法により得られる酸化硅素膜は、1100℃程度以上の温度で得られる厚い熱酸化膜(膜厚50nm程度以上)に比べて低品質なのが一般的である。
そこで、本発明では次の赤外光照射工程により、これら酸化硅素膜の膜質改善を行う。赤外光照射工程では、前述の気相堆積法により得られた酸化硅素膜や低温酸化法により得られた極薄酸化硅素膜に赤外光を照射する。照射赤外光は酸化硅素膜により吸収され、酸化膜の温度を上昇させる。この温度上昇により酸化珪素膜自体及び界面の改質が進む。赤外光の酸化硅素膜に対する透過光強度Iは入射光強度をI0、酸化硅素膜の膜厚をt(cm)、赤外光の酸化硅素膜に依る吸収係数をk(cm-1)としたとき、
I=I0exp(−k・t)
と表現される。基板がガラス等の酸化硅素膜と同等な光学特性を有する物質からなるとき、又は照射赤外光に対する吸収係数が酸化硅素膜よりも大きい物質からなるとき、照射赤外光は酸化硅素膜で吸収されるとともにガラス等の基板でも吸収される。従って、酸化硅素膜での吸収率があまりに低いと、効果的に酸化硅素膜の温度が上昇しないにのみならず、かえって主として基板により赤外光が吸収され、その結果として基板を損傷することとなる。具体的には基板が割れたり、歪んだりする。このため、赤外光による温度上昇は、酸化硅素膜で大きくガラス等の基板で小さいことが望まれる。本発明が対象としている酸化硅素膜の膜厚は厚くても1μm程度であり、他方ガラス等の基板は通常数百μm程度以上の厚みを有する。従って、酸化硅素膜での赤外光の吸収が入射光に対して10%程度を超えれば、基板での吸収は90%程度未満となる。この場合、酸化硅素膜と基板の厚みが数百倍以上も異なることから、基板の温度上昇は酸化硅素膜の温度上昇よりも十分低くなる。赤外光は表面より照射されて酸化膜を通過した後に基板に入るため、酸化硅素膜からの透過光を90%程度未満とするには、上式より
k・t>0.1
を満たせばよいことが分かる。基板が単結晶シリコンの様に赤外光に対する吸収係数が酸化硅素膜の吸収係数よりも著しく小さい場合には、赤外光の酸化硅素膜での吸収がかなり小さくとも、基板損傷の恐れは低いので
k・t>0.01
とすることができる。
ここ迄述べてきたように、酸化硅素膜に赤外光を照射して膜質改善を進めるには、酸化硅素膜が赤外光を吸収せねばならない。図1は電子サイクロトロン共鳴プラズマ化学気相堆積法(ECR−PECVD法)で堆積した酸化硅素膜の赤外光吸収特性を示している。左縦軸は酸化膜の吸光度a(Absorbance)を表し、右縦軸は吸収係数k(cm-1)を表している。吸光度aと吸収係数kとの間には
k=ln(10)・a/t
の関係が成り立つ。但し、t(cm)は酸化硅素膜の膜厚である。図1の横軸は赤外光の波数(cm-1)及び対応する光の波長(μm)である。
一般に酸化硅素膜には赤外光に対して三種の吸収ピークが存在する。非対称伸縮ピーク(ABS)、対称伸縮ピーク(SBS)及び結合曲がりピーク(BB)である。図1から明らかなように、非対称伸縮ピークは波数が1057cm-1(波長9.46μm)付近にあり、吸収係数は27260cm-1である。対称伸縮ピークは波数815cm-1(波長12.27μm)付近にあり、吸収係数は2290cm-1である。結合曲がりピークは波数457cm-1(波長21.88μm)付近にあり、吸収係数は8090cm-1である。照射赤外光の波長はこれら三種の吸収ピークに合わせればよい。従って、赤外光の波長は、非対称伸縮ピークで吸収させるにはおよそ8.929μm(波数1120cm-1)からおよそ10μm(波数1000cm-1)の間に有ればよく、対称伸縮ピークで吸収させるにはおよそ11.364μm(波数880cm-1)からおよそ13.158μm(波数760cm-1)の間に有ればよく、結合曲がりピークで吸収させるにはおよそ19.231μm(波数520cm-1)からおよそ25μm(波数400cm-1)の間に有ればよい。
最も効果的に赤外光を吸収するのは、吸収係数が一番大きい非対称伸縮ピークである。気相堆積法で得られる最も低品質の酸化硅素膜でも非対称伸縮ピークに於ける吸収係数は25000cm-1程度の値を有する。従って、総ての気相堆積法で得られる酸化硅素膜に対して先の吸収係数と酸化膜厚の関係を満たすには、酸化硅素膜の厚みが40nm程度以上であればよいこととなる。同様に単結晶硅素基板を800℃程度以下で酸化する時には、酸化膜の吸収係数が30000cm-1程度以上あるので、酸化膜厚は最小でも3.3nm程度以上有れば、基板に損傷を加えること無く極薄酸化膜の膜質改善を行うことが可能となる。
すなわち、本発明において酸化硅素膜に照射される赤外光は、酸化硅素膜により吸収される波長成分を含む必要がある。なお、酸化硅素膜により吸収されない波長成分を含んでいてもよいが、基板、半導体膜への損傷を軽減する観点からいえば、その割合はできるだけ少ないほうが好ましい。言い換えれば、本発明において酸化硅素膜に照射される赤外光は、酸化硅素膜により吸収される波長成分を主成分として含むことが好ましいといえる。
また、本発明において酸化硅素膜に照射される赤外光は、酸化硅素膜により吸収される波長成分の中でも特に酸化硅素膜の非対称伸縮振動に対応する波長成分を含むことがより好ましい。吸収係数が大きいので酸化珪素膜の加熱に特に有効だからである。酸化硅素膜の非対称伸縮振動に対応しない波長成分を含んでいてもよいが、基板加熱の効率からいえば、その割合はできるだけ少ないほうが好ましい。言い換えれば、本発明において酸化硅素膜に照射される赤外光は、酸化硅素膜の非対称伸縮振動に対応する波長成分を主成分として含むことがより好ましいといえる。
以上述べた観点からいえば、本発明において酸化硅素膜に照射される赤外光は、8.9μm程度以上10μm程度以下の波長成分を含むことが好ましく、8.9μm程度以上10μm程度以下の波長成分を主として含むことがさらに好ましい。
このような要請に応えるには、酸化膜の非対称伸縮ピーク付近の波長を有するレーザー光を赤外光として照射すればよい。レーザー光は狭い波長範囲で発振するため、酸化珪素膜を加熱しない波長の光が基板や半導体膜に照射されてしまうということを極力少なくできるからである。こうしたレーザー光として最も優れた光が炭酸ガス(CO2)レーザー光であり、そのなかでも特に優れた光が波長9.3μm付近の炭酸ガスレーザー光である。波長9.3μm付近の炭酸ガスレーザー光については後述する。
炭酸ガスレーザー光は9.3055±0.0005μmの波長(波数1074.63±0.05cm-1)に代表されるように、8.9μm(波数1124cm-1)から11μm(波数909cm-1)の波長帯に多くの発振線を有し、これらの光の波数は気相堆積法や800℃程度の比較的低温で得られた酸化硅素膜の非対称伸縮ピークとほぼ一致している。図14は本発明で使用され得る炭酸ガスレーザー光の発振線を示す図である。各発振線の波長の揺らぎは0.0005μm程度で、波数に直すと0.05cm-1程度である。これらの発振線の内で特に照射赤外光として適しているのは、ほとんど総ての酸化硅素膜で強く吸収される波長9.2605±0.0005μm(波数1079.85±0.05cm-1)程度から波長9.4885±0.0005μm(波数1053.91±0.05cm-1)程度の発振線である(これらの炭酸ガスレーザー光を波長9.3μm(波数1075cm-1)付近の炭酸ガスレーザー光と称す)。
酸化硅素膜の非対称伸縮ピーク位置は膜質が低下するに従い、低波数側に移動してゆく。実際、気相堆積法で得られる酸化硅素膜の非対称伸縮ピークは赤外光の波数が1055cm-1程度から1070cm-1程度に位置し、この値は波長9.3μm(波数1075cm-1)付近の炭酸ガスレーザー光の波数とほぼ一致している。加えて、このような低品質膜では非対称伸縮ピークの半値幅も大きくなる傾向にあり、その値は100cm-1にも及ぶことがある。そのため、非対称伸縮ピークが波長9.3μm付近の炭酸ガスレーザーの波数から僅かにずれていても、酸化硅素膜は炭酸ガスレーザー光を十分に吸収できる。炭酸ガスレーザー光照射により酸化膜質が改善されてゆくにつれて半値幅は小さくなってゆくが、非対称伸縮ピークも高波数側に移行してゆくので、依然として酸化膜は波長9.3μm付近の炭酸ガスレーザー光を効率よく吸収できる。単結晶硅素基板を酸化して酸化硅素膜を得る場合、酸化温度が1100℃程度以上では酸化膜の品質が高いので、非対称伸縮ピークは1081cm-1程度に位置している。酸化温度が1100℃程度未満では、酸化温度が100℃低下する度に約2cm-1の割合で非対称伸縮ピークの位置は低波数側に移行してゆき、800℃の酸化に於いては1075cm-1となる。この値は波長9.3μmの炭酸ガスレーザー光の波数値と一致し、波長9.3μm付近の炭酸ガスレーザー光が照射赤外光として理想的であることが分かる。照射レーザー光は9.3055±0.0005μmの波長のように9.3μm付近の波長を有する光を単一で発振させてもよいし、9.3μm付近の波長を有する光を複数本同時に発振させてもよい。
赤外光照射で酸化膜を改質するには概して高温で長時間の熱処理を行うのが好ましい。実験によると一回の赤外線照射時間を0.1秒程度未満とするならば、酸化膜の改質が顕著になるのは酸化膜の温度が800℃程度を越えてからである。従って、酸化膜が0.1秒程度の期間800℃程度以上の温度になるように赤外光照射を行えば、酸化膜の改質は確実に進行する。酸化膜改質に必要な温度と時間との関係は、酸化膜温度が50℃上昇する度に処理時間が一桁短くなるとの関係が概ね成り立つ。従って赤外光を酸化膜に照射して、酸化膜温度が上昇して800℃程度以上となったときの任意の酸化膜温度をTox(℃)、その温度(Tox)に達している時間の総計をτ(s)としたとき、Toxとτとが
τ>exp(ln(10)・(b・Tox+15))
b=−0.02(℃-1
の関係を満たす、すなわち、
τ>exp(−0.04605・Tox+34.539) ・・・(1)
の関係を満たすToxが存在する条件で赤外光を照射すれば酸化膜は改質される。これによって、酸化膜電流が減少し、絶縁耐圧が上がり、酸化膜固定電荷が減り、酸化膜捕獲準位が低減される。
さて、酸化硅素膜を硅素単体や硅素を主体とした半導体物質上に形成した場合、本発明の赤外光照射は酸化膜の膜質改善とともに半導体と絶縁膜との界面特性をも改善し得る。気相堆積法にしろ低温酸化法にしろ、酸化膜形成直後には半導体膜と酸化膜との界面に必ず大きな酸化応力が残留している。半導体(例えばSi)の低温酸化に於いては、酸化膜中(例えばSiO2中)を酸素等の酸化反応物質(例えばO2)が拡散し、反応物質が酸化膜と半導体膜との界面に達した後に反応物質が酸素原子(O)を半導体構成原子間(例えばSi−Siの間)に供給して、新たな酸化層(例えばSi−O−Si)を形成するという機構で酸化膜が成長してゆく。このため半導体中の隣り合う半導体原子間距離(例えばSi−Si間距離)と、酸素原子を中間に挟む酸化膜中の半導体原子間距離(例えばSi−O−Si中のSiとSiの距離)とは当然異なってくる。この原子間距離の相違が半導体膜中では引張り応力を生じ、酸化膜中では圧縮応力を発生させる。酸化温度が十分高ければ(概ね1070℃程度以上)酸化膜に粘性流動が生じ、酸化によって生じた応力は緩和される。しかしながら、酸化温度が1070℃程度未満では応力緩和時間が著しく長くなるため、酸化によって生じた応力は緩和されずに界面を挟んだ両薄膜中に残留する。
気相堆積法で酸化膜を形成した場合にも同様な事態が発生する。それは酸化膜堆積の極初期に於いては、気相堆積法で用いられる酸化促進物質(O2やO3等)が半導体構成原子間に入り込み、0.5nm程度乃至は2.0nm程度の極薄酸化膜を形成し、その後これら極薄酸化膜上に気相堆積法の酸化膜が堆積していくからである。前述のように気相堆積法は600℃程度以下の温度にて処理されるから、極薄酸化膜形成時の酸化応力は緩和され得ない。単結晶膜か多結晶膜かに拘わらず、酸化応力は半導体構成原子の格子間隔を変動させるので、半導体膜−酸化膜界面には電子や正孔に対する捕獲準位が形成され、同時に表面に於ける荷電担体(伝導帯にいる電子や価電子帯にいる正孔)の移動度を小さくすることになる。本発明は赤外光照射により局部的に酸化膜の温度を上昇させることで、半導体膜−酸化膜界面に存在する酸化応力を解放し、良質な界面を形成するのである。
赤外光照射による界面改質には最適な条件が存在する。図2は酸化硅素膜のIreneの理論(E. A. Irene et al.:J. Electrochem. Soc. 129(1982)2594)を参考にして、応力緩和時間(縦軸)と熱処理温度(横軸)との関係を計算した図である。例えば、熱処理温度が1230℃である時には、0.1秒程度以上の熱処理時間で酸化膜の粘性流動が生じ、酸化応力が解放されている。従って、赤外光照射に依る界面改質も図2の曲線より上側の条件を満たすように(図2中で赤外光照射有効領域と記された範囲に)照射条件を設定すればよい。具体的には、赤外光を酸化膜に照射して酸化膜温度が上昇して1000℃以上となるときの任意の酸化膜温度をTox(℃)、その温度(Tox)に達している時間の総計をτ(s)としたとき、Toxとτとは
τ>2・(1+ν)・η/E
η=η0・exp(ε/(k・(Tox+273.15)))
の関係を満たす、すなわち、
τ>2・(1+ν)・η0・exp(ε/(k・(Tox+273.15)))/E ・・・(2)
の関係を満たすToxが存在する条件で赤外光を照射させればよい。但し、νは酸化膜のポワッソン比、Eはそのヤング率、ηはその粘度、η0は粘度のプレイクッスポネンシャル・ファクター、εは粘度の活性化エネルギー、kはボルツマン定数をそれぞれ表し、以下のような数値を取る。
ν=0.18
E=6.6×1011 dyn・cm-2
η0=9.549×10-11 dyn・s・cm-2
ε=6.12 eV
k=8.617×10-5 eV・K-1
基板や半導体膜に損傷を与えずに酸化膜の赤外光による熱処理を完了させるには、基板上の同一地点を加熱する時間は0.1秒程度未満が好ましい。これは急速熱処理(RTA)の経験に則し、800℃程度以上の温度では1秒程度の加熱時間でガラス基板が歪んだり割れたりする一方、0.1秒程度未満の短時間処理ではそのような問題は生じないためである。Toxが1230℃程度以上であれば一回の照射を0.1秒未満に設定することも可能だが、1230℃程度以下では一回の照射でこの条件を満たすことはできない。従って、Toxが1230℃程度以下の赤外光照射条件で界面特性を改善するには、一回の照射時間を0.1秒程度未満とし、且つこの照射を数回繰り返して、τが総計で先の不等式を満たす様に赤外光を照射すればよい。この意味に於いて、赤外光は連続発振よりも周期性を有する非連続発振の方が好ましいといえよう。
周期性を有する赤外光の非連続発振は図3に示すような経時図に示したように行われる。赤外光の一周期は発振期間(tON)と非発振期間(tOFF)とから構成される。半導体等の酸化膜以外の物質への熱歪みを最小限に止めるためには、発振期間を非発振期間と同等又は非発振期間よりも短くすることが望まれる(tON≦tOFF)。発振期間が非発振期間より短いことで放熱が確実に進むからである。さらに、生産性を考慮に入れると、発振期間と非発振期間が略同等であるのが理想といえる。
赤外光照射に関してもう一点注意せねばならぬのは酸化膜の到達最高温度の制御である。酸化膜をゲート絶縁膜や層間絶縁膜のように半導体物質上に形成し、この酸化膜に赤外光照射を行う場合、酸化膜の到達最高温度は半導体物質の融点以下であることが望まれる。例えば、半導体物質が真性硅素又は僅かな不純物(不純物濃度1%程度未満)を含んだ硅素の場合、硅素の融点は約1414℃であるので、赤外光照射による酸化膜の到達最高温度は1414℃程度未満が好ましい。これは半導体物質が溶融すると半導体中の不純物濃度が変わったり、或いは酸化膜と半導体との界面の無秩序再構成化が進んで界面準位が増大したり、ひどい場合には半導体物質が蒸発・飛散して半導体装置を破壊する、等の悪現象が生ずるからである。そのような現象を回避して優良な半導体装置を安定的に製造するには、酸化膜の到達最高温度を半導体物質の融点以下とすればよい。
半導体物質が多結晶質や非晶質状態にある場合には半導体中に不対結合対が存在し、これら不対結合対は水素(H)や弗素(F)等の原子で終端化されているのが好ましい。不対結合対は禁制帯中の深い位置(禁制帯の中央付近)に電子や正孔に対する捕獲準位を作成し、伝導帯に於ける電子数や価電子帯に於ける正孔数を減少させる。併せて荷電担体を散乱して移動度を低下させてしまう。不対結合対はそのような原理を通じて半導体特性を低減させるのである。赤外光照射による酸化膜の温度上昇は酸化珪素膜自体と界面とを著しく改質する一方、酸化膜から半導体物質への熱伝導により不対結合対を終端していた水素や弗素を離脱させる恐れもある。従って、光変換効率の高い太陽電池、低電圧で高速動作する薄膜トランジスタ等の優良な半導体装置を作成するには、赤外光照射後に水素プラズマ照射等の不対結合対終端化工程を設けるのが望ましい。この工程により赤外光照射により生じた不対結合対数を減らし、もって荷電担体の数を増大せしめ、同時に移動度の向上がもたらされるからである。
本発明による赤外光照射では、酸化膜の同一地点が一度の照射で加熱されている期間が0.1秒程度未満の短時間であることが望まれる。そのような短時間照射に於いては単に基板の熱損傷を防ぐのみならず、気相から酸化膜を通じての酸素等の半導体物質との反応性気体の拡散が非常に小さくなるため、照射雰囲気を空気中とすることができるからである。照射期間が長ければ空気中の酸素が界面に迄拡散し、半導体物質の冷却過程で新たな低温酸化層が形成される恐れがある。これにより界面特性の改質が無に帰されてしまうからである。そのような意味に於いては照射雰囲気を窒素やヘリウム、アルゴン等の不活性気体中とするのが好ましい。赤外光照射により半導体物質表面は融点近くに迄加熱されるので、照射雰囲気としては窒化の可能性が認められる窒素よりもヘリウムやアルゴン等の希ガスの方がさらに好ましい。こうすれば基板や半導体物質に損傷が加わらない限り、赤外光照射期間に対する制限は無くなり、良質な界面が得られるからである。とりわけこの照射雰囲気制御は拡散が容易な極薄酸化膜に対して重要となる。
本発明の半導体装置の製造方法に於いては、半導体膜が酸化硅素膜に挟まれた膜厚200nm程度未満の薄い結晶性膜の構成を有するときに、半導体装置の電気特性は顕著に改善される。この構成を有する半導体装置は半導体膜と上側酸化膜との界面、及び半導体膜と下側酸化膜との界面の両界面を有している。半導体膜にドナー又はアクセプターとなる不純物が添加されて、配線として利用される際にはこれら両界面が電気伝導に寄与する。また、シリコンーオンーインシュレーター(SOI)型半導体装置の能動層として半導体膜が利用される際にも薄い半導体膜全体が空乏化するので、やはり両界面が電気特性に影響を及ぼす。この構造に赤外光照射を施すと、半導体膜の上下を挟む酸化膜が赤外光照射にて加熱され、これによ両界面の品質が改善される。さらに、結晶性半導体膜が多結晶であるときには、上下の酸化膜からの熱伝導により半導体膜も自然と加熱され、多結晶性半導体膜の再結晶化も生ずる。この再結晶化により多結晶半導体膜を構成する結晶粒が大きくなったり、半導体膜中の欠陥数が減少するため、半導体特性はより一層改善される。
以上詳述してきたように、本発明は従来低品質であった酸化珪素膜(気相堆積法で形成された酸化珪素膜、低温酸化法で得られた極薄酸化膜)を赤外光照射する工程を追加することで高品質な膜へと改善でき、あわせて半導体−酸化膜の界面状態をも良質なものとすることができる。また、半導体膜が第一酸化膜と第二酸化膜に挟まれている場合には両方の界面を改質することができる。さらに、半導体が結晶性膜であれば、この結晶性をも向上することができる。これにより薄膜トランジスタに代表される半導体装置の電気特性を高め、同時に半導体装置の動作安定性や信頼性を増すという優れた効果が認められる。
【図面の簡単な説明】
図1は酸化硅素膜の赤外光吸収特性を示す図である。図2は本発明の有効領域を示す図である。図3は赤外光発振を説明する経時図である。図4は赤外光照射による酸化膜温度変化を示す図である。図5は本発明の半導体装置の製造方法を説明する図である。図6は本発明の表示装置を説明する図である。図7は本発明の赤外光照射装置を説明する図である。図8は本発明のフライアイレンズを用いた赤外光照射装置を説明する図である。図9はフライアイレンズを用いた赤外光強度分布均一化の原理を示す図である。図10は本発明のフーリエ変換型位相ホログラムを用いた赤外光照射装置を説明する図である。図11はフーリエ変換型位相ホログラムを用いた赤外光強度分布均一化の原理を示す図である。図12は本発明のガルバノスキャナを用いた赤外光照射装置を説明する図である。図13は本発明のポリゴンミラーを用いた赤外光照射装置を説明する図である。図14は炭酸ガス(CO2)レーザーの発振線を示す図である。
発明を実施するための最良の形態
本発明の半導体装置は、絶縁性物質である第一酸化硅素膜上に形成された半導体膜と、この半導体膜上に形成された第二酸化硅素膜とを少なくとも含んでいる。上ゲート型の半導体装置であれば、第一酸化硅素膜は下地保護膜に相当し、第二酸化硅素膜はゲート絶縁膜に相当する。逆に下ゲート型半導体装置であれば、第一酸化硅素膜はゲート絶縁膜に相当し、第二酸化硅素膜は層間絶縁膜に相当する。また、本発明の表示装置はそのような半導体装置を有している。
これらの半導体装置や表示装置を作成するには、最初に基板を準備する。基板としては、ガラス、単結晶硅素等が一般的であるが、これら以外の基板であっても半導体装置製造工程中の最高温度に耐えられれ、しかも半導体膜への不純物混入が十分小さければ、その種類や大きさは問われない。
まず、基板上に第一酸化硅素膜を前述の気相堆積法や低温酸化法で形成する。基板が高純度石英ガラスであれば、第一酸化硅素膜は石英ガラス基板で兼用されることも可能である。
次に、少なくとも半導体膜が接する面が第一酸化硅素膜となっている絶縁性物質上に半導体膜を形成する。この半導体膜形成工程は半導体膜を気相堆積法等で堆積した後に、レーザー光や熱等に代表される高エネルギー体をこの半導体膜に供給し、半導体膜の溶融結晶化乃至は固相結晶化を進める。最初に堆積した薄膜が非晶質であったり、非晶質と微結晶が混在する混晶質であれば、この工程は結晶化と通常呼ばれている。一方、最初に堆積した薄膜が多結晶質であれば、この工程は再結晶化と呼ばれる。本明細書では両者共単に結晶化と称し、特にそれらの区別を行わないこととする。高エネルギー体として最も優れているのがクリプトン弗素(KrF)エキシマレーザー、キセノン塩素(XeCl)エキシマレーザーである。これらの照射ににより半導体薄膜の少なくとも表面が溶融結晶化する。溶融結晶化では溶融範囲内の結晶粒は粒内にほとんど欠陥を持たないという優れた特性を有する。その反面、溶融結晶化の際に供給するエネルギー値の制御が大変に困難で、半導体薄膜へのエキシマレーザー等の照射エネルギー密度が最適値よりもわずかでも大き過ぎると、多結晶膜を構成する結晶粒の径が1/10から1/100へと突然小さくなり、ひどいときには半導体膜が消失することすら認められる。そこで本発明では照射レーザーエネルギー密度を最適値よりも5mJ・cm-2程度から50mJ・cm-2程度低めとして半導体膜の溶融結晶化を行う。かくして半導体膜の溶融結晶化が安定的に行われるに到るのである。無論このままの状態では多結晶半導体膜の結晶性は優れぬが、本発明では後の工程に酸化膜への赤外光照射工程が存在する。
すなわち、そのようにして得られた結晶性半導体膜上に、気相堆積法や低温酸化法により第二酸化硅素膜を形成し、この酸化膜形成工程終了後に第二酸化硅素膜に赤外光を照射する光照射工程を設けるのである。
赤外光照射で酸化珪素膜が加熱されると、半導体膜も半導体溶融温度に近い温度で数μsから数msの比較的長時間加熱される。前述の溶融結晶化では半導体膜は溶融温度にて数十nsの期間加熱される。これに比較すると光照射工程での半導体温度は僅かに低くなっている。しかしながらその加熱処理時間は百倍から百万倍にも及び、それ故溶融結晶化で不十分であった半導体膜の結晶性が光照射工程で著しく改善されるのである。溶融結晶化時には半導体膜の表面近傍にしか高品質の結晶粒ができておらず、第一酸化膜に近い半導体膜の下部には多量の微細欠陥や非晶質成分が残留している。これら残留成分が光照射工程の際に、表面近傍の良質な結晶粒を種にして結晶化され、もって半導体膜の膜厚方向全体に優良な結晶化膜が形成されるにいたる。そのような原理から理解されるように、半導体膜が第一酸化膜と第二酸化膜に挟まれていることは半導体膜が光照射工程時に上下両方より加熱されることを意味し、このようにして半導体膜全体で均一な結晶化が進むのである。溶融結晶化膜に見られるこれと同様な作用は半導体膜の結晶化が固相で行われたときにも生ずる。固相結晶化膜は結晶粒内欠陥を多量に含むが、本発明の光照射工程により再結晶化が進み、これら粒内欠陥を低減するのである。
半導体膜が何らかの基板に成膜されている系では、半導体膜は必ず上側の界面と下側の界面を有する。半導体膜に不純物を添加して電気伝導体として利用するときには、上側の界面と下側の界面の両界面近傍に電流経路が存在する。同様に半導体膜を電界効果型半導体装置の能動層(チャンネル形成領域)として利用するときにも、能動層の厚さが150nm程度未満であれば、半導体膜全体が電気伝導に寄与するため、両界面の良否が半導体装置の電気特性の優劣に直接影響を及ぼす。本発明では半導体膜が第一酸化膜と第二酸化膜に挟まれ、半導体膜の赤外光に対する吸収係数が酸化膜の吸収係数よりも数桁以上も小さくなるように照射赤外光が選択されているため、両界面はほほ同じ温度に加熱されて、同じ良質な界面状態へと改質される。こうして電気的特性の優れた半導体装置ができる。
(実施例1)
図4は赤外光照射による酸化膜温度変化を示す図である。赤外光として炭酸ガスレーザー光を用い、この赤外光をゲート絶縁膜を構成する酸化硅素膜に照射した際に、酸化硅素膜が被る温度変化を電子計算機で見積もったものである。縦軸は酸化硅素膜表面の温度を示し、横軸は照射が開始された瞬間からの時間を示している。基板としては汎用無アルカリガラスを想定している。基板上に下地保護膜である酸化硅素膜がECR−PECVD法で200nmの膜厚に堆積され、その上に多結晶硅素膜が50nmの厚みで、さらにその上にゲート絶縁膜である酸化硅素膜がECR−PECVD法にて100nmの膜厚に堆積されている。ゲート絶縁膜と下地保護膜の光学特性は図1に示されたものと同一である。このような膜構造の試料に基板の表面側(即ちゲート絶縁膜側)より炭酸ガスレーザーを照射する。炭酸ガスレーザーの波長は9.3μm(波数1075cm-1)を想定し、この赤外光に対するECR−PECVD法による酸化硅素膜の吸収係数kは26200cm-1である。従って、吸収係数とゲート酸化膜の厚みの積k・tは0.262となり、ゲート絶縁膜の入射光に対する透過光の割合は77%である。炭酸ガスレーザー光のゲート絶縁膜表面に於けるエネルギー密度を200mJ・cm-2とし、その発振期間(tON)が10μsの照射条件での酸化膜温度変化が計算されている。但し、ここでは単発のレーザー照射を想定し、それ故非発振期間(tOFF)は無限大となっている。
図4に示された計算結果によると、酸化膜の温度が1300℃以上に上がっている時間τ1300は4.6μs程度であり、同様に酸化膜温度が900℃以上に上がっている時間τ900は13.1μs程度である。900℃で酸化膜改質を行うには(1)式によればτ900は1ms程度以上でなければならないので、この照射を77回以上繰り返して900℃を越えている総時間を13.1μs×77=1.0087msと、1msより長くせねばならぬように思われる。しかしながら、実際は1300℃以上の温度に達している時間τ1300が4.6μs程度ある。(1)式によれば1300℃で酸化膜改質を進めるには1×10-11s程度以上の時間ですむから、実の所この一回の赤外光照射で酸化膜の改質は十分達成されている。この例が明示しているように、酸化膜や界面の膜質改善を行うには条件式(1)と(2)がいずれかの温度で満たされればよいのである。
図4の条件下で酸化膜−半導体膜の界面をも改質するには、(2)式及び図2から酸化膜温度が1300℃以上に達している総時間を13.8ms程度以上としなければならない。一方、一回の非連続発振照射によるτ1300が4.6μs程度であるから、同じ照射を3000回程度以上繰り返せば、4.6μs×3000=13.8msとなり、1300℃以上に達している総時間を13.8ms程度以上とできる。発振期間(tON)と非発振期間(tOFF)を共に10μsとすれば一周期は20μsとなり、発振周波数は50kHzである。従って、界面改質を達成するには、20μs×3000=60msと、50kHzの発振周波数で同一地点を60ms程度以上照射すればよいこととなる。
現在市販されている炭酸ガスレーザーには4kW程度の出力を有するものがある。これを50kHzで発振させると、各照射毎のエネルギーは80mJとなり、先の照射条件の200mJ・cm-2のエネルギー密度では0.4cm2の領域を照射できる。0.4cm2との面積は幅が0.1mmで長さが400mmの短冊状領域に相当する。400mm×500mmの大型ガラス基板に赤外光を照射することを考え、基板の長手方向に短冊状の照射領域を走査する(基板の長手方向と照射領域の幅方向が一致)。基板上の同一地点を3000回照射するには短冊状照射領域の幅(0.1mm)方向に対して、各照射毎に照射領域が3.33×10-5mm移動すればよい。発振周波数が50kHzなので、これは照射領域が1.67mm/sの走査速度を有していることになる。即ち、500mmの長手方向の照射時間は300秒程度となり、十分実用に供するといえる。
(実施例2)
図5(a)〜(d)はMOS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図である。実施例2では基板501として歪点が650℃程度の汎用無アルカリガラスを用いた。
まず、基板501上にECR−PECVD法で第一酸化硅素膜を200nm程度堆積し、下地保護膜502とした。第一酸化硅素膜のECR−PECVD法での堆積条件は以下の通りである。
モノシラン(SiH4)流量・・・60sccm
酸素(O2)流量・・・100sccm
圧力・・・2.40mTorr
マイクロ波(2.45GHz)出力・・・2250W
印加磁場・・・875Gauss
基板温度・・・100℃
成膜時間・・・40秒
この下地保護膜上に半導体膜として真性非晶質硅素膜をLPCVD法にて50nm程度の膜厚に堆積した。LPCVD装置はホット・ウォール型で容積が184.51で、基板挿入後の反応総面積は約44000cm2である。堆積温度は425℃で原料ガスとして純度99.99%以上のジシラン(Si26)を用い、200sccm反応炉に供給した。堆積圧力はおよそ1.1Torrであり、この条件下で硅素膜の堆積速度は0.77nm/minであった。そのようにして得られた非晶質半導体膜にクリプトン弗素(KrF)エキシマレーザーを照射して半導体膜の結晶化を進めた。照射レーザーエネルギー密度は245mJ・cm-2で、最適値よりも15mJ・cm-2低いエネルギー密度であった。こうして結晶性半導体膜(多結晶硅素膜)を形成した後、この結晶性半導体膜を島状に加工して、後に半導体装置の能動層となる半導体膜の島503を形成した。(図5−a)
次に、パターニング加工された半導体膜の島503を覆うように第二酸化硅素膜504をECR−PECVD法にて形成した。この第二酸化硅素膜は半導体装置のゲート絶縁膜として機能する。第二酸化硅素膜堆積条件は堆積時間が24秒と短縮されたことを除いて、第一酸化硅素膜の堆積条件と同一である。但し、第二酸化硅素膜堆積の直前にはECR−PECVD装置内で基板に酸素プラズマを照射して、半導体の表面に低温プラズマ酸化膜を形成した。プラズマ酸化条件は次の通りである。
酸素(O2)流量・・・100sccm
圧力・・・1.85mTorr
マイクロ波(2.45GHz)出力・・・2000W
印加磁場・・・875Gauss
基板温度・・・100℃
処理時間・・・24秒
プラズマ酸化に依りおよそ3.5nmの酸化膜が半導体表面に形成されている。酸素プラズマ照射が終了した後、真空を維持したまま連続で酸化膜を堆積した。従って、第二酸化硅素膜はプラズマ酸化膜と気相堆積膜の二者からなっている。その膜厚は122.5nmであった。
第二酸化硅素膜形成後、赤外光照射工程として炭酸ガスレーザー光をこれらの薄膜に空気中で照射した。炭酸ガスレーザー照射領域は円形となっている。円の中心に於いてレーザーエネルギー密度は最大であり、外側に進むに連れてエネルギー密度は正規分布関数的に減衰していく。中心の最大エネルギー密度の値に対して、エネルギー密度が1/e(eは自然対数:e=2.71828)となる円の直径は4.5mmであった。中心に於ける最大エネルギー密度は630mJ・cm-2であるから、直径4.5mmの円周上でのエネルギー密度は232mJ・cm-2となる。炭酸ガスレーザーの発振期間(tON)と非発振期間(tOFF)は其々60μsで、故に発振周波数は8.333kHzである。円対称の照射領域は各照射毎に0.1mm移動してゆき、酸化硅素膜上の同一点は232mJ・cm-2以上の炭酸ガスレーザー照射を45回受けたことになる。
炭酸ガスレーザー照射後、基板に水素プラズマ照射を施し、多結晶半導体膜中や界面に存在する不対結合対を水素にて終端した。水素プラズマ条件は以下の通りである。
水素(H2)流量・・・1000sccm
圧力・・・500mTorr
rf波(13.56MHz)出力・・・100W
電極間距離・・・25mm
基板温度・・・300℃
処理時間・・・90秒
このようにしてゲート絶縁膜堆積と酸化膜改質が完了した。(図5−b)
引き続いて金属薄膜によりゲート電極505を形成する。実施例2では750nmの膜厚を有するα構造のタンタル(Ta)にてゲート電極を作成した。この時のゲート電極のシート抵抗は0.8Ω/□であった。
次に、ゲート電極をマスクとして、ドナー又はアクセプターとなる不純物イオン506を打ち込み、ソース・ドレイン領域507とチャンネル形成領域508をゲート電極に対して自己整合的に作成する。実施例2ではCMOS半導体装置を作製した。NMOSトランジスタを作製する際にはPMOSトランジスタ部をアルミニウム(Al)薄膜で覆った上で、不純物元素として水素中に5%の濃度で希釈されたフォスヒィン(PH3)を選び、加速電圧80kVにて水素を含んだ総イオンを7×1015cm-2の濃度でNMOSトランジスタのソース・ドレイン領域に打ち込んだ。反対にPMOSトランジスタを作製する際にはNMOSトランジスタ部をアルミニウム(Al)薄膜で覆った上で、不純物元素として水素中に5%の濃度で希釈されたジボラン(B26)を選び、加速電圧80kVにて水素を含んだ総イオンを5×1015cm-2の濃度でPMOSトランジスタ10のソース・ドレイン領域に打ち込んだ。(図5−c)
次に、PECVD法等で層間絶縁膜509を堆積した。層間絶縁膜は二酸化硅素膜からなり、その膜厚はおよそ500nmであった。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソース・ドレイン領域に添加された不純物元素の活性化を兼ねて、窒素雰囲気下300℃にて2時間の熱処理を施した。
最後に、コンタクト・ホールを開穴し、アルミニウム等で配線510を施して薄膜半導体装置が完成した。(図5−d)
このようにして作成した薄膜半導体装置の伝達特性を測定した。測定した半導体装置のチャンネル形成領域の長さ及び幅は各々10μmで、測定は室温にて行った。NMOSトランジスタのVds=8Vに於ける飽和領域より求めた移動度は42.4±1.9cm2・V-1・s-1であり、閾値電圧は3.87±0.11Vであった。また、PMOSトランジスタのVds=−8Vに於ける飽和領域より求めた移動度は21.8±1.2cm2・V-1・s-1であり、閾値電圧は−5.33±0.21Vであった。N型とP型の両半導体装置ともに高移動度で低閾値電圧を有する良好な薄膜半導体装置がばらつくことなく安定的に製造された。この例が示すように本発明によると優れた特性を有し、しかも酸化膜の信頼性が高い薄膜半導体装置を、汎用ガラス基板の使用し得る低温工程にて、簡便且つ容易に作成できる。
(比較例1)
比較例1は、本発明が従来技術に比べて優れていることを示すための例である。比較例1では、光照射工程行わなかったことを除く他の総ての工程を実施例2と同一として半導体装置を製造した。即ち、ECR−PECVD法で第二酸化硅素膜を堆積後、す直ぐに上述の水素プラズマ照射を行い、以下実施例2と同じ工程でCMOS半導体装置を製造した。
比較例1で得られた半導体装置の移動度と閾値電圧を以下に示す。
μ(N)=34.4±3.3cm2・V-1・s-1
th(N)=5.06±0.16V
μ(P)=16.2±1.2cm2・V-1・s-1
th(P)=−6.30±0.22V
この比較例1より、本発明の実施例2の優位性は明らかであろう。
(実施例3)
実施例2で得られたNMOS薄膜半導体装置を200(行)×320(列)×3(色)=192000(画素)からなるカラーLCDの画素用スイッチング素子とし、6ビットデジダルデータドライバー(列側ドライバー)と走査ドライバー(行側ドライバー)を実施例2で得られたCMOS薄膜半導体装置にて内蔵しているアクティブマトリクス基板を製造した。
図6には6ビットデジダルデータドライバーの回路図を示す。実施例3のデジダルデータドライバーはクロック信号線とクロック生成回路、シフトレジスター回路、NORゲート、デジタル映像信号線、ラッチ回路1、ラッチパルス線、ラッチ回路2、リセット線1、ANDゲート、規準電位線、リセット線2、容量分割による6ビットD/Aコンバーター、CMOSアナログスウィッチ、共通電位線、及びソース線リセット・トランジスタより構成され、CMOSアナログスウィッチからの出力が画素部のソース線へとつながっている。D/Aコンバーター部の容量はC0=C1/2=C2/4=C3/8=C4/16=C5/32との関係を満たしている。デジタル映像信号線にはコンピューターのヴィデオランダムアクセスメモリー(VRAM)から出力されるデジタル映像信号が直接入力され得る。実施例3のアクティブマトリクス基板の画素部ではソース電極及びソース配線、ドレイン電極(画素電極)はアルミニウムから構成されており、反射型LCDとなっている。
そのようにして得られたアクティブマトリクス基板を一対の基板の一方に用いている液晶パネルを製造した。一対の基板間に挟持する液晶には黒色顔料を分散させた高分子分散液晶(PDLC)を用い、ノーマリー黒モード(液晶に電圧を印加しない時に黒表示)の反射型の液晶パネルとした。得られた液晶パネルを外部配線と接続し液晶表示装置を製造した。
その結果、TFTが高性能で、然も基板全面で特性が均一であるため、6ビットデジダルデータドライバーも走査ドライバーも広い動作領域で正常に動作し、且つ画素部に関しては開口率が高いため、黒顔料分散PDLCを用いても表示品質の高い液晶表示装置ができた。また、半導体膜と酸化膜との界面状態が良く、酸化膜自体の品質も高いため、トランジスタの動作信頼性に優れ、以て表示装置の動作安定性も格段に優れるに到った。
この液晶表示装置をフルカラーの携帯型パーソナルコンピューター(ノートPC)の筐体に組み込んだ。6ビットデジダルデータドライバーをアクティブマトリクス基板が内蔵しており、コンピューターからのデジタル映像信号を直接液晶表示装置に入力するため、回路構成が簡素になり同時に消費電力も極めて小さくなった。液晶表示装置に用いた薄膜半導体装置が高性能であるため、このノートPCは非常に美しい表示画面を有する良好な電子機器である。加えて液晶表示装置が高開口率を有する反射型であることを反映してバックライトを不要とし、故にバッテリーの小型軽量化と長時間使用をも実現された。これにより長時間使用可能で、且つ綺麗な表示画面を有する超小型軽量電子機器が作成された。
(実施例4)
実施例4では、基板上に形成された酸化硅素膜に赤外光を照射してその品質改善を可能ならしめる酸化硅素膜改質用の赤外光照射装置を、図7乃至図11を用いて説明する。酸化硅素膜改質用の赤外光照射装置は炭酸ガスレーザー発振器101等からなる赤外光生成手段と、そのようにして生成された赤外光の絶対強度を調整する赤外光強度調整手段と、強度調整された赤外光の空間的強度分布を均一とする赤外光均一化手段と、酸化硅素膜が形成された基板とこの均一化された赤外光との相対的位置関係を可変とする走査機構とを少なくとも有している(図7参照。)。
炭酸ガスレーザー発振器101にて生成された赤外レーザー光はアッテネータ等からなる光学系104によりその絶対強度を所望の値に調整される。実施例4ではこの光学系104が赤外光強度調整手段に相当する。具体的には光学系104に入射する赤外レーザー光の透過率を変えることでその出力強度を可変とする。次に、強度調整された赤外光はホモジナイザ103等からなる赤外光均一化手段に導かれ、赤外光の空間的強度分布が基板上の赤外光照射領域内で空間的に際だった変動が生じないように均一化される。このように整形された赤外光を照射室105に導入し、照射室内に設置された基板110に赤外光照射を施す。
赤外光の照射雰囲気を真空中や窒素中、アルゴン中等の様に所定の雰囲気とするために、照射室にはポンプ107等からなる排気手段とガス系106等からなるガス導入手段が備えられている。照射室に導入された赤外光と酸化珪素膜が形成された基板110との相対的位置関係は、基板が設置されたステージをステージコントローラ108により移動させることで可変とされる。即ち、実施例4では走査機構は赤外光行路を固定した上で、基板を動かしている。無論後の実施例が示すように、基板を固定して赤外光行路を動かす走査機構や、両者とも動かす走査機構も可能である。なお、コンピューター109はステージコントローラ108やレーザコントローラ102を制御する制御系である。
さて、気相成長法等により形成された酸化硅素膜全域を一度に加熱してその膜品質を改善するには、出力が極めて大きい赤外レーザー光発振器が必要となる。しかるにそのような大出力レーザー発振器は未だ実在していない。そこで、本発明では赤外光を赤外光均一化手段により短冊状照射領域又は細線状照射領域に加工し、この照射領域を前述の走査機構によって可動とすることで基板全体に渡り均一な光照射を可能とする。照射領域内のレーザー光強度は均一であることが望ましい。そこで次に本発明に則する赤外光均一化手段を説明する。
図8はフライアイレンズ201を用いた赤外光均一化手段の一例を示している。この赤外光均一化手段はフライアイレンズ201とコンデンサレンズ202とを基本構成要素としており、コンデンサレンズ202としてはシリンドリカルレンズが用いられている。203は入射赤外レーザビーム光である。フライアイレンズ201に入射されたレーザビーム203は、多数の、図8ではA乃至Eの5個の四角形あるいはシリンドリカルレンズが光軸と直交する横断面に束ねられた、いわゆるフライアイレンズで波面が分割される。分割されたレーザビームは上記フライアイレンズの焦点位置で集光された後、上記フライアイレンズと共焦点になっているコンデンサレンズ202に入射され、このコンデンサレンズが像側の焦点、すなわち基板上において分割された各レーザビームを再び重ね合せることにより均一なレーザビームを形成する。図9にA乃至Eに分割されたレーザビームの基板110上でのレーザビームの強度分布とこれらを重ねあわせた後のレーザビームの強度分布を示す。本方式では、分割されたレーザビームのうち、図9のAとE、BとDのように光軸に対して対称なもの同士では対称な強度分布をもつので、こららを各々重ねあわせることにより均一性を確保している。
図10はフーリエ変換型位相ホログラム301を用いた赤外光均一化手段の一例を示している。ここでの赤外光均一化手段はレンズ300とフーリエ変換型位相ホログラム301(以下ホログラムと略す)とを基本構成要素としている。レンズ300及びホログラム301は加工対象物である酸化硅素膜を形成した基板110上で長手方向に均一なレーザ強度分布を有する細線状レーザビームを作り出している。レーザ発振器101から発せられたレーザ光は、レンズ300及びホログラム301から構成されるビーム整形光学系302を通る。この際、レーザ光はレンズ300によって基板110上に照射されるが、レンズ300と基板110との間に設けられたホログラム301によって基板110上に一直線に並んだいくつもの重なり合った照射スポットを持つように空間変調される。ホログラム301は、それぞれの照射スポットを基板110上の任意の位置に、任意の強度で配置することができる。図11は図10のレーザビーム整形光学系で整形され、酸化硅素膜が形成された基板に照射されるレーザビーム形状を示す図である。図11に示すように一直線上に照射スポットが並ぶようなホログラム301を用い、照射スポットの重なり合わせピッチを均等なピッチとすることにより、基板110上で長手方向に均一になるようなレーザビームを得ることができる。ホログラム301はレーザビームを400個乃至800個の照射スポットに分割し、レーザビームの強度分布が均一化される。
(実施例5)
実施例5では、基板上に形成された酸化硅素膜に赤外光を照射してその品質改善を可能にする酸化硅素膜改質用の赤外光照射装置を、図12及び図13を用いて説明する。この赤外光照射装置は炭酸ガスレーザー発振器101等からなる赤外光生成手段と、そのようにして生成された赤外光をスポット形状に整形する光整形手段と、酸化硅素膜が形成された基板とこのスポット形状に整形された赤外光との相対的位置関係を可変とする走査機構とを少なくとも有している。
炭酸ガスレーザー発振器101にて生成された赤外レーザー光はミラー401により走査機構の一種であるガルバノスキャナのミラー400に導かれる(図12)。レーザビームはガルバノスキャナのミラー400で反射された後、レンズ402に入射され、スポット形状のビームに整形される。実施例5ではこのレンズ402がスポット形状に整形する光整形手段に当たる。そのように整形された赤外光を照射室105に導入し、照射室内に設置された基板110に光照射を施す。照射室の構成や制御系は実施例4と同様である。実施例5ではガルバノスキャナによりガルバノスキャナのミラー400の角度を変えることで基板110上に照射されるレーザビームの位置を変化させている。この照射光を線状又は面状に走査して、基板110の全面に渡って赤外レーザ光の照射を行う。照射されたレーザビームは基板上に成膜された酸化硅素膜で吸収され、酸化硅素膜を加熱する。こうして酸化膜の品質が改善される。
一方、図13はポリゴンミラー601を走査機構として用いた光照射装置の別の一例である。レーザ発振器101から出射されたレーザ光はポリゴンミラー601で反射されてレンズ402に入射する。赤外光はレンズ402にてスポット形状のビームに整形された後、照射室に導かれ基板110を照射する。本例の走査機構ではポリゴンミラー601の角度を変えて、基板110上のレーザー照射位置を変化させている。以下、前例と同様に基板全面をレーザ光が走査し、酸化硅素膜の改質が進められる。
なお、これらの実施例では赤外光として炭酸ガスレーザ光を用いた場合を示したが、赤外光としてはIV―VI属半導体レーザや自由電子レーザ等を用いてもよい。
産業上の利用可能性
以上詳述してきたように、本発明によると従来低品質であった低温形成の酸化硅素膜を簡単な赤外光照射工程を追加することで高品質な膜へと改善できる。従って、本発明をTFT等の薄膜半導体装置やLSI等の半導体装置に適用すると、動作信頼性に優れ高性能な半導体装置を低温で安定的に製造できる。また、本発明をアクティブ・マトリクス液晶表示装置に適応した場合には大型で美しい表示装置を容易に且つ安定的に製造することができる。さらに、他の電子機器の製造に適用した場合にも高性能な電子機器を容易に且つ安定的に製造することができる。
また、本発明の赤外光照射装置は大面積基板を高速且つ安定的に処理することが可能で、TFT基板や300mm径の大型シリコン基板等の処理に最適となっている。

Claims (1)

  1. ガラス基板上に電子サイクロトロン共鳴プラズマ化学堆積法により酸化珪素膜を形成する第1工程と、
    前記酸化珪素膜に表面より赤外光を照射する第2工程と、を含み、
    前記赤外光は、9.3μmの波長成分を含む炭酸ガス(CO2)レーザー光であり、
    前記ガラス基板の厚さは、前記第1工程で形成される前記酸化珪素膜の膜厚の100倍以上の厚さがあり、
    前記酸化珪素膜の膜厚をt(cm)、前記酸化珪素膜の前記赤外光の吸収係数をk(cm-1)としたとき、前記膜厚tと前記吸収係数kとは
    k・t>0.1
    の関係を満たし、
    前記第1工程は、
    前記ガラス基板上に第一酸化珪素膜を形成する工程と、
    前記第一酸化珪素膜との間に半導体膜を挟むように第二酸化珪素膜を形成する工程と、を含み
    前記半導体膜は、前記第一酸化珪素膜上に気相堆積法によって堆積された後、前記第二酸化珪素膜を形成する工程に先立って当該第二酸化珪素膜が配置される側からエネルギーを供給することで前記第二酸化珪素膜が配置される側の表面近傍が溶融結晶化され、結晶粒が形成された状態となり、
    前記第2工程は、
    前記第二酸化珪素膜が配置される側から前記赤外光を照射することにより、前記第一酸化珪素膜及び前記第二酸化珪素膜を改質し、
    前記第一珪素膜と前記半導体膜との界面、及び前記第二珪素膜と前記半導体膜との界面の品質を改善し、
    前記半導体膜の前記第一酸化珪素膜側における微細欠陥及び/または非晶質成分を前記結晶粒を種として結晶化することを特徴とする酸化珪素膜の製造方法。
JP53483299A 1997-12-26 1998-12-25 酸化珪素膜の製造方法 Expired - Fee Related JP4663037B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36156797 1997-12-26
PCT/JP1998/005991 WO1999034431A1 (fr) 1997-12-26 1998-12-25 Procede pour produire un film d'oxyde de silicium, procede pour fabriquer un dispositif a semi-conducteurs, dispositif a semi-conducteurs, affichage et dispositif de rayonnement infrarouge

Publications (1)

Publication Number Publication Date
JP4663037B2 true JP4663037B2 (ja) 2011-03-30

Family

ID=18474097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53483299A Expired - Fee Related JP4663037B2 (ja) 1997-12-26 1998-12-25 酸化珪素膜の製造方法

Country Status (8)

Country Link
US (2) US6407012B1 (ja)
EP (1) EP0966029A4 (ja)
JP (1) JP4663037B2 (ja)
KR (2) KR100510380B1 (ja)
CN (1) CN1161827C (ja)
CA (1) CA2281788C (ja)
TW (1) TW466772B (ja)
WO (1) WO1999034431A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017074620A (ja) * 2015-10-15 2017-04-20 株式会社ジェイテクト 金属部材の加熱方法、加熱した金属部材の接合方法、及び金属部材の加熱装置
WO2023032833A1 (ja) * 2021-09-06 2023-03-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
US6391400B1 (en) 1998-04-08 2002-05-21 Thomas A. Russell Thermal control films suitable for use in glazing
US6676810B2 (en) * 2000-01-12 2004-01-13 D2 In-Line Solutions, Llc Method of coating insulative substrates
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
EP1259985A2 (en) 2000-10-10 2002-11-27 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
WO2002042847A1 (en) * 2000-11-27 2002-05-30 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
US7160763B2 (en) * 2001-08-27 2007-01-09 The Trustees Of Columbia University In The City Of New York Polycrystalline TFT uniformity through microstructure mis-alignment
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
WO2003085156A1 (en) * 2002-03-29 2003-10-16 D2 In-Line Solutions, Llc Gravity-fed in-line continuous processing system and method
WO2003084688A2 (en) * 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
JP5030382B2 (ja) * 2002-08-19 2012-09-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
KR101131040B1 (ko) * 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
KR101118974B1 (ko) * 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3578753B2 (ja) * 2002-10-24 2004-10-20 沖電気工業株式会社 シリコン酸化膜の評価方法および半導体装置の製造方法
KR101191837B1 (ko) * 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
DE10319206B4 (de) * 2003-04-25 2013-08-14 Lim Laserinstitut Mittelsachsen Gmbh Verwendung von KrF-Excimerlasern zur Laserpulsabscheidung und zur Spannungsreduzierung von dünnen Schichten
US7247503B2 (en) * 2003-05-07 2007-07-24 Macronix International Co., Ltd. Method of laser annealing to form an epitaxial growth layer
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR20050106250A (ko) * 2004-05-04 2005-11-09 네오폴리((주)) 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법
US7132372B2 (en) * 2004-07-29 2006-11-07 Freescale Semiconductor, Inc. Method for preparing a semiconductor substrate surface for semiconductor device fabrication
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US7279721B2 (en) * 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
CN101617069B (zh) 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
JP4258536B2 (ja) * 2006-08-11 2009-04-30 独立行政法人産業技術総合研究所 結晶化金属酸化物薄膜の製造方法
US20080044590A1 (en) * 2006-08-21 2008-02-21 National Institute Of Advanced Industrial Science And Technology Manufacturing Method of Phosphor Film
US20080072956A1 (en) * 2006-09-07 2008-03-27 Guardian Industries Corp. Solar cell with antireflective coating comprising metal fluoride and/or silica and method of making same
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
WO2009042784A1 (en) 2007-09-25 2009-04-02 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US20090308860A1 (en) * 2008-06-11 2009-12-17 Applied Materials, Inc. Short thermal profile oven useful for screen printing
GB2462589B (en) * 2008-08-04 2013-02-20 Sony Comp Entertainment Europe Apparatus and method of viewing electronic documents
US8895942B2 (en) 2008-09-16 2014-11-25 Tokyo Electron Limited Dielectric treatment module using scanning IR radiation source
KR101690804B1 (ko) * 2008-09-16 2016-12-28 도쿄엘렉트론가부시키가이샤 유전체 재료 처리 시스템 및 작동 방법
US20100065758A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric material treatment system and method of operating
JP2010098003A (ja) * 2008-10-14 2010-04-30 Osaka Univ レーザー結晶化法
JP2012508985A (ja) 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜の結晶化のためのシステムおよび方法
KR100945748B1 (ko) * 2009-04-06 2010-03-05 (주)티에스티아이테크 폴리실리콘의 제조장치
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8399808B2 (en) 2010-10-22 2013-03-19 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) * 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8309474B1 (en) 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9302348B2 (en) 2011-06-07 2016-04-05 Ultratech Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
KR101930371B1 (ko) 2011-11-24 2018-12-18 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판 및 그 제조방법
US8546805B2 (en) 2012-01-27 2013-10-01 Ultratech, Inc. Two-beam laser annealing with improved temperature performance
JP5108158B2 (ja) * 2012-02-13 2012-12-26 日立オートモティブシステムズ株式会社 流量センサ
US8501638B1 (en) 2012-04-27 2013-08-06 Ultratech, Inc. Laser annealing scanning methods with reduced annealing non-uniformities
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
SG10201503482QA (en) 2012-06-11 2015-06-29 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
JP2014099541A (ja) * 2012-11-15 2014-05-29 Tokyo Electron Ltd 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
JP6193305B2 (ja) 2014-07-29 2017-09-06 ウルトラテック インク 高性能線形成光学システム及び方法
US9431244B2 (en) 2014-09-24 2016-08-30 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide TFT
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
DE102016119215A1 (de) * 2015-10-15 2017-04-20 Jtekt Corporation Verfahren zum erwärmen eines metallelements, verfahren zum bonden von erwärmten metallelementen und vorrichtung zum erwärmen eines metallelements
DE102017127010B4 (de) * 2017-11-16 2021-12-09 Infineon Technologies Ag Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114333A (en) * 1980-02-13 1981-09-08 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS58215054A (ja) * 1982-06-09 1983-12-14 Hitachi Ltd 半導体装置の製造方法
JPS6292329A (ja) 1985-10-17 1987-04-27 Sharp Corp 絶縁膜形成方法
JPS63110735A (ja) 1986-10-29 1988-05-16 Hitachi Ltd アニ−ル方法および装置
JPH02143391A (ja) * 1988-11-25 1990-06-01 Ricoh Co Ltd 並列光情報処理装置
JPH0730114A (ja) 1993-07-09 1995-01-31 Sony Corp Mos型トランジスタの製造方法
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3169309B2 (ja) 1994-09-07 2001-05-21 シャープ株式会社 薄膜半導体装置の製造方法
JPH08153784A (ja) * 1994-11-28 1996-06-11 Nec Corp 半導体装置の製造方法
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
JPH09129573A (ja) 1995-07-25 1997-05-16 Semiconductor Energy Lab Co Ltd レーザーアニール方法およびレーザーアニール装置
JPH09116160A (ja) 1995-10-18 1997-05-02 Hitachi Ltd 薄膜半導体素子のレーザアニール法及びその装置
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017074620A (ja) * 2015-10-15 2017-04-20 株式会社ジェイテクト 金属部材の加熱方法、加熱した金属部材の接合方法、及び金属部材の加熱装置
WO2023032833A1 (ja) * 2021-09-06 2023-03-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
TW466772B (en) 2001-12-01
KR100510380B1 (ko) 2005-08-30
CA2281788A1 (en) 1999-07-08
EP0966029A1 (en) 1999-12-22
KR20000075689A (ko) 2000-12-26
CA2281788C (en) 2009-09-08
CN1161827C (zh) 2004-08-11
WO1999034431A1 (fr) 1999-07-08
EP0966029A4 (en) 2001-05-09
CN1252893A (zh) 2000-05-10
KR20040097252A (ko) 2004-11-17
US6632749B2 (en) 2003-10-14
US20020119607A1 (en) 2002-08-29
KR100489749B1 (ko) 2005-05-16
US6407012B1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
JP4663037B2 (ja) 酸化珪素膜の製造方法
US6806498B2 (en) Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same
US6391690B2 (en) Thin film semiconductor device and method for producing the same
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US7186600B2 (en) Semiconductor device and method of manufacturing the same
US6653179B1 (en) Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
US20030089690A1 (en) Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
EP0810640A1 (en) Thin film semiconductor device, method for manufacturing thin film semiconductor device, liquid crystal display, method for manufacturing liquid crystal display, electronic apparatus, method for manufacturing electronic apparatus, and method for depositing thin film
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
JP3477969B2 (ja) アクティブマトリクス基板の製造方法及び液晶表示装置
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
JPH09199417A (ja) 半導体膜の結晶化方法、アクティブマトリクス基板、液晶表示装置及びアニール装置
JP2000114173A (ja) 半導体装置の作製方法
JP4123410B2 (ja) 半導体素子の製造方法
JP2000114172A (ja) 半導体装置の作製方法
JP2000114526A (ja) 半導体装置及びその作製方法
JP2000208416A (ja) 半導体薄膜結晶化方法及びレ―ザ照射装置
JP2000082821A (ja) 半導体装置の製造方法及び液晶ディスプレイ
JP2000036464A (ja) 薄膜半導体装置の製造方法
JP2004134809A (ja) 半導体装置の製造方法
JP2000208415A (ja) 半導体薄膜結晶化方法及びレ―ザ照射装置
JPH10200118A (ja) 薄膜トランジスタの製造方法
JP2000082822A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040625

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080327

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees