JP2014099541A - 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法 - Google Patents

低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法 Download PDF

Info

Publication number
JP2014099541A
JP2014099541A JP2012251106A JP2012251106A JP2014099541A JP 2014099541 A JP2014099541 A JP 2014099541A JP 2012251106 A JP2012251106 A JP 2012251106A JP 2012251106 A JP2012251106 A JP 2012251106A JP 2014099541 A JP2014099541 A JP 2014099541A
Authority
JP
Japan
Prior art keywords
film
infrared light
dielectric constant
low
sioch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012251106A
Other languages
English (en)
Inventor
Yusaku Izawa
友策 井澤
Masaki Narishima
正樹 成島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012251106A priority Critical patent/JP2014099541A/ja
Priority to KR1020130136807A priority patent/KR20140063437A/ko
Priority to US14/081,485 priority patent/US20140134852A1/en
Publication of JP2014099541A publication Critical patent/JP2014099541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ＳｉＯＣＨ膜以外の膜や構造が加熱による悪影響を受けるのを防止することができる低誘電率誘電膜の形成方法を提供する。
【解決手段】ウエハＷ上に多数の微小なポロジェンを含むＳｉＯＣＨ膜が成膜され、ウエハＷがベース温度、例えば、３６０℃以上且つ４３０℃以下に加熱され、ＳｉＯＣＨ膜へ紫外線光が照射され、赤外線レーザ光によってＳｉＯＣＨ膜の表面が走査されてＳｉＯＣＨ膜がスパイク温度、例えば、５００℃以上且つ７００℃以下まで加熱され、赤外線レーザ光の照射時間は、ＳｉＯＣＨ膜がベース温度に加熱される時間よりも短く、例えば、２秒以下に留まる。
【選択図】図３

Description

本発明は、基板に形成された低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法に関する。
半導体デバイス、例えば、ＣＭＯＳデバイスにおいて処理の高速化の観点から配線を構成する材料としては、より低抵抗の銅（Ｃｕ）が主に用いられているが、銅は従来多用されていたアルミニウム（Ａｌ）と異なってプラズマによるエッチングが困難である。そこで、配線材料としてＣｕを用いる場合、絶縁膜に予めエッチングによってビアホールや配線に相当する溝を形成し、該溝に電界メッキ法によって銅を埋め込むデュアルダマシン技術が適用される。
また、近年の半導体デバイスでは、配線が集積されるために、隣接する配線の間においてクロストーク（相互干渉）が生じるが、該クロストークを低減するためには配線の間に介在する絶縁膜の誘電率を低くするのが好ましい。そこで、近年、配線が形成される層間絶縁膜として低誘電率絶縁膜（以下、「Ｌｏｗ−ｋ膜」という。）が用いられる（例えば、特許文献１参照。）。
Ｌｏｗ−ｋ膜としては、通常、ポーラス（空孔）型のＬｏｗ−ｋ膜が用いられる。ポーラス型のＬｏｗ−ｋ膜は、分子量の大きい炭化水素であるポロジェンを含むＳｉＯＣＨ膜をＰＥＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition）やＳＯＤ（Spin-On Dielectric）によって成膜し、ＳｉＯＣＨ膜から多数のポロジェンを脱離させて空孔を膜中に生成することによって形成される。
特開２００５−２３６２８５号公報
しかしながら、多数のポロジェンが多数生じたＳｉＯＣＨ膜から各ポロジェンを脱離させるには当該ＳｉＯＣＨ膜を長時間に亘って加熱する必要があるが、この場合、ＳｉＯＣＨ膜が受ける熱量（サーマルバジェット）が増加する。そのため、Ｌｏｗ−ｋ膜以外の膜や構造が加熱による悪影響、例えば、配線の断裂、若しくは、下地としてのシリコン基板のシート抵抗の低下を受けるおそれがある。
本発明の目的は、Ｓｉ−Ｏ骨格を持つ膜以外の膜や構造が加熱による悪影響を受けるのを防止することができる低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法を提供することにある。
上記目的を達成するために、本発明の低誘電率誘電膜の形成方法及びポロジェンの脱離方法は、Ｓｉ−Ｏ骨格を持つ多孔質の低誘電率誘電膜の形成方法であって、赤外線光を照射する赤外線光照射ステップと、紫外線光を照射する紫外線光照射ステップとを有し、前記赤外線光の照射時間は前記紫外線光の照射時間よりも短いことを特徴とする。
上記目的を達成するために、本発明の低誘電率誘電膜の形成装置は、基板に成膜されたＳｉ−Ｏ骨格を持つ膜に向けて赤外線光を短時間だけ照射する赤外線光照射ユニットと、前記Ｓｉ−Ｏ骨格を持つ膜へ紫外線光を照射する紫外線光照射ユニットとを有し、前記赤外線光照射ユニットは、前記紫外線光照射ユニットが前記紫外線を照射する時間よりも短い時間だけ前記赤外線光を照射することを特徴とする。
本発明によれば、ポロジェンの脱離の際、Ｓｉ−Ｏ骨格を持つ膜以外の膜や構造が加熱による悪影響を受けるのを防止することができる。
本発明の実施の形態に係る低誘電率誘電膜の形成装置としてのキュア処理装置の構成を概略的に示す断面図である。 図１のキュア処理装置によって形成されたＬｏｗ−ｋ膜を有する半導体デバイスの構成を概略的に示す断面図である。 本実施の形態に係る低誘電率誘電膜の形成方法におけるキュア処理のフローチャートである。 図３のキュア処理におけるＳｉＯＣＨ膜からＬｏｗ−ｋ膜への変遷を示す図である。 スパイクアニールにおけるＳｉＯＣＨ膜の温度プロファイルを示す図である。 本実施の形態に係る低誘電率誘電膜の形成方法におけるキュア処理の第１の変形例のフローチャートである。 本実施の形態に係る低誘電率誘電膜の形成方法におけるキュア処理の第２の変形例のフローチャートである。 実施例１及び比較例１のＬｏｗ−ｋ膜のＦＴＩＲによる成分分析結果を示すグラフである。 実施例２及び比較例２のＬｏｗ−ｋ膜のＦＴＩＲによる成分分析結果を示すグラフである。 実施例３，４及び比較例３のＬｏｗ−ｋ膜の膜収縮率及び屈折率の測定結果を示すグラフである。 実施例５及び比較例４〜９のシリコン基板のシート抵抗測定結果を示すグラフである。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本実施の形態に係る低誘電率誘電膜の形成装置としてのキュア処理装置の構成を概略的に示す断面図である。
図１において、キュア処理装置１０は、表面にＰＥＣＶＤやＳＯＤによってＳｉＯＣＨ膜（Ｓｉ−Ｏ骨格を持つ膜）が形成されたウエハＷを収容するチャンバ１１と、該ウエハＷを載置するステージ１２と、チャンバ１１の外に配置されてステージ１２と対向する紫外線ランプ１３（紫外線光照射ユニット）と、チャンバ１１の外に配置されてステージ１２を指向する赤外線レーザ光照射器１４（赤外線レーザ光照射ユニット）とを備え、ステージ１２にはヒータ１７が埋設される。
紫外線ランプ１３と対向するチャンバ１１の天井部の一部には窓１５が嵌めこまれ、紫外線ランプ１３が照射する紫外線光を透過させてステージ１２に載置されたウエハＷへ到達させる。紫外線ランプ１３は、例えば、直流ランプ又はパルスランプ、具体的には、例えば、重水素ランプ、水銀ランプ、メタルハライドランプ、キセノンランプからなる。紫外線ランプ１３において、紫外線光は、例えば、マイクロ波源、アーク放電、誘電バリア放電、又は電子衝突によって生じ、紫外線光の出力密度は約０．１ｍＷ／ｃｍ２〜約２０００ｍＷ／ｃｍ２であり、紫外線光の波長は約１００ｎｍ〜約６００ｎｍである。紫外線ランプ１３は紫外線光を広範囲に亘って照射するため、ウエハＷの全面に紫外線光を照射することができる。
また、紫外線ランプ１３の代わりに、ＵＶＬＥＤ（紫外線ダイオード）や紫外線レーザ光照射器を用いることができる。紫外線レーザ光照射器としては、半導体レーザ（ダイオード）、（窒素）ガスレーザ、第３高調波Ｎｄ：ＹＡＧレーザ、又は銅蒸気レーザを照射する照射器を用いることができる。
赤外線レーザ光照射器１４と対向するチャンバ１１の天井部の一部にも窓１６が嵌めこまれ、赤外線レーザ光照射器１４が照射する赤外線レーザ光を透過させてステージ１２に載置されたウエハＷへ到達させる。赤外線レーザ光照射器１４は、例えば、二酸化炭素（ＣＯ２）を媒質とする炭素ガスレーザ発振器からなり、赤外線レーザ光の出力密度は最大で約５０００Ｗ／ｃｍ２であり、赤外線レーザ光の波長は約１μｍ〜約２５μｍである。赤外線レーザ光照射器１４は集光レンズによって集光された赤外線レーザ光をウエハＷの一部へ照射するが、指向角度を変更することができ、もって、集光された赤外線レーザ光によってウエハＷの表面を走査することができる。
なお、炭素ガスレーザ発振器の代わりに、半導体レーザ（ダイオード）、ＹＡＧレーザ、ＹＶＯ４レーザ、Ｙｂファイバーレーザを用いることができる。
キュア処理装置１０はウエハＷに形成されたＳｉＯＣＨ膜にキュア処理を施してＬｏｗ−ｋ膜２０を形成する。キュア処理では、ウエハＷのＳｉＯＣＨ膜が赤外線レーザ光によって加熱されてポロジェンが脱離され、さらに紫外線光によってＳｉＯＣＨ膜中のＳｉ−Ｏ結合が増強される。
図２は、図１のキュア処理装置によって形成されたＬｏｗ−ｋ膜を有する半導体デバイスの構成を概略的に示す断面図である。
図２において、半導体デバイス１８は、シリコン基板１９上に形成されたＬｏｗ−ｋ膜２０と、該Ｌｏｗ−ｋ膜２０にデュアルダマシン技術を用いて形成された銅配線２１や銅ビア２２と、Ｌｏｗ−ｋ膜２０及び銅配線２１や銅ビア２２の間に介在するバリア層２３と、Ｌｏｗ−ｋ膜２０上に形成されたハードマスク層２４と、該ハードマスク層２４及び銅配線２１上に形成されたストップ層２５とを有する。なお、シリコン基板１９には、図示しないＭＯＳＦＥＴなどの能動素子、及びその駆動に用いられる配線が形成されている。また、Ｌｏｗ−ｋ膜２０はシリコン基板１９上に複数堆積させていてもよい。
Ｌｏｗ−ｋ膜２０はウエハＷに形成されたＳｉＯＣＨ膜へ後述する図３のキュア処理を施すことによって形成される。銅配線２１や銅ビア２２はエッチングによってＬｏｗ−ｋ膜２０にビアホールや配線溝を形成した後、該ビアホールや配線溝にスパッタリング法や電解メッキ法によって銅を埋め込み、さらに、ビアホールや配線溝からはみ出た銅をＣＭＰ（Chemical Mechanical Polishing）によって除去することによって形成される。
バリア層２３は金属層、金属窒化物層及びそれらの組み合わせからなる。また、バリア層２３では、Ｌｏｗ−ｋ膜２０と接する部分が金属窒化物層からなり、銅配線２１や銅ビア２２と接する部分が金属層からなってもよい。例えば、Ｌｏｗ−ｋ膜２０と接する金属窒化物層は、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）からなり、銅配線２１や銅ビア２２と接する金属層は、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）又はレニウム（Ｒｅ）からなる。
ところで、Ｌｏｗ−ｋ膜２０において低誘電率と膜強度の骨格を両立させるためには微小なポロジェンが多数生じたＳｉＯＣＨ膜から各ポロジェンを脱離させる必要があり、微小なポロジェンを脱離させるには長時間に亘って加熱する必要があるが、この場合、半導体デバイス１８において、長時間に亘る加熱によってＬｏｗ−ｋ膜２０以外の膜や構造が悪影響を受けるおそれがある。
これに対応して、本発明者は鋭意研究を重ねた結果、ＳｉＯＣＨ膜にキュア処理を施してＬｏｗ−ｋ膜２０を形成する際、ＳｉＯＣＨ膜を短時間、例えば、２秒間だけ高温、例えば、５００℃以上に加熱すれば、ＳｉＯＣＨ膜から各ポロジェンを脱離することができるともに、ＳｉＯＣＨ膜以外の膜や構造が加熱による悪影響を受けるのを防止できることを発見した。本発明は上記知見に基づいてなされたものである。
短時間であってもＳｉＯＣＨ膜を５００℃以上に加熱すれば、ポロジェンを脱離することができることのメカニズムについては、明瞭に説明するのが困難であるが、キュア処理によってＬｏｗ−ｋ膜２０が形成される過程の観察の結果、本発明者は、ＳｉＯＣＨ膜が４００℃近辺に留まる間、各ポロジェンの動きはさほど活発化せず、また、各ポロジェンを拘束しているＳｉＯＣＨ膜中のＳｉ−Ｏ−Ｓｉ結合等の拘束が余り緩まないため、各ポロジェンがなかなか脱離しない一方、一度でもＳｉＯＣＨ膜が５００℃を超えると、各ポロジェンの動きが活発化するとともに、各ポロジェンを拘束しているＳｉＯＣＨ膜中のＳｉ−Ｏ−Ｓｉ結合の拘束が緩み、各ポロジェンが一気に離脱するためだと類推するに至った。
図３は、本実施の形態に係る低誘電率誘電膜の形成方法におけるキュア処理のフローチャートである。当該キュア処理は、ウエハＷにおけるシリコン基板１９にＳｉＯＣＨ膜が形成された後に実行される。
まず、キュア処理装置１０とは別の成膜装置においてウエハＷのシリコン基板１９上に多数の微小なポロジェンを含むＳｉＯＣＨ膜が形成されたウエハＷをキュア処理装置１０のチャンバ１１内に搬入してステージ１２に載置する。成膜装置において形成されたＳｉＯＣＨ膜は、例えば、図４（Ａ）に示すように、炭化水素基や水酸基が接続する複数のシリコン原子（Ｓｉ）がＳｉ−Ｏ結合やＳｉ−ＣＨ２結合を介して互いに接続され、これらの結合構造の間にポロジェン（ＣｘＨｙ）を多数含む骨格を有する。
次いで、ヒータ１７によってウエハＷ、具体的にはＳｉＯＣＨ膜を高温（以下、「ベース温度」という。）（第１の温度）、例えば、３６０℃以上且つ４３０℃以下、好ましくは３６０℃以上且つ３８０℃以下まで加熱し、紫外線ランプ１３によってＳｉＯＣＨ膜に紫外線光を照射する（紫外線光照射ステップ）（ステップＳ３０）とともに、赤外線レーザ光照射器１４からＳｉＯＣＨ膜に向けて赤外線レーザ光を照射して該赤外線レーザ光によってＳｉＯＣＨ膜の表面を走査する（赤外線光照射ステップ）（ステップＳ３０）。
ヒータ１７による加熱及び紫外線光の照射は比較的長時間、例えば、１８０秒間に亘って継続される。また、赤外線レーザ光の走査におけるＳｉＯＣＨ膜の各部に対する赤外線レーザ光の照射時間は短時間、例えば、２秒以下、好ましくは、０．５秒以下に留まるが、ＳｉＯＣＨ膜中の各Ｓｉ−Ｏ結合は赤外線レーザ光によって振動が誘起されて瞬間的に発熱し、ＳｉＯＣＨ膜の各部は、ベース温度よりも高温（以下、「スパイク温度」という。）（第２の温度）、例えば、５００℃以上且つ７００℃以下、好ましくは５５０℃以上且つ７００℃以下、より好ましくは６００℃以上且つ７００℃以下まで加熱される。
上述したような赤外線レーザ光の照射による高温且つ短時間の加熱はスパイクアニールと称され、スパイクアニールにおけるＳｉＯＣＨ膜の温度プロファイルは図５に示すようになる。
なお、図５に示す温度プロファイルは赤外線レーザ光の照射によるスパイクアニールだけでなく、赤外線ランプからの赤外線光の瞬間的照射による高温且つ短時間の加熱（フラッシュランプアニール）によって実現されてもよい。赤外線ランプは一度に広範囲を赤外線光によって照射できるので、フラッシュランプアニールではスパイクアニールのように赤外線光で走査する必要がなく、アニールをさらに短時間で行うことができる。
ステップＳ３０では、ＳｉＯＣＨ膜が赤外線レーザ光照射によって短期間であっても、一度５００℃以上まで加熱されると各ポロジェンの動きが活発化して上記結合構造の間から一気に脱離する（図４（Ｂ）参照。）。これにより、ＳｉＯＣＨ膜中において脱離した各ポロジェンに相当する大きさの空孔を多数形成することができる。また、ＳｉＯＣＨ膜に紫外線光が照射されると、ＳｉＯＣＨ膜においてＳｉ−Ｏ結合やＳｉ−ＣＨ２結合が増強される（図４（Ｃ）参照。）。これにより、ＳｉＯＣＨ膜の骨格の膜強度が向上する。その結果、多数の空孔を内包し且つ高い膜強度を有する骨格のＬｏｗ−ｋ膜２０が得られる。その後、本処理を終了する。
図３のキュア処理によれば、赤外線レーザ光はＳｉＯＣＨ膜へ短時間だけ照射されるが、ＳｉＯＣＨ膜は短時間ではあってもベース温度よりも高温のスパイク温度まで加熱されるので、ＳｉＯＣＨ膜は十分に高温に達して当該ＳｉＯＣＨ膜から各ポロジェンが脱離する。一方、赤外線レーザ光のＳｉＯＣＨ膜への照射時間は、紫外線光のＳｉＯＣＨ膜への照射時間に比べて極めて短いので、ＳｉＯＣＨ膜が受けるサーマルバジェットは増加しない。その結果、各ポロジェンの脱離の際、ＳｉＯＣＨ膜以外の膜や構造が加熱による悪影響を受けるのを防止することができ、銅配線２１が断裂し、若しくは、シリコン基板１９のシート抵抗が低下することがない。
また、図３のキュア処理では、赤外線レーザ光照射ユニットは赤外線レーザ光によってウエハＷのＳｉＯＣＨ膜の表面を走査するので、ＳｉＯＣＨ膜を万遍なく加熱することができ、各ポロジェンを万遍なく脱離することができる。
以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。
例えば、本実施の形態に係る低誘電率誘電膜の形成方法におけるキュア処理は図３の処理に限られず、例えば、図６に示すように、図３のステップＳ３０と同じようにＳｉＯＣＨ膜をベース温度まで加熱するとともに、紫外線ランプ１３によってＳｉＯＣＨ膜に紫外線光を照射し、さらに、赤外線レーザ光によってＳｉＯＣＨ膜の表面を走査し（ステップＳ５０）、赤外線レーザ光によるＳｉＯＣＨ膜の表面を終了した後も、続けてＳｉＯＣＨ膜への紫外線光の照射を継続してよい（ステップＳ５１）。この場合、ＳｉＯＣＨ膜から各ポロジェンを脱離できるだけでなく、ＳｉＯＣＨ膜においてＳｉ−Ｏ結合やＳｉ−ＣＨ２結合をより一層増強させることができ、多数の空孔を内包し且つより高い膜強度を有する骨格のＬｏｗ−ｋ膜２０を得ることができる。
また、例えば、図７に示すように、まず、ＳｉＯＣＨ膜をベース温度まで加熱した後、赤外線レーザ光によるＳｉＯＣＨ膜の表面の走査を行い（ステップＳ６０）、次いで赤外線レーザ光によるＳｉＯＣＨ膜の表面を終了した後にＳｉＯＣＨ膜への紫外線光の照射を行ってもよい（ステップＳ６１）。すなわち、赤外線レーザ光によるＳｉＯＣＨ膜の短時間の加熱とＳｉＯＣＨ膜への紫外線光の照射とを別々に実行してもよい。この場合、ＳｉＯＣＨ膜から各ポロジェンを脱離させた後、ＳｉＯＣＨ膜においてＳｉ−Ｏ結合やＳｉ−ＣＨ２結合を増強させることができ、やはり、多数の空孔を内包し且つ高い膜強度を有する骨格のＬｏｗ−ｋ膜２０を得ることができる。
なお、図６及び図７のいずれのキュア処理においても、ベース温度は、例えば、３６０℃以上且つ４３０℃以下、好ましくは３６０℃以上且つ３８０℃以下であり、ヒータ１７による加熱は、例えば、１８０秒間に亘って継続されるが、ＳｉＯＣＨ膜の各部に対する赤外線レーザ光の照射時間は、例えば、２秒以下、好ましくは、０．５秒以下である一方、スパイク温度は、例えば、５００℃以上且つ７００℃以下、好ましくは５５０℃以上且つ７００℃以下、より好ましくは６００℃以上且つ７００℃以下である。
上述した本実施の形態に係る低誘電率誘電膜の形成方法では、キュア処理が施されるＳｉ−Ｏ骨格を持つ膜として純粋なＳｉＯＣＨ膜が用いられたが、キュア処理が施される膜としては純粋なＳｉＯＣＨ膜に限られず、多少の添加物を含むＳｉＯＣＨ膜であってもよく、さらには、Ｓｉ−Ｏ骨格を有し、ポロジェンを内包し且つ紫外線光の照射によってＳｉ−ＯＨ結合やＳｉ−ＣＨ３結合がＳｉ−Ｏ結合等に置換される膜であればよい。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、キュア処理装置１０や成膜装置が備えるコンピュータに供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
以下、本発明の実施例について説明する。
まず、短時間のスパイク温度への加熱がＬｏｗ−ｋ膜へ与える影響を確認した。
最初に、実施例１としてシリコン基板１９上にＳｉＯＣＨ膜が形成されたウエハＷを準備し、キュア処理装置１０のチャンバ１１内の圧力を１５Ｔｏｒｒに設定した後、図３のキュア処理に従い、１８０秒間に亘ってウエハＷのＳｉＯＣＨ膜を３８０℃のベース温度まで加熱し、ＳｉＯＣＨ膜に紫外線光を照射するとともに、さらに、赤外線レーザ光によってＳｉＯＣＨ膜の表面を走査してＬｏｗ−ｋ膜２０を形成した。ＳｉＯＣＨ膜の各部に対する赤外線レーザ光の照射時間は０．１４秒に留まったが、ＳｉＯＣＨ膜の各部は６２０℃（スパイク温度）まで加熱された。すなわち、実施例１のＳｉＯＣＨ膜には高温且つ短時間のスパイクアニールが付加された。
次に、比較例１としてシリコン基板１９上にＳｉＯＣＨ膜が形成されたウエハＷを準備し、キュア処理装置のチャンバ内の圧力を１５Ｔｏｒｒに設定した後、３００秒間に亘って従来のキュア処理を施してＬｏｗ−ｋ膜を形成した。具体的には、ウエハＷのＳｉＯＣＨ膜をヒータ１７によって４３５℃のベース温度まで加熱し、ＳｉＯＣＨ膜に紫外線光を照射してＬｏｗ−ｋ膜を形成した。ＳｉＯＣＨ膜の各部に対する赤外線レーザ光は行わなかった。
その後、実施例１のＬｏｗ−ｋ膜２０及び比較例１のＬｏｗ−ｋ膜の成分をＦＴＩＲ（フーリエ変換赤外線分光）装置によって分析し、その結果を図８（Ａ）及び図８（Ｂ）のグラフに示した。また、参考として、キュア処理を施す前のＳｉＯＣＨ膜の成分もＦＴＩＲによって分析した。図８（Ａ）及び図８（Ｂ）のグラフにおいて、実線は実施例１のＬｏｗ−ｋ膜２０に該当し、破線は比較例１のＬｏｗ−ｋ膜に該当し、細破線はキュア処理を施す前のＳｉＯＣＨ膜に該当する。
ポロジェンはＦＴＩＲにおいて波数が２８５０ｃｍ−１〜２９４０ｃｍ−１の赤外線を吸収するが、図８（Ａ）のグラフに示すように、実施例１の波数２８５０ｃｍ−１〜２９４０ｃｍ−１における赤外線の吸収量はほぼ０であり、比較例１の同波数範囲における赤外線の吸収量よりも少ないことが確認された。すなわち、比較例１では３００秒間という長時間に亘ってＳｉＯＣＨ膜を４３５℃まで加熱したにもかかわらず、ＳｉＯＣＨ膜から各ポロジェンを十分に脱離できていないことが分かった。一方、実施例１では、０．１４秒という極めて短時間であったもののＳｉＯＣＨ膜が６２０℃に達すると、各ポロジェンが十分に脱離できていることが分かった。
以上より、瞬間的な加熱でもＳｉＯＣＨ膜が高温であるスパイク温度（実施例１では６２０℃）に至れば、ＳｉＯＣＨ膜から各ポロジェンを十分に脱離できることが分かった。
また、Ｌｏｗ−ｋ膜の低誘電率に寄与するＳｉ−ＣＨ３結合はＦＴＩＲにおいて波数が１２７５ｃｍ−１の赤外線を吸収するが、図８（Ｂ）のグラフに示すように、実施例１及び比較例１の波数１２７５ｃｍ−１における赤外線の吸収量はほぼ同じであった。さらに、Ｌｏｗ−ｋ膜の膜強度に寄与するＳｉ−Ｏ結合のネットワーク構造（複数のＳｉ−Ｏ結合が網状に接続された状態）はＦＴＩＲにおいて波数が１０６０ｃｍｍ−１の赤外線を吸収するが、図８（Ｂ）のグラフに示すように、実施例１及び比較例１の波数１０６０ｃｍ−１における赤外線の吸収量はほぼ同じであった。
すなわち、高温のスパイク温度の付加であっても短時間であれば、Ｌｏｗ−ｋ膜骨格中の結合状態を破壊しないことが分かり、Ｌｏｗ−ｋ膜骨格の膜強度、並びに誘電率は影響を受けないことが分かった。
なお、図８（Ａ）及び図８（Ｂ）のグラフには示していないが、Ｌｏｗ−ｋ膜の膜強度の指標である膜収縮率は実施例１が１９．０％である一方、比較例１は１９．２％であった。また、Ｌｏｗ−ｋ膜の誘電率の指標である屈折率も実施例１が１．３１０８である一方、比較例１は１．３１４８であり、殆ど差がない。
以上より、実施例１のベース温度は３８０℃で比較例１のベース温度は４３５℃であるにもかかわらず、実施例１と比較例１の膜強度や誘電率が変わらないことから、高温且つ短時間のスパイクアニールの付加によって実効的にＬｏｗ−ｋ膜のキュア処理の低温化が実現できることが分かった。
また、実施例１のキュア処理の時間と比較例のキュア処理の時間を比較すると、実施例１では１８０秒間で済んでいるのに対し、比較例１では３００秒間を要した。すなわち、高温且つ短時間のスパイクアニールの付加により、キュア処理時間を短縮することができることも分かった。
また、実施例２としてシリコン基板１９上にＳｉＯＣＨ膜が形成されたウエハＷを準備し、キュア処理装置１０のチャンバ１１内の圧力を１５Ｔｏｒｒに設定した後、図３のキュア処理に従い、２１０秒間に亘ってウエハＷのＳｉＯＣＨ膜を４００℃のベース温度まで加熱し、ＳｉＯＣＨ膜に紫外線光を照射するとともに、さらに、赤外線レーザ光によってＳｉＯＣＨ膜の表面を走査してＬｏｗ−ｋ膜２０を形成した。ＳｉＯＣＨ膜の各部に対する赤外線レーザ光の照射時間は０．１４秒に留まったが、ＳｉＯＣＨ膜の各部は６００℃（スパイク温度）まで加熱された。すなわち、実施例２のＳｉＯＣＨ膜には高温且つ短時間のスパイクアニールが付加された。
次に、比較例２としてシリコン基板１９上にＳｉＯＣＨ膜が形成されたウエハＷを準備し、ウエハＷの全面を照射する赤外線ランプを備えるキュア処理装置のチャンバ内の圧力を３Ｔｏｒｒに設定した後、３００秒間に亘って以下のキュア処理を施してＬｏｗ−ｋ膜を形成した。具体的には、ウエハＷのＳｉＯＣＨ膜をヒータ１７及び赤外線ランプによる赤外線照射によって４２０℃のベース温度まで加熱し、ＳｉＯＣＨ膜に紫外線光を照射してＬｏｗ−ｋ膜を形成した。
その後、実施例２のＬｏｗ−ｋ膜２０及び比較例２のＬｏｗ−ｋ膜の成分をＦＴＩＲ装置によって分析し、その結果を図９（Ａ）及び図９（Ｂ）のグラフに示した。また、参考として、キュア処理を施す前のＳｉＯＣＨ膜の成分もＦＴＩＲによって分析した。図９（Ａ）及び図９（Ｂ）のグラフにおいて、実線は実施例２のＬｏｗ−ｋ膜２０に該当し、破線は比較例２のＬｏｗ−ｋ膜に該当し、細破線はキュア処理を施す前のＳｉＯＣＨ膜に該当する。
図９（Ａ）のグラフに示すように、実施例２の波数２８５０ｃｍ−１〜２９４０ｃｍ−１における赤外線の吸収量はほぼ０であり、比較例２の同波数範囲における赤外線の吸収量よりも少ないことが確認された。すなわち、比較例２では３００秒間という長時間に亘ってＳｉＯＣＨ膜を４２０℃まで加熱したにもかかわらず、ＳｉＯＣＨ膜から各ポロジェンを十分に脱離できていないことが分かった。一方、実施例２では、０．１４秒という極めて短時間であったもののＳｉＯＣＨ膜が６００℃に達すると、各ポロジェンが十分に脱離できていることが分かった。
以上より、実施例１及び比較例１の比較の結果と同様に、瞬間的な加熱でもＳｉＯＣＨ膜が高温であるスパイク温度（実施例２では６００℃）に至れば、ＳｉＯＣＨ膜から各ポロジェンを十分に脱離できることが分かった。
また、図９（Ｂ）のグラフに示すように、実施例２及び比較例２の波数１２７５ｃｍ−１及び１０６０ｃｍ−１における赤外線の吸収量はほぼ同じであった。すなわち、実施例１及び比較例１の比較の結果と同様に、高温であるスパイク温度の付加であっても短時間であれば、Ｌｏｗ−ｋ膜骨格中の結合状態を破壊しないことが分かり、Ｌｏｗ−ｋ膜骨格の膜強度、並びに誘電率は影響を受けないことが分かった。
なお、図９（Ａ）及び図９（Ｂ）のグラフには示していないが、膜収縮率は実施例２が１８．１％である一方、比較例２は１７．５％であり、実施例２の膜収縮率の方が高く、寧ろ実施例２の方がより膜強度が高いことから、高温であるスパイク温度の付加であっても短時間であれば、Ｌｏｗ−ｋ膜の膜強度は低下しないことが分かった。また、前述のように実施例２の方が比較例２より効果的にポロジェンを脱離できていることから屈折率も実施例２が１．３０８１である一方、比較例２は１．３３５６であり、実施例２の屈折率の方が低く、誘電率でも実施例２の方が比較例２より０．１程度低くなることが分かった。
次に、高温且つ短時間のスパイクアニールの付加による膜強度と誘電率への影響を詳細に確認した。
まず、実施例３としてシリコン基板１９上にＳｉＯＣＨ膜が形成されたウエハＷを準備し、キュア処理装置１０のチャンバ１１内の圧力を１５Ｔｏｒｒに設定した後、図３のキュア処理に従い、１８０，３６０，５４０秒間に亘ってウエハＷのＳｉＯＣＨ膜を４００℃のベース温度まで加熱し、ＳｉＯＣＨ膜に紫外線光を照射するとともに、さらに、赤外線レーザ光によってＳｉＯＣＨ膜の表面を走査してＬｏｗ−ｋ膜２０を形成した。ＳｉＯＣＨ膜の各部に対する赤外線レーザ光の照射時間は、ベース温度までの加熱時間が１８０秒間のときに０．２８秒であり、ベース温度までの加熱時間が３６０秒間のときに０．５６秒であり、ベース温度までの加熱時間が５４０秒間のときに０．８４秒であり、このときＳｉＯＣＨ膜の各部は５４０℃（スパイク温度）まで加熱された。すなわち、実施例３のＳｉＯＣＨ膜には高温且つ短時間のスパイクアニールが付加された。
また、実施例４としてシリコン基板１９上にＳｉＯＣＨ膜が形成されたウエハＷを準備し、チャンバ１１内の圧力を１５Ｔｏｒｒに設定した後、図３のキュア処理に従い、実施例３と同じ時間だけＳｉＯＣＨ膜を４００℃のベース温度まで加熱し、ＳｉＯＣＨ膜に紫外線光を照射するとともに、さらに、赤外線レーザ光によってＳｉＯＣＨ膜の表面を走査してＬｏｗ−ｋ膜２０を形成した。ＳｉＯＣＨ膜の各部に対する赤外線レーザ光の照射時間は、実施例３と同じであり、このときＳｉＯＣＨ膜の各部は６５０℃（スパイク温度）まで加熱された。すなわち、実施例４のＳｉＯＣＨ膜にも高温且つ短時間のスパイクアニールが付加された。
次に、比較例３としてシリコン基板１９上にＳｉＯＣＨ膜が形成されたウエハＷを準備し、ウエハＷの全面を照射する赤外線ランプを備えるキュア処理装置のチャンバ内の圧力を１５Ｔｏｒｒに設定した後、１８０，３６０，５４０秒間に亘って以下のキュア処理を施してＬｏｗ−ｋ膜を形成した。具体的には、ウエハＷのＳｉＯＣＨ膜をヒータ１７及び赤外線ランプによる赤外線照射によって４００℃のベース温度まで加熱し、ＳｉＯＣＨ膜に紫外線光を照射してＬｏｗ−ｋ膜を形成した。
その後、実施例３，４のＬｏｗ−ｋ膜２０及び比較例３のＬｏｗ−ｋ膜の膜収縮率（Ｌｏｗ−ｋ膜の膜強度の指標）及び屈折率（Ｌｏｗ−ｋ膜の誘電率の指標）を測定し、それらの結果を図１０のグラフに示した。図１０のグラフにおいて、一点鎖線は実施例３のＬｏｗ−ｋ膜２０に該当し、破線は実施例４のＬｏｗ−ｋ膜２０に該当し、実線は比較例３のＬｏｗ−ｋ膜に該当する。
一般に、屈折率が低いほどポロジェンがよく脱離して誘電率が低いことを示すが、図１０のグラフより、実施例３の屈折率が最も低く、比較例３の屈折率が最も高いことから、スパイクアニールが付加されるとポロジェンがよく脱離して誘電率が低くなり、さらに、スパイクアニールにおけるスパイク温度が高いとよりポロジェンがよく脱離してより誘電率が低くなることが分かった。
また、一般に、膜収縮率が高いほどＳｉ−Ｏ結合等が増強されて膜強度が向上することを示すが、図１０のグラフより、実施例３の膜収縮率が最も高く、比較例３の膜収縮率が最も低いことから、スパイクアニールが付加されるとＳｉ−Ｏ結合等が増強されて膜強度が向上し、さらに、スパイクアニールにおけるスパイク温度が高いとよりＳｉ−Ｏ結合等が増強されてより膜強度が向上することが分かった。
次に、キュア処理がシリコン基板のシート抵抗へ与える影響を確認した。
まず、実施例５としてウエハＷを準備し、該ウエハＷのシリコン基板１９にリン（Ｐ）をドープした後、ウエハＷ上にシリカ（ＳｉＯ２）膜を形成し、該シリカ膜上にＳｉＯＣＨ膜を形成した。その後、ウエハＷのＳｉＯＣＨ膜を４００℃のベース温度まで加熱し、さらに、赤外線レーザ光によってＳｉＯＣＨ膜の表面を走査してＬｏｗ−ｋ膜２０を形成した。ＳｉＯＣＨ膜の各部に対する赤外線レーザ光の照射時間は０．０８秒に留まったが、ＳｉＯＣＨ膜の各部は５５０℃（スパイク温度）まで加熱された。すなわち、実施例５のＳｉＯＣＨ膜には高温且つ短時間のスパイクアニールが付加された。
次いで、ウエハＷにおいてシリカ膜及びＳｉＯＣＨ膜を除去し、露出したシリコン基板１９のシート抵抗を測定し、その結果を図１１のグラフに示した。
次に、比較例４〜９としてウエハＷを準備し、該ウエハＷのシリコン基板１９にリンをドープした後、ウエハＷ上にシリカ膜を形成し、さらに、該シリカ膜上にＳｉＯＣＨ膜を形成した。その後、各ウエハＷについて１９０秒間に亘ってＳｉＯＣＨ膜をそれぞれ３５０℃（比較例４）、４００℃（比較例５）、４５０℃（比較例６）、５００℃（比較例７）、５５０℃（比較例８）及び６００℃（比較例９）まで加熱した。
次いで、各ウエハＷにおいてシリカ膜及びＳｉＯＣＨ膜を除去し、露出したシリコン基板１９のシート抵抗を測定し、それらの結果を図１１のグラフに示した。
図１１のグラフによれば、実施例５のシート抵抗は比較例５のシート抵抗とほぼ同じであることが確認された。シート抵抗はシリコン基板１９が受けるサーマルバジェットの指標であるため、実施例５のシリコン基板１９が受けるサーマルバジェットは比較例５のシリコン基板１９が受けるサーマルバジェットとほぼ同じであることが分かった。
すなわち、高温且つ短時間のスパイクアニールの付加であれば、サーマルバジェットは増加しないため、キュア処理においてシリコン基板１９が加熱による悪影響を受けるのを防止することができることが分かった。
Ｗ ウエハ
１０ キュア処理装置
１１ チャンバ
１３ 紫外線ランプ
１４ 赤外線レーザ光照射器
１７ ヒータ

Claims (14)

  1. Ｓｉ−Ｏ骨格を持つ多孔質の低誘電率誘電膜の形成方法であって、
    赤外線光を照射する赤外線光照射ステップと、
    紫外線光を照射する紫外線光照射ステップとを有し、
    前記赤外線光の照射時間は前記紫外線光の照射時間よりも短いことを特徴とする低誘電率誘電膜の形成方法。
  2. 前記赤外線光の照射時間は２秒以下であることを特徴とする請求項１記載の低誘電率誘電膜の形成方法。
  3. 前記赤外線光の照射時間は０．５秒以下であることを特徴とする請求項２記載の低誘電率誘電膜の形成方法。
  4. 前記赤外線光照射ステップにおいて、Ｓｉ−Ｏ骨格を持つ膜を５００℃以上且つ７００℃以下に加熱することを特徴とする請求項１乃至３のいずれか1項に記載の低誘電率誘電膜の形成方法。
  5. 前記赤外線光照射ステップにおいて、前記Ｓｉ−Ｏ骨格を持つ膜を５５０℃以上且つ７００℃以下に加熱することを特徴とする請求項４記載の低誘電率誘電膜の形成方法。
  6. 前記赤外線光照射ステップにおいて、前記Ｓｉ−Ｏ骨格を持つ膜を６００℃以上且つ７００℃以下に加熱することを特徴とする請求項５記載の低誘電率誘電膜の形成方法。
  7. 前記赤外線光照射ステップに先だってＳｉ−Ｏ骨格を持つ膜は第１の温度まで加熱され、
    前記赤外線光は、前記Ｓｉ−Ｏ骨格を持つ膜を前記第１の温度よりも高い第２の温度まで加熱し、
    前記赤外線光の照射時間は、前記Ｓｉ−Ｏ骨格を持つ膜が第１の温度に加熱される時間よりも短いことを特徴とする請求項１乃至６のいずれか１項に記載の低誘電率誘電膜の形成方法。
  8. 前記第１の温度は３６０℃以上且つ４３０℃以下であることを特徴とする請求項１乃至７のいずれか１項に記載の低誘電率誘電膜の形成方法。
  9. 前記第１の温度は３６０℃以上且つ３８０℃以下であることを特徴とする請求項８記載の低誘電率誘電膜の形成方法。
  10. 前記赤外線光は二酸化炭素を媒質として得られる赤外線レーザ光であることを特徴とする請求項１乃至９のいずれか１項に記載の低誘電率誘電膜の形成方法。
  11. 基板に成膜されたＳｉ−Ｏ骨格を持つ膜に向けて赤外線光を短時間だけ照射する赤外線光照射ユニットと、
    前記Ｓｉ−Ｏ骨格を持つ膜へ紫外線光を照射する紫外線光照射ユニットとを有し、
    前記赤外線光照射ユニットは、前記紫外線光照射ユニットが前記紫外線を照射する時間よりも短い時間だけ前記赤外線光を照射することを特徴とする低誘電率誘電膜の形成装置。
  12. 前記赤外線光照射ユニットは前記赤外線光によって前記基板の表面を走査することを特徴とする請求項１１記載の低誘電率誘電膜の形成装置。
  13. 前記赤外線光は二酸化炭素を媒質として得られる赤外線レーザ光であることを特徴とする請求項１１又は１２記載の低誘電率誘電膜の形成装置。
  14. ポロジェンの脱離方法であって、
    赤外線光を照射する赤外線光照射ステップと、
    紫外線光を照射する紫外線光照射ステップとを有し、
    前記赤外線光の照射時間は前記紫外線光の照射時間よりも短いことを特徴とするポロジェンの脱離方法。
JP2012251106A 2012-11-15 2012-11-15 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法 Pending JP2014099541A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012251106A JP2014099541A (ja) 2012-11-15 2012-11-15 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法
KR1020130136807A KR20140063437A (ko) 2012-11-15 2013-11-12 저유전율 유전막의 형성 방법, 형성 장치 및 포로젠의 이탈 방법
US14/081,485 US20140134852A1 (en) 2012-11-15 2013-11-15 Method and apparatus for forming dielectric film of low-dielectric constant and method for detaching porogen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012251106A JP2014099541A (ja) 2012-11-15 2012-11-15 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法

Publications (1)

Publication Number Publication Date
JP2014099541A true JP2014099541A (ja) 2014-05-29

Family

ID=50682130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251106A Pending JP2014099541A (ja) 2012-11-15 2012-11-15 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法

Country Status (3)

Country Link
US (1) US20140134852A1 (ja)
JP (1) JP2014099541A (ja)
KR (1) KR20140063437A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459425B1 (ko) * 2002-04-18 2004-12-03 엘지전자 주식회사 이동통신 단말기의 무선 인터넷 속도 향상 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032876B2 (en) 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile
US20150372099A1 (en) * 2014-06-19 2015-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide formation using a spike annealing process
KR102437416B1 (ko) 2015-08-28 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
US11114606B2 (en) 2019-09-23 2021-09-07 International Business Machines Corporation MRAM devices containing a harden gap fill dielectric material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034431A1 (fr) * 1997-12-26 1999-07-08 Seiko Epson Corporation Procede pour produire un film d'oxyde de silicium, procede pour fabriquer un dispositif a semi-conducteurs, dispositif a semi-conducteurs, affichage et dispositif de rayonnement infrarouge
JP2004014686A (ja) * 2002-06-05 2004-01-15 Tokyo Electron Ltd 熱処理方法
JP2005503673A (ja) * 2001-09-14 2005-02-03 アクセリス テクノロジーズ インコーポレーテッド 多孔性低誘電率材料のための紫外線硬化処理
JP2007534174A (ja) * 2004-04-21 2007-11-22 アプライド　マテリアルズ　インコーポレイテッド 低ｋ誘電体膜の後処理
JP2009520342A (ja) * 2005-11-09 2009-05-21 東京エレクトロン株式会社 誘電体膜を硬化させる多段階システム及び方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034431A1 (fr) * 1997-12-26 1999-07-08 Seiko Epson Corporation Procede pour produire un film d'oxyde de silicium, procede pour fabriquer un dispositif a semi-conducteurs, dispositif a semi-conducteurs, affichage et dispositif de rayonnement infrarouge
JP2005503673A (ja) * 2001-09-14 2005-02-03 アクセリス テクノロジーズ インコーポレーテッド 多孔性低誘電率材料のための紫外線硬化処理
JP2004014686A (ja) * 2002-06-05 2004-01-15 Tokyo Electron Ltd 熱処理方法
JP2007534174A (ja) * 2004-04-21 2007-11-22 アプライド　マテリアルズ　インコーポレイテッド 低ｋ誘電体膜の後処理
JP2009520342A (ja) * 2005-11-09 2009-05-21 東京エレクトロン株式会社 誘電体膜を硬化させる多段階システム及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459425B1 (ko) * 2002-04-18 2004-12-03 엘지전자 주식회사 이동통신 단말기의 무선 인터넷 속도 향상 방법

Also Published As

Publication number Publication date
US20140134852A1 (en) 2014-05-15
KR20140063437A (ko) 2014-05-27

Similar Documents

Publication Publication Date Title
CN101828249B (zh) 形成气隙结构的方法和系统
JP4667165B2 (ja) 半導体装置の製造方法
TWI421939B (zh) 多孔性低介電常數介電膜之硬化方法
US7829268B2 (en) Method for air gap formation using UV-decomposable materials
TWI324805B (en) Uv curing of low-k porous dielectrics
JP2014099541A (ja) 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
US20060202311A1 (en) LOW k DIELECTRIC CVD FILM FORMATION PROCESS WITH IN-SITU IMBEDDED NANOLAYERS TO IMPROVE MECHANICAL PROPERTIES
US20090075491A1 (en) Method for curing a dielectric film
JP5548332B2 (ja) 半導体デバイスの製造方法
JP5007511B2 (ja) 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
JP2007165428A (ja) 半導体装置の製造方法
US20130273732A1 (en) Method of and apparatus for active energy assist baking
US20090061633A1 (en) Method of manufacturing semiconductor device
TW559860B (en) Method for manufacturing semiconductor device
US10147640B2 (en) Method for removing back-filled pore-filling agent from a cured porous dielectric
JP5470687B2 (ja) シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
WO2009153857A1 (ja) 半導体装置及びその製造方法
JP2010034490A (ja) 半導体装置の製造方法
US20090226695A1 (en) Method for treating a dielectric film with infrared radiation
JP2009076855A (ja) 半導体装置の製造方法
JP2016149486A (ja) 絶縁膜の成膜方法及び半導体デバイスの製造方法
JP2013214697A (ja) 半導体装置および半導体装置の製造方法
JP4437820B2 (ja) 低誘電率膜の製造方法
JP2006086280A (ja) ＳｉＯＣ膜の形成方法およびＳｉＯＣ膜

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303