TWI421939B - 多孔性低介電常數介電膜之硬化方法 - Google Patents

多孔性低介電常數介電膜之硬化方法 Download PDF

Info

Publication number
TWI421939B
TWI421939B TW098107312A TW98107312A TWI421939B TW I421939 B TWI421939 B TW I421939B TW 098107312 A TW098107312 A TW 098107312A TW 98107312 A TW98107312 A TW 98107312A TW I421939 B TWI421939 B TW I421939B
Authority
TW
Taiwan
Prior art keywords
low
dielectric film
radiation
exposure
substrate
Prior art date
Application number
TW098107312A
Other languages
English (en)
Other versions
TW200949941A (en
Inventor
Junjun Liu
Dorel I Toma
Eric M Lee
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/043,835 external-priority patent/US20090226694A1/en
Priority claimed from US12/043,814 external-priority patent/US7977256B2/en
Priority claimed from US12/043,772 external-priority patent/US7858533B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200949941A publication Critical patent/TW200949941A/zh
Application granted granted Critical
Publication of TWI421939B publication Critical patent/TWI421939B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Description

多孔性低介電常數介電膜之硬化方法 【相關申請案的交互參照】
本申請案係相關於申請中之美國專利申請案第11/269581號，標題為「MULTI-STEP SYSTEM AND METHOD FOR CURING A DIELECTRIC FILM」，申請日期為2005年11月9日；以及美國專利申請案第11/517358號，標題為「THERMAL PROCESSING SYSTEM FOR CURING DIELECTRIC FILMS」，申請日期為2006年9月8日。更進一步而言，本申請案係相關於：共同申請中之美國專利申請案第12/043814號，標題為「METHOD FOR REMOVING A PORE-GENERATION MATERIAL FROM AN UNCURED LOW-K DIELECTRIC FILM」(TDC-007)，申請日期為於此相同之日期；共同申請中之美國專利申請案第12/043835號，標題為「POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING」(TDC-008)，申請日期為於此相同之日期；以及共同申請中之美國專利申請案第12/043850號，標題為「METHOD FOR TREATING DIELECTRIC FILM WITH INFRARED RADIATION」(TDC-009)，申請日期為於此相同之日期。這些申請案的整體內容藉由參考文獻方式合併於此。
本發明係關於一種用於處理介電膜的方法，且更具體而言，係關於一種利用電磁(EM)輻射來處理低介電常數(低-k)介電膜的方法。
如熟習半導體技藝者所知，互連延遲為在推動改善積體電路(IC)之速度及效能方面的主要限制因素。使互連延遲最小化之一方法為藉由使用低介電常數(低-k)材料作為用於IC裝置中的金屬線的絕緣介電質，而減少互連電容量。於是，近年來，低-k材料已被發展成可取代具有相對高介電常數之絕緣材料，如二氧化矽。尤其，低-k膜正被使用在半導體裝置中之金屬線間的層間及層內介電層。此外，為了更加降低絕緣材料之介電常數，而形成具有孔洞之材料膜，亦即多孔性低-k介電膜。可藉由近似於光阻之應用的旋塗式介電(spin-on dielectric，SOD)法，或藉由化學氣相沉積法(chemical vapor deposition，CVD)而沉積此低-k膜。於是，可迅速調整此低-k材料以用於現存的半導體製程。
低-k材料與更傳統之二氧化矽相比較不堅固，且隨著導入多孔性而使機械強度更加劣化。多孔性低-k膜在電漿處理期間可輕易地被損毀，因此需要機械性強化製程。已知多孔性低-k介電質之材料強度的加強對其成功的集成而言不可或缺。以機械性強化為目標而探索其他硬化技術，以使多孔性低-k膜更堅固且適用於集成。
聚合物的硬化包含為了在膜內造成交聯而處理使用例如旋塗或氣相沉積(如化學氣相沉積CVD)技術所沉積之薄膜的製程。在硬化製程中，已知自由基的聚合反應為形成交聯的主要途徑。當聚合物鏈交聯時，改善了例如楊氏係數(Young’s modulus)、膜硬度、破裂韌度及介面接著等機械性質，藉此改善低-k膜之製造韌性。
由於有各種形成具有超低介電常數之多孔性介電膜的對策，各膜之沉積後處理(硬化)的目的皆不同，包含例如去除濕氣、去除溶劑、燃盡用以在多孔性介電膜上形成孔洞的成孔劑、改善此膜之機械性質等等。
對於CVD膜而言，習知地使低介電常數(低-k)材料在300℃至400℃之範圍內熱硬化。例如，爐硬化法已足以製成堅固、緻密之具有約大於2.5之介電常數的低-k膜。然而，當處理具有高孔隙度之多孔性介電膜(如超低-k膜)時，可使用熱處理(或熱硬化)達到之交聯程度，不再足以製成具有適當強度之韌性的互連結構用的膜層。
在熱硬化期間，可在不損毀介電膜的情形下將一適當量之能量傳送至介電膜。然而，在所研究的溫度範圍內，僅可產生少量的自由基。由於熱能在熱量至基板的耦合中損失以及周圍環境中之熱量損失，所以在待硬化之低-k膜中實際上僅可吸收少量的熱能。因此，典型的低-k爐硬化法需要高溫及長硬化時間。但即使具有高熱預算，熱硬化中缺乏起始劑的生成，以及在初沉積之低-k膜中存有大量的甲基停止反應，可使其難以達到所需之交聯程度。
本發明係關於一種用於處理介電膜的方法，且更具體而言，係關於一種使低介電常數(低-k)介電膜硬化的方法。
本發明更關於一種利用電磁(EM)輻射來處理低介電常數(低-k)介電膜的方法。
依據一實施例，說明一種基板上之低介電常數(低-k)介電膜的硬化方法，其中低-k介電膜之介電常數係小於大約4之數值。該方法包含將低-k介電膜曝露至紅外線(IR)輻射及紫外線(UV)輻射。
依據另一實施例，說明一種基板上之低介電常數(低-k)介電膜的硬化方法，其包含：在基板上形成低-k介電膜；將低-k介電膜曝露至第一紅外線(IR)輻射；在曝露至第一IR輻射之後，將低-k介電膜曝露至紫外線(UV)輻射；以及在曝露至UV輻射之後，將低-k介電膜曝露至第二紅外線(IR)輻射，其中低-k介電膜之介電常數係小於大約4之數值。
依據另一實施例，說明一種硬化基板上之低介電常數(低-k)介電膜的方法，其包含：在基板上形成低-k介電膜，該低-k介電膜包含結構形成材料及孔洞生成材料；曝露低-k介電膜至紅外線(IR)輻射維持第一持續時間；以及在第一持續時間期間，曝露低-k介電膜至紫外線(UV)輻射維持第二持續時間，其中第二持續時間為第一持續時間之一部分，且其中第二持續時間開始於第一持續時間開始後之第一時間，且結束於第一持續時間結束前之第二時間。
仍依據另一實施例，說明一種基板上之低介電常數(低-k)介電膜的硬化方法，其包含：在基板上形成低-k介電膜，該低-k介電膜包含結構形成材料及孔洞生成材料；由低-k介電膜實質上去除孔洞生成材料，以形成多孔性低-k介電膜；在去除步驟之後，於多孔性低-k介電膜中產生交聯起始劑；以及在產生交聯起始劑之後，交聯多孔性低-k介電膜。
在以下之說明中，為了幫助對本發明之透徹瞭解以及說明性而非限制性之目的，將提出例如處理系統之特定構造與各構件及製程之敘述等等的具體細節。然而，吾人應瞭解，本發明可在這些具體細節以外的其他實施例中加以實現。
發明人察覺替代性硬化方法係針對熱硬化本身的一些缺失。例如，當與熱硬化製程比較時，替代性硬化方法在能量傳遞方面更有效，且以高能粒子(如經加速的電子、離子、或中性粒子)之形式或高能光子之形式被發現的較高能階，可輕易激發低-k介電膜中的電子，藉此有效地切斷化學鍵結且解離側基。這些替代性方法幫助生成交聯起始劑(自由基)，且可改善在實際交聯中所需之能量傳遞。因此，可在減低之熱預算下增加交聯的程度。
此外，發明人已瞭解，當膜強度對於低-k及超低-k(ultra-low-k,ULK)介電膜(介電常數小於約2.5)成為更大的問題時，替代性硬化方法可改善此膜之機械性質。例如，可使用電子束(electron beam,EB)、紫外線(UV)輻射、紅外線(IR)輻射及微波(microwave,MW)輻射來硬化低-k膜及ULK膜以改善機械強度，同時不犧牲介電性質及薄膜疏水性。
然而，儘管EB、UV、IR及MW硬化均具有其本身的益處，這些技術亦仍具有限制。如EB及UV之高能量硬化源可提供用以產生過多的交聯用之交聯起始劑(自由基)的高能階，其導致在補充性基板加熱下之大幅改善機械性質。另一方面，電子及UV光子可造成化學鍵結無區分性的解離，其可能不利地降低膜層所需之物理及電性質，如喪失疏水性、增加殘留膜應力、孔洞結構崩壞、膜層緻密化及增加介電常數。此外，低能量硬化源(如MW硬化)可提供主要在熱傳遞效率上之顯著改善，但同時具有副作用，如電弧放電或電晶體損壞(MW)。
依據一實施例，說明硬化基板上之低介電常數(低-k)介電膜的方法，其中低-k介電膜之介電常數小於約為4之數值。該方法包含將低-k膜曝露至包含紫外線(UV)輻射及紅外線(IR)輻射的非離子化電磁(EM)輻射。UV曝露可包含複數個UV曝露，其中各UV曝露可包含或不包含不同的強度、功率、功率密度、或波長範圍、或任何其二者或更多者的組合。IR曝露可包含複數個IR曝露，其中各IR曝露可包含或不包含不同的強度、功率、功率密度、或波長範圍、或任何其二者或更多者的組合。
在UV曝露期間，可藉由升高基板之溫度至約200℃至約600℃之範圍內的UV熱溫度而加熱低-k介電膜。或者，UV熱溫度在約300℃至約500℃的範圍內。或者，UV熱溫度在約350℃至約450℃的範圍內。可藉由傳導加熱、對流加熱、或輻射加熱、或任何其二者或更多者的組合而進行基板的加熱。
在IR曝露期間，可藉由升高基板之溫度至約200℃至約600℃之範圍內的IR熱溫度而加熱低-k介電膜。或者，IR熱溫度在約300℃至約500℃的範圍內。或者，IR熱溫度在約350℃至約450℃的範圍內。可藉由傳導加熱、對流加熱、或輻射加熱、或任何其二者或更多者的組合而進行基板的熱能加熱。
此外，可在UV曝露前、UV曝露期間、或UV曝露後、或任何其二者或更多者的組合進行熱能加熱。再此外，可在IR曝露前、IR曝露期間、或IR曝露後、或任何其二者或更多者的組合時進行熱能加熱。
更進一步而言，可在UV曝露前、UV曝露期間、或UV曝露後、或任何其二者或更多者的組合時進行IR曝露。再此外，可在IR曝露前、IR曝露期間、或IR曝露後、或任何其二者或更多者的組合時進行UV曝露。
在UV曝露或IR曝露或二者之前，可藉由升高基板之溫度至約200℃至約600℃之範圍內的預熱處理溫度而加熱低-k介電膜。或者，預熱處理溫度在約300℃至約500℃的範圍內，且較佳地，預熱處理溫度在約350℃至約450℃的範圍內。
在UV曝露或IR曝露或二者之後，可藉由升高基板之溫度至約200℃至約600℃之範圍內的後熱處理溫度而加熱低-k介電膜。或者，後熱處理溫度在約300℃至約500℃的範圍內。或者，後熱處理溫度在約350℃至約450℃的範圍內。
現參照圖1，依據另一實施例說明處理基板上之介電膜的方法。待處理之基板可為半導體、金屬導體、或任何介電膜將形成於其上之其他基板。介電膜可具有小於SiO2 之介電常數(約為4，例如熱二氧化矽之介電常數可在3.8至3.9的範圍內)的介電常數(乾燥及/或硬化前、或乾燥及/或硬化後、或二者)。在本發明之各種實施例中，介電膜可具有小於3.0之介電常數(乾燥及/或硬化前、或乾燥及/或硬化後、或二者)、小於2.5之介電常數、小於2.2之介電常數、或小於1.7之介電常數。
可將介電膜說明為低介電常數(低-k)膜或超低-k膜。介電膜可包含有機、無機、及有機-無機混合材料中之至少一者。此外介電膜可為多孔性或非多孔性。
介電膜可包括例如含有結構形成材料及孔洞生成材料之單相或雙相多孔性低-k膜。結構形成材料可包含由結構形成母核分出之原子、分子、或分子碎片。孔洞生成材料可包含由孔洞生成母核(例如成孔劑)分出之原子、分子、或分子碎片。單相或雙相多孔性低-k膜在移除孔洞生成材料之前可具有較移除孔洞生成材料之後為高之介電常數。
舉例而言，形成單相多孔性低-k膜可包含：在基板之表面上沉積具有微弱地鍵結至結構形成分子之孔洞生成分子側基的結構形成分子。此外，例如形成雙相多孔性低-k膜可包含在基板之表面上共聚合結構形成分子及孔洞生成分子。
此外，介電膜可含有導致介電常數在乾燥及/或硬化前高於乾燥及/或硬化後的濕氣、水、溶劑及/或其他污染物。
可使用如在來自東京威力科創(Tokyo Electron Limited，TEL)的商用Clean Track ACT 8 SOD及ACT 12 SOD鍍膜系統中所提供之化學氣相沉積(chemical vapor deposition，CVD)技術、或旋塗介電(spin-on dielectric，SOD)技術，而形成介電膜。Clean Track ACT 8(200mm)及ACT 12(300mm)鍍膜系統提供SOD材料用之鍍膜、烘烤、及硬化工具。可將Track系統配置成處理100mm、200mm、300mm、及更大尺寸之基板。其他如熟悉旋塗介電技術及CVD介電技術者已知之用於在基板上形成介電膜的系統及方法適用於本發明。
例如，介電膜可包含使用CVD技術所沉積之無機的矽酸鹽基材料，如氧化之有機矽烷(或有機矽氧烷)。此膜的實例包含來自Applied Materials,Inc.之商用Back DiamondTM CVD有機矽酸鹽玻璃(organosilicate glass，OSG)膜、或來自Novellus Systems之商用CoralTM CVD膜。
此外，例如多孔性介電膜可包含單相材料，如具有在硬化製程期間抑制交聯以產生小空隙(或孔洞)之末端有機側基的氧化矽基基質。此外，例如多孔性介電膜可包含雙相材料，如具有在硬化製程期間被分解及蒸發之有機材料的內含物(如成孔劑)之氧化矽基基質。
此外，介電膜可包含使用SOD技術所沉積之無機矽酸鹽基材料，如氫矽倍半氧烷(hydrogen silsequioxane，HSQ)或甲基倍半氧矽烷(methyl silsequioxane，MSQ)。此膜的實例包含來自Dow Corning之商用FOx HSQ、來自Dow Corning之商用XLK多孔性HSQ、以及來自JSR Microelectronics之商用JSR LKD-5109。
此外尚有，介電膜可包含使用SOD技術所沉積之有機材料。此膜的實例包含來自Dow Corning之商用FOx HSQ、來自Dow Chemical之商用SiLK-I、SiLK-J、SiLK-H、SiLK-D、多孔性SiLK-T、多孔性SiLK-Y及多孔性SiLK-Z半導體介電樹脂；以及來自Honeywell之商用FLARETM 、及Nanoglass。
該方法包含由510中非必須地乾燥第一處理系統中之基板上的介電膜之步驟開始的流程圖500。第一處理系統可包含被配置成移除或部份移除介電膜中之一或更多污染物的乾燥系統，污染物包含例如濕氣、水、溶劑、孔洞生成材料、殘留孔洞生成材料、孔洞生成分子、孔洞生成分子之碎片、或任何其他可能妨礙隨後的硬化製程之污染物。
在520中，將介電膜曝露至UV輻射下。UV曝露可在第二處理系統中進行。第二處理系統可包含硬化系統，該硬化系統被配置成藉由造成或部份造成介電膜內之交聯，而執行UV促進之硬化以例如改善介電膜之機械性質。在乾燥製程之後，可在真空下將基板由第一處理系統傳送至第二處理系統俾使污染情形減至最低。
將介電膜曝露至UV輻射可包含將介電膜曝露至來自一或更多UV燈、一或更多UV發光二極體(light emitting diodes，LEDs)、或一或更多UV雷射、或其中之二或更多者之組合的UV輻射。UV輻射之波長可在約100奈米(nanometer，nm)至約600nm的範圍內。或者，UV輻射之波長可在約200nm至約400nm的範圍內。或者，UV輻射之波長可在約150nm至約300nm的範圍內。或者，UV輻射之波長可在約170nm至約240nm的範圍內。或者，UV輻射之波長可在約200nm至約240nm的範圍內。
在將介電膜曝露至UV輻射的期間，可藉由升高基板之溫度至約200℃至約600℃之範圍內的UV熱溫度而加熱介電膜。或者，UV熱溫度可在約300℃至約500℃的範圍內。或者，UV熱溫度可在約350℃至約450℃的範圍內。或者，在將介電膜曝露至UV輻射之前或將介電膜曝露至UV輻射之後或二者時，可藉由升高基板之溫度而加熱介電膜。基板之加熱可包含傳導加熱、對流加熱、或輻射加熱、或其中任何二或更多者之組合。
非必須地，在將介電膜曝露至UV輻射的期間，可將介電膜曝露至IR輻射。將介電膜曝露至IR輻射可包含將介電膜曝露至來自一或更多IR燈、一或更多IR發光二極體(light emitting diodes，LEDs)、或一或更多IR雷射、或其中之二或更多者之組合的IR輻射。IR輻射之波長方面可在約1微米(micron)至約25微米的範圍內。或者，IR輻射之波長可在約200nm至約400nm的範圍內。或者，IR輻射之波長可在約2微米至約20微米的範圍內。或者，IR輻射之波長可在約8微米至約14微米的範圍內。或者，IR輻射之波長可在約8微米至約12微米的範圍內。或者，IR輻射之波長可在約9微米至約10微米的範圍內。
在530中，將介電膜曝露至IR輻射。將介電膜曝露至IR輻射可包含將介電膜曝露至來自一或更多IR燈、一或更多IR發光二極體(light emitting diode，LED)、或一或更多IR雷射、或其二者或更多者之組合的IR輻射。IR輻射之波長可在約1微米(micron)至約25微米的範圍內。或者，IR輻射之波長可在約200nm至約400nm的範圍內。或者，IR輻射之波長可在約2微米至約20微米的範圍內。或者，IR輻射之波長可在約8微米至約14微米的範圍內。或者，IR輻射之波長可在約8微米至約12微米的範圍內。或者，IR輻射之波長可在約9微米至約10微米的範圍內。IR曝露可在UV曝露之前、UV曝露期間、或UV曝露之後、或其二者或更多者之組合時進行。
再者，在將介電膜曝露至IR輻射之期間，可藉由升高基板之溫度至約200℃至約600℃之範圍內的IR熱溫度而加熱介電膜。或者，IR熱溫度可位於約300℃至約500℃的範圍內。再或者，IR熱溫度可位於約350℃至約450℃的範圍內。或者，在將介電膜曝露至IR輻射之前或將介電膜曝露至IR輻射之後或二者時，可藉由升高基板之溫度而加熱介電膜。基板之加熱可包含傳導加熱、對流加熱、或輻射加熱、或任何其二者或更多者的組合。
如以上所述，在IR曝露期間，經由吸收IR能量而加熱介電膜。然而，加熱步驟可更包含藉由將基板置於基板支架上，且使用加熱裝置加熱基板支架，而傳導性地加熱基板。舉例而言，加熱裝置可包含電阻加熱元件。
發明人已察覺可在硬化製程之不同階段期間改變所傳遞之能階(hν)。硬化製程可包含用於去除濕氣及/或污染物、去除孔洞生成材料、分解孔洞生成材料、產生交聯起始劑、介電膜之交聯、以及擴散交聯起始劑的機構。各機構可能需要不同的傳遞能量至介電膜之能階及速率。
舉例而言，在去除孔洞生成材料的期間，去除製程可由在IR波長吸收光子而促成。發明人已發現IR曝露比熱能加熱或UV曝露更有效地協助去除孔洞生成材料。
此外，例如在去除孔洞生成材料的期間，去除製程可由分解孔洞生成材料加以協助。去除的製程可包含由UV曝露所補足之IR曝露。發明人已發現IR曝露可藉由解離孔洞生成材料(例如孔洞生成分子及/或孔洞生成分子碎片)與結構形成材料之間的鍵結，而促進具有IR曝露之去除製程。舉例而言，去除及/或分解之製程可由在UV波長(例如約300nm至約450nm)下之光子吸收而受到幫助。
再者，例如在產生交聯起始劑的期間，起始劑產生製程可藉由使用在結構形成材料內誘發鍵解離之光子及聲子而促成。發明人已發現起始劑產生製程可由UV曝露所促成。例如，鍵解離可需要具有小於或等於約300至400nm之波長的能階。
仍更進一步而言，例如在交聯的期間，交聯製程可由足以形成及重組鍵結的熱能所促成。發明人已發現交聯可由IR曝露或熱能加熱或二者所促成。例如，形成及重組鍵結可能需要具有約9微米之波長的能階，該波長係例如對應至矽氧烷基有機矽酸鹽低-k材料的主要吸收高峰。
介電膜之乾燥製程、介電膜之IR曝露、以及介電膜之UV曝露可在相同之處理系統中進行，或各在分開的處理系統中進行。例如，乾燥製程可在第一處理系統中進行且IR曝露及UV曝露可在第二處理系統中進行。或者，例如介電膜之IR曝露可在與UV曝露不同的處理系統中進行。介電膜之IR曝露可在第三處理系統中進行，其中可在真空狀態下將基板由第二處理系統傳送至第三處理系統俾使污染情形降至最低。
另外，在非必須之乾燥製程、UV曝露製程、及IR曝露製程之後，可非必須地在用以改變已硬化之介電膜的後處理系統中對介電膜進行後處理。例如，後處理可包含對介電膜進行熱處理。或者，例如後處理可包含在介電膜上旋轉塗佈或氣相沉積另一膜，俾提高其後之薄膜的黏著性或改善疏水性。或者，例如可藉由以離子輕微地衝擊介電膜而在後處理系統中達到黏著性的提昇。此外，後處理可包含執行一或更多的在介電膜上沉積另一膜、清潔介電膜、或將介電膜曝露至電漿中等製程。
現參照圖2，依據另一實施例說明處理基板上之介電膜的方法。該方法包含由610中在基板上形成如低-k介電膜之介電膜之步驟開始的流程圖600。非必須地，可執行乾燥製程以去除、或部份去除介電膜中之一或更多污染物，該污染物包含例如濕氣、溶劑、或任何其他可能妨礙製造高品質之低-k介電膜、或執行隨後之製程的污染物。
在620中，將介電膜曝露至第一IR輻射。舉例而言，將介電膜曝露至第一IR輻射可促進由介電膜全部去除或部份去除濕氣、水分、雜質、孔洞生成材料、殘留孔洞生成材料、包含孔洞生成分子及/或孔洞生成分子之碎片的孔洞生成材料、交聯抑制劑、或殘留交聯抑制劑、或其中之任何二或更多者的組合。可使介電膜持續曝露一段足夠長的時間，以由介電膜實質上去除所有濕氣、水分、雜質、孔洞生成材料、殘留孔洞生成材料、包含孔洞生成分子及/或孔洞生成分子之碎片的孔洞生成材料、交聯抑制劑、或殘留交聯抑制劑、或任何其二者或更多者的組合。
將介電膜曝露至第一IR輻射可包含將介電膜曝露至多色IR輻射、單色IR輻射、脈波IR輻射、或連續波IR輻射、或其中之任何二或更多者的組合。例如，將介電膜曝露至第一IR輻射可包含將介電膜曝露至一或更多IR燈、一或更多IR發光二極體(light emitting diodes，LEDs)、或者一或更多IR雷射、或其中之組合。第一IR輻射可含有高達約20W/cm2 之功率密度。例如，第一IR輻射可含有在約1W/cm2 至約20W/cm2 之範圍內的功率密度。第一IR輻射之波長可在約1微米至約25微米之範圍內。或者，第一IR輻射之波長可在約2微米至約20微米之範圍內。或者，第一IR輻射之波長可在約8微米至約14微米之範圍內。或者，第一IR輻射之波長可在約8微米至約12微米之範圍內。或者，第一IR輻射之波長可在約9微米至約10微米之範圍內。可在第一IR曝露期間改變第一IR功率密度、或第一IR波長、或二者。
非必須地，在第一IR曝露期間，可藉由升高基板之溫度至約200℃至約600℃之範圍內的第一IR熱處理溫度而加熱介電膜。或者，第一IR熱處理溫度可在約300℃至約500℃的範圍內。再或者，第一IR熱處理溫度可在約350℃至約450℃的範圍內。
在630中，在第一IR曝露之後將介電膜曝露至UV輻射。例如，將基板曝露至UV輻射可促進在介電膜中生成交聯起始劑(或自由基)。
將介電膜曝露至UV輻射可包含將介電膜曝露至多色UV輻射、單色UV輻射、脈波UV輻射、或連續波UV輻射、或其二者或更多者的組合。例如，將介電膜曝露至UV輻射可包含將介電膜曝露至源自於一或更多UV燈、一或更多UV發光二極體(LED)、或一或更多UV雷射、或其中之組合的UV輻射。UV輻射可含有在約0.1mW/cm2 至約2000mW/cm2 之範圍內的功率密度。UV輻射之波長可在約100nm(nanometer)至約600nm之範圍內。或者，UV輻射之波長可在約200nm至約400nm之範圍內。或者，UV輻射之波長可在約150nm至約300nm之範圍內。或者，UV輻射之波長可在約170nm至約240nm之範圍內。或者，UV輻射之波長可在約200nm至約240nm之範圍內。
非必須地，在UV曝露期間，可藉由升高基板之溫度至約200℃至約600℃之範圍內的UV熱處理溫度，而加熱介電膜。或者，UV熱處理溫度可位於約300℃至約500℃的範圍內。再或者，UV熱處理溫度可位於約350℃至約450℃的範圍內。
在640中，將介電膜曝露至第二IR輻射。例如，將介電膜曝露至第二IR輻射可促成介電膜之交聯。
將介電膜曝露至第二IR輻射可包含將介電膜曝露至多色IR輻射、單色IR輻射、脈波IR輻射、或連續波IR輻射、或其中之任何二或更多者的組合。例如，將介電膜曝露至第二IR輻射可包含將介電膜曝露至一或更多IR燈、一或更多IR發光二極體(LED)、或者一或更多IR雷射、或其中之組合。第二IR輻射可含有高達約20W/cm2 之功率密度。例如，第二IR輻射可含有在約1W/cm2 至約20W/cm2 之範圍內的功率密度。第二IR輻射之波長可位於約1微米至約25微米之範圍內。或者，第二IR輻射之波長可在約2微米至約20微米之範圍內。或者，第二IR輻射之波長可在約8微米至約14微米之範圍內。或者，第二IR輻射之波長可在約8微米至約12微米之範圍內。或者，第二IR輻射之波長可在約9微米至約10微米之範圍內。可在第二IR曝露期間改變第二IR功率密度、或第二IR波長、或二者。
非必須地，在第二IR曝露期間，可藉由升高基板之溫度至約200℃至約600℃之範圍內的第二IR熱處理溫度而加熱介電膜。或者，第二IR熱處理溫度可在約300℃至約500℃的範圍內。再或者，第二IR熱處理溫度可在約350℃至約450℃的範圍內。
非必須地，在第一IR曝露之至少一部分的期間，可將介電膜曝露至第二UV輻射。例如，將介電膜曝露至第二UV輻射可促進切斷或解離介電膜中之鍵結，以幫助去除上述之各種材料。第二UV輻射可含有約0.1mW/cm2 至約2000mW/cm2 之範圍內的功率密度。第二UV輻射之波長可在約100nm至約600nm之範圍內。或者，第二UV輻射之波長可在約200nm至約400nm之範圍內。或者，第二UV輻射之波長可在約150nm至約300nm之範圍內。或者，第二UV輻射之波長可在約170nm至約240nm之範圍內。或者，第二UV輻射之波長可在約200nm至約240nm之範圍內。
非必須地，在UV曝露之至少一部分的期間，可將介電膜曝露至第三IR輻射。第三IR輻射可含有高達約20W/cm2 之功率密度。例如，第三IR輻射可含有約1W/cm2 至約20W/cm2 之範圍內的功率密度。第三IR輻射之波長可在約1微米至約25微米之範圍內。或者，第三IR輻射之波長可在約2微米至約20微米之範圍內。或者，第三IR輻射之波長可在約8微米至約14微米之範圍內。或者，第三IR輻射之波長可在約8微米至約12微米之範圍內。或者，第三IR輻射之波長可在約9微米至約10微米之範圍內。可在第三IR曝露期間改變第三IR功率密度、或第三IR波長、或二者。
在UV曝露或第一IR曝露或二者之前，可藉由升高基板之溫度至約200℃至約600℃之範圍內的預熱處理溫度而加熱介電膜。或者，預熱處理溫度可在約300℃至約500℃的範圍內。再或者，預熱處理溫度可在約350℃至約450℃的範圍內。
在UV曝露或第二IR曝露或二者之後，可藉由升高基板之溫度至約200℃至約600℃之範圍內的後熱處理溫度而加熱介電膜。或者，後熱處理溫度可在約300℃至約500℃的範圍內。再或者，後熱處理溫度可在約350℃至約450℃的範圍內。
依據另一實施例，說明硬化基板上之低介電常數(低-k)膜的方法。該方法包含在基板上形成低-k介電膜，其中低-k介電膜包含結構形成材料及孔洞生成材料。維持第一持續時間之曝露低-k介電膜至IR輻射。在第一持續時間中，維持第二持續時間之曝露低-k介電膜至UV輻射，其中第二持續時間為第一持續時間之一部份，且其中第二持續時間係起始於第一持續時間開始之後的第一時間點，且終止於第一持續時間終止之前的第二時間點。
參照圖3，依據再另一實施例來說明硬化基板上之低介電常數(低-k)膜的方法。該方法包含由710中在基板上形成低-k介電膜之步驟開始的流程圖700，其中低-k介電膜包含結構形成材料及孔洞生成材料。在720中，由低-k介電膜實質上去除孔洞生成材料以形成多孔性低-k介電膜。此外，在720中，可實質上去除交聯抑制劑。交聯抑制劑可包含濕氣、水分、雜質、孔洞生成材料、殘留孔洞生成材料、包含孔洞生成分子及/或孔洞生成分子之碎片的孔洞生成材料、或其二者或更多者的任何組合。
在730中，去除孔洞生成材料之後，在多孔性低-k介電膜中產生交聯起始劑。在740中，產生交聯起始劑之後，使多孔性低-k介電膜之結構形成材料交聯。
此外，該方法可非必須地包含切斷低-k介電膜中的鍵結以促進清除。
參照圖4，再依據另一實施例來說明硬化基板上之低介電常數(低-k)膜的方法。該方法包含由810中在基板上形成低-k介電膜開始的流程圖800，其中低-k介電膜包含結構形成材料及交聯抑制劑。交聯抑制劑可包含濕氣、水分、溶劑、雜質、孔洞生成材料、殘留孔洞生成材料、結構形成材料的微弱鍵結側基、孔洞生成分子、或孔洞生成分子之碎片、或其中之二或更多者的任何組合。例如，交聯抑制劑可包含孔洞生成材料，其中具有結構形成材料及交聯抑制劑的低-k介電膜包含使基板之表面上的結構形成分子與孔洞生成分子共聚化。另外，例如交聯抑制劑可包含孔洞生成材料，其中具有結構形成材料及交聯抑制劑的低-k介電膜包含在基板的表面上沉積結構形成分子，該結構形成分子具有微弱地鍵結至結構形成分子的孔洞生成分子側基。
在820中，將低-k介電膜曝露至IR輻射。將低-k介電膜曝露至IR輻射可包含將低-k介電膜曝露至多色IR輻射、單色IR輻射、脈波IR輻射、或連續波IR輻射、或其中之二或更多者的任何組合。將低-k介電膜曝露至IR輻射可包含將低-k介電膜曝露至具有約8微米至約12微米之波長的IR輻射。
非必須地，可將低-k介電膜曝露至UV輻射。將低-k介電膜曝露至UV輻射可包含將低-k介電膜曝露至多色UV輻射、單色UV輻射、脈波UV輻射、或連續波UV輻射、或其中之二或更多者的任何組合。將低-k介電膜曝露至UV輻射可包含將低-k介電膜曝露至具有約100奈米(nanometer)至約600奈米之波長的UV輻射。UV曝露可在IR曝露之後。或者，可在IR曝露之部份或全部期間發生UV曝露。例如，在IR曝露期間發生之UV曝露可含有約300奈米至約450奈米之波長。
在830中，調整交聯抑制劑的殘留量以調整低-k介電膜之機械性質、低-k介電膜之電性質、低-k介電膜之光學性質、低-k介電膜之孔尺寸、或低-k介電膜之多孔性、或其中之二或更多者的組合。交聯抑制劑之殘留量可影響其他性質，包含碳濃度、疏水性、及電漿電阻。
機械性質可包含彈性模數(E)、或硬度(H)、或二者。電性質可包含介電常數(k)。光學性質可包含折射率(n)。
調整交聯抑制劑之殘留量可包含在IR曝露期間由低-k介電膜實質上去除交聯抑制劑。例如，可在將低-k介電膜曝露至UV輻射之前實質上去除交聯抑制劑。
或者，調整交聯抑制劑之殘留量可包含調整IR曝露之持續時間、IR曝露之IR強度、或IR曝露之IR劑量、或其二者或更多者的組合。
或者，調整交聯抑制劑之殘留量可包含調整在IR曝露期間之UV曝露的持續時間、UV曝露之UV強度、或UV曝露之UV劑量、或其二者或更多者的組合。
該方法可更包含在IR曝露之後將低-k介電膜曝露至UV輻射，及在UV曝露期間將低-k介電膜曝露至第二IR輻射。另外，該方法可更包含在UV曝露之後將低-k介電膜曝露至第三IR輻射。
此外，該方法可包含在IR曝露之後將低-k介電膜曝露至第一UV輻射，且在IR曝露期間將低-k介電膜曝露至第二UV輻射，其中第二UV輻射係與第一UV輻射不同。調整交聯抑制劑之殘留量可包含調整在IR曝露期間之第二UV曝露的持續時間、第二UV曝露之UV強度、或第二UV曝露之UV劑量、或其中之二或更多者的組合。將介電膜曝露至第二UV輻射可包含約300奈米至約450奈米之波長。
非必須地，可在IR曝露之前、IR曝露期間、或IR曝露之後、或其中之二或更多者的組合時加熱低-k介電膜。
可在真空情況或受控制的大氣中進行IR處理。
依據一實例，結構形成材料可包含二乙氧甲基矽烷(diethoxymethylsilane，DEMS)，且孔洞生成材料可包含萜類(terpene)、冰片烯(norbornene)、5-二甲基-1，4-環辛二烯(5-dimethyl-1,4-cyclooctadiene)、十氫化萘(decahydronaphthalene)、乙苯(ethylbenzene)、或檸檬油精(limonene)、或其二者或更多者的組合。例如，孔洞生成材料可包含α-萜品烯(alpha-terpinene，ATRP)。
依據另一實例，說明在基板上製備多孔性低-k介電膜的方法。該方法包含：使用化學氣相沉積(chemical vapor deposition，CVD)製程在基板上形成含SiCOH介電膜，其中CVD製程使用DEMS及孔洞生成材料；曝露含SiCOH介電膜至IR輻射維持足夠長以實質上去除孔洞生成材料的第一持續時間；在IR曝露之後，曝露含SiCOH介電膜至UV輻射維持第二持續時間；以及在該第二持續時間之部份或全部期間加熱含SiCOH介電膜。
將含SiCOH介電膜曝露至IR輻射可包含具有約9微米至約10微米(例如9.4微米)之波長的IR輻射。將含SiCOH介電膜曝露至UV輻射可包含具有約170奈米至約240奈米(例如222nm)之波長的UV輻射。加熱含SiCOH介電膜可包含加熱基板至約300℃至約500℃之溫度。
IR曝露及UV曝露可在分離的處理室中進行，或IR曝露及UV曝露可在相同的處理室中進行。
孔洞生成材料可包含萜類、冰片烯、5-二甲基-1，4-環辛二烯、十氫化萘、乙苯、或檸檬油精、或其中之二或更多者的組合。例如，孔洞生成材料可包含α-萜品烯(ATRP)。
表1提供了預計具有約2.2至2.25之介電常數的多孔性低-k介電膜之資料。多孔性低-k介電膜包含由CVD製程所形成之多孔性含SiCOH介電膜，該CVD製程係使用包括二乙氧甲基矽烷(DEMS)之結構形成材料及包括α-萜品烯(ATRP)之孔洞生成材料。將「原始」之具有額定厚度(埃，Angstrom，A)及折射率(n)的含SiCOH介電膜曝露至IR輻射，而導致「IR後」厚度(A)及「IR後」折射率(n)。之後，將「IR後」含SiCOH介電膜曝露至UV輻射同時加熱，而導致「UV+加熱後」厚度(A)及「UV+加熱後」折射率(n)。
仍參照表1，提供了IR後及UV後的膜厚度之收縮率(%)。此外，提供了UV之波長及UV曝露時間(分，min)。另外，還提供結果性之硬化多孔性低-k介電膜的介電常數(k)及彈性模數(E)(GPa)。如表1所示，在UV輻射及加熱之前使用IR輻射導致介電常數低於2.3，且低至2.09。另外，可達到低介電常數(亦即k=2.11)同時亦可達到可接受的機械性質(亦即E=4.44GPa)。
為了比較性之目的，在不曝露至IR輻射的情況下，硬化使用相同之CVD製程所形成的含SiCOH介電膜。在無IR曝露的情形中，「UV+加熱後」折射率為約1.408至約1.434，此結果明顯地較表1中所提供之結果為高。較高的折射率可指出膜層中之過量殘留孔洞生成材料，例如較低多孔性膜、及/或膜氧化。
再依據另一實例，說明製備基板上之多孔性低-k介電膜的方法。該方法包含：使用化學氣相沉積(CVD)製程在基板上形成含SiCOH介電膜，其中該CVD製程使用二乙氧甲基矽烷(DEMS)及孔洞生成材料；曝露含SiCOH介電膜至第一IR輻射維持足夠長之第一持續時間，以實質上去除孔洞生成材料；在第一IR曝露之後，曝露含SiCOH介電膜至UV輻射維持第二持續時間；在UV曝露期間，曝露含SiCOH介電膜至第二IR輻射維持第三持續時間；以及在UV曝露之後，曝露含SiCOH介電膜至第三IR輻射維持第四持續時間。
該方法可更包含在部份或全部之第二持續時間期間加熱含SiCOH介電膜。此外，第三持續時間可與第二持續時間重疊。
將含SiCOH介電膜曝露至第一IR輻射可包含具有約9微米至約10微米(如9.4微米)之波長的IR輻射。將含SiCOH介電膜曝露至UV輻射可包含具有約170奈米至約230奈米(如222奈米)之波長的UV輻射。將含SiCOH介電膜曝露至第二IR輻射可包含具有約9微米至約10微米(如9.4微米)之波長的IR輻射。將含SiCOH介電膜曝露至第三IR輻射可包含具有約9微米至約10微米(如9.4微米)之波長的IR輻射。加熱含SiCOH介電膜可包含加熱基板至約300℃至約500℃之溫度。
孔洞生成材料可包含萜類、冰片烯、5-二甲基-1，4-環辛二烯、十氫化萘、乙苯、或檸檬油精、或其中之二或更多者的組合。例如，孔洞生成材料可包含α-萜品烯(ATRP)。
表2提供了預計具有約2.2至2.25之介電常數的多孔性低-k介電膜之資料。多孔性低-k介電膜包含由CVD製程所形成之多孔性含SiCOH介電膜，該CVD製程係使用包括二乙氧甲基矽烷(DEMS)之結構形成材料及包括α-萜品烯(ATRP)之孔洞生成材料。使用二製程硬化「原始」之具有額定厚度(埃，Angstrom，A)及折射率(n)的含SiCOH介電膜，即：(1)習知之UV/熱能製程(亦即無IR曝露)；以及(2)將原始膜層曝露至IR輻射(9.4微米)，然後曝露至IR輻射(9.4微米)及UV輻射(222nm)，然後曝露至IR輻射(9.4微米)之硬化製程。
表2提供了習知之UV/熱能製程的「UV/熱處理後」厚度(A)及「UV/熱處理後」折射率(n)，以及IR+UV/IR+IR後製程的「IR+UV/IR+IR後」厚度(A)及「IR+UV/IR+IR後」折射率(n)。此外，提供了UV/熱處理後及IR+UV/IR+IR後的膜厚度之收縮率(%)。另外，提供了結果性硬化多孔性低-k介電膜之介電常數(k)、彈性模數(E)(GPa)及硬度(H)(GPa)。如表2所示，在UV輻射及加熱之前、以及UV曝露期間及之後使用IR輻射，導致介電常數低於2.1。此外，可達到低介電常數(亦即k=2.1)同時可達到可接受的機械性質，亦即E=4.71GPa且H=0.46GPa。比較性地來說，IR+UV/IR+IR硬化製程以較少之收縮率而產生較低之介電常數。另外，兩硬化製程之機械性質(E及H)係大約相同。
因此，使用IR曝露及UV曝露可導致形成二乙氧甲基矽烷(DEMS)基之多孔性介電膜，其包含約2.1或更低之介電常數、約1.31或更低之折射率、約4GPa或更大之彈性模數、及約0.45GPa或更大之硬度。
表3提供了預計具有大約2之介電常數的多孔性低-k介電膜之資料。多孔性低-k介電膜包含由CVD製程所形成之多孔性含SiCOH介電膜，該CVD製程係使用包括二乙氧甲基矽烷(DEMS)之結構形成材料及包括α-萜品烯(ATRP)之孔洞生成材料。使用四製程硬化原始之含SiCOH介電膜，即：(1)習知之UV/熱能製程(亦即無IR曝露)；(2)僅將原始膜層曝露至IR輻射(9.4微米)之硬化製程；(3)在習知之UV/熱能製程之前將原始膜層曝露至IR輻射(9.4微米)之硬化製程；以及(4)將原始膜層曝露至IR輻射(9.4微米)，然後曝露至IR輻射(9.4微米)及UV輻射(222nm)，然後曝露至IR輻射(9.4微米)之硬化製程。
表3提供了硬化製程之每一者後的折射率(n)、收縮率(%)、介電常數(k)、彈性模數(E)(GPa)及硬度(H)(GPa)之結果。如表3所示，使用IR輻射(有或無UV輻射)導致介電常數低於1.7(而非大於1.9)。當僅使用IR輻射來硬化原始膜層時，可達到低介電常數(亦即k=1.66)同時亦可達到可接受之機械性質，亦即E=1.2GPa且H=0.1GPa。然而，當使用IR輻射及UV輻射來硬化原始膜層時，可達到低介電常數(亦即k=1.68)同時亦可達到經改善之機械性質，亦即E=2.34GPa且H=0.28GPa。此外，使用IR輻射之硬化製程以較小之膜厚度收縮率而產生較低之介電常數(k=1.66至1.68)。更進一步而言，當使用IR輻射時，可藉由使用UV輻射而改善機械性質(E及H)。
因此，使用IR輻射及UV輻射可導致形成二乙氧甲基矽烷(DEMS)基之多孔性介電膜，其包含約1.7或更低之介電常數、約1.17或更低之折射率、約1.5GPa或更大之彈性模數、及約0.2GPa或更大之硬度。
依據一實施例，圖5A顯示處理基板上之介電膜用的處理系統1。處理系統1包含乾燥系統20、及耦接至乾燥系統20之硬化系統10。例如，乾燥系統10可用以將介電膜中之一或更多之污染物、孔洞生成材料、及/或交聯抑制劑去除或減少至足夠的程度，該等污染物包含例如濕氣、水分、溶劑、雜質、孔洞生成材料、殘留孔洞生成材料、結構形成材料之微弱鍵結側基、孔洞生成分子、孔洞生成分子之碎片、交聯抑制劑、交聯抑制劑之碎片、或任何其他可能妨礙在硬化系統10中進行硬化製程的污染物。
例如，從乾燥製程之前至乾燥製程之後充分地減少介電膜內出現之特定污染物，可包含將特定污染物減少約10%至100%。污染物減少之程度可使用傅立葉轉換紅外線(Fourier transform infrared，FTIR)光譜法或質譜(mass spectroscopy)法加以測量。或者，例如可充分地使介電膜內出現之特定污染物減少50%至100%。或者，例如可充分地使介電膜內出現之特定污染物減少80%至100%。
仍參照圖5A，硬化系統10可用以為了例如改善介電膜之機械性質，而藉由在介電膜內造成或部份造成交聯來硬化介電膜。另外，硬化系統10可用以藉由造成或部份造成引發交聯、去除孔洞生成材料、分解孔洞生成材料等等而硬化介電膜。硬化系統10可包含一或更多輻射源，用以曝露具有介電膜之基板至多重電磁波長下的電磁(electro-magnetic，EM)輻射。例如，一或更多輻射源可包含紅外線(IR)輻射源及紫外線(UV)輻射源。可同時、循序、或部份互相重疊地進行曝露基板至UV輻射及IR輻射。在循序曝露期間，可例如在將基板曝露至IR輻射之前或將基板曝露至IR輻射之後或二者，將基板曝露至UV輻射。此外，在循序曝露期間，可例如在將基板曝露至UV輻射之前或將基板曝露至UV輻射之後或二者，將基板曝露至IR輻射。
例如，IR輻射可包含約1微米至25微米之IR輻射源。此外，例如IR輻射可在約2微米至約20微米之範圍內，或約8微米至約14微米之範圍內，或約8微米至約12微米之範圍內，或約9微米至約10微米之範圍內。此外，例如UV輻射可包含產生約100奈米(nanometer，nm)至約600nm之輻射的UV頻帶源。另外，例如UV輻射可在約200nm至約400nm之範圍內，或約150nm至約300nm之範圍內，或約170nm至約240nm之範圍內，或約200nm至約240nm之範圍內。
同樣地，如圖5A所示，可將傳送系統30耦接至乾燥系統20，俾使傳送基板出入乾燥系統20及硬化系統10，並與多重元件製造系統40交換基板。傳送系統30可傳送基板來往乾燥系統20及硬化系統10同時維持真空之環境。乾燥及硬化系統20及10、以及傳送系統30可例如包含多重元件製造系統40內之處理元件。舉例而言，多重元件製造系統40可容許傳送基板來往處理元件，該等處理元件包含如蝕刻系統、沉積系統、塗佈系統、圖案系統、度量系統等等。為了隔離發生於第一及第二系統中之製程，可使用隔離組件50來耦接各系統。例如，隔離組件50可包含用以提供絕熱效果之至少一絕熱組件，以及用以提供真空隔絕之閘閥組件。乾燥及硬化系統20及10、及傳送系統30可依任何順序配置。
基板之IR曝露可在乾燥系統20、或硬化系統10、或分離的處理系統(未顯示)中進行。
或者，在本發明之另一實施例中，圖5B顯示處理基板上之介電膜用的處理系統100。處理系統100包含用於乾燥系統110及硬化系統120之「群組工具」配置。例如，乾燥系統110可用以將介電膜中之一或更多之污染物、孔洞生成材料、及/或交聯抑制劑去除或減少至足夠的程度，該等污染物包含例如濕氣、水分、溶劑、雜質、孔洞生成材料、殘留孔洞生成材料、結構形成材料之微弱鍵結側基、孔洞生成分子、孔洞生成分子之碎片、交聯抑制劑、交聯抑制劑之碎片、或任何其他可能妨礙在硬化系統120中進行硬化製程的污染物。
此外，例如硬化系統120可用以在介電膜內造成或部份造成交聯來硬化介電膜，俾使例如改善介電膜之機械性質。另外，處理系統100可非必須地包含用以改變已硬化之介電膜的後處理系統140。例如，後處理可包含在介電膜上旋轉塗佈或氣相沉積另一膜，以提昇隨後之膜層的黏著性或改善疏水性。或者，例如可利用藉由例如將基板曝露至電漿而以離子輕微衝擊介電膜的方式，在後處理系統中達成黏著性的提昇。
同樣地，如圖5B所示，可為了傳送基板出入乾燥系統110而將傳送系統130耦接至乾燥系統110，且可為了傳送基板出入硬化系統120而耦接至硬化系統120，且可為了傳送基板出入後處理系統140而耦接至後處理系統140。傳送系統130可傳送基板來往乾燥系統110、硬化系統120及非必須的後處理系統140同時維持真空之環境。
此外，傳送系統130可與一或更多之基板匣(未顯示)交換基板。儘管圖5B僅顯示二或三個處理系統，其他包含例如蝕刻系統、沉積系統、塗佈系統、圖案系統、度量系統等等之處理系統仍可存取傳送系統130。為了隔離發生在乾燥及硬化系統中之製程，可使用隔離組件150耦接各系統。例如，隔離組件150可包含用以提供熱隔絕之至少一絕熱組件，以及用以提供真空隔絕之閘閥組件。此外，例如傳送系統130可作為隔離組件150之一部份。
基板之IR曝露可在乾燥系統110、或硬化系統120、或分離的處理系統(未顯示)中進行。
或者，在本發明之另一實施例中，圖5C顯示處理基板上之介電膜用的處理系統200。處理系統200包含乾燥系統210、以及硬化系統220。例如，乾燥系統210可用以將介電膜中之一或更多之污染物、膜生成材料、及/或交聯抑制劑去除、或減少至足夠的程度，該等污染物包含例如濕氣、水分、溶劑、雜質、孔洞生成材料、殘留孔洞生成材料、微弱地鍵結至結構形成材料之側基、孔洞生成分子、孔洞生成分子之碎片、交聯抑制劑、交聯抑制劑之碎片、或其他任何可能在硬化系統220中妨礙硬化製程之污染物。
此外，例如硬化系統220可用以藉由造成或部份造成介電膜內之交聯而硬化介電膜，以例如改善介電膜之機械性質。另外，處理系統200可非必須地包含用以變更介電膜的後處理系統240。例如，後處理可包含熱能加熱。此外，例如後處理可包含在介電膜上旋轉塗佈或氣相沉積另一膜層，以提昇隨後之膜層的黏著性或改善疏水性。或者，例如可藉由例如曝露基板至電漿中而使離子輕微地衝擊介電膜，而在後處理系統中達到黏著性的提昇。
可將乾燥系統210、硬化系統220、及後處理系統240作成水平配置或垂直配置(亦即堆疊)。並且，如圖5C所示，可將傳送系統230耦接至乾燥系統210以傳送基板進出乾燥系統210；可將傳送系統230耦接至硬化系統220以傳送基板進出硬化系統220；以及可將傳送系統230耦接至後處理系統240以傳送基板進出後處理系統240。傳送系統230可傳送基板來往乾燥系統210、硬化系統220及非必須的後處理系統240，同時維持真空之環境。
此外，傳送系統230可與一或更多之基板匣(未顯示)交換基板。儘管圖5C僅顯示三處理系統，其他包含例如蝕刻系統、沉積系統、塗佈系統、圖案系統、度量系統等等之處理系統仍可存取傳送系統230。為了隔離發生在第一及第二系統中之製程，可使用隔離組件250耦接各系統。例如，隔離組件250可包含用以提供熱隔絕之至少一絕熱組件，以及用以提供真空隔絕之閘閥組件。此外，例如傳送系統230可作為隔離組件250之一部份。
基板之IR曝露可在乾燥系統210、或硬化系統220、或分離的處理系統(未顯示)中進行。
圖5A所示的處理系統1之乾燥系統20及硬化系統10中之至少一者包含至少二傳送開口，以容許基板通過該處。例如，如圖5A所示，乾燥系統20包含二傳送開口，第一傳送開口容許基板在乾燥系統20與傳送系統30之間傳送，且第二傳送開口容許基板在乾燥系統20與硬化系統10之間傳送。然而，關於圖5B所述之處理系統100及圖5C所示之處理系統200，各處理系統110、120、140及210、220、240分別包含至少一傳送開口，以容許基板通過該處。
現參照圖6，依據本發明之另一實施例而顯示乾燥系統300。乾燥系統300包含用以產生乾燥置於基板支架320上之基板325用的潔淨、無污染物之環境的乾燥室310。乾燥系統300可包含耦接至乾燥室310或基板支架320的熱處理裝置330，且其係用以藉由升高基板325之溫度而蒸發污染物，例如濕氣、水分、殘留溶劑等等。另外，乾燥系統300可包含耦接至乾燥室310之微波處理裝置340，且其係用以在具有振盪電場的情形下局部地加熱污染物。乾燥系統可利用熱處理裝置330、或微波處理裝置340、或二者以協助乾燥基板325上之介電膜。
熱處理裝置330可包含嵌入基板支架320之一或更多傳導性加熱元件，其係耦接至電源及溫度控制器。舉例而言，各加熱元件可包含耦接至用以供給電力之電源的電阻加熱元件。或者，熱處理裝置330可包含耦接至電源及控制器之一或更多輻射性加熱元件。舉例而言，各輻射性加熱元件可包含耦接至用以供給電力之電源的加熱燈。基板325之溫度可在例如約20℃至約600℃之範圍內，且較佳地，該溫度可在約200℃至約600℃之範圍內。例如，基板325之溫度可在約300℃至約500℃、或350℃至約450℃之範圍內。
微波處理源340可包含用以透過頻率之頻寬掃描微波頻率的可變頻率微波源。頻率變化避免了電荷增加且因此容許微波乾燥技術無損害地應用在靈敏的電子裝置上。
在一實例中，乾燥系統300可包含結合可變頻率微波裝置及熱處理裝置之乾燥系統，例如來自Lambda Technologies,Inc.(860 Aviation Parkway,Suite 900,Morrisville,NC 27560)的商業用微波爐。
基板支架320可用以或不用以夾持基板325。例如，基板支架320可用以機械性或電氣性地夾持基板325。
更進一步而言，乾燥系統可包含用於曝露基板325至IR輻射之IR輻射源。
再次參照圖6，乾燥系統300可更包含耦接至乾燥室之氣體噴射系統350，且其係用以將沖洗氣體引導至乾燥室310。沖洗氣體可例如包含惰性氣體，如稀有氣體或氮氣。此外，乾燥系統300可包含耦接至乾燥室310之真空泵系統355，且其係用以排空乾燥室310。在乾燥製程期間，可使基板325處於具有或不具真空條件之惰性氣體環境。
另外，乾燥系統300可包含控制器360，其係耦接至乾燥室310、基板支架320、熱處理裝置330、微波處理裝置340、氣體噴射系統350、及真空泵系統355。控制器360包含微處理器、記憶體、以及數位I/O埠，該等能產生控制電壓，該控制電壓係足以通信及啟動對乾燥系統300之輸入、而且監控來自乾燥系統300之輸出。使用儲存於記憶體中之程式用以依據所儲存之製程配方與乾燥系統300互動。可使用控制器360來配置任何數目之處理元件(310、320、330、340、350、或355)，且控制器360可收集、提供、處理、儲存、及顯示來自處理元件之資料。控制器360可包含用於控制一或更多處理元件的許多應用方式。例如，控制器360可包含圖形使用者介面(graphic user interface,GUI)構件(未顯示)，其可提供讓使用者得以監控及/或控制一或更多處理元件的介面。
現參照圖7，依據本發明之另一實施例而顯示硬化系統400。硬化系統400包含用以產生硬化置於基板支架420上之基板425用的潔淨、無污染物之環境的硬化室410。硬化系統400更包含一或更多輻射源，其係用以將具有介電膜之基板425曝露至單一、多重、窄頻帶、或寬頻帶電磁波長的電磁(electro-magnetic,EM)輻射。一或更多輻射源可包含非必須的IR輻射源440及UV輻射源445。可同時、依序、或互相重疊地使基板曝露至UV輻射及非必須的IR輻射中。
IR輻射源440可包含寬頻帶IR源(如多色性)，或可包含窄頻帶IR源(如單色性)。IR輻射源可包含一或更多IR燈、一或更多IR LED、或一或更多IR雷射(連續波,continuous wave(CW)、可調式、或脈波)、或其任何組合。IR功率密度可高達約20W/cm2 。舉例而言，IR功率密度可在約1W/cm2 至約20W/cm2 的範圍內。IR輻射波長可在約1微米至約25微米的範圍內。或者，IR輻射波長可在約8微米至約14微米的範圍內。或者，IR輻射波長可在約8微米至約12微米的範圍內。或者，IR輻射波長可在約9微米至約10微米的範圍內。例如，IR輻射源440可包含CO2 雷射系統。此外，例如IR輻射源440可包含具有約1微米至約25微米之光譜輸出的IR元件，如陶瓷元件或碳化矽元件；或者IR輻射源440可包含具有光參數放大之半導體雷射(二極體)；或離子、鈦藍寶石(Ti:sapphire)雷射；或染料雷射。
UV輻射源445可包含寬頻帶UV源(如多色性)，或可包含窄頻帶UV源(如單色性)。UV輻射源可包含一或更多UV燈、一或更多UV LED、或一或更多UV雷射(連續波(CW)、可調式、或脈波)、或其任何組合。舉例而言，UV輻射可由微波源、電弧放電、介電障壁放電、或電子衝擊生成等而產生。UV功率密度可在約0.1mW/cm2 至約2000mW/cm2 的範圍內。UV波長可在約100奈米(nm)至約600nm的範圍內。或者，UV輻射波長可在約200nm至約400nm的範圍內。或者，UV輻射波長可在約150nm至約300nm的範圍內。或者，UV輻射波長可在約170nm至約240nm的範圍內。或者，UV輻射波長可在約200nm至約240nm的範圍內。舉例而言，UV輻射源445可包含具有約180nm至約500nm之光譜輸出的直流(DC)或脈波燈，如氘(D2 )燈；或者UV輻射源445可包含半導體雷射(二極體)、(氮)氣體雷射、三倍(或四倍)頻Nd:YAG雷射、或銅蒸氣雷射。
IR輻射源440、或UV輻射源445、或二者可包含任何數目之光學裝置以調整一或更多輸出輻射之性質。舉例而言，各輻射源可更包含濾光器、光透鏡、擴束器(beam expander)、射柱準直儀(beam collimator)等等。此種如熟悉光學及電磁波傳播之技藝者已知的光學操作裝置係適用於本發明。
基板支架420可更包含可用以升高級/或控制基板425之溫度的溫度控制系統。溫度控制系統可為熱處理裝置430之一部份。基板支架420可包含嵌入基板支架420內之一或更多傳導性加熱元件，其係耦接至電源及溫度控制器。舉例而言，各加熱元件可包含耦接至用以供給電力之電源的電阻加熱元件。基板支架420可非必須地包含一或更多輻射性加熱元件。基板425之溫度可在例如約20℃至約600℃的範圍內，且較佳地，該溫度可在約200℃至約600℃的範圍內。例如，基板425之溫度可在約300℃至約500℃的範圍，或約350℃至約450℃的範圍內。
此外，基板支架420可用以或不用以夾持基板425。例如，基板支架420可用以機械性或電力性地夾持基板425。
再次參照圖7，硬化系統400可更包含耦接至硬化室410的氣體噴射系統450，且其係用以將沖洗氣體導引至硬化室410。沖洗氣體可例如包含惰性氣體，如稀有氣體或氮氣。或者，沖洗氣體可包含其他氣體，例如H2 、NH3 、Cx Hy 、或任何其組合。此外，硬化系統400可更包含耦接至硬化室410之真空泵系統455，且其係用以排空硬化室410。在硬化製程期間，可使基板425處於具有或不具真空條件之沖洗氣體環境。
此外，硬化系統400可包含控制器460，其係耦接至硬化室410、基板支架420、熱處理裝置430、IR輻射源440、UV輻射源445、氣體噴射系統450、以及真空泵系統455。控制器460包含微處理器、記憶體、以及數位I/O埠，該等能產生控制電壓，該控制電壓係足以通信及啟動對硬化系統400之輸入、而且監控來自硬化系統400之輸出。使用儲存於記憶體中之程式俾依據所儲存之製程配方與硬化系統400互動。可使用控制器460來配置任何數目之處理元件(410、420、430、440、445、450、或455)，且控制器460可收集、提供、處理、儲存、及顯示來自處理元件之資料。控制器460可包含用於控制一或更多處理元件的許多應用方式。例如，控制器460可包含圖形使用者介面(GUI)構件(未顯示)，其可提供讓使用者得以監控及/或控制一或更多處理元件的便利介面。
控制器360及460可以DELL PRECISION WORKSTATION 610TM 的形式實施。控制器360及460亦可以一般目的之電腦、處理器、數位信號處理器等等的形式實施，該形式導致基板處理設備因應控制器360及460執行容納於電腦可讀式媒體中的一或更多指令之一或更多程序，而執行本發明之部份或全部的處理步驟。電腦可讀式媒體或記憶體係用於保有依據本發明之教示而設計的指令，以及用於容納資料結構、圖表、紀錄、或其他於此說明之資料。電腦可讀式媒體之實例為光碟、硬式磁碟、軟性磁碟、磁光碟、PROM(EPROM、EEPROM、快閃EPROM)、DRAM、SRAM、SDRAM、或任何其他磁性媒體、光碟(例如CD-ROM)、或任何其他光學媒體、打孔卡、紙帶、或其他具有孔洞、載波(以下說明)等形式之物理性媒體、或任何其他電腦可讀取之媒體。
可將控制器360及460設置在關於乾燥系統300及硬化系統400之附近處，或經由網際網路或內部網路設置在關於乾燥系統300及硬化系統400之遠處。於是，控制器360及460可使用至少一直接連線、內部網路、以及網際網路，而與乾燥系統300及硬化系統400交換資料。可將控制器360及460耦接至位於顧客位置之內部網路(亦即裝置製造商等等)，或耦接至位於販售商位置之內部網路(亦即設備製造商等等)。另外，另一電腦(亦即控制器、伺服器等等)可存取控制器360及460，以經由至少一直接連線、內部網路、以及網際網路來交換資料。
另外，本發明之實施例可作為或用以支援在一些形式之處理核心(如電腦之處理器，例如控制器360或460)上執行，或另一方面在機器可讀式媒體上或其中實施或實現的軟體程式。機器可讀式媒體包含任何用於以可被機器讀取之形式儲存資訊的機構(例如電腦)。舉例而言，機器可讀式媒體可包含例如以下之媒體：唯讀記憶體(read only memory,ROM)、隨機存取記憶體(random access memory,RAM)、磁碟儲存媒體、光學儲存媒體、以及快閃記憶體裝置等等。
儘管在以上之細節中已說明本發明之一些實施例，熟悉此技藝者將易於察覺：在實質上不背離本發明之新穎教示及優點的情況下，仍可能有許多變化例。因此，計畫將所有此變化例包含於本發明之範圍內。
1．．．處理系統
10．．．硬化系統
20．．．乾燥系統
30．．．傳送系統
40．．．多重元件製造系統
50．．．隔離組件
100．．．處理系統
110．．．乾燥系統
120．．．硬化系統
130．．．傳送系統
140．．．後處理系統
150．．．隔離組件
200．．．處理系統
210．．．乾燥系統
220．．．硬化系統
230．．．傳送系統
240．．．後處理系統
250．．．隔離組件
300．．．乾燥系統
310．．．乾燥室
320．．．基板支架
325．．．基板
330．．．熱處理裝置
340．．．微波處理裝置
350．．．氣體噴射系統
355．．．真空泵系統
360．．．控制器
400．．．硬化系統
410．．．硬化室
420．．．基板支架
425．．．基板
430．．．熱處理裝置
440．．．IR輻射源
445．．．UV輻射源
450．．．氣體噴射系統
455．．．真空泵系統
460．．．控制器
500．．．流程圖
510．．．在乾燥系統中使介電膜乾燥
520．．．將介電膜曝露至紫外線(UV)輻射
530．．．將介電膜曝露至紅外線(IR)輻射
600．．．流程圖
610．．．在基板上形成低-k介電膜
620．．．將低-k介電膜曝露至第一紅外線(IR)輻射
630．．．將低-k介電膜曝露至紫外線(IR)輻射
640．．．將低-k介電膜曝露至第二紅外線(IR)輻射
700．．．流程圖
710．．．在基板上形成低-k介電膜，該低-k介電膜包含結構形成材料及孔洞生成材料
720．．．由低-k介電膜實質上去除孔洞生成材料，以形成多孔性低-k介電膜
730．．．在多孔性低-k介電膜中形成起始劑
740．．．交聯多孔性低-k介電膜
800．．．流程圖
810．．．在基板上形成低-k介電膜，該低-k介電膜包含結構形成材料及交聯抑制劑
820．．．將介電膜曝露至IR輻射
830．．．調整交聯抑制劑之殘留量
在隨附圖式中：
圖1為依據實施例，處理介電膜的方法之流程圖；
圖2為依據另一實施例，處理介電膜的方法之流程圖；
圖3為依據另一實施例，處理介電膜的方法之流程圖；
圖4為依據另一實施例，處理介電膜的方法之流程圖；
圖5A至5C為依據實施例，乾燥系統及硬化系統用之傳遞系統的概略圖；
圖6為依據另一實施例之乾燥系統的概略橫剖面圖；及
圖7為依據另一實施例之硬化系統的概略橫剖面圖。
500．．．流程圖
510．．．在乾燥系統中乾燥介電膜
520．．．將介電膜曝露至紫外線(UV)輻射
530．．．將介電膜曝露至紅外線(IR)輻射

Claims (42)

  1. 一種基板上之低介電常數(低-k)介電膜的硬化方法，包含：在一基板上形成一低-k介電膜，其中該低-k介電膜包含一結構形成材料及一孔洞生成材料；將該低-k介電膜曝露至一第一紅外線(IR)輻射，其中該第一IR輻射造成由該低-k介電膜實質上去除該孔洞生成材料，以形成一多孔性低-k介電膜；在該曝露至該第一IR輻射之步驟之後，將該低-k介電膜曝露至一紫外線(UV)輻射，其中該UV輻射造成在該去除步驟之後，於該多孔性低-k介電膜中產生交聯起始劑；以及在該曝露至該UV輻射之步驟之後，將該低-k介電膜曝露至一第二紅外線(IR)輻射，其中該第二IR輻射造成在該產生該交聯起始劑之步驟後，交聯該多孔性低-k介電膜，且其中該低-k介電膜之一介電常數係小於大約4之一數值。
  2. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，更包含：在該第一IR曝露期間，藉由升高該基板之一溫度至一第一IR熱處理溫度而加熱該低-k介電膜，該第一IR熱處理溫度係在約200℃至約600℃之範圍內。
  3. 如申請專利範圍第2項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該第一IR熱處理溫度在約350℃至約450℃之範圍內。
  4. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，更包含：在該UV曝露期間，藉由升高該基板之一溫度至一UV熱溫度而加熱該低-k介電膜，該UV熱溫度係在約200℃至約600℃之範圍內。
  5. 如申請專利範圍第4項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該UV熱溫度在約300℃至約500℃之範圍內。
  6. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，更包含：在該第二IR曝露期間，藉由升高該基板之一溫度至一第二IR熱處理溫度而加熱該低-k介電膜，該第二IR熱處理溫度係在約200℃至約600℃之範圍內。
  7. 如申請專利範圍第6項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該第二IR熱處理溫度在約350℃至約450℃之範圍內。
  8. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該第一IR曝露係於與該UV曝露不同之一處理系統中進行。
  9. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該第一IR曝露係於與該UV曝露相同之處理系統中進行。
  10. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至UV輻射之步驟包含曝露該低-k介電膜至多色UV輻射、單色UV輻射、脈波UV輻射、或連續波UV輻射、或其二者或更多者的一組合。
  11. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至UV輻射之步驟包含曝露該低-k介電膜至來自一或更多UV燈、一或更多UV LEDs、或一 或更多UV雷射、或其二者或更多者之一組合的UV輻射。
  12. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至UV輻射之步驟包含曝露該低-k介電膜至具有約200奈米至約400奈米之波長的UV輻射。
  13. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至UV輻射之步驟包含曝露該低-k介電膜至具有約200奈米至約240奈米之波長的UV輻射。
  14. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至該第一IR輻射之步驟包含曝露該低-k介電膜至多色IR輻射、單色IR輻射、脈波IR輻射、或連續波IR輻射、或其二者或更多者的一組合。
  15. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至該第一IR輻射之步驟包含曝露該低-k介電膜至來自一或更多IR燈、一或更多IR LED、或一或更多IR雷射、或其二者或更多者之一組合的UV輻射。
  16. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至該第一或第二IR輻射之步驟包含曝露該低-k介電膜至具有約8微米至約12微米之波長的IR輻射。
  17. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至UV輻射之步驟更包含：在該UV曝露之至少一部分期間曝露該低-k介電膜至一第三IR輻射。
  18. 如申請專利範圍第17項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該曝露該低-k介電膜至該第三IR輻射之步驟包含曝露該低-k介電膜至具有約8微米至約12微米之波長的IR輻射。
  19. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，更包含：在該第二IR曝露之後，藉由執行下列一或更多步驟來處理該介電膜：在該介電膜上沉積另一膜、清潔該介電膜、或曝露該介電膜至電漿。
  20. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該結構形成材料包含二乙氧甲基矽烷(DEMS)。
  21. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該孔洞生成材料包含萜類(terpene)、冰片烯(norbonrene)、5-二甲基-1，4-環辛二烯、十氫化萘(decahydronaphthalene)、乙苯、或檸檬油精(limonene)、或其二者或更多者的一組合。
  22. 如申請專利範圍第1項之基板上之低介電常數(低-k)介電膜的硬化方法，更包含：在該第一IR曝露期間，曝露該低-k介電膜至一第二UV輻射，其中該第二UV輻射係與該第一IR曝露之後的該UV輻射不同。
  23. 如申請專利範圍第22項之基板上之低介電常數(低-k)介電膜的硬化方法，其中該第二UV輻射包含曝露該低-k介電膜至具有約300奈米至450奈米之波長的UV輻射。
  24. 一種基板上之多孔性低介電常數(低-k)介電膜的製備方法，包含：在一基板上形成一低-k介電膜，其中所形成在該基板上之該低-k介電膜包含一結構形成材料及一交聯抑制劑；曝露該低-k介電膜至紅外線(IR)輻射，以去除至少部份該交聯抑制劑，其中該曝露該低-k介電膜至該IR輻射之步驟在任何曝露該低-k介電膜至紫外線(UV)輻射之前，且該IR輻射包含具有窄頻帶之波長的實質上單色電磁(EM)輻射；以及選擇該曝露該低-k介電膜至紅外線(IR)輻射之步驟的一或更多IR性質，以調整餘留在該低-k介電膜中的該交聯抑制劑之一殘留量，以調整該低-k介電膜之一機械性質、該低-k介電膜之一電性質、該低-k介電膜之一光學性質、該低-k介電膜之一孔洞尺寸、或該低-k介電膜之一孔隙度、或其二者或更多者的一組合。
  25. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該交聯抑制劑包含濕氣、水分、溶劑、雜質、孔洞生成材料、殘留孔洞生成材料、微弱地鍵結至該結構形成材料之側基、孔洞生成分子、或孔洞生成分子之碎片、或其二者或更多者的任何組合。
  26. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該交聯抑制劑包含一孔洞生成材料，且其中該形成具有該結構形成材料及該交聯抑制劑之該低-k介電膜的步驟包含：在該基板之一表面上共聚合一結構形成分子與一孔洞生成分子。
  27. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該交聯抑制劑包含一孔洞生成材料，且其中該形成具有該結構形成材料及該交聯抑制劑之該低-k介電膜的步驟包含：在該基板之一表面上，沉積具有一微弱地鍵結至該 結構形成分子之孔洞生成分子側基的一結構形成分子。
  28. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該調整該交聯抑制劑之該殘留量的步驟包含：在該IR曝露期間，由該低-k介電膜實質上去除該交聯抑制劑。
  29. 如申請專利範圍第28項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該交聯抑制劑在任何使該低-k介電膜曝露至紫外線(UV)輻射之步驟之前被實質上去除。
  30. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該一或更多IR性質包含：該IR曝露之一持續時間、該IR曝露之一IR強度、或該IR曝露之一IR劑量、或其二者或更多者的一組合。
  31. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該機械性質包含一彈性模數(E)、或一硬度(H)、或二者。
  32. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該電性質包含一介電常數(k)。
  33. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該光學性質包含一折射率(n)。
  34. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，更包含：將該低-k介電膜曝露至紫外線(UV)輻射。
  35. 如申請專利範圍第34項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該UV曝露在該IR曝露之後進行。
  36. 如申請專利範圍第34項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該UV曝露係發生於該IR曝露之部份或全部期間。
  37. 如申請專利範圍第34項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該調整該交聯抑制劑之該殘留量的步驟包含調整在該IR曝露期間之該UV曝露的一持續時間、該UV曝露之一UV強度、或該UV曝露之一UV劑量、或其二者或更多者的一組合。
  38. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，更包含：在該IR曝露之後，將該低-k介電膜曝露至紫外線(UV)輻射；以及在該UV曝露期間，將該低-k介電膜曝露至第二IR輻射。
  39. 如申請專利範圍第38項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，更包含：在該UV曝露之後，將該低-k介電膜曝露至第三IR輻射。
  40. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，更包含：在該IR曝露之後，將該低-k介電膜曝露至第一紫外線(UV)輻射；以及在該IR曝露期間，將該低-k介電膜曝露至第二UV輻射，其中該第二UV曝露與該第一UV曝露不同。
  41. 如申請專利範圍第40項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，其中該調整該交聯抑制劑之該殘留量的步驟包含調整該IR期間之該第二UV曝露的一持續時間、該第二UV曝露之一UV強度、或該第二UV曝露之一UV劑量、或其二者或更多者的一組合。
  42. 如申請專利範圍第24項之基板上之多孔性低介電常數(低-k)介電膜的製備方法，更包含：在該IR曝露前、該IR曝露期間、或該IR曝露後、或其二者或更多者的任何組合時加熱該基板。
TW098107312A 2008-03-06 2009-03-06 多孔性低介電常數介電膜之硬化方法 TWI421939B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/043,835 US20090226694A1 (en) 2008-03-06 2008-03-06 POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING
US12/043,814 US7977256B2 (en) 2008-03-06 2008-03-06 Method for removing a pore-generating material from an uncured low-k dielectric film
US12/043,772 US7858533B2 (en) 2008-03-06 2008-03-06 Method for curing a porous low dielectric constant dielectric film

Publications (2)

Publication Number Publication Date
TW200949941A TW200949941A (en) 2009-12-01
TWI421939B true TWI421939B (zh) 2014-01-01

Family

ID=41056604

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107312A TWI421939B (zh) 2008-03-06 2009-03-06 多孔性低介電常數介電膜之硬化方法

Country Status (6)

Country Link
JP (2) JP5490024B2 (zh)
KR (1) KR101538531B1 (zh)
CN (2) CN102789975B (zh)
DE (1) DE112009000518T5 (zh)
TW (1) TWI421939B (zh)
WO (1) WO2009111473A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242460B2 (en) * 2010-03-29 2012-08-14 Tokyo Electron Limited Ultraviolet treatment apparatus
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
CN104143524A (zh) * 2013-05-07 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
US20030224544A1 (en) * 2001-12-06 2003-12-04 Shipley Company, L.L.C. Test method
US20040018319A1 (en) * 2001-09-14 2004-01-29 Carlo Waldfried Ultraviolet curing processes for advanced low-k materials
US20040096672A1 (en) * 2002-11-14 2004-05-20 Lukas Aaron Scott Non-thermal process for forming porous low dielectric constant films
US20040175957A1 (en) * 2003-03-04 2004-09-09 Lukas Aaron Scott Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20050085094A1 (en) * 2003-10-20 2005-04-21 Yoo Woo S. Integrated ashing and implant annealing method using ozone
US20070105401A1 (en) * 2005-11-09 2007-05-10 Tokyo Electron Limited Multi-step system and method for curing a dielectric film

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
JP3726071B2 (ja) * 2002-06-05 2005-12-14 東京エレクトロン株式会社 熱処理方法
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
JP2007214156A (ja) * 2006-02-07 2007-08-23 Yatabe Hitoo 半導体デバイス
JP2007324170A (ja) * 2006-05-30 2007-12-13 Yoshimi Shiotani 照射装置及び照射装置を用いた半導体製造装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
US20040018319A1 (en) * 2001-09-14 2004-01-29 Carlo Waldfried Ultraviolet curing processes for advanced low-k materials
US20030224544A1 (en) * 2001-12-06 2003-12-04 Shipley Company, L.L.C. Test method
US20040096672A1 (en) * 2002-11-14 2004-05-20 Lukas Aaron Scott Non-thermal process for forming porous low dielectric constant films
US20040096593A1 (en) * 2002-11-14 2004-05-20 Lukas Aaron Scott Non-thermal process for forming porous low dielectric constant films
US20040175957A1 (en) * 2003-03-04 2004-09-09 Lukas Aaron Scott Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20050085094A1 (en) * 2003-10-20 2005-04-21 Yoo Woo S. Integrated ashing and implant annealing method using ozone
US20070105401A1 (en) * 2005-11-09 2007-05-10 Tokyo Electron Limited Multi-step system and method for curing a dielectric film

Also Published As

Publication number Publication date
CN101960556B (zh) 2013-09-18
CN102789975B (zh) 2015-10-14
CN101960556A (zh) 2011-01-26
DE112009000518T5 (de) 2011-05-05
JP2014007416A (ja) 2014-01-16
JP2011514678A (ja) 2011-05-06
CN102789975A (zh) 2012-11-21
WO2009111473A2 (en) 2009-09-11
JP5490024B2 (ja) 2014-05-14
TW200949941A (en) 2009-12-01
WO2009111473A3 (en) 2010-01-14
KR20120041641A (ko) 2012-05-02
KR101538531B1 (ko) 2015-07-21

Similar Documents

Publication Publication Date Title
TWI421939B (zh) 多孔性低介電常數介電膜之硬化方法
US10068765B2 (en) Multi-step system and method for curing a dielectric film
US7977256B2 (en) Method for removing a pore-generating material from an uncured low-k dielectric film
US7858533B2 (en) Method for curing a porous low dielectric constant dielectric film
TWI431689B (zh) 介電膜之硬化方法
US9017933B2 (en) Method for integrating low-k dielectrics
US7666754B2 (en) Method and system for forming an air gap structure
WO2008030663A1 (en) Thermal processing system for curing dielectric films
US7829268B2 (en) Method for air gap formation using UV-decomposable materials
KR101653907B1 (ko) 경화 다공질 유전체로부터 다시 충전되는 기공 충전제를 제거하는 방법
US20090226695A1 (en) Method for treating a dielectric film with infrared radiation
US20090226694A1 (en) POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees