CN102789975A - 用于固化多孔低介电常数电介质膜的方法 - Google Patents

用于固化多孔低介电常数电介质膜的方法 Download PDF

Info

Publication number
CN102789975A
CN102789975A CN2012102462843A CN201210246284A CN102789975A CN 102789975 A CN102789975 A CN 102789975A CN 2012102462843 A CN2012102462843 A CN 2012102462843A CN 201210246284 A CN201210246284 A CN 201210246284A CN 102789975 A CN102789975 A CN 102789975A
Authority
CN
China
Prior art keywords
radiation
exposed
low
film
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102462843A
Other languages
English (en)
Other versions
CN102789975B (zh
Inventor
刘俊军
多雷尔·I·托玛
埃里克·M·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/043,814 external-priority patent/US7977256B2/en
Priority claimed from US12/043,835 external-priority patent/US20090226694A1/en
Priority claimed from US12/043,772 external-priority patent/US7858533B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102789975A publication Critical patent/CN102789975A/zh
Application granted granted Critical
Publication of CN102789975B publication Critical patent/CN102789975B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明用于固化多孔低介电常数电介质膜的方法，描述了固化衬底上的低介电常数(低k)电介质膜的方法，其中低k电介质膜的介电常数是小于约4的值。该方法包括将低k电介质膜暴露于红外(IR)辐射和紫外(UV)辐射。

Description

用于固化多孔低介电常数电介质膜的方法
分案申请说明
本分案申请的母案申请为2010年9月6日进入中国国家阶段的发明专利申请200980107844.3，其发明名称为“用于固化多孔低介电常数电介质膜的方法”。
相关申请的交叉引用
本申请涉及2005年11月9日递交的题目为“用于固化电介质膜的多步系统和方法”的未决美国专利申请No.11/269581和2006年9月8日递交的题目为“用于固化电介质膜的热处理系统”的未决美国专利申请No.11/269581。此外，本申请涉及与本申请同日递交的题目为“用于从未固化的低k电介质膜中去除孔产生材料的方法”(TDC-007)的共同未决美国专利申请No.12/XXX,XXX、题目为“多孔含SiCOH电介质膜及其制备方法”(TDC-008)的共同未决美国专利申请No.12/XXX,XXX、和题目为“用红外辐射处理电介质膜的方法”(TDC-009)的共同未决美国专利申请No.12/XXX,XXX。上述专利申请的全部内容通过引用整体结合于此。
技术领域
本发明涉及用于处理电介质膜的方法，更具体的，涉及用电磁(electromagnetic，EM)辐射处理低介电常数(低k)电介质膜的方法。
背景技术
对于半导体技术领域的技术人员来说众所周知的，互联延迟是推动提高集成电路(IC)的速度和性能中的主要限制因素。一种尽量减小互联延迟的方法是通过使用低介电常数(低k)材料作为IC器件中金属线的绝缘电介质来减小互联电容。因此，在近年来，发展了低k材料(例如二氧化硅)来取代相对高介电常数的绝缘材料。具体来说，低k膜用于半导体器件中金属线之间的电介质层之间和之内。此外，为了进一步降低绝缘材料的介电常数，材料膜形成具有气孔，即，多孔低k电介质膜。可以与施加光阻剂一样通过旋转涂布电介质(SOD)方法，或者通过化学气相沉积(CVD)来沉积上述低k膜。因此，使用低k材料容易适应现有的半导体制造工艺。
低k材料没有更传统的二氧化硅坚固，并且机械强度随着引入多孔性而进一步下降。在等离子体处理过程中多孔低k膜很容易被损坏，从而更需要机械强度增强过程。已经理解了多孔低k电介质的材料强度的增强对于成功集成是很重要的。为了增强机械强度，开发可选的固化技术，以使得多孔低k膜更坚固并适合于集成。
聚合物的固化包括处理例如使用旋转涂布或气相沉积(例如化学气相沉积CVD)技术所沉积的薄膜以引起膜内的交联的过程。在固化过程中，自由基聚合被认为是用于交联的主要路径。由于聚合物链交联，提高了机械性能，例如杨氏模量、膜硬度、断裂韧性和界面粘结，从而提高了低k膜的构造物坚固性。
由于有多种形成具有超低介电常数的多孔电介质膜的方法，沉积后处理(固化)的目的可以根据膜不同而不同，包括例如去除水分、去除溶剂、耗尽用于在多孔电介质膜中形成气孔的成孔剂，和提高上述膜的机械性能等等。
对于CVD膜，低介电常数(低k)材料通常在300℃到400℃的范围内的温度下热固化。例如，炉内固化足以制造具有大于约2.5的坚固致密介电常数的低k膜。但是，当以高孔隙度处理多孔电介质膜(例如超低k膜)时，热处理(或热固化)所实现的交联度不再足以为坚固互联结构而制造具有足够强度的膜。
在热固化过程中，将适量的能量传送到电介质膜而不损坏电介质膜。但是，在感兴趣的温度范围内，只能产生少量的自由基。由于热能在与衬底的热耦合中损失并且热量损失在周围环境中，所以待固化的低k膜中只能实际吸收少量的热能。因此，通常的低k炉内固化需要高温和长固化时间。但是，即使有高的热预算，在热固化中没有产生引发剂并且在所沉积的低k膜中存在大量甲基端基也能使得很难实现所需的交联度。
发明内容
本发明涉及用于处理电介质膜的方法，更具体的，涉及固化低介电常数(低k)电介质膜的方法。
本发明还涉及用电磁(EM)辐射处理低k电介质膜的方法。
根据实施例，描述了固化衬底上的低介电常数(低k)电介质膜的方法，其中该低k电介质膜的介电常数是小于约4的值。该方法包括将低k电介质膜暴露于红外(IR)辐射和紫外(UV)辐射。
根据另一实施例，描述了固化衬底上的低介电常数(低k)电介质膜的方法，其包括：在衬底上形成低k电介质膜；将低k电介质膜暴露于第一红外(IR)辐射；在暴露于第一IR辐射之后，将低k电介质膜暴露于紫外(UV)辐射；并且在暴露于UV辐射之后，将低k电介质膜暴露于第二红外(IR)辐射，其中，低k电介质膜的介电常数是小于约4的值。
根据另一实施例，描述了固化衬底上的低介电常数(低k)膜的方法，其包括：在衬底上形成低k电介质膜，低k电介质膜包括结构形成材料和孔产生材料；在第一持续时间内，将低k电介质膜暴露于红外(IR)辐射；并且在第一持续时间内，将低k电介质膜暴露于紫外(UV)辐射达第二持续时间，其中，第二持续时间小于第一持续时间，并且其中，第二持续时间起始于第一持续时间之内的第一时间，并且于所述第一持续时间之内的第二时间。
根据另一实施例，描述了一种固化衬底上的低介电常数(低k)电介质膜的方法，其包括：在衬底上形成低k电介质膜，低k电介质膜包括结构形成材料和孔产生材料；从低k电介质膜中基本去除孔产生材料，以形成多孔低k电介质膜；在去除之后，在多孔低k电介质膜中产生交联引发剂；并且在产生交联引发剂之后，使多孔低k电介质膜发生交联。
附图说明
在附图中：
图1是根据实施例的处理电介质膜的方法的流程图；
图2是根据另一实施例的处理电介质膜的方法的流程图；
图3是根据另一实施例的处理电介质膜的方法的流程图；
图4是根据另一实施例的处理电介质膜的方法的流程图；
图5A到图5C是根据实施例的用于干燥系统和固化系统的传送系统的示意图；
图6是根据另一实施例的干燥系统的示意性截面图；和
图7是根据另一实施例的干燥系统的示意性截面图。
具体实施方式
在下面的描述中，为了彻底理解本发明并且便于说明而且并非加以限制，列出了具体细节，例如处理系统的具体几何形状和对各种组件和过程的描述。但是，应当理解，也可以以不同于上述具体细节的其他实施例来实施本发明。
发明人意识到可选固化方法只应对了热固化的一些缺点。例如，与热固化过程相比，可选固化方法在能量传递方面更有效，以高能粒子(例如加速电子、离子或中性粒子)形式或者以高能光子形式发现的更高的能级可以很容易的激发低k电介质膜中的电子，从而有效的破坏化学键并且离解侧基团。上述可选固化方法促进了产生交联引发剂(自由基)，并且可以改进实际交联中所需的能量传递。结果，可以在减小热预算的情况下增加交联度。
此外，发明人认识到，当膜强度成为对于集成低k和超低k(ULK)电介质膜(介电常数小于约2.5)而言更重要的问题时，可选固化方法可以提高上述膜的机械特性。例如，可以使用电子束(EB)、紫外(UV)辐射、红外(IR)辐射和微波(MW)辐射来固化低k膜和ULK膜，以提高机械强度，同时不会牺牲介电特性和膜疏水性。
但是，尽管EB、UV、IR和MW固化都具有其自身的优点，上述技术也具有缺陷。高能固化源(例如EB和UV)可以提供高能级，以产生足够的用于交联的交联引发剂(自由基)，这引起在额外衬底加热的情况下大幅提高机械性能。另一方面，电子和UV光子可以产生无差别的化学键离解，这可能不利的降低膜的所需物理和电学特性，例如失去疏水性、增加残余膜应力、多孔结构损坏、膜致密化和增大介电常数。此外，低能量固化源(例如MW固化)可以主要在热传递效率方面提供显著提高，但是同时具有副作用，例如弧光或者损坏晶体管(MW)。
根据实施例，描述了固化衬底上的低介电常数(低k)电介质膜的方法，其中该低k电介质膜的介电常数是小于约4的值。上述方法包括使低k电介质膜暴露于非电离电磁(EM)辐射，包括紫外(UV)辐射和红外(IR)辐射。暴露于UV辐射可以包括多种暴露于UV辐射，其中每种暴露于UV辐射可以包括或可以不包括不同的强度、功率、功率密度或波长范围，或者上述各项中两项或多项的任意组合。暴露于IR辐射可以包括多种暴露于IR辐射，其中每种暴露于IR辐射可以包括或可以不包括不同的强度、功率、功率密度或波长范围，或者上述各项中两项或多项的任意组合。
在暴露于UV辐射的过程中，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的UV热温度来加热低k电介质膜。或者，UV热温度范围从约300摄氏度到约500摄氏度。或者，UV热温度范围从约350摄氏度到约450摄氏度。可以通过传导加热、对流加热或辐射加热，或者上述各项中两项或多项的任意组合来执行衬底加热。
在暴露于IR辐射得过程中，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的IR热温度来加热低k电介质膜。或者，IR热温度范围从约300摄氏度到约500摄氏度。或者，IR热温度范围从约350摄氏度到约450摄氏度。可以通过传导加热、对流加热或辐射加热，或者上述各项中两项或多项的任意组合来执行衬底加热。
此外，加热可以发生于暴露于UV辐射之前、暴露于UV辐射的过程中或暴露于UV辐射之后，或者上述各项中的两项或多项的任意组合中。此外，加热可以发生于暴露于IR辐射之前、暴露于IR辐射的过程中或暴露于IR辐射之后，或者上述各项中的两项或多项的任意组合中。可以通过传导加热、对流加热或辐射加热，或者上述各项中两项或多项的任意组合来执行加热。
此外，暴露于IR辐射可以发生于暴露于UV辐射之前、暴露于UV辐射的过程中或暴露于UV辐射之后，或者上述各项中的两项或多项的任意组合中。此外，暴露于UV辐射可以发生于暴露于IR辐射之前、暴露于IR辐射的过程中或暴露于IR辐射之后，或者上述各项中的两项或多项的任意组合中。
在暴露于UV辐射或者暴露于IR辐射或者两者之前，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的预先热处理温度来加热低k电介质膜。或者，预先热处理温度范围从约300摄氏度到约500摄氏度，优选的，预先热处理温度范围从约350摄氏度到约450摄氏度。
在暴露于UV辐射或者暴露于IR辐射或者两者之后，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的后续热处理温度来加热低k电介质膜。或者，后续热处理温度范围从约300摄氏度到约500摄氏度，优选的，后续热处理温度范围从约350摄氏度到约450摄氏度。
现在参考图1，根据另一实施例描述处理衬底上的电介质膜的方法。待处理的衬底可以是半导体、金属导体、或者电介质膜将形成于其上的任何其他衬底。电介质膜可以具有小于SiO2的介电常数的介电常数值(在干燥和/或固化之前、或者在干燥和/或固化之后、后者两者兼有)，SiO2的介电常数是约4(例如，热二氧化硅的介电常数可以在从3.8到3.9的范围内)。在本发明的各种实施例中，电介质膜可以具有小于3.0的介电常数(在干燥和/或固化之前、或者在干燥和/或固化之后、后者两者兼有)、小于2.5的介电常数、小于2.2的介电常数、或小于1.7的介电常数。
电介质膜可以被描述为低介电常数(低k)膜或者超低k膜。电介质膜可以包括有机材料、无机材料和有机无机混合材料中的至少一种材料。此外，电介质膜可以是多孔的或者无孔的。
例如，电介质膜可以包括单相或多相的多孔低k膜，该多孔低k膜包括结构形成材料和孔产生材料。结构形成材料可以包括原子、分子、或从结构形成前驱体得到的分子片段。孔产生材料可以包括原子、分子、或从孔产生前驱体(例如，成孔剂)得到的分子片段。单相或多相多孔低k膜在去除孔产生材料之前可以具有比在去除孔产生材料之后更高的介电常数。
例如，形成单相多孔低k膜可以包括在衬底的表面上沉积结构形成分子，该结构形成分子具有弱结合到结构形成分子的孔产生分子侧基团。此外，例如，形成双相多孔低k膜可以包括在衬底的表面上共聚结构形成分子和孔产生分子。
此外，电介质膜可以具有湿气、水、溶剂和/或引起干燥和/或固化之前的介电常数大于干燥和/或固化之后的其他污染物。
可以使用化学气相沉积(CVD)技术或者旋转涂布电介质(SOD)技术来形成电介质膜，例如可从Tokyo Electron Limited(TEL)购得的CleanTrack ACT 8 SOD和ACT 12 SOD涂覆系统中所提供的技术。Clean TrackACT 8 SOD和ACT 12 SOD涂覆系统提供了用于SOD材料的涂覆、烘干和固化工具。该Clean Track系统可以配置为处理100mm、200mm、300mm和更大尺寸的衬底。旋转涂布电介质技术领域和CVD电介质技术领域的技术人员众所周知的用于在衬底上形成电介质膜的其他系统和方法也适合于本发明。
例如，电介质膜可以包括使用CVD技术所沉积的有机硅基材料，例如氧化有机硅烷(或有机硅)。上述膜的示例包括可从Applied Materials公司购得的Black DiamondTM CVD有机硅酸盐玻璃(OSG)膜或者可从Novellus System购得的CoralTM CVD膜。
此外，例如，多孔电介质膜可以包括单相材料，例如具有终端有机侧基团的二氧化硅基基质，该终端有机侧基团在固化过程中抑制交联以产生小空隙(或气孔)。此外，例如，多孔电介质膜可以包括双相材料，例如具有有机材料夹杂物(例如，成孔剂)的二氧化硅基基质，该有机材料夹杂物在固化过程中分解并蒸发。
或者，电介质膜可以包括使用SOD技术所沉积的无机硅酸盐基材料，例如氢倍半硅氧烷(HSQ)或甲基倍半硅氧烷(MSQ)。上述膜的示例包括可从Dow Corning购得的Fox HSQ、可从Dow Corning购得的DowCorning，XLK多孔HSQ和可从JSR Microelectronics购得的JSR LKD-5109。
或者，电介质膜可以包括使用SOD技术所沉积的有机材料。上述膜的示例包括可从Dow Chemical购得的SiLK-I、SiLK-J、SiLK-H、SiLK-D、多孔SiLK-T、多孔SiLK-Y和多孔SiLK-Z半导体电介质树脂，和可从Honeywell购得的FLARETM和NanoglassTM。
本方法包括流程图500，其开始于510，即在第一处理系统中选择性的干燥衬底上的电介质膜。第一处理系统可以包括干燥系统，干燥系统配置为去除或者部分去除电介质膜中的一种或多种污染物，污染物例如包括湿气、水、溶剂、孔产生材料、残余孔产生材料、孔产生分子、孔产生分子的片段、或者会干扰后续固化过程的任何其他污染物。
在520中，电介质膜暴露于UV辐射。可以在第二处理系统中执行暴露于UV辐射。第二处理系统可以包括固化系统，固化系统配置为通过在电介质膜内引发或部分引发交联，来执行电介质膜的UV辅助固化，以例如提高电介质膜的机械性能。在干燥过程之后，可以在真空下将衬底从第一处理系统传送至第二处理系统，以尽量减少污染。
电介质膜暴露于UV辐射可以包括将电介质膜暴露于来自一个或多个UV灯、一个或多个UV LED(发光二极管)或者一个或多个UV激光器、或者上述各项中两项或多项的任意组合的UV辐射。UV辐射可以在从约100纳米(nm)到约600nm的波长范围内。或者，UV辐射可以在从约200nm到约400nm的波长范围内。或者，UV辐射可以在从约150nm到约300nm的波长范围内。或者，UV辐射可以在从约170nm到约240nm的波长范围内。或者，UV辐射可以在从约200nm到约240nm的波长范围内。
在将电介质膜暴露于UV辐射的过程中，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的UV热温度来加热电介质膜。或者，UV热温度的范围可以从约300摄氏度到约500摄氏度。或者，UV热温度的范围可以从约350摄氏度到约450摄氏度。或者，在将电介质膜暴露于UV辐射之前或者在将电介质膜暴露于UV辐射之后或者两者皆有，可以通过提升衬底的温度来加热电介质膜。加热衬底可以包括传导加热、对流加热、或辐射加热、或者上述各项中两项或多项的任意组合。
可选择的，在将电介质膜暴露于UV辐射的过程中，可以将电介质膜暴露于IR辐射。将电介质膜暴露于IR辐射可以包括将电介质膜暴露于来自一个或多个IR灯、一个或多个IR LED(发光二极管)或者一个或多个IR激光器、或者上述各项中两项或多项的任意组合的IR辐射。IR辐射可以在从约1微米到约25微米的波长范围内。或者，IR辐射可以在从约2微米到约20微米的波长范围内。或者，IR辐射可以在从约8微米到约14微米的波长范围内。或者，IR辐射可以在从约8微米到约12微米的波长范围内。或者，IR辐射可以在从约9微米到约10微米的波长范围内。
在530中，将电介质膜暴露于IR辐射。将电介质膜暴露于IR辐射可以包括将电介质膜暴露于来自一个或多个IR灯、一个或多个IR LED(发光二极管)或者一个或多个IR激光器、或者上述各项中两项或多项的任意组合的IR辐射。IR辐射可以在从约1微米到约25微米的波长范围内。或者，IR辐射可以在从约2微米到约20微米的波长范围内。或者，IR辐射可以在从约8微米到约14微米的波长范围内。或者，IR辐射可以在从约8微米到约12微米的波长范围内。或者，IR辐射可以在从约9微米到约10微米的波长范围内。暴露于IR辐射可以发生于暴露于UV辐射之前、暴露于UV辐射的过程中或暴露于UV辐射之后、或者上述各项中两项或多项的任意组合中。
此外，在将电介质膜暴露于IR辐射的过程中，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的UV热温度来加热电介质膜。或者，UV热温度的范围可以从约300摄氏度到约500摄氏度。或者，UV热温度的范围可以从约350摄氏度到约450摄氏度。或者，在将电介质膜暴露于UV辐射之前或者在将电介质膜暴露于UV辐射之后或者两者皆有，可以通过提升衬底的温度来加热电介质膜。加热衬底可以包括传导加热、对流加热、或辐射加热、或者上述各项中两项或多项的任意组合。
如上所述，在暴露于IR辐射的过程中，可以通过吸收IR能量来加热电介质膜。但是，加热还可以包括通过将衬底放置于衬底支架上并且使用加热设备加热衬底支架来传导性的加热衬底。例如，加热设备可以包括电阻加热元件。
发明人意识到，在固化过程的不同阶段所传递的能级(hv)可以改变。固化过程可以包括用于去除湿气和/或污染物、去除孔产生材料、分解孔产生材料、产生交联引发剂、电介质膜交联和使交联引发剂的扩散的过程。每个过程可能需要不同的能级和不同的将能量传递到电介质膜的速率。
例如，在去除孔产生材料的过程中，通过IR波长下吸收光子可以促进去除过程。发明人发现，暴露于IR辐射比加热或暴露于UV辐射能更有效的促进去除孔产生材料。
此外，例如，在去除孔产生材料的过程中，可以通过使孔产生材料分解来促进去除过程。去除过程可以包括由暴露于UV辐射辅助的暴露于IR辐射。发明人发现，暴露于UV辐射可以通过离解孔产生材料(例如，孔产生分子和/或孔产生分子片段)和结构形成材料之间的键，来促进具有暴露于IR辐射的去除过程。例如，通过在UV波长(例如，约300nm到约450nm)下吸收光子可以促进去除过程和/或分解过程。
此外，例如，在产生交联引发剂的过程中，通过使用结构形成材料内的键离解所感生的光子和声子可以促进引发剂产生过程。发明人发现，通过暴露于UV辐射可以促进引发剂产生过程。例如，键离解需要具有小于或等于约300到400nm的波长的能级。
此外，例如，在交联过程中，通过足够键生成和重组的热能可以促进交联过程。发明人发现，通过暴露于IR辐射或加热或两者皆有，可以促进交联。例如，键生成和重组可能需要具有约9微米的波长的能级，例如与硅氧烷基有机硅酸盐低k材料中的主吸收峰相对应。
可以在相同的处理系统中执行电介质膜的干燥过程、电介质膜的暴露于IR辐射和电介质膜的暴露于UV辐射，或者可以分别的处理系统中执行上述每个过程。例如，可以在第一处理系统中执行干燥过程，可以在第二处理系统中执行暴露于IR辐射和暴露于UV辐射。或者，例如，可以在与执行暴露于UV辐射的处理系统不同的处理系统中执行电介质膜的暴露于IR辐射。可以在第三处理系统中执行电介质膜的暴露于IR辐射，其中可以在真空下将衬底从第二处理系统传送至第三处理系统，以尽量减少污染物。
此外，在暴露于UV辐射的过程、暴露于IR辐射的过程和可选择的干燥过程之后，可以可选择的在配置为改进所固化的电介质膜的后处理系统中对电介质膜进行后处理。例如，后处理可以包括加热电介质膜。或者，例如，后处理可以包括在电介质膜上旋转涂覆或气相沉积另一层膜，以增加对后续的膜的粘着力或者提高疏水性。或者，例如，在后处理系统中通过用离子轻微轰击电介质膜可以实现提升粘着力。此外，后处理可以包括执行在电介质膜上沉积另一层膜、清理电介质膜或将电介质膜暴露于等离子体中的一项或多项。
现在参考图2，根据另一实施例描述处理衬底上的电介质膜的方法。该方法包括流程图600，其开始于610，即在衬底上形成电介质膜(例如低k电介质膜)。可选择的，可以执行干燥过程，以去除或部分去除电介质膜中的一种或多种污染物，污染物例如包括湿气、水、溶剂、或者会干扰生成高质量低k电介质膜或者干扰执行后续过程的任何其他污染物。
在620中，将电介质膜暴露于第一IR辐射。例如，将电介质膜暴露于第一IR辐射可以促进从电介质膜上完全去除或者部分去除湿气、水、污染物、孔产生材料、残余孔产生材料、包括孔产生分子和/或孔产生分子的片段的孔产生材料、交联引发剂或者残余交联引发剂、或者上述各项中两项或多项的任意组合。可以在足够长的持续时间内执行将电介质膜暴露于辐射，以从电介质膜上基本去除所有的湿气、水、污染物、孔产生材料、残余孔产生材料、包括孔产生分子和/或孔产生分子的片段的孔产生材料、交联引发剂或者残余交联引发剂、或者上述各项中两项或多项的任意组合。
将电介质膜暴露于第一IR辐射可以包括将电介质膜暴露于多色IR辐射、单色IR辐射、脉冲IR辐射或连续波IR辐射、或者上述各项中两项或多项的组合。例如，将电介质膜暴露于第一IR辐射可以包括将电介质膜暴露来自一个或多个IR灯、一个或多个IR LED(发光二极管)或者一个或多个IR激光器、或者其组合的IR辐射。第一IR辐射可以包括高达约20W/cm2的功率密度。例如，第一IR辐射可以包括从约1W/cm2到约20W/cm2范围内的功率密度。第一IR辐射可以在约1微米到约25微米的波长范围内。或者，第一IR辐射可以在从约2微米到约20微米的波长范围内。或者，第一IR辐射可以在从约8微米到约14微米的波长范围内。或者，第一IR辐射可以在从约8微米到约12微米的波长范围内。或者，第一IR辐射可以在从约9微米到约10微米的波长范围内。在暴露于第一IR辐射的过程中，可以改变第一IR功率密度或第一IR波长或者两者皆可改变。
可选择的，在暴露于第一IR辐射的过程中，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的第一IR热处理温度来加热电介质膜。或者，第一IR热处理温度范围可以从约300摄氏度到约500摄氏度。或者，第一IR热处理温度范围可以从约350摄氏度到约450摄氏度。
在630中，在暴露于第一IR辐射之后，将电介质膜暴露于UV辐射。例如，将衬底暴露于UV辐射可以促进在电介质膜中产生交联引发剂(或自由基)。
将电介质膜暴露于UV辐射可以包括将电介质膜暴露于多色UV辐射、单色UV辐射、脉冲UV辐射或连续波UV辐射、或者上述各项中两项或多项的组合。例如，将电介质膜暴露于UV辐射可以包括将电介质膜暴露于来自一个或多个UV灯、一个或多个UV LED(发光二极管)或者一个或多个UV激光器、或者上述各项中两项或多项的任意组合的UV辐射。UV辐射可以包括从约0.1mW/cm2到约2000mW/cm2的功率密度。UV辐射可以在从约100纳米(nm)到约600nm的波长范围内。或者，UV辐射可以在从约200nm到约400nm的波长范围内。或者，UV辐射可以在从约150nm到约300nm的波长范围内。或者，UV辐射可以在从约170nm到约240nm的波长范围内。或者，UV辐射可以在从约200nm到约240nm的波长范围内。
可选择的，在暴露于UV辐射的过程中，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的UV热处理温度来加热电介质膜。或者，UV热处理温度范围从约300摄氏度到约500摄氏度。或者，UV热处理温度范围从约350摄氏度到约450摄氏度。
在640中，将电介质膜暴露于第二IR辐射。例如，将电介质膜暴露于第二IR辐射可以促进电介质膜的交联。
将电介质膜暴露于第二IR辐射可以包括将电介质膜暴露于多色IR辐射、单色IR辐射、脉冲IR辐射或连续波IR辐射、或者上述各项中两项或多项的组合。例如，将电介质膜暴露于第二IR辐射可以包括将电介质膜暴露来自一个或多个IR灯、一个或多个IR LED(发光二极管)或者一个或多个IR激光器、或者其组合的IR辐射。第二IR辐射可以包括高达约20W/cm2的功率密度。例如，第二IR辐射可以包括从约1W/cm2到约20W/cm2范围内的功率密度。第二IR辐射可以在约1微米到约25微米的波长范围内。或者，第二IR辐射可以在从约2微米到约20微米的波长范围内。或者，第二IR辐射可以在从约8微米到约14微米的波长范围内。或者，第二IR辐射可以在从约8微米到约12微米的波长范围内。或者，第二IR辐射可以在从约9微米到约10微米的波长范围内。在暴露于第二IR辐射的过程中，可以改变第二IR功率密度或第二IR波长或者两者皆可改变。
可选择的，在暴露于第二IR辐射的过程中，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的第二IR热处理温度来加热电介质膜。或者，第二IR热处理温度范围可以从约300摄氏度到约500摄氏度。或者，第二IR热处理温度范围可以从约350摄氏度到约450摄氏度。
可选择的，在暴露于第一IR辐射的至少一部分过程中，可以将电介质膜暴露于第二UV辐射。例如，将电介质膜暴露于第二UV辐射可以促进破坏或离解电介质膜中的键，以促进去除上述各种材料。第二UV辐射可以包括从约0.1mW/cm2到约2000mW/cm2的功率密度。第二UV辐射可以在从约100纳米(nm)到约600nm的波长范围内。或者，第二UV辐射可以在从约200nm到约400nm的波长范围内。或者，第二UV辐射可以在从约150nm到约300nm的波长范围内。或者，第二UV辐射可以在从约170nm到约240nm的波长范围内。或者，第二UV辐射可以在从约200nm到约240nm的波长范围内。
可选择的，在暴露于UV辐射的至少一部分过程中，可以将电介质膜暴露于第三IR辐射。第三IR辐射可以包括高达约20W/cm2的功率密度。例如，第三IR辐射可以包括从约1W/cm2到约20W/cm2范围内的功率密度。第三IR辐射可以在约1微米到约25微米的波长范围内。或者，第三IR辐射可以在从约2微米到约20微米的波长范围内。或者，第三IR辐射可以在从约8微米到约14微米的波长范围内。或者，第三IR辐射可以在从约8微米到约12微米的波长范围内。或者，第三IR辐射可以在从约9微米到约10微米的波长范围内。在暴露于第三IR辐射的过程中，可以改变第三IR功率密度或第三IR波长或者两者皆可改变。
在暴露于UV辐射或暴露于第一IR辐射或者两者之前，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的预先热处理温度来加热电介质膜。或者，预先热处理温度范围可以从约300摄氏度到约500摄氏度。或者，预先热处理温度范围可以从约350摄氏度到约450摄氏度。
在暴露于UV辐射或暴露于第一IR辐射或者两者之后，可以通过将衬底的温度提升到从约200摄氏度到约600摄氏度的范围的后续热处理温度来加热电介质膜。或者，后续热处理温度范围可以从约300摄氏度到约500摄氏度。或者，后续热处理温度范围可以从约350摄氏度到约450摄氏度。
根据另一实施例，描述固化衬底上的低介电常数(低k)膜的方法。该方法包括在衬底上形成低k电介质膜，其中低k电介质膜包括结构形成材料和孔产生材料。在第一持续时间内将低k电介质膜暴露于红外(IR)辐射。在第一持续时间之内，将低k电介质膜暴露于紫外(UV)辐射达第二持续时间，其中第二持续时间是第一持续时间的一部分，并且第二持续时间起始于开始第一持续时间之后的第一时间，并且终止于结束第一持续时间之前的第二时间。
参考图3，根据另一实施例描述固化衬底上的低介电常数(低k)电介质膜的方法。该方法包括流程图700，其开始于710，即，在衬底上形成低k电介质膜，其中低k电介质膜包括结构形成材料和孔产生材料。在720中，从低k电介质膜中基本去除孔产生材料，以形成多孔低k电介质膜。此外，在720中，可以基本去除交联抑制剂。交联抑制剂包括湿气、水、污染物、孔产生材料、残余孔产生材料、或包括孔产生分子和/或孔产生分子的片段的孔产生材料、或者上述各项中两项或多项的任意组合。
在730中，在去除孔产生材料之后，在多孔低k电介质膜中产生交联抑制剂。在740中，在产生交联抑制剂之后，使多孔低k电介质膜的结构形成材料发生交联。
此外，上述方法可以选择性的包括破坏低k电介质膜中的键，以促进去除。
参考图4，根据另一实施例描述固化衬底上的低介电常数(低k)电介质膜的方法。该方法包括流程图800，其开始于810，即，在衬底上形成低k电介质膜，其中低k电介质膜包括结构形成材料和交联抑制剂。交联抑制剂包括湿气、水、污染物、孔产生材料、残余孔产生材料、弱结合到结构形成材料的侧基团、孔产生分子、或孔产生分子的片段、或者上述各项中两项或多项的任意组合。例如，交联抑制剂可以包括孔产生材料，其中具有结构形成材料和交联抑制剂的低k电介质膜包括将结构形成分子和孔产生分子共聚在衬底的表面上。此外，例如，交联抑制剂可以包括孔产生材料，其中具有结构形成材料和交联抑制剂的低k电介质膜包括，将结构形成分子沉积在衬底的表面上，该结构形成分子具有弱结合到结构形成分子的孔产生分子侧基团。
在820中，将低k电介质膜暴露于红外(IR)辐射。将低k电介质膜暴露于IR辐射可以包括将低k电介质膜暴露于多色IR辐射、单色IR辐射、脉冲IR辐射或连续波IR辐射、或者上述各项中两项或多项的组合。将低k电介质膜暴露于IR辐射可以包括将低k电介质膜暴露于具有从约8微米到约12微米范围内的波长的IR辐射。
可选择的，可以将低k电介质膜暴露于紫外(UV)辐射。将低k电介质膜暴露于UV辐射可以包括将低k电介质膜暴露于多色UV辐射、单色UV辐射、脉冲UV辐射或连续波UV辐射、或者上述各项中两项或多项的组合。将低k电介质膜暴露于UV辐射可以包括将低k电介质膜暴露于具有从约100纳米到约600内米范围内的波长的UV辐射。暴露于UV辐射可以在暴露于IR辐射之后。或者，暴露于UV辐射可以发生于暴露于IR辐射的全过程中或部分过程中。例如，发生在暴露于IR辐射的过程中的暴露于UV辐射可以包括从约300纳米到约450纳米范围内的波长。
在830中，调节交联抑制剂的余量，以调整低k电介质膜的机械性能、低k电介质膜的电学性能、低k电介质膜的光学性能、低k电介质膜的孔隙大小、或者低k电介质膜的孔隙率、或者上述各项中两项或多项的组合。交联抑制剂的余量可以影响包括碳浓度、疏水性和等离子体电阻在内的其他性能。
机械性能可以包括弹性模量(E)或硬度(H)，或者两者都有。电学性能可以包括介电常数(k)。光学性能可以包括折射率(n)。
调节交联抑制剂的余量可以包括在暴露于IR辐射的过程中从低k电介质膜中基本去除交联抑制剂。例如，在任何一种将低k电介质膜暴露于紫外(UV)辐射之前，可以基本去除交联抑制剂。
或者，调节交联抑制剂的余量可以包括调节暴露于IR辐射的持续时间、暴露于IR辐射的IR强度、或暴露于IR辐射的IR剂量、或者上述各项中两项或多项的组合。
或者，调节交联抑制剂的余量可以包括调节暴露于UV辐射的持续时间、暴露于UV辐射的UV强度、或暴露于UV辐射的UV剂量、或者上述各项中两项或多项的组合。
上述方法还可以包括在暴露于IR辐射之后将低k电介质膜暴露于紫外(UV)辐射和在暴露于UV辐射的过程中将低k电介质膜暴露于第二IR辐射。此外，上述方法还可以包括在暴露于UV辐射之后将低k电介质膜暴露于第三IR辐射。
此外，上述方法可以包括在暴露于IR辐射之后将低k电介质膜暴露于第一紫外(UV)辐射和在暴露于IR辐射的过程中将低k电介质膜暴露于第二UV辐射，其中暴露于第二UV辐射不同于暴露于第一UV辐射。调节交联抑制剂的余量可以包括调节暴露于IR辐射的过程中的暴露于第二UV辐射的持续时间、暴露于第二UV辐射的UV强度、或者暴露于第二UV辐射的UV剂量、或者上述各项中两项或多项的组合。将电介质膜暴露于第二UV辐射可以包括从约300纳米到约450纳米范围内的波长。
可选择的，可以在暴露于IR辐射之间、暴露于IR辐射的过程中、或暴露于IR辐射之后、或者上述各项中两项或多项的任意组合中加热低k电介质膜。
可以在真空条件下或受控气氛下执行IR处理。
根据一个示例，结构形成材料可以包括二乙氧基甲基硅烷(DEMS)，孔产生材料可以包括萜烯；降冰片烯；5-二甲基-1，4-环辛乙烯；十氢化萘；乙苯；或柠檬烯；或者上述各项中两项或多项的组合。例如，孔产生材料可以包括α-松油烯(ATRP)。
根据另一示例，描述制备衬底上的多孔低k电介质膜的方法。该方法包括：使用化学气相沉积(CVD)工艺在衬底上形成含SiCOH电介质膜，其中CVD工艺使用二乙氧基甲基硅烷(DEMS)和孔产生材料；在足够长的第一持续时间内将含SiCOH电介质膜暴露于IR辐射，以基本去除孔产生材料；在暴露于IR辐射之后，在第二持续时间内将含SiCOH电介质膜膜暴露于UV辐射；并且在第二持续时间的部分过程或者全部过程中，加热含SiCOH电介质膜。
将含SiCOH电介质膜暴露于IR辐射可以包括具有从约9微米到约10微米范围内(例如，9.4微米)的波长的IR辐射。将含SiCOH电介质膜暴露于UV辐射可以包括具有从约170纳米到约240纳米范围内(例如，222纳米)的波长的UV辐射。加热含SiCOH电介质膜可以包括将衬底加热到从约300摄氏度到约500摄氏度的温度范围内。
可以在分别的处理室内执行暴露于IR辐射和暴露于UV辐射，或者可以在相同的处理室内执行暴露于IR辐射和暴露于UV辐射。
孔产生材料可以包括萜烯；降冰片烯；5-二甲基-1，4-环辛乙烯；十氢化萘；乙苯；或柠檬烯；或者上述各项中两项或多项的组合。例如，孔产生材料可以包括α-松油烯(ATRP)。
表1提供了用于想要具有约2.2到2.25的介电常数的多孔低k电介质膜的数据。多孔低k电介质膜包括多孔含SiCOH电介质膜，该多孔含SiCOH电介质膜是用CVD工艺使用包括二乙氧基甲基硅烷(DEMS)的结构形成材料和包括α-松油烯(ATRP)的孔产生材料形成的。首先将具有公称厚度(埃，A)和折射率(n)的“原始”含SiCOH电介质膜暴露于IR辐射，产生“IR后”厚度(A)和“IR后”折射率(n)。之后，在加热“IR后”含SiCOH电介质膜的同时将其暴露于UV辐射，产生“UV后+加热”厚度(A)和“UV后+加热”折射率(n)。
表1
Figure BSA00000749967600181
还是参考表1，提供了IR后和UV后+加热的膜厚度的收缩率(％)。此外，提供了UV波长和暴露于UV辐射时间(分钟，min)。此外，为生成的固化多孔低k电介质膜提供了介电常数(k)和弹性模量(E)(GPa)。如表1中所示，在UV辐射之前使用IR辐射并且加热导致介电常数小于2.3，低到2.09。此外，可以实现低介电常数(即，k＝2.11)，同时也可以实现可接受的机械性能(即，E＝4.44GPa)。
为了比较，在未暴露于IR辐射的情况下固化使用相同的CVD工艺形成的含SICOH电解质膜。没有暴露于IR辐射，“UV后+加热”折射率的范围从约1.408到约1.434，这明显高于表1中所提供的结果。更高的折射率表明膜中有过量的残余孔产生材料(例如，少孔膜)和/或过量的膜氧化。
根据另一示例，描述了在衬底上制备多孔低k电介质膜的方法。该方法包括：使用化学气相沉积(CVD)工艺在衬底上形成含SiCOH电介质膜，其中CVD工艺使用二乙氧基甲基硅烷(DEMS)和孔产生材料；在足够长的第一持续时间内将含SiCOH电介质膜暴露于第一IR辐射，以基本去除孔产生材料；在暴露于第一IR辐射之后，在第二持续时间内将含SiCOH电介质膜暴露于UV辐射；在暴露于UV辐射的过程中，将含SiCOH电介质膜暴露于第二IR辐射达第三持续时间；并且在暴露于UV辐射之后，在第四持续时间内将含SiCOH电介质膜暴露于第三IR辐射。
上述方法还可以包括在第二持续时间的部分过程或全部过程中加热含SiCOH电介质膜。此外，第二持续时间可以第二持续时间一致。
将含SiCOh电介质膜暴露于第一IR辐射可以包括具有从约9微米到约10微米范围内(例如，9.4微米)的波长的IR辐射。将含SiCOh电介质膜暴露于UV辐射可以包括具有从约170内米到约230纳米范围内(例如，222nm)的波长的UV辐射。将含SiCOH电介质膜暴露于第IR辐射可以包括具有从约9微米到约10微米范围内(例如，9.4微米)的波长的IR辐射。将含SiCOH电介质膜暴露于第三IR辐射可以包括具有从约9微米到约10微米范围内(例如，9.4微米)的波长的IR辐射。加热含SiCOH电介质膜可以包括将衬底加热到从约300摄氏度到约500摄氏度范围内的温度。
孔产生材料可以包括萜烯；降冰片烯5-二甲基-1，4-环辛乙烯；十氢化萘；乙苯；或柠檬烯；或者上述各项中两项或多项的组合。例如，孔产生材料可以包括α-松油烯(ATRP)。
表2提供了用于想要具有约2.2到2.25的介电常数的多孔低k电介质膜的数据。多孔低k电介质膜包括多孔含SiCOH电介质膜，该多孔含SiCOH电介质膜是用CVD工艺使用包括二乙氧基甲基硅烷(DEMS)的结构形成材料和包括α-松油烯(ATRP)的孔产生材料形成的。使用两种过程来固化具有公称厚度(埃，A)和折射率(n)的“原始”含SiCOH电介质膜，即：(1)通常的UV/热过程(即，没有暴露于IR辐射)；和(2)固化过程，其中将原始膜暴露于IR辐射(9.4微米)，然后暴露约IR辐射(9.4微米)和UV辐射(222nm)，然后暴露于IR辐射(9.4微米)。
表2
Figure BSA00000749967600201
表2提供了对于通常的UV/热过程的“UV后/热”厚度(A)和“UV后/热”折射率(n)，和对于IR+UV/IR+IR过程的“IR后+UV/IR+IR”厚度(A)和“IR后+UV/IR+IR”折射率(n)。此外，提供了UV后/热和IR后+UV/IR+IR的膜厚度的收缩率(％)。此外，为生成的固化多孔低k电介质膜提供了介电常数(k)、弹性模量(E)(GPa)和硬度(H)(GPa)。如表2中所示，在UV辐射和加热之前，以及在暴露于UV辐射的过程中或之后，使用IR辐射导致介电常数小于2.1。此外，可以实现低介电常数(即，k＝2.1)，同时也可以实现可接收的机械性能(即，E＝4.71GPa和H＝0.46GPa)。相对而言，IR+UV/IR+IR固化过程产生了更低的介电常数(k＝2.1)和更小的膜厚度收缩率。此外，两个固化过程的机械性能(E和H)基本相同。
结果，使用暴露于IR辐射和暴露于UV辐射可以导致形成二乙氧基甲基硅烷(DEMS)基多孔电介质膜，其包括约2.1或更小的介电常数、约1.31或更小的折射率、约4GPa或更大的弹性模量和约0.45GPa或更大的硬度。
表3提供了用于想要具有约2的介电常数的多孔低k电介质膜的数据。多孔低k电介质膜包括多孔含SiCOH电介质膜，该多孔含SiCOH电介质膜是用CVD工艺使用包括二乙氧基甲基硅烷(DEMS)的结构形成材料和包括α-松油烯(ATRP)的孔产生材料形成的。使用四种过程来固化原始的含SiCOH电介质膜，即：(1)通常的UV/热过程(即，没有暴露于IR辐射)；(2)固化过程，其中将原始膜只暴露于IR辐射(9.4微米)；(3)固化过程，其将原始膜暴露于IR辐射(9.4微米)，然后暴露于通常的UV/热过程；和(4)固化过程，其中将原始膜暴露于IR辐射(9.4微米)，然后暴露约IR辐射(9.4微米)和UV辐射(222nm)，然后暴露于IR辐射(9.4微米)。
表3
Figure BSA00000749967600211
表3提供了每个固化过程之后产生的折射率(n)、收缩率(％)、介电常数(k)、弹性模量(E)(GPa)和硬度(H)(GPa)。如表3中所示，使用IR辐射(有或没有UV辐射)导致介电常数小于1.7(与大于1.9相对比)。当仅使用IR辐射来固化原始膜时，可以实现低介电常数(即，k＝1.66)，同时也可以实现可接受的机械性能(即，E＝1.2GPa和H＝0.1GPa)。但是，当使用IR辐射和UV辐射来固化原始膜时，可以实现低介电常数(即，k＝1.68)，同时还可以实现提高的机械性能(即，E＝2.34GPa和H＝0.28GPa)。此外，使用IR辐射的固化过程产生了更低的介电常数(k＝1.66到1.68)，和更小的膜厚度收缩率。此外，当使用IR辐射时，通过使用UV辐射可以提高机械性能(E和H)。
结果，使用IR辐射和UV辐射可以导致形成二乙氧基甲基硅烷(DEMS)基多孔电介质膜，其包括约1.7或更小的介电常数、约1.17或更小的折射率、约1.5GPa或更大的弹性模量和约0.2GPa或更大的硬度。
根据一个实施例，图5A示出了根据一个实施例的用于处理衬底上的电介质膜的处理系统1。处理系统1包括干燥系统20和与干燥系统20连接的固化系统10。例如，干燥系统10可以配置为去除一种或多种污染物、孔产生材料、和/或电介质膜中的交联抑制剂，或者使上述各项降低到足够的水平，所述交联抑制剂例如包括湿气、水、溶剂、污染物、孔产生材料、残余孔产生材料、弱结合到结构形成材料的侧基团、孔产生分子、孔产生分子的片段、交联抑制剂、交联抑制剂的片段、或者会干扰固化系统10中所执行的固化过程的任何其他污染物。
例如，从干燥过程之前到干燥过程之后，充分减少存在于电介质膜中的特定污染物，可以包括减少约10％到约100％的特定污染物。可以使用傅里叶变换红外(FTIR)光谱或质谱测量污染物减少的程度。或者，例如，可以在从约50％到约100％的范围内充分减少存在于电介质膜中的特定污染物。或者，例如，可以在从约80％到约100％的范围内充分减少存在于电介质膜中的特定污染物。
还是参考图5A，固化系统10可以配置为通过在电介质膜内引起或部分引起交联来固化电介质膜，以例如提高电介质膜的机械性能。此外，固化系统10可以配置为通过引起或部分引起交联发生、去除孔产生材料、和分解孔产生材料等来固化电介质膜。固化系统10可以包括一个或多个辐射源，辐射源配置为将具有电介质膜的衬底在多种电磁波下暴露于电磁(EM)辐射。例如，一个或多个辐射源可以包括红外(IR)辐射源和紫外(UV)辐射源。可以同时、顺序的、或者彼此部分重叠的执行将衬底暴露于UV辐射和IR辐射。在顺序暴露过程中，例如，可以在将衬底暴露于IR辐射之前或者将衬底暴露于IR辐射之后或者两者皆有的情况下执行将衬底暴露于UV辐射。此外，在顺序暴露过程中，例如，可以在将衬底暴露于UV辐射之前或者将衬底暴露于UV辐射之后或者两者皆有的情况下执行将衬底暴露于IR辐射。
例如，IR辐射可以包括从约1微米到约25微米范围内的IR辐射源。此外，例如，IR辐射可以在从约2微米到约20微米、或者从约8微米到约14微米、或者从约8微米到约12微米、或者从约9微米到约10微米的范围内变化。此外，例如，UV辐射可以包括产生从约100纳米(nm)到约600nm范围内的辐射的UV波段源。此外，例如，UV辐射可以在从约200nm到约400nm、或者从150nm到约300nm、或者从约170nm到约240nm、或者从约200nm到约240nm的范围内变化。
同时，如图5A所示，传送系统30可以连接到干燥系统20，以将衬底传送进出干燥系统20和固化系统10，并且可以与多元制造系统40交换衬底。传送系统30可以在保持真空环境的同时将衬底传送进出干燥系统20和固化系统10。例如，干燥和固化系统20、10和传送系统30可以包括在多元制造系统40里面的处理单元。例如，多元制造系统40可以将衬底传送进出处理单元，该处理单元包括诸如蚀刻系统、沉积系统、涂覆系统、图案化系统、计量系统之类的设备。为了隔绝第一和第二系统中发生的过程，可以使用隔离组件50来连接各个系统。例如，隔离组件50可以包括提供热绝缘的热绝缘组件和提供真空隔离的闸阀组件中的至少一种组件。可以以任何顺序放置干燥和固化系统20和10和传送系统30。
可以在干燥系统20、或固化系统10、或者单独的处理系统(未示出)中执行衬底的暴露于IR辐射。
或者，在本发明的另一实施例中，图5B示出了用于处理衬底上的电介质膜的处理系统100。处理系统100包括对干燥系统110和固化系统120的“聚集式”布置。例如，干燥系统110可以配置为去除一种或多种污染物、孔产生材料、和/或电介质膜中的交联抑制剂，或者使上述各项降低到足够的水平，所述交联抑制剂例如包括湿气、水、溶剂、污染物、孔产生材料、残余孔产生材料、弱结合到结构形成材料的侧基团、孔产生分子、孔产生分子的片段、交联抑制剂、交联抑制剂的片段、或者会干扰固化系统120中所执行的固化过程的任何其他污染物。
此外，例如，固化系统120可以配置为通过在电介质膜内引起或部分引起交联来固化电介质膜，以例如提高电介质膜的机械性能。此外，处理系统100可以选择性的包括后处理系统140，其配置为改进固化的电介质膜。例如，后处理可以包括加热。此外，例如，后处理可以包括在电介质膜上旋转涂覆或气相沉积另一层膜，以增加对后续的膜的粘着力或者提高疏水性。或者，例如，在后处理系统中通过将衬底暴露于等离子体而用离子轻微轰击电介质膜可以实现提升粘着力。
同时，如图5B所示，传送系统130可以连接到干燥系统110以将衬底传送进出干燥系统110，可以连接到固化系统120以将衬底传送进出固化系统120，可以连接到后处理系统140以将衬底传送进出后处理系统140。传送系统130可以在保持真空环境的同时将衬底传送进出干燥系统110、固化系统120和可选择的后处理系统140。
此外，传送系统130可以与一个或多个衬底盒(未示出)交换衬底。尽管图5B中只示出了两个或三个处理系统，但是例如包括诸如蚀刻系统、沉积系统、涂覆系统、图案化系统、计量系统之类的设备的其他处理系统也可以连接传送系统130。为了隔绝干燥和固化系统中发生的过程，可以使用隔离组件150来连接各个系统。例如，隔离组件150可以包括提供热绝缘的热绝缘组件和提供真空隔离的闸阀组件中的至少一种组件。此外，例如，传送系统130可以充当隔离组件150的一部分。
可以在固化系统110、或干燥系统120、或者单独的处理系统(未示出)中执行衬底的暴露于IR辐射。
或者，在本发明的另一实施例中，图5C示出了用于处理衬底上的电介质膜的处理系统200。处理系统200包括干燥系统210和固化系统220。例如，干燥系统210可以配置为去除一种或多种污染物、孔产生材料、和/或电介质膜中的交联抑制剂，或者使上述各项降低到足够的水平，所述交联抑制剂例如包括湿气、水、溶剂、污染物、孔产生材料、残余孔产生材料、弱结合到结构形成材料的侧基团、孔产生分子、孔产生分子的片段、交联抑制剂、交联抑制剂的片段、或者会干扰固化系统220中所执行的固化过程的任何其他污染物。
此外，例如，固化系统220可以配置为通过在电介质膜内引起或部分引起交联来固化电介质膜，以例如提高电介质膜的机械性能。此外，处理系统200可以选择性的包括后处理系统240，其配置为改进固化的电介质膜。例如，后处理可以包括加热。此外，例如，后处理可以包括在电介质膜上旋转涂覆或气相沉积另一层膜，以增加对后续的膜的粘着力或者提高疏水性。或者，例如，在后处理系统中通过将衬底暴露于等离子体而用离子轻微轰击电介质膜可以实现提升粘着力。
可以水平的或者可以垂直的(即，堆叠的)布置干燥系统210、固化系统220和后处理系统240。同时，如图5C所示，传送系统230可以连接到干燥系统210以将衬底传送进出干燥系统210，可以连接到固化系统220以将衬底传送进出固化系统220，可以连接到后处理系统240以将衬底传送进出后处理系统240。传送系统230可以在保持真空环境的同时将衬底传送进出干燥系统210、固化系统220和可选择的后处理系统240。
此外，传送系统230可以与一个或多个衬底盒(未示出)交换衬底。尽管图5C中只示出了三个处理系统，但是例如包括诸如蚀刻系统、沉积系统、涂覆系统、图案化系统、计量系统之类的设备的其他处理系统也可以连接传送系统230。为了隔绝第一和第二系统中发生的过程，可以使用隔离组件250来连接各个系统。例如，隔离组件250可以包括提供热绝缘的热绝缘组件和提供真空隔离的闸阀组件中的至少一种组件。此外，例如，传送系统230可以充当隔离组件250的一部分。
可以在固化系统210、或干燥系统220、或者单独的处理系统(未示出)中执行衬底的暴露于IR辐射。
图5A中所示的处理系统1的干燥系统10和固化系统20中的至少一个系统包括至少两个传送开口，传送开口允许衬底经此通过。例如，如图5A中所示，干燥系统10包括两个传送开口，第一传送开口允许衬底在干燥系统10和传送系统30之间通过，第二传送开口允许衬底在干燥系统和固化系统之间通过。但是，对于图5B中所示的处理系统100和图5C中所示的处理系统200，每个处理系统110、120、140和210、220、240分别包括至少两个传送开口，以允许衬底由此经过。
现在参考图6，根据本发明的另一实施例示出了干燥系统300。干燥系统300包括干燥室310，其配置成为干燥放置在衬底支架320上的衬底325产生清洁无污染物的环境。干燥系统300可以包括热处理装置330，该热处理装置330连接到干燥室310或者衬底支架320，并且配置为通过提升衬底325的温度来使诸如例如湿气、水、残余溶剂等之类的污染物蒸发。此外，干燥系统300可以包括微波处理装置340，该微波处理装置340连接到干燥室310，并且配置为在存在震荡电场的情况下局部加热污染物。干燥过程可以利用热处理装置330或者微波处理装置340或者同时利用两者，以促进干燥衬底325上的电介质膜。
热处理装置330可以包括一个或多个嵌入衬底支架320中、并且耦合到功率源和温度控制器的传导加热元件。例如，每个加热元件可以包括电阻加热元件，其耦合到配置为提供电功率的功率源。或者，热处理装置330可以包括一个或多个辐射加热元件，其耦合到功率源和控制器。例如，每个辐射加热元件可以包括加热灯，其耦合到配置为提供电功率。例如，衬底325的温度可以在从约20摄氏度到约600摄氏度的范围内，优选的，温度可以在从约200摄氏度到约600摄氏度的范围内。例如，衬底325的温度可以在从约300摄氏度到约500摄氏度的范围内，或者在从约350摄氏度到约450摄氏度的范围内。
微波处理源340可以包括可变频微波源，其配置为在整个频带宽度内扫描微波频率。频率变化避免了电荷聚积，并且因此能够对灵敏电子器件无损害的应用微波干燥技术。
在一个示例中，干燥系统300可以包括同时结合了可变频率微波装置和热处理装置的干燥系统，例如可从Lambda Technologies公司(860Aviation Parkway，Suite 900，Morrisville，北卡罗莱纳州27560)购得的微波炉。
衬底支架320可以配置为夹着或者不夹持衬底325。例如，衬底支架320可以配置为机械或者电力夹持衬底325。
此外，干燥系统300可以包括用于将衬底325暴露于IR辐射的IR辐射源。
再次参考图6，干燥系统300还可以包括喷气系统350，喷气系统350连接到干燥室，并且配置为将吹扫气体引入干燥室310。例如，吹扫气体可以包括惰性气体，例如惰性气体或氮。此外，干燥系统300可以包括真空泵系统355，真空泵系统355连接到干燥室310，并且配置为排空干燥室310。在干燥过程中，无论是否在真空条件下，衬底325都可以处于惰性气体环境。
此外，干燥系统300可以包括控制器360，控制器360连接到干燥室310、衬底支架320、热处理装置330、微波处理装置340、喷气系统350和真空泵系统355。控制器360包括微处理器、存储器、数字输入/输出口，该数字输入/输出口能够产生足以传输并激活干燥系统300的输入同时监视干燥系统300的输出的控制电压。根据所存储的工艺处方，使用存储在存储器中的程序与干燥系统300交互。控制器360可以用于配置任意数量的处理元件(310、320、330、340、350、或355)，并且控制器360可以收集、提供、处理、存储并显示来自处理元件的数据。控制器360可以包括用于控制一个或多个处理元件的多种应用。例如，控制器360可以包括图形用户界面(GUI)部分(未示出)，其可以提供使用户能够监视和/或控制一个或多个处理元件的截面。
现在参考图7，根据本发明的另一实施例示出了固化系统400。固化系统400包括固化室410，其配置成为固化放置在衬底支架420上的衬底425产生清洁无污染物的环境。固化系统400还可以包括一个或多个辐射源，辐射源配置为将具有电介质膜的衬底425在单一、多个、窄带、或宽带电磁波下暴露于电磁(EM)辐射。一个或多个辐射源可以包括紫外(UV)辐射源445和可选的红外(IR)辐射源440。可以同时、顺序的、或者彼此部分重叠的将衬底暴露于UV辐射和可选的IR辐射。
IR辐射源440可以包括宽带IR源(例如，多色的)，或者可以包括窄带IR源(例如，单色的)。IR辐射源可以包括一个或多个IR灯、一个或多个IR LED，或者一个或多个IR激光器(连续波的(CW)、可调谐的、或者脉冲的)、或者上述各项的任意组合。IR功率密度可以高达约20W/cm2。例如，IR功率密度可以在从约1W/cm2到约20W/cm2的范围内。IR辐射波长可以在从约1微米到约25微米的范围内。或者，IR辐射波长可以在从约8微米到约14微米的范围内。或者，IR辐射波长可以在从约8微米到约12微米的范围内。或者，IR辐射波长可以在从约9微米到约10微米的范围内。例如，IR辐射源440可以包括CO2激光系统。此外，例如，IR辐射源440可以包括具有从约1微米到约25微米的光谱输出范围的IR元件(例如陶瓷元件或碳化硅元件)，或者IR辐射源440可以包括光学参量放大的半导体激光器(二极管)、或离子激光器、钛：蓝宝石激光器、或染料激光器。
UV辐射源445可以包括宽带UV源(例如，多色的)、或者可以包括窄带UV源(例如，单色的)。UV辐射源可以包括一个或多个UV等、一个或多个UV LED、或者一个或多个UV激光器(连续波的(CW)、可调谐的、或者脉冲的)、或者上述各项的任意组合。例如，可以从微波源、电弧放电、电介质阻挡放电、或者产生电子碰撞来产生UV辐射。UV功率密度可以在从约0.1mW/cm2到约2000mW/cm2的范围内。UV波长可以在从约100纳米(nm)到约600nm的范围内。或者UV辐射可以在从约200nm到约400nm的范围内。或者，UV辐射可以在从约150nm到约300nm的范围内。或者，UV辐射可以在从约170nm到约240nm的范围内。或者，UV辐射可以在从约200nm到约240nm的范围内。例如，UV辐射源445可以包括具有从约180nm到约500nm的光谱输出范围的直流(DC)或脉冲灯(例如，氘(D2)灯)，或者UV辐射源445可以包括半导体激光器(二极管)、(氮气)气体激光器、三倍频(或四倍频)Nd:YAG激光器、或者铜蒸汽激光器。
IR辐射源440或者UV辐射源445或者上述两者可以包括任意数量的光学器件，以调整输出辐射的一种或多种性能。例如，每个辐射源还可以包括滤光器、光学透镜、扩束器或者光束准直器等。上述光学操作器件对于光学和电磁波传播领域的技术人员来说是众所周知的，并且适合于本发明。
衬底支架420还可以包括温度控制系统，其可以配置为提升和/或控制衬底425的温度。温度控制系统可以是热处理装置430的一部分。衬底支架420可以包括一个或多个嵌入衬底支架420中、并且耦合到功率源和温度控制器的传导加热元件。例如，每个加热元件可以包括电阻加热元件，其耦合到配置为提供电功率的功率源。衬底支架420可以选择性的包括一个或多个辐射加热元件。例如，衬底425的温度可以在从约20摄氏度到约600摄氏度的范围内，优选的，温度可以在从约200摄氏度到约600摄氏度的范围内。例如，衬底425的温度可以在从约300摄氏度到约500摄氏度的范围内，或者在从约350摄氏度到约450摄氏度的范围内。
此外，衬底支架420可以配置为夹着或者不夹持衬底425。例如，衬底支架420可以配置为机械或者电力夹持衬底425。
再次参考图7，固化系统400还可以包括喷气系统450，喷气系统450连接到固化室，并且配置为将吹扫气体引入固化室410。例如，吹扫气体可以包括惰性气体，例如惰性气体或氮。或者，吹扫气体可以包括其他气体，例如H2、NH3、CxHy、或者上述各项的任意组合。此外，固化系统400可以包括真空泵系统455，真空泵系统455连接到固化室410，并且配置为排空固化室410。在固化过程中，无论是否在真空条件下，衬底425都可以处于惰性气体环境。
此外，固化系统400可以包括控制器460，控制器460连接到固化室410、衬底支架420、热处理装置430、IR辐射源440、UV辐射源445、喷气系统450和真空泵系统455。控制器460包括微处理器、存储器、数字输入/输出口，该数字输入/输出口能够产生足以传输并激活固化系统400的输入同时监视固化系统400的输出的控制电压。根据所存储的工艺处方，使用存储在存储器中的程序与固化系统400交互。控制器460可以用于配置任意数量的处理元件(410、420、430、440、445、450或455)，并且控制器460可以收集、提供、处理、存储并显示来自处理元件的数据。控制器460可以包括用于控制一个或多个处理元件的多种应用。例如，控制器460可以包括图形用户界面(GUI)部分(未示出)，其可以提供使用户能够监视和/或控制一个或多个处理元件的截面。
控制器360和460可以应用DELL PRECISION WORKSTATION610TM。控制器360和460还可以应用通用计算机、处理器、数字信号处理器等，其使得衬底处理装置响应于控制器360和460执行计算机可读介质中所包含的一个或多个指令的一个或多个序列，来执行本发明的一部分或者全部处理步骤。计算机可读介质或者存储器用于保存根据本发明的教导的程序指令并且用于容纳数据结构、表、记录、或者在此描述的其他数据。计算机可读介质的示例是光盘、硬盘、软盘、磁带、磁光盘、各种PROM(EPPROM、EEPROM、)DRAM、SRAM、SDRAM、或者任何其他磁性介质、光盘(例如，CD-ROM)、或者任何其他光学介质、穿孔卡、纸带、或具有孔图案的其他物理介质、载波(在下面描述)、或者计算机可读的任何其他介质。
控制器360和460可以相对于干燥系统300和固化系统400设置在近处，或者可以通过互联网或局域网相对于干燥系统300和固化系统400设置在远处。因此，控制器360和460可以使用直接连接、局域网和互联网中的至少一种方式与干燥系统300和固化系统400交换数据。控制器360和460可以在用户站点(即，设备制造者等)连接到局域网，或者在供应商站点(即，装备制造商)。此外，另一计算机(即，控制器、服务器等)可以访问控制器360和460，以通过直接连接、局域网和互联网中的至少一种方式交换数据。
此外，本发明的实施例可以用作或者用于支持在某些形式的处理内核(例如计算机的处理器，例如控制器360或460)上所执行的软件程序，或者在机器可读介质上或其内部执行或实现的软件程序。机器可读介质包括用于以机器(例如计算机)可读的形式存储信息的任何装置。例如，机器可读介质可以包括诸如只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、和闪存器件等之类的介质。
尽管上面只详细描述了本发明的某些示例性实施例，但是本领域技术人员很容易意识到，在没有实质性脱离本发明的创新精神教导和优点的情况下，在示例性实施例中存在很多修改方式。因此，上述所有修改方式意欲包括在本发明的范围内。

Claims (32)

1.一种固化衬底上的低介电常数(低k)膜的方法，其包括如下步骤：
在衬底上形成低k电介质膜，所述低k电介质膜包括结构形成材料和孔产生材料；
在第一持续时间内，将所述低k电介质膜暴露于红外(IR)辐射；并且
在所述第一持续时间内，将所述低k电介质膜暴露于紫外(UV)辐射达第二持续时间，
其中，所述第二持续时间小于所述第一持续时间，并且其中，所述第二持续时间起始于所述第一持续时间之内的第一时间，并且终止于所述第一持续时间之内的第二时间。
2.一种固化衬底上的低介电常数(低k)电介质膜的方法，其包括如下步骤：
在衬底上形成低k电介质膜，所述低k电介质膜包括结构形成材料和孔产生材料；
从所述低k电介质膜中基本去除所述孔产生材料，以形成多孔低k电介质膜；
在上述去除步骤之后，在所述多孔低k电介质膜中产生交联引发剂；并且
在产生所述交联引发剂之后，使所述多孔低k电介质膜发生交联。
3.根据权利要求2所述的方法，还包括如下步骤：
破坏所述低k电介质膜中的键，以对上述去除步骤提供辅助。
4.一种制备衬底上的多孔低介电常数(低k)膜的方法，其包括如下步骤：
在衬底上形成低k电介质膜，其中所述低k电介质膜包括结构形成材料和交联抑制剂；
将所述低k电介质膜暴露于红外(IR)辐射；并且
调节所述交联抑制剂的余量，以调整所述低k电介质膜的机械性能、所述低k电介质膜的电学性能、所述低k电介质膜的光学性能、所述低k电介质膜的孔隙大小、或者所述低k电介质膜的孔隙率、或者上述各项中两项或多项的组合。
5.根据权利要求4所述的方法，其中，所述交联抑制剂包括湿气、水、溶剂、污染物、孔产生材料、残余孔产生材料、弱结合到结构形成材料的侧基团、孔产生分子、或者孔产生分子的片段、或者上述各项中两项或多项的任意组合。
6.根据权利要求4所述的方法，其中，所述交联抑制剂包括孔产生材料，并且其中，形成包括所述结构形成材料和所述交联抑制剂的所述低k电介质膜包括将结构形成分子和孔产生分子共聚在所述衬底的表面上。
7.根据权利要求4所述的方法，其中，所述交联抑制剂包括孔产生材料，并且其中，形成包括所述结构形成材料和所述交联抑制剂的所述低k电介质膜包括将结构形成分子沉积在所述衬底的表面上，所述结构形成分子具有弱结合到所述结构形成分子的孔产生分子侧基团。
8.根据权利要求4所述的方法，其中，调节所述交联抑制剂的所述余量包括在暴露于所述IR辐射的过程中从所述低k电介质膜中基本去除所述交联抑制剂。
9.根据权利要求8所述的方法，其中，在任何一种将所述低k电介质膜暴露于紫外(UV)辐射之前，基本去除所述交联抑制剂。
10.根据权利要求4所述的方法，其中，调节所述交联抑制剂的所述余量包括调节暴露于所述IR辐射的持续时间、暴露于所述IR辐射的IR强度、或暴露于所述IR辐射的IR剂量、或者上述各项中两项或多项的组合。
11.根据权利要求4所述的方法，其中，所述机械性能包括弹性模量(E)或硬度(H)或者两者皆有。
12.根据权利要求4所述的方法，其中所述电学性能包括介电常数(k)。
13.根据权利要求4所述的方法，其中所述光学性能包括折射率(n)。
14.根据权利要求4所述的方法，还包括如下步骤：
将所述低k电介质膜暴露于紫外(UV)辐射。
15.根据权利要求14所述的方法，其中暴露于所述UV辐射是在暴露于所述IR辐射之后。
16.根据权利要求14所述的方法，其中暴露于所述UV辐射发生在暴露于所述IR辐射的部分过程或者全部过程中。
17.根据权利要求14所述的方法，其中，调节所述交联抑制剂的所述余量包括调节在暴露于所述IR辐射的过程中的暴露于所述UV辐射的持续时间、暴露于所述UV辐射的UV强度、或暴露于所述UV辐射的UV剂量、或者上述各项中两项或多项的组合。
18.根据权利要求4所述的方法，还包括如下步骤：
在暴露于所述IR辐射之后，将所述低k电介质膜暴露于紫外(UV)辐射；并且
在暴露于所述UV辐射的过程中，将所述低k电介质膜暴露于第二IR辐射。
19.根据权利要求18所述的方法，还包括如下步骤：
在暴露于所述UV辐射之后，将所述低k电介质膜暴露于第三IR辐射。
20.根据权利要求4所述的方法，还包括如下步骤：
在暴露于所述IR辐射之后，将所述低k电介质膜暴露于第一紫外(UV)辐射；并且
在暴露于所述IR辐射的过程中，将所述低k电介质膜暴露于第二UV辐射，其中所述第二UV辐射不同于所述第一UV辐射。
21.根据权利要求20所述的方法，其中，调节所述交联抑制剂的所述余量包括调节暴露于所述IR辐射的过程中的暴露于所述第二UV辐射的持续时间、暴露于所述第二UV辐射的UV强度、或暴露于所述第二UV辐射的UV剂量、或者上述各项中两项或多项的组合。
22.根据权利要求4所述的方法，还包括如下步骤：
在暴露于所述IR辐射之前、在暴露于所述IR辐射的过程中、或在暴露于所述IR辐射之后，或者在上述各项中的两项或多项的任意组合中，加热所述衬底。
23.一种制备衬底上的多孔低介电常数(低k)膜的方法，其包括如下步骤：
使用化学气相沉积(CVD)工艺在衬底上形成含SiCOH电介质膜，其中，所述CVD工艺使用二乙氧基甲基硅烷(DEMS)和孔产生材料；
在足够长的第一持续时间内，将所述含SiCOH电介质膜暴露于IR辐射，以基本去除所述孔产生材料；
在暴露于所述IR辐射之后，在第二持续时间内将所诉含SiCOH电介质膜暴露于UV辐射；并且
在所述第二持续时间的部分过程或者全部过程中，加热所述含SiCOH电介质膜。
24.根据权利要求23所述的方法，其中，所述孔产生材料包括萜烯、降冰片烯、5-二甲基-1，4-环辛乙烯、十氢化萘、乙苯、或柠檬烯、或者上述各项中两项或多项的组合。
25.根据权利要求23所述的方法，其中，所述孔产生材料包括α-松油烯(ATRP)。
26.一种制备衬底上的多孔低介电常数(低k)膜的方法，其包括如下步骤：
使用化学气相沉积(CVD)工艺在衬底上形成含SiCOH电介质膜，其中，所述CVD工艺使用二乙氧基甲基硅烷(DEMS)和孔产生材料；
在足够长的第一持续时间内将所述含SiCOH电介质膜暴露于第一IR辐射，以基本去除所述孔产生材料；
在暴露于所述第一IR辐射之后，在第二持续时间内将所述含SiCOH电介质膜暴露于UV辐射；
在暴露于所述UV辐射的过程中，将所述含SiCOH电介质膜暴露于第二IR辐射达第三持续时间；并且
在暴露于所述UV辐射之后，在第四持续时间内将所述含SiCOH电介质膜暴露于第三IR辐射。
27.根据权利要求26所述的方法，还包括如下步骤：
在所述第二持续时间的部分过程或者全部过程中，加热所述含SiCOH电介质膜。
28.根据权利要求27所述的方法，其中所述第三持续时间与所述第二持续时间一致。
29.根据权利要求26所述的方法，其中，所述孔产生材料包括萜烯、降冰片烯、5-二甲基-1，4-环辛乙烯、十氢化萘、乙苯、或柠檬烯、或者上述各项中两项或多项的组合。
30.根据权利要求26所述的方法，其中，所述孔产生材料包括α-松油烯(ATRP)。
31.一种电介质膜，其包括：
二乙氧基甲基硅烷(DEMS)基多孔电介质膜，其包括约1.7或更小的介电常数、约1.17或更小的折射率、约1.5GPa或更大的弹性模量和约0.2GPa或更大的硬度。
32.一种电介质膜，其包括：
二乙氧基甲基硅烷(DEMS)基多孔电介质膜，其包括约2.1或更小的介电常数、约1.31或更小的折射率、约4GPa或更大的弹性模量和约0.45GPa或更大的硬度。
CN201210246284.3A 2008-03-06 2009-03-03 用于固化多孔低介电常数电介质膜的方法 Expired - Fee Related CN102789975B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US12/043,814 2008-03-06
US12/043,814 US7977256B2 (en) 2008-03-06 2008-03-06 Method for removing a pore-generating material from an uncured low-k dielectric film
US12/043,772 2008-03-06
US12/043,835 2008-03-06
US12/043,835 US20090226694A1 (en) 2008-03-06 2008-03-06 POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING
US12/043,772 US7858533B2 (en) 2008-03-06 2008-03-06 Method for curing a porous low dielectric constant dielectric film
CN2009801078443A CN101960556B (zh) 2008-03-06 2009-03-03 用于固化多孔低介电常数电介质膜的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801078443A Division CN101960556B (zh) 2008-03-06 2009-03-03 用于固化多孔低介电常数电介质膜的方法

Publications (2)

Publication Number Publication Date
CN102789975A true CN102789975A (zh) 2012-11-21
CN102789975B CN102789975B (zh) 2015-10-14

Family

ID=41056604

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801078443A Expired - Fee Related CN101960556B (zh) 2008-03-06 2009-03-03 用于固化多孔低介电常数电介质膜的方法
CN201210246284.3A Expired - Fee Related CN102789975B (zh) 2008-03-06 2009-03-03 用于固化多孔低介电常数电介质膜的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009801078443A Expired - Fee Related CN101960556B (zh) 2008-03-06 2009-03-03 用于固化多孔低介电常数电介质膜的方法

Country Status (6)

Country Link
JP (2) JP5490024B2 (zh)
KR (1) KR101538531B1 (zh)
CN (2) CN101960556B (zh)
DE (1) DE112009000518T5 (zh)
TW (1) TWI421939B (zh)
WO (1) WO2009111473A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9017933B2 (en) * 2010-03-29 2015-04-28 Tokyo Electron Limited Method for integrating low-k dielectrics
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
CN104143524A (zh) * 2013-05-07 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040096593A1 (en) * 2002-11-14 2004-05-20 Lukas Aaron Scott Non-thermal process for forming porous low dielectric constant films
US20070105401A1 (en) * 2005-11-09 2007-05-10 Tokyo Electron Limited Multi-step system and method for curing a dielectric film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509468A (ja) * 2000-09-13 2004-03-25 シップレーカンパニー　エル　エル　シー 電子デバイスの製造
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6756085B2 (en) * 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
US20030224544A1 (en) * 2001-12-06 2003-12-04 Shipley Company, L.L.C. Test method
JP3726071B2 (ja) * 2002-06-05 2005-12-14 東京エレクトロン株式会社 熱処理方法
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6897162B2 (en) * 2003-10-20 2005-05-24 Wafermasters, Inc. Integrated ashing and implant annealing method
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
JP2007214156A (ja) * 2006-02-07 2007-08-23 Yatabe Hitoo 半導体デバイス
JP2007324170A (ja) * 2006-05-30 2007-12-13 Yoshimi Shiotani 照射装置及び照射装置を用いた半導体製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040096593A1 (en) * 2002-11-14 2004-05-20 Lukas Aaron Scott Non-thermal process for forming porous low dielectric constant films
US20070105401A1 (en) * 2005-11-09 2007-05-10 Tokyo Electron Limited Multi-step system and method for curing a dielectric film

Also Published As

Publication number Publication date
CN101960556B (zh) 2013-09-18
TW200949941A (en) 2009-12-01
CN101960556A (zh) 2011-01-26
CN102789975B (zh) 2015-10-14
KR20120041641A (ko) 2012-05-02
JP5490024B2 (ja) 2014-05-14
TWI421939B (zh) 2014-01-01
JP2014007416A (ja) 2014-01-16
DE112009000518T5 (de) 2011-05-05
WO2009111473A3 (en) 2010-01-14
KR101538531B1 (ko) 2015-07-21
WO2009111473A2 (en) 2009-09-11
JP2011514678A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
CN101960556B (zh) 用于固化多孔低介电常数电介质膜的方法
US10068765B2 (en) Multi-step system and method for curing a dielectric film
CN101816059B (zh) 使介电膜固化的方法
US7858533B2 (en) Method for curing a porous low dielectric constant dielectric film
US7977256B2 (en) Method for removing a pore-generating material from an uncured low-k dielectric film
CN101828249B (zh) 形成气隙结构的方法和系统
US20080063809A1 (en) Thermal processing system for curing dielectric films
CN102159330B (zh) 电介质材料处理系统和操作方法
US10147640B2 (en) Method for removing back-filled pore-filling agent from a cured porous dielectric

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151014