KR20120041641A - 다공성 저 유전 상수 유전체막의 경화 방법 - Google Patents

다공성 저 유전 상수 유전체막의 경화 방법 Download PDF

Info

Publication number
KR20120041641A
KR20120041641A KR1020107022355A KR20107022355A KR20120041641A KR 20120041641 A KR20120041641 A KR 20120041641A KR 1020107022355 A KR1020107022355 A KR 1020107022355A KR 20107022355 A KR20107022355 A KR 20107022355A KR 20120041641 A KR20120041641 A KR 20120041641A
Authority
KR
South Korea
Prior art keywords
dielectric film
low
radiation
exposure
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020107022355A
Other languages
English (en)
Other versions
KR101538531B1 (ko
Inventor
준준 리우
도렐 아이 토마
에릭 엠 리
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/043,835 external-priority patent/US20090226694A1/en
Priority claimed from US12/043,772 external-priority patent/US7858533B2/en
Priority claimed from US12/043,814 external-priority patent/US7977256B2/en
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120041641A publication Critical patent/KR20120041641A/ko
Application granted granted Critical
Publication of KR101538531B1 publication Critical patent/KR101538531B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법이 개시되며, 로우-k 유전체막의 유전 상수는 약 4의 값보다 작다. 본 방법은 로우-k 유전체막을 적외(IR) 방사 및 자외(UV) 방사에 노광시키는 단계를 포함한다.

Description

다공성 저 유전 상수 유전체막의 경화 방법{METHOD FOR CURING A POROUS LOW DIELECTRIC CONSTANT DIELECTRIC FILM}
(관련 출원에의 교차 참조)
본 출원은, 2005년 11월 9일 출원되며, 발명의 명칭이 "MULTI-STEP SYSTEM AND METHOD FOR CURING A DIELECTRIC FILM"인, 계류 중인 미국 특허 출원 No. 11/269,581호, 및 2006년 9월 8일 출원되며, 발명의 명칭이 "THERMAL PROCESSING SYSTEM FOR CURING DIELECTRIC FILMS"인, 계류 중인 미국 특허 출원 No. 11/269,581호에 관한 것이다. 또한, 본 출원은, 본 명세서와 동일자에 출원되며, 발명의 명칭이 "METHOD FOR REMOVING A PORE-GENERATING MATERIAL FROM AN UNCURED LOW-K DIELECTRIC FILM"(TDC-007)인, 공동 계류 중인 미국 특허 출원 No. 12/XXX,XXX; 본 명세서와 동일자에 출원되며, 발명의 명칭이 "POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING"(TDC-008)인, 공동 계류 중인 미국 특허 출원 No. 12/XXX,XXX; 및 본 명세서와 동일자에 출원되며, 발명의 명칭이 "METHOD FOR TREATING DIELECTRIC FILM WITH INFRARED RADIATION"(TDC-009)인, 공동 계류 중인 미국 특허 출원 No. 12/XXX,XXX에 관한 것이다. 이들 출원의 전체 내용은 여기서 그 전체로서 참조용으로 사용되었다.
본 발명은 유전체막을 처리하는 방법에 관한 것이며, 보다 자세하게는 전자기(electromagnetic, EM) 방사로 저 유전 상수(로우-k) 유전체막을 처리하는 방법에 관한 것이다.
반도체 당업자에게 알려진 바와 같이, 집적 회로(Integrated Circuit, IC)의 속도와 성능을 향상시키기 위한 구동력에서 상호 배선 지연이 주요한 제한 요소이다. 상호 배선 지연을 최소화하기 위한 하나의 방법은, IC 디바이스에서 금속 와이어용 절연 유전체로서 저 유전 상수(로우-k) 재료를 사용함으로써 상호 배선 커패시턴스를 감소시키는 것이다. 따라서, 최근, 실리콘 이산화물과 같은, 비교적 고 유전 상수의 절연 재료를 대체하기 위하여 로우-k 재료가 개발되었다. 특히, 반도체 디바이스에서의 금속 와이어들 간의 레벨 간(inter-level) 및 레벨 내(intra-level) 유전체층들에 대하여 로우-k 막이 이용되고 있다. 또한, 절연 재료의 유전 상수를 더 감소시키기 위하여, 재료막은 기공(pore), 즉 다공성 로우-k 유전체막으로 형성된다. 이러한 로우-k 막은, 포토 레지스트의 도포와 유사한 스핀 온 다이일렉트릭(spin-on dielectric, SOD)법 또는 화학적 기상 증착(chemical vapor deposition, CVD)에 의하여 증착될 수 있다. 따라서, 로우-k 재료는 현존하는 반도체 제조 공정에 용이하게 적용될 수 있다.
로우-k 재료는 더욱 통상적인 실리콘 이산화물보다 덜 강고하며, 기계적 강도는 또한 다공성의 도입으로 열화된다. 다공성 로우-k 막은 플라즈마 처리 동안 손상받기 쉬워, 기계적 강화 공정을 요하는 것으로 할 수 있다. 다공성 로우-k 유전체의 기계적 강도의 향상은 그 성공적인 집적화를 위하여 필수적인 것으로 이해되어 왔다. 대체적인 경화 기술이, 기계적 강화의 목적으로, 다공성 로우-k 막을 집적화에 대하여 보다 강고하고 적합하게 하기 위하여 연구되고 있다.
폴리머의 경화는, 예컨대 스핀 온 또는 기상 증착(화학적 기상 증착(chemical vapor deposition, CVD) 기술을 사용하여 증착된 박막이 막 내에 교차 결합(cross-linking)을 생성하기 위하여 처리되도록 하는 공정을 포함한다. 이 경화 공정 동안, 자유 라디칼 중합이 교차 결합을 위한 주요한 경로인 것으로 이해된다. 폴리머가 교차 결합을 걸면, 예컨대 영률, 막 경도, 파괴 인성 및 계면 밀착과 같은 기계적 특성이 향상되고, 이로써 로우-k 막의 제조 강고성을 향상시킨다.
초저 유전 상수를 갖는 다공성 유전체막을 형성하는 것에 대한 다양한 전략들이 존재하므로, 예컨대 수분의 제거, 용매의 제거, 다공성 유전체막에 기공을 형성하는 데 사용되는 포로겐(porogen)의 번 아웃(burn-out), 이러한 막에 대한 기계적 특성의 향상 등을 포함하는 증착 후(post-deposition) 처리(경화)의 목적이 막마다 다양할 수도 있다.
저 유전 상수(로우 k) 재료는 통상적으로, CVD 막에 대하여 300℃ 내지 400℃의 범위의 온도에서 열적 경화된다. 예컨대, 약 2.5보다 큰 유전 상수를 갖는 강하고 밀도 높은 로우-k 막을 생성하는 데 경화 노가 충분했다. 그러나, 높은 레벨의 다공성을 갖는 다공성 유전체막(울트라 로우-k 막)을 처리할 때, 열 처리(또는 열적 경화)로 달성될 수 있는 교차 결합의 정도는 강고한 상호 배선 구조에 대한 적절한 강도의 막을 생성하는 데 더 이상 충분하지 않다.
열적 경화 동안, 적절한 양의 에너지가 유전체막을 손상시키지 않고 유전체막에 전달된다. 그러나, 이 관심의 온도 범위 내에서는, 소량의 자유 라디칼만이 생성될 수 있다. 기판으로의 열의 결합시 손실되는 열 에너지 및 주위 분위기에서의 열 손실로 인하여 경화될 로우-k 막에 소량의 열 에너지만이 실제로 흡수될 수 있다. 따라서, 통상적인 로우-k 노 경화를 위하여 고온과 장시간의 경화가 요구된다. 그러나, 높은 서멀 버짓(thermal budget)으로도, 열적 경화시 개시자(initiator) 생성의 부족과 증착된 상태의(as-deposited) 로우-k 막의 다량의 메틸 터미네이션(methyl termination)의 존재는 바람직한 교차 결합도를 달성하기 매우 어렵게 할 수 있다.
본 발명은 유전체막을 처리하는 방법, 보다 자세하게는 저 유전 상수(low-k) 유전체막의 경화 방법에 관한 것이다.
본 발명은 또한 전자기(EM) 방사로 로우-k 유전체막을 처리하는 방법에 관한 것이다.
실시예에 따르면, 기판 상의 저 유전 상수(로우-k) 유전체막의 경화 방법을 설명하며, 로우-k 유전체막의 유전 상수는 약 4의 값보다 작다. 본 방법은 로우-k 유전체막을 적외(IR) 방사 및 자외(UV) 방사에 노광시키는 단계를 포함한다.
다른 실시예에 따르면, 기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법을 설명하며, 본 방법은, 기판 상에 로우-k 유전체막을 형성하는 단계; 로우-k 유전체막을 제1 적외(IR) 방사에 노광시키는 단계; 로우-k 유전체막을 제1 IR 방사에의 노광에 이은 자외(UV) 방사에 노광시키는 단계; 및 로우-k 유전체막을 UV 방사에의 노광에 이은 제2 적외(IR) 방사에 노광시키는 단계를 포함하며, 로우-k 유전체막의 유전 상수는 약 4의 값보다 작다.
다른 실시예에 따르면, 기판 상의 저 유전 상수(로우-k) 막을 경화하는 방법을 설명하며, 본 방법은, 기판 상에, 구조 형성 재료와 기공 생성 재료를 포함하는 로우-k 유전체막을 형성하는 단계; 로우-k 유전체막을 제1 기간 동안 적외(IR) 방사에 노광시키는 단계; 및 제1 기간 동안, 로우-k 유전체막을 제2 기간 동안 자외(UV) 방사에 노광시키는 단계를 포함하며, 제2 기간은 제1 기간의 일부이며, 제2 기간은 제1 기간의 개시에 이은 제1 시간에 시작하여, 제1 기간의 종료 이전 제2 시간에 종료한다.
또다른 실시예에 따르면, 기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법을 설명하며, 본 방법은, 기판 상에, 구조 형성 재료와 기공 생성 재료를 포함하는 로우-k 유전체막을 형성하는 단계; 다공성 로우-k 유전체막을 형성하기 위하여, 로우-k 유전체막으로부터 기공 생성 재료를 실질적으로 제거하는 단계; 상기 제거 단계에 이어 다공성 로우-k 유전체막에 교차 결합 개시자들을 생성하는 단계; 및 상기 교차 결합 개시자들의 생성에 이어 다공성 로우-k 유전체막을 교차 결합하는 단계를 포함한다.
도 1은 실시예에 따른 유전체막의 처리 방법의 흐름도이다.
도 2는 다른 실시예에 따른 유전체막의 처리 방법의 흐름도이다.
도 3은 다른 실시예에 따른 유전체막의 처리 방법의 흐름도이다.
도 4는 다른 실시예에 따른 유전체막의 처리 방법의 흐름도이다.
도 5a 내지 도 5c는 실시예에 따른 건조 시스템과 경화 시스템을 위한 전달 시스템의 개략적인 도면이다.
도 6은 다른 실시예에 따른 건조 시스템의 개략적인 단면도이다.
도 7은 다른 실시예에 따른 경화 시스템의 개략적인 단면도이다.
다음 설명에서, 본 발명의 완전한 이해를 용이하게 하기 위하여 그리고 제한의 목적인 아닌 설명의 목적으로, 처리 시스템의 특정한 기하 구조 및 다양한 구성 요소들과 공정들의 설명과 같은 특정 상세를 설명한다. 그러나, 본 발명은 이들 특정 상세에서 벗어나는 다른 실시예들에서 실행될 수도 있다는 것을 이해해야 한다.
본 발명자들은, 대안적인 경화 방법들이 열적 경화 단독의 일부 결점을 제기한다는 것을 인식하였다. 예컨대, 열적 경화 공정에 비하여, 대안적인 경화 방법은 에너지 전달에서 더 효과적이며, 가속 전자, 이온 또는 중성자와 같은 에너제틱(energetic) 입자의 형태로, 또는 에너제틱 광자의 형태로 보여지는 보다 높은 에너지 레벨이 로우-k 유전체막에서의 전자들을 쉽게 여기시킬 수 있고, 따라서 화학적 결합을 효과적으로 파괴하고, 사이드 그룹들을 해리한다. 이들 대안적인 경화 방법들은, 교차 결합 개시자들(자유 라디칼들)의 생성을 용이하게 하고, 실제 교차 결합에서 요구되는 에너지 전달을 향상시킬 수 있다. 그 결과, 교차 결합도는 감소된 서멀 버짓(thermal budget)으로 증가될 수 있다.
따라서, 본 발명자들은, 로우-k 및 울트라 로우-k(ULK) 유전체막들(약 2.5 보다 작은 유전 상수)의 통합을 위하여 막 강도가 보다 큰 쟁점이 되는 경우, 대안적인 경화 방법들은 이러한 막들의 기계적 특성들을 향상시킬 수 있다는 것을 구현하였다. 예컨대, 로우-k 막들과 ULK 막들을 경화시키는 데 전자 빔(electron beam, EB), 자외(UV) 방사, 적외(IR) 방사 및 마이크로파(MW) 방사가 사용되어, 유전 특성 및 막 소수성(hydrophobicity)을 희생시키지 않고, 기계적 강도를 향상시킬 수도 있다.
그러나, EB, UV, IR 및 MW 경화 모두 자신들만의 이점을 가지지만, 이들 기술들은 또한 한계가 있다. EB 및 UV와 같은 고 에너지 경화 소스가 고 에너지 레벨을 제공하여 교차 결합을 위한 충분한 교차 결합 개시자들(자유 라디칼들)보다 많은 교차 결합 개시자들을 생성할 수 있고, 이는 상보적인 기판 가열 하에 더욱 향상된 기계적 특성에 이르게 한다. 한편, 전자들과 UV 광자들은 화학적 결합들의 무분별한 해리를 유발할 수 있고, 이는, 소수성의 상실, 증가된 잔류 막 응력, 기공 구조의 붕괴, 막 치밀화, 및 증가된 유전 상수와 같은, 막의 바람직한 물리적 및 전기적 특성들을 부정적으로 열화시킬 수도 있다. 또한, MW 경화와 같은 저 에너지 경화 소스들은 주로 열 전달 효율성에서 현저한 개선점을 제공할 수 있으나, 그러한 사이에, 예컨대 아킹(arcing) 또는 트랜지스터 손상(MW)과 같은 부작용들을 갖는다.
실시예에 따르면, 기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법을 설명하며, 이 방법에서 로우-k 유전체막의 유전 상수는 약 4의 값보다 작다. 본 방법은, 로우-k 유전체막을, 자외(UV) 방사 및 적외(IR) 방사를 포함하여, 비이온화(non-ionizing), 전자기(EM) 방사에 노광시키는 단계를 포함한다. UV 노광은 복수의 UV 노광들을 포함할 수도 있으며, 이 각 UV 노광은 상이한 강도, 전력(power), 전력 밀도 또는 파장 범위, 또는 그 2 이상의 임의의 조합을 포함하거나 포함하지 않을 수도 있다. IR 노광은 복수의 IR 노광들을 포함할 수도 있으며, 이 각 IR 노광은 상이한 강도, 전력, 전력 밀도 또는 파장 범위, 또는 그 2 이상의 임의의 조합을 포함하거나 포함하지 않을 수도 있다.
UV 노광 동안, 로우-k 유전체막은, 기판의 온도를 약 200℃ 내지 약 600℃의 범위의 UV 열적 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, UV 열적 온도는 약 300℃ 내지 약 500℃의 범위이다. 대안적으로, UV 열적 온도는 약 350℃ 내지 약 450℃의 범위이다. 기판 열적 가열은 전도열, 대류열 또는 방사열, 또는 그 2 이상의 임의의 조합에 의하여 수행될 수도 있다.
IR 노광 동안, 로우-k 유전체막은, 기판의 온도를 약 200℃ 내지 약 600℃ 범위의 IR 열적 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, IR 열적 온도는 약 300℃ 내지 약 500℃의 범위이다. 대안적으로, IR 열적 온도는 약 350℃ 내지 약 450℃의 범위이다. 기판 열적 가열은 전도열, 대류열 또는 방사열, 또는 그 2 이상의 임의의 조합에 의하여 수행될 수도 있다.
부가적으로, 열적 가열은 UV 노광 전에, UV 노광 동안, 또는 UV 노광 후에, 또는 그 2 이상의 임의의 조합에서 일어날 수도 있다. 또한 부가적으로, 열적 가열은 IR 노광 전에, IR 노광 동안, 또는 IR 노광 후에, 또는 그 2 이상의 임의의 조합에서 일어날 수도 있다. 열적 가열은 전도열, 대류열 또는 방사열, 또는 그 2 이상의 임의의 조합에 의하여 수행될 수도 있다.
또한, IR 노광은 UV 노광 전에, UV 노광 동안, 또는 UV 노광 후에, 또는 그 2 이상의 임의의 조합에서 일어날 수도 있다. 또한, UV 노광은 IR 노광 전에, IR 노광 동안, 또는 IR 노광 후에, 또는 그 2 이상의 임의의 조합에서 일어날 수도 있다.
UV 노광 또는 IR 노광 또는 양쪽 모두에 앞서, 로우-k 유전체막은, 기판의 온도를 약 200℃ 내지 약 600℃ 범위의 전 열처리(pre-thermal treatment) 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, 전 열처리 온도는 약 300℃ 내지 약 500℃의 범위이며, 바람직하게는, 전 열처리 온도는 약 350℃ 내지 약 450℃의 범위이다.
UV 노광 또는 IR 노광 또는 양쪽 모두에 이어, 로우-k 유전체막은, 기판의 온도를 약 200℃ 내지 약 600℃ 범위의 후 열처리(post-thermal treatment) 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, 후 열처리 온도는 약 300℃ 내지 약 500℃의 범위이며, 바람직하게는, 후 열처리 온도는 약 350℃ 내지 약 450℃의 범위이다.
이제 도 1을 참조하여, 다른 실시예에 따른, 기판 상의 유전체막을 처리하는 방법을 설명한다. 피처리 기판은, 유전체막이 그 위에 형성될 반도체, 금속성 도전체, 또는 임의의 다른 기판일 수도 있다. 유전체막은, 약 4인 SiO2의 유전 상수보다 작은 유전 상수값(건조 및/또는 경화 전 또는 건조 및/또는 경화 후, 또는 양쪽 모두)을 가질 수 있다(예컨대, 열적 실리콘 산화물에 대한 유전 상수는 3.8 내지 3.9의 범위일 수 있다). 본 발명의 다양한 실시예들에서, 유전체막은 3.0보다 작은 유전 상수(건조 및/또는 경화 전, 또는 건조 및/또는 경화 후, 또는 양쪽 모두), 2.5보다 작은 유전 상수, 2.2 보다 작은 유전 상수, 또는 1.7보다 작은 유전 상수를 가질 수도 있다.
유전체막은 저 유전 상수(로우-k)막 또는 울트라 로우-k막으로서 설명될 수도 있다. 유전체막은, 유기, 무기 및 유기-무기 하이브리드 재료 중 하나 이상을 포함할 수도 있다. 또한, 유전체막은 다공성 또는 비다공성일 수도 있다.
유전체막은, 예컨대, 구조 형성 재료 및 기공 생성 재료를 포함하는 단상(single phase) 또는 이상(dual phase) 다공성 로우-k 막을 포함할 수도 있다. 구조 형성 재료는 원자, 분자 또는 구조 형성 전구체로부터 유도된 분자의 일부를 포함할 수도 있다. 기공 생성 재료는 원자, 분자 또는 기공 생성 전구체(예컨대, 포로겐)로부터 유도된 분자의 일부를 포함할 수도 있다. 단상 또는 이상 다공성 로우-k 막은 기공 생성 재료의 제거 이후보다 기공 생성 재료의 제거 이전에 보다 높은 유전 상수를 가질 수도 있다.
예컨대, 단상 다공성 로우-k 막을 형성하는 단계는, 기판의 표면 상에 구조 형성 분자에 약하게 결합된 기공 생성 분자 사이드 그룹을 갖는 구조 형성 분자를 증착하는 단계를 포함할 수도 있다. 또한, 예컨대 이상 다공성 로우-k 막을 형성하는 단계는 기판의 표면 상의 구조 형성 분자와 기공 생성 분자를 공중합하는 단계를 포함할 수도 있다.
또한, 유전체막은, 유전 상수를 건조 및/또는 경화 이후보다 건조 및/또는 경화 이전에 더 높게 하는 수분, 물, 용매, 및/또는 다른 오염물을 가질 수도 있다.
유전체막은 도쿄 일렉트론사(Tokyo Electron Limited, TEL)로부터 시판되는 Clean Track ACT 8 SOD 및 ACT 12 SOD 코팅 시스템에서 제공된 것들과 같은 화학적 기상 증착(CVD) 기술, 또는 스핀-온 다이일렉트릭(SOD) 기술을 사용하여 형성될 수 있다. Clean Track ACT 8 (200 mm) 및 ACT 12 (300 mm) 코팅 시스템은 SOD 재료들을 위한 코팅, 베이킹, 및 경화 도구들을 제공한다. 이 트랙 시스템은 100 mm, 200 mm, 300 mm, 및 그 이상의 크기의 기판을 처리하기 위하여 구성될 수 있다. 스핀-온 다이일렉트릭 기술 및 CVD 유전체 기술 모두의 당업자들에게 알려진 바와 같은, 기판 상에 유전체막을 형성하는 다른 시스템들 및 방법들은 본 발명에 적합하다.
예컨대, 유전체막은, CVD 기술을을 사용하여 증착된, 산화된 오르가노실란(또는 오르가노 실록산)과 같은, 무기, 실리케이트계 재료를 포함할 수도 있다. 이러한 막들의 예들로서, Applied Materials, Inc.로부터 시판되는 Black DiamondTM CVD 오르가노실리케이트 글래스(OSG)막, 또는 Novellus Systems로부터 시판되는 CoralTM CVD 막을 들 수 있다.
또한, 예컨대 다공성 유전체막은, 미소 공동들(또는 기공들)을 생성하기 위하여 경화 공정 동안 교차 결합을 억제시키는 종단 유기 사이드 그룹들(terminal organic side groups)을 갖는 실리콘 산화물계 매트릭스와 같은 단상 재료들을 포함할 수 있다. 또한, 예컨대 다공성 유전체막은, 경화 공정 동안 분해되어 증발되는 유기 재료(예컨대, 포로겐)을 포함하는 실리콘 산화물계 매트릭스와 같은 이상 재료들을 포함할 수 있다.
대안적으로, 유전체막은, SOD 기술을 사용하여 증착된, 하이드로겐 실세스퀴옥산(HSQ) 또는 메틸 실세스퀴옥산(MSQ)과 같은 무기, 실리케이트계 재료를 포함할 수도 있다. 이러한 막들의 예들로서, Dow Corning으로부터 시판되는 FOx HSQ, Dow Corning으로부터 시판되는 XLK 다공성 HSQ, 및 JSR Microelectronics로부터 시판되는 JSR LKD-5109를 들 수 있다.
대안적으로, 유전체막은 SOD 기술을 사용하여 증착된 유기 재료를 포함할 수 있다. 이러한 막들의 예들로서, Dow Chemical로부터 시판되는 SiLK-I, SiLK-J, SiLK-H, SiLK-D, 다공성 SiLK-T, 다공성 SiLK-Y, 및 다공성 SiLK-Z 반도체 유전체 수지, FLARETM, 및 Honeywell로부터 시판되는 Nanoglass
Figure pct00001
을 들 수 있다.
본 방법은 흐름도 500을 포함하며, 제1 처리 시스템에서 기판 상에 유전체막을 선택적으로 건조하는 단계인 510에서 시작한다. 제1 처리 시스템은, 예컨대 수분, 물, 용매, 기공 생성 재료, 잉여 기공 생성 재료, 기공 생성 분자, 기공 생성 분자의 일부를 포함하는, 유전체막에서의 하나 이상의 오염물, 또는 후속의 경화 공정을 방해할 수도 있는 임의의 다른 오염물을 제거하고 또는 부분적으로 제거하도록 구성된 건조 시스템을 포함할 수도 있다.
520에서, 유전체막은 UV 방사에 노광된다. UV 노광은 제2 처리 시스템에서 수행될 수도 있다. 제2 처리 시스템은, 예컨대 유전체막의 기계적 특성을 향상시키기 위해, 유전체막 내의 교차 결합을 유발하거나 부분적으로 유발함으로써 유전체막의 UV 관련된 경화를 수행하도록 구성된 경화 시스템을 포함할 수도 있다. 건조 공정에 이어, 기판은 오염물을 최소화하기 위하여 진공하에서 제1 처리 시스템에서 제2 처리 시스템으로 전달될 수 있다.
유전체막의 UV 방사로의 노광은, 유전체막을, 하나 이상의 UV 램프, 하나 이상의 UV LED(light-emitting diode, 발광 다이오드), 하나 이상의 UV 레이저, 또는 그 2 이상의 조합으로부터의 UV 방사에 노광시키는 단계를 포함할 수도 있다. UV 방사는 약 100 나노미터(nm) 내지 약 600 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 200 nm 내지 약 400 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 150 nm 내지 약 300 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 170 nm 내지 약 240 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 200 nm 내지 약 240 nm의 파장 범위일 수도 있다.
유전체막의 UV 방사로의 노광 동안, 유전체막은 기판의 온도를, 약 200℃ 내지 약 600℃의 범위인 UV 열적 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, UV 열적 온도는 약 300℃ 내지 약 500℃의 범위일 수 있다. 대안적으로, UV 열적 온도는 약 350℃ 내지 약 450℃의 범위일 수 있다. 대안적으로, 유전체막의 UV 방사로의 노광 이전 또는 유전체막의 UV 방사로의 노광 이후 또는 양쪽 모두에서, 유전체막은 기판의 온도를 상승시킴으로써 가열될 수도 있다. 기판의 가열은 전도열, 대류열 또는 방사열, 또는 그 2 이상의 임의의 조합을 포함할 수도 있다.
선택적으로, 유전체막의 UV 방사로의 노광 동안, 유전체막은 IR 방사에 노광될 수도 있다. 유전체막의 IR 방사로의 노광은, 유전체막을, 하나 이상의 IR 램프, 하나 이상의 IR LED(light-emitting diode), 또는 하나 이상의 IR 레이저, 또는 그 2 이상의 조합으로부터의 IR 방사에 노광시키는 단계를 포함할 수도 있다. IR 방사는 약 1 미크론 내지 약 25 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 2 미크론 내지 약 20 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 8 미크론 내지 약 14 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 8 미크론 내지 약 12 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 9 미크론 내지 약 10 미크론의 파장 범위일 수도 있다.
530에서, 유전체막은 IR 방사에 노광된다. 유전체막의 IR 방사로의 노광은, 유전체막을, 하나 이상의 IR 램프, 하나 이상의 IR LED(light-emitting diode), 또는 하나 이상의 IR 레이저, 또는 이들 두개로부터의 IR 방사에 노광시키는 단계를 포함할 수도 있다. IR 방사는 약 1 미크론 내지 약 25 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 2 미크론 내지 약 20 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 8 미크론 내지 약 14 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 8 미크론 내지 약 12 미크론의 파장 범위일 수도 있다. 대안적으로, IR 방사는 약 9 미크론 내지 약 10 미크론의 파장 범위일 수도 있다. IR 노광은 UV 노광 이전, UV 노광 동안, 또는 UV 노광 이후, 또는 그 2 이상의 임의의 조합에서 행해질 수도 있다.
또한, 유전체막의 IR 방사로의 노광 동안, 유전체막은, 기판의 온도를, 약 200℃ 내지 약 600℃의 범위인 IR 열 처리 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, IR 열 처리 온도는 약 300℃ 내지 약 500℃의 범위일 수 있다. 대안적으로, IR 열 처리 온도는 약 350℃ 내지 약 450℃의 범위일 수 있다. 대안적으로, 유전체막의 IR 방사로의 노광 이전 또는 유전체막의 IR 방사로의 노광 이후 또는 양쪽 모두에서, 유전체막은 기판의 온도를 상승시킴으로써 가열될 수도 있다. 기판의 가열은 전도열, 대류열 또는 방사열, 또는 그 2 이상의 임의의 조합을 포함할 수도 있다.
상술된 바와 같이, IR 노광 동안, 유전체막은 IR 에너지의 흡수를 통하여 가열될 수도 있다. 그러나, 이 가열은 기판을 기판 홀더에 위치함으로써 기판을 전도적으로 가열하는 단계, 및 가열 장치를 사용하여 기판 홀더를 가열하는 단계를 더 포함할 수도 있다. 예컨대, 이 가열 장치는 저항성 가열 소자를 포함할 수도 있다.
본 발명자들은, 전달된 에너지 레벨(hυ)이 경화 공정의 상이한 단계들 동안에 변할 수 있다는 것을 인식하였다. 이 경화 공정은, 수분 및/또는 오염물의 제거, 기공 생성 재료의 제거, 기공 생성 재료의 분해, 교차 결합 개시자의 생성, 유전체막의 교차 결합, 및 교차 결합 개시자의 확산을 위한 메카니즘을 포함할 수 있다. 각 메카니즘은, 상이한 에너지 레벨 및 에너지가 유전체막에 전달되는 상이한 속도를 요구할 수도 있다.
예컨대, 기공 생성 재료의 제거 동안, 제거 공정은 IR 파장에서 광자 흡수에 의하여 용이하게 될 수도 있다. 본 발명자들은, IR 노광이 열적 가열 또는 UV 노광보다 더 효과적으로 기공 생성 재료의 제거를 원조한다는 것을 발견했다.
또한, 예컨대 기공 생성 재료의 제거 동안, 제거 공정은 기공 생성 재료의 분해에 의하여 원조될 수도 있다. 제거 공정은 UV 노광에 의하여 보완되는 IR 노광을 포함할 수도 있다. 본 발명자들은, UV 노광은 기공 생성 재료(예컨대, 기공 생성 분자 및/또는 기공 생성 분자 일부) 및 구조 형성 재료 간의 결합들을 해리함으로써 IR 노광을 갖는 제거 공정을 원조할 수도 있다는 것을 발견하였다. 예컨대, 제거 및/또는 분해 공정은 UV 파장(예컨대, 약 300 nm 내지 약 450 nm)에서 광자 흡수에 의하여 원조될 수도 있다.
또한, 예컨대 교차 결합 개시자의 생성 동안, 개시자 생성 공정은 구조 형성 재료 내의 광자 및 포논(phonon) 유도 결합 해리를 사용함으로써 용이하게 될 수도 있다. 본 발명자들은, 개시자 생성 공정은 UV 노광에 의하여 용이하게 될 수도 있다는 것을 발견하였다. 예컨대, 결합 해리는 약 300 nm 내지 400 nm 이하의 파장을 갖는 에너지 레벨을 요할 수 있다.
또한, 예컨대, 교차 결합 동안, 교차 결합 공정은 결합 형성 및 재조직(reorganization)에 충분한 열 에너지에 의하여 용이하게 될 수 있다. 본 발명자들은, 교차 결합은 IR 노광 또는 열적 가열 또는 양쪽 모두에 의하여 용이하게 될 수도 있다는 것을 발견하였다. 예컨대, 결합 형성 및 재조직은, 예컨대 실옥산계 오르가노실리케이트 로우-k 재료에서 주 흡광도 피크에 대응하는 약 9 미크론의 파장을 갖는 에너지 레벨을 요할 수도 있다.
유전체막에 대한 건조 공정, 유전체막의 IR 노광, 및 유전체막의 UV 노광은 동일한 처리 시스템에서 수행될 수도 있고, 각각이 별개의 처리 시스템에서 수행될 수도 있다. 예컨대, 건조 공정은 제1 처리 시스템에서 수행될 수도 있고, IR 노광 및 UV 노광은 제2 처리 시스템에서 수행될 수도 있다. 대안적으로, 예컨대 유전체막의 IR 노광은 UV 노광과는 상이한 처리 시스템에서 수행될 수도 있다. 유전체막의 IR 노광은 제3 처리 시스템에서 수행될 수도 있고, 여기서 기판은 오염을 최소화하기 위하여, 진공하에서 제2 처리 시스템에서 제3 처리 시스템으로 전달될 수 있다.
또한, 선택적 건조 공정, UV 노광 공정 및 IR 노광 공정에 이어, 유전체막은 선택적으로, 경화된 유전체막을 변형하도록 구성된 후처리 시스템에서 후처리될 수도 있다. 예컨대, 후처리는 유전체막을 열적 가열하는 단계를 포함할 수도 있다. 대안적으로, 예컨대 후처리는, 후속 막들에 대한 부착성을 촉진하거나 소수성을 향상시키기 위하여, 유전체막 상에 다른 막을 스핀 코팅하거나 기상 증착하는 단계를 포함할 수도 있다. 대안적으로, 예컨대 부착성 촉진은 유전체막에 이온으로 약하게 충돌시킴으로써 후처리 시스템에서 달성될 수도 있다. 또한, 후처리는, 유전체막 상에 다른 막을 증착시키는 단계, 유전체막을 세정하는 단계, 또는 유전체막을 플라즈마에 노출시키는 단계 중 하나 이상을 수행하는 단계를 포함할 수도 있다.
이제, 도 2를 참조하여, 기판 상의 유전체막을 처리하는 방법을 다른 실시예에 따라 설명한다. 본 방법은 흐름도 600을 포함하고, 610에서 기판 상에, 로우-k 유전체막과 같은 유전체막을 형성하는 단계로 시작한다. 선택적으로, 건조 공정은, 예컨대 수분, 용매, 또는 고품질 로우-k 유전체막을 생성하는 데 간섭할 수도 있는, 또는 후속 공정을 수행하는 데 간섭할 수도 있는 임의의 다른 오염물을 포함하는, 유전체막에서의 하나 이상의 오염물을 제거하거나, 부분적으로 제거하도록 수행될 수도 있다.
620에서, 유전체막은 제1 IR 방사에 노광된다. 예컨대, 유전체막의 제1 IR 방사로의 노광은, 유전체막으로부터, 수분, 물, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 기공 생성 분자 및/또는 기공 생성 분자의 일부를 포함하는 기공 생성 재료, 교차 결합 억제자, 또는 잉여 교차 결합 억제자, 또는 그 2 이상의 임의의 조합의 완전한 제거 또는 부분적 제거를 용이하게 할 수도 있다. 유전체막의 노광은 유전체막으로부터, 수분, 물, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 기공 생성 분자 및/또는 기공 생성 분자의 일부를 포함하는 기공 생성 재료, 교차 결합 억제자, 또는 잉여 교차 결합 억제자, 또는 그 2 이상의 임의의 조합 모두를 실질적으로 제거하는데 충분히 긴 기간 동안 수행될 수도 있다.
제1 IR 방사로의 유전체막의 노광은, 다색 IR 방사, 단색 IR 방사, 펄스(pulsed) IR 방사, 또는 연속파 IR 방사, 또는 그 2 이상의 조합에 유전체막을 노광시키는 단계를 포함할 수도 있다. 예컨대, 제1 IR 방사로의 유전체막의 노광은, 유전체막을, 하나 이상의 IR 램프, 하나 이상의 IR LED(light-emitting diode), 또는 하나 이상의 IR 레이저, 또는 그 조합으로부터의 IR 방사에 노광시키는 단계를 포함할 수도 있다. 제1 IR 방사는 약 20 W/cm2 까지 범위의 전력 밀도를 포함할 수도 있다. 예컨대, 제1 IR 방사는 약 1 W/cm2 내지 약 20 W/cm2 의 범위의 전력 밀도를 포함할 수도 있다. 제1 IR 방사는 약 1 미크론 내지 약 25 미크론의 파장 범위일 수도 있다. 대안적으로, 제1 IR 방사는 약 2 미크론 내지 약 20 미크론의 파장 범위일 수도 있다. 대안적으로, 제1 IR 방사는 약 8 미크론 내지 약 14 미크론의 파장 범위일 수도 있다. 대안적으로, 제1 IR 방사는 약 8 미크론 내지 약 12 미크론의 파장 범위일 수도 있다. 대안적으로, 제1 IR 방사는 약 9 미크론 내지 약 10 미크론의 파장 범위일 수도 있다. 제1 IR 전력 밀도, 또는 제1 IR 파장, 또는 양쪽 모두는 제1 IR 노광 동안 가변될 수도 있다.
선택적으로, 제1 IR 노광 동안, 유전체막은 기판의 온도를, 약 200℃ 내지 약 600℃의 범위의 제1 IR 열 처리 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, 제1 IR 열 처리 온도는 약 300℃ 내지 약 500℃의 범위일 수 있다. 또한 대안적으로, 제1 IR 열 처리 온도는 약 350℃ 내지 약 450℃로 변할 수 있다.
630에서, 유전체막은 제1 IR 노광에 이어 UV 방사에 노광된다. 예컨대, UV 방사로의 기판의 노광은 유전체막에서 교차 결합 개시자(또는 자유 라디칼)의 생성을 용이하게 할 수도 있다.
UV 방사로의 유전체막의 노광은, 다색 UV 방사, 단색 UV 방사, 펄스 UV 방사, 또는 연속파 UV 방사, 또는 그 2 이상의 조합에 유전체막을 노광시키는 단계를 포함할 수도 있다. 예컨대, UV 방사로의 유전체막의 노광은, 유전체막을, 하나 이상의 UV 램프, 하나 이상의 UV LED(light-emitting diode), 또는 하나 이상의 UV 레이저, 또는 그 조합으로부터의 UV 방사에 노광시키는 단계를 포함할 수도 있다. UV 방사는 약 0.1 mW/cm2 내지 약 2000 mW/cm2 범위의 전력 밀도를 포함할 수도 있다. UV 방사는 약 100 나노미터(nm) 내지 약 600 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 200 nm 내지 약 400 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 150 nm 내지 약 300 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 170 nm 내지 약 240 nm의 파장 범위일 수도 있다. 대안적으로, UV 방사는 약 200 nm 내지 약 240 nm의 파장 범위일 수도 있다.
선택적으로, UV 노광 동안, 유전체막은 기판의 온도를, 약 200℃ 내지 약 600℃의 범위의 UV 열 처리 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, UV 열 처리 온도는 약 300℃ 내지 약 500℃의 범위일 수 있다. 또한 대안적으로, UV 열 처리 온도는 약 350℃ 내지 약 450℃로 변할 수 있다.
640에서, 유전체막은 제2 IR 방사에 노광된다. 예컨대, 제2 IR 방사로의 유전체막의 노광은 유전체막의 교차 결합을 용이하게 할 수도 있다.
제2 IR 방사로의 유전체막의 노광은, 다색 IR 방사, 단색 IR 방사, 펄스 IR 방사, 또는 연속파 IR 방사, 또는 그 2 이상의 조합에 유전체막을 노광시키는 단계를 포함할 수도 있다. 예컨대, 제2 IR 방사로의 유전체막의 노광은, 유전체막을, 하나 이상의 IR 램프, 하나 이상의 IR LED(light-emitting diode), 또는 하나 이상의 IR 레이저, 또는 그 조합으로부터의 IR 방사에 노광하는 단계를 포함할 수도 있다. 제2 IR 방사는 약 20 W/cm2 까지 범위의 전력 밀도를 포함할 수도 있다. 예컨대, 제2 IR 방사는 약 1 W/cm2 내지 약 20 W/cm2 범위의 전력 밀도를 포함할 수도 있다. 제2 IR 방사는 약 1 미크론 내지 약 25 미크론의 파장 범위일 수도 있다. 대안적으로, 제2 IR 방사는 약 2 미크론 내지 약 20 미크론의 파장 범위일 수도 있다. 대안적으로, 제2 IR 방사는 약 8 미크론 내지 약 14 미크론의 파장 범위일 수도 있다. 대안적으로, 제2 IR 방사는 약 8 미크론 내지 약 12 미크론의 파장 범위일 수도 있다. 대안적으로, 제2 IR 방사는 약 9 미크론 내지 약 10 미크론의 파장 범위일 수도 있다. 제2 IR 전력 밀도, 또는 제2 IR 파장, 또는 양쪽 모두는 제2 IR 노광 동안 가변될 수도 있다.
선택적으로, 제2 IR 노광 동안, 유전체막은, 기판의 온도를 약 200℃ 내지 약 600℃의 범위의 제2 IR 열 처리 온도로 상승시킴으로써 가열될 수도 있다. 대안적으로, 제2 IR 열 처리 온도는 약 300℃ 내지 약 500℃의 범위일 수 있다. 또한 대안적으로, 제2 IR 열처리 온도는 약 350℃ 내지 약 450℃의 범위일 수 있다.
선택적으로, 제1 IR 노광의 적어도 일부 동안, 유전체막은 제2 UV 방사에 노광될 수도 있다. 예컨대, 제2 UV 방사로의 유전체막의 노광은 상술된 다양한 재료들의 제거를 원조하기 위하여, 유전체막에서의 결합의 파괴 또는 해리를 용이하게 할 수도 있다. 제2 UV 방사는 약 0.1 mW/cm2 내지 약 2000 mW/cm2 범위의 UV 전력 밀도를 포함할 수도 있다. 제2 UV 방사는 약 100 나노미터(nm) 내지 약 600 nm의 파장의 범위일 수도 있다. 대안적으로, 제2 UV 방사는 약 200 nm 내지 약 400 nm의 파장의 범위일 수도 있다. 대안적으로, 제2 UV 방사는 약 150 nm 내지 약 300 nm의 파장의 범위일 수도 있다. 대안적으로, 제2 UV 방사는 약 170 nm 내지 약 240 nm의 파장의 범위일 수도 있다. 대안적으로, 제2 UV 방사는 약 200 nm 내지 약 240 nm의 파장의 범위일 수도 있다.
선택적으로, UV 노광의 적어도 일부 동안, 유전체막은 제3 IR 방사에 노광될 수도 있다. 제3 IR 방사는 약 20 W/cm2까지의 전력 밀도를 포함할 수도 있다. 예컨대, 제3 IR 방사는 약 1 W/cm2 내지 약 20 W/cm2 범위의 UV 전력 밀도를 포함할 수도 있다. 제3 IR 방사는 약 1 미크론 내지 약 25 미크론의 파장 범위일 수도 있다. 대안적으로, 제3 IR 방사는 약 2 미크론 내지 약 20 미크론의 파장의 범위일 수도 있다. 대안적으로, 제3 IR 방사는 약 8 미크론 내지 약 14 미크론의 파장의 범위일 수도 있다. 대안적으로, 제3 IR 방사는 약 8 미크론 내지 약 12 미크론의 파장의 범위일 수도 있다. 대안적으로, 제3 IR 방사는 약 9 미크론 내지 약 10 미크론의 파장의 범위일 수도 있다. 제3 IR 전력 밀도, 또는 제3 IR 파장, 또는 양쪽 모두는 제3 IR 노광 동안 가변될 수도 있다.
UV 노광 또는 제1 IR 노광 또는 양쪽 모두 이전에, 유전체막은 약 200 ℃ 내지 약 600 ℃의 범위의 예열 처리 온도로 기판의 온도를 상승시킴으로써 가열될 수도 있다. 대안적으로, 예열 처리 온도는 약 300 ℃ 내지 약 500 ℃의 범위이고, 바람직하게는, 예열 처리 온도는 약 350 ℃ 내지 약 450 ℃의 범위이다.
UV 노광 또는 제2 IR 노광 또는 양쪽 모두에 이어, 유전체막은 약 200 ℃ 내지 약 600 ℃의 범위의 후열 처리 온도로 기판의 온도를 상승시킴으로써 가열될 수도 있다. 대안적으로, 후열 처리 온도는 약 300 ℃ 내지 약 500 ℃의 범위이고, 바람직하게는, 후열 처리 온도는 약 350 ℃ 내지 약 450 ℃의 범위이다.
다른 실시예에 따르면, 기판 상의 저 유전 상수(로우-k) 막을 경화하는 방법을 설명한다. 본 방법은 기판 상에 로우-k 유전체막을 형성하는 단계를 포함하며, 여기서, 로우-k 유전체막은 구조 형성 재료 및 기공 생성 재료를 포함한다. 로우-k 유전체막은 제1 기간 동안 적외(IR) 방사에 노광된다. 제1 기간 동안, 로우-k 유전체막은 제2 기간 동안 자외(UV) 방사에 노광되며, 여기서 제2 기간은 제1 기간의 일부이며, 제2 기간은 제1 기간의 개시에 이은 제1 시간에 시작하여, 제1 기간의 종료 이전 제2 시간에 종료한다.
도 3을 참조하면, 다른 실시예에 따라 기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법을 설명한다. 본 방법은 흐름도 700을 포함하며, 710에서 기판 상에, 구조 형성 재료와 기공 생성 재료를 포함하는 로우-k 유전체막을 형성하는 단계로 시작한다. 720에서, 기공 생성 재료는, 다공성 로우-k 유전체막을 형성하기 위하여, 로우-k 유전체막으로부터 실질적으로 제거된다. 또한, 720에서, 교차 결합 억제자가 실질적으로 제거될 수도 있다. 교차 결합 억제자는, 수분, 물, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 또는 기공 생성 분자 및/또는 기공 생성 분자의 일부를 포함하는 기공 생성 재료, 또는 그 2 이상의 임의의 조합을 포함할 수도 있다.
730에서, 교차 결합 개시자가 기공 생성 재료의 제거에 이어 다공성 로우-k 유전체막에 생성된다. 740에서, 다공성 로우-k 유전체막의 구조 형성 재료는 교차 결합 개시자의 생성에 이어 교차 결합된다.
또한, 본 방법은 상기 제거를 원조하기 위하여 로우-k 유전체막에서의 결합을 파괴하는 단계를 선택적으로 포함할 수도 있다.
도 4를 참조하여, 또다른 실시예에 따라, 기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법을 설명한다. 본 방법은 흐름도 800을 포함하며, 기판 상에, 구조 형성 재료 및 교차 결합 억제자를 포함하는 로우-k 유전체막을 형성하는 단계 810에서 시작한다. 교차 결합 억제자는, 수분, 물, 용매, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 구조 형성 재료에 대하여 약하게 결합된 사이드 그룹, 기공 생성 분자 또는 기공 생성 분자의 일부, 또는 그 2 이상의 조합을 포함할 수도 있다. 예컨대, 교차 결합 억제자는 기공 생성 재료를 포함할 수도 있으며, 여기서, 구조 형성 재료 및 교차 결합 억제자를 갖는 로우-k 유전체막은, 기판의 표면 상에 구조 형성 분자와 기공 생성 분자를 공중합하는 단계를 포함한다. 또한, 예컨대 교차 결합 억제자는 기공 생성 재료를 포함할 수도 있으며, 여기서, 구조 형성 재료 및 교차 결합 억제자를 갖는 로우-k 유전체막은, 기판의 표면 상에 구조 형성 분자에 약하게 결합된 기공 생성 분자 사이드 그룹을 갖는 구조 형성 분자를 증착하는 단계를 포함한다.
820에서, 로우-k 유전체막은 적외(IR) 방사에 노광된다. IR 방사로의 로우-k 유전체막의 노광은, 다색 IR 방사, 단색 IR 방사, 펄스 IR 방사, 또는 연속파 IR 방사, 또는 그 2 이상의 조합에 로우-k 유전체막을 노광시키는 단계를 포함할 수 있다. IR 방사로의 로우-k 유전체막의 노광은, 약 8 미크론 내지 약 12 미크론의 범위의 파장을 갖는 IR 방사에 로우-k 유전체막을 노광시키는 단계를 포함할 수 있다.
선택적으로, 로우-k 유전체막은 자외(UV) 방사에 노광될 수도 있다. UV 방사로의 로우-k 유전체막의 노광은, 다색 UV 방사, 단색 UV 방사, 펄스 UV 방사, 또는 연속파 UV 방사, 또는 그 2 이상의 조합에 로우-k 유전체막을 노광시키는 단계를 포함할 수도 있다. UV 방사로의 로우-k 유전체막의 노광은, 약 100 나노미터 내지 약 600 나노미터 범위의 파장을 갖는 UV 방사에 로우-k 유전체막을 노광시키는 단계를 포함할 수도 있다. UV 노광은 IR 노광 이후일 수도 있다. 대안적으로, UV 노광은 IR 노광의 일부 또는 전부 동안 일어날 수도 있다. 예컨대, IR 노광 동안 일어나는 UV 노광은, 약 300 나노미터 내지 약 450 나노미터 범위의 파장을 포함할 수도 있다.
830에서, 로우-k 유전체막의 기계적 특성, 로우-k 유전체막의 전기적 특성, 로우-k 유전체막의 광학 특성, 로우-k 유전체막의 기공 크기, 또는 로우-k 유전체막의 다공성, 또는 그 2 이상의 조합을 조정하기 위하여, 교차 결합 억제자의 잉여량이 조절된다. 교차 결합 억제자의 잉여량은, 탄소 농도, 소수성, 플라즈마 저항을 포함하는 다른 특성들에 영향을 미칠 수도 있다.
기계적 특성은 탄성률(E), 또는 경도(H), 또는 양쪽 모두를 포함할 수도 있다. 기계적 특성은 유전 상수(k)를 포함할 수도 있다. 광학 특성은 굴절률(n)을 포함할 수도 있다.
교차 결합 억제자의 잉여량의 조절은, IR 노광 동안 로우-k 유전체막으로부터 교차 결합 억제자를 실질적으로 제거하는 단계를 포함할 수도 있다. 예컨대, 교차 결합 억제자는 자외(UV) 방사에의 로우-k 유전체막의 임의의 노광 이전에 실질적으로 제거될 수도 있다.
대안적으로, 교차 결합 억제자의 잉여량의 조절은, IR 노광의 기간, IR 노광을 위한 IR 강도, 또는 IR 노광을 위한 IR 양(dose), 또는 그 2 이상의 조합을 조정하는 단계를 포함할 수도 있다.
대안적으로, 교차 결합 억제자의 잉여량의 조절은, IR 노광 동안의 UV 노광의 기간, UV 노광에 대한 UV 강도, 또는 UV 노광을 위한 UV 양, 또는 그 2 이상의 조합을 조정하는 단계를 포함할 수도 있다.
본 방법은, IR 노광에 이어 자외(UV) 방사에 로우-k 유전체막을 노광시키는 단계, 및 UV 노광 동안 제2 IR 방사에 로우-k 유전체막을 노광시키는 단계를 더 포함할 수도 있다. 또한, 본 방법은 UV 노광에 이어 제3 IR 방사에 로우-k 유전체막을 노광시키는 단계를 더 포함할 수도 있다.
또한, 본 방법은, IR 노광에 이어 제1 자외(UV) 방사에 로우-k 유전체막을 노광시키는 단계, 및 IR 노광 동안 제2 UV 방사에 로우-k 유전체막을 노광시키는 단계를 포함할 수도 있으며, 제2 UV 노광은 제1 UV 노광과는 상이하다. 교차 결합 개시자의 잉여량의 조절은, IR 노광 동안 제2 UV 노광에 대한 기간, 제2 UV 노광을 위한 UV 강도, 또는 제2 UV 노광을 위한 UV 양, 또는 그 2 이상의 조합을 조정하는 단계를 포함할 수도 있다. 제2 UV 방사로의 유전체막의 노광은, 약 300 나노미터 내지 약 450 나노미터의 범위의 파장을 포함할 수도 있다.
선택적으로, 로우-k 유전체막은, IR 노광 이전, IR 노광 동안, 또는 IR 노광 이후, 또는 그 2 이상의 임의의 조합에서 가열될 수도 있다.
IR 처리(들)는 진공 조건 또는 제어된 분위기에서 수행될 수도 있다.
일 예에 따르면, 구조 형성 재료는 디에톡시메틸실란(diethoxymethylsilane, DEMS)을 포함할 수도 있고, 기공 생성 재료는 테르펜(terpene); 노보렌(norborene); 5-디메틸-1,4-사이클로옥타디엔; 데카하이드로나프탈렌; 에틸벤젠; 또는 리모넨; 또는 그 2 이상의 조합을 포함할 수도 있다. 예컨대, 기공 생성 재료는 알파-터피넨(alpha-terpinene, ATRP)을 포함할 수도 있다.
다른 예에 따라, 기판 상에 다공성 로우-k 유전체막을 준비하는 방법을 설명한다. 본 방법은, 화학적 기상 증착(CVD) 공정을 사용하여 기판 상에 SiCOH-함유 유전체막을 형성하는 단계로서, CVD 공정은 디에톡시메틸실란(DEMS) 및 기공 생성 재료를 사용하는 것인 상기 형성하는 단계; 기공 생성 재료를 실질적으로 제거하는 데 충분히 긴 제1 기간 동안 SiCOH 함유 유전체막을 IR 방사에 노광시키는 단계; IR 노광에 이어 제2 기간 동안 UV 방사에 SiCOH 함유 유전체막을 노광시키는 단계; 및 상기 제2 기간의 일부 또는 전부 동안 SiCOH 함유 유전체막을 가열하는 단계를 포함한다.
SiCOH 함유 유전체막의 IR 방사로의 노광은, 약 9 미크론 내지 약 10 미크론 범위(예컨대, 9.4 미크론)의 파장을 갖는 IR 방사를 포함할 수 있다. SiCOH 함유 유전체막의 UV 방사로의 노광은, 약 170 나노미터 내지 약 240 나노미터의 범위(예컨대, 222 nm)의 파장을 갖는 UV 방사를 포함할 수 있다. SiCOH 함유 유전체막의 가열은 약 300℃ 내지 약 500 ℃ 범위의 온도로 기판을 가열하는 단계를 포함할 수 있다.
IR 노광 및 UV 노광은 개별 처리 챔버에서 수행될 수도 있고, 또는 IR 노광 및 UV 노광은 동일한 처리 챔버에서 수행될 수도 있다.
기공 생성 재료는 테르펜; 노보렌; 5-디메틸-1,4-사이클로옥타디엔; 데카하이드로나프탈렌; 에틸벤젠; 또는 리모넨; 또는 그 2 이상의 조합을 포함할 수도 있다. 예컨대, 기공 생성 재료는 알파-터피넨(ATRP)을 포함할 수도 있다.
표 1은 약 2.2 내지 2.25의 유전 상수를 갖도록 된 다공성 로우-k 유전체막에 대한 데이터를 제공한다. 다공성 로우-k 유전체막은, 디에톡시메틸실란(DEMS)을 포함하는 구조 형성 재료 및 알파-터피넨(ATRP)을 포함하는 기공 생성 재료를 사용하는 CVD 공정으로 형성된 다공성 SiCOH 함유 유전체막을 포함한다. 공칭 두께(옹스트롬, A) 및 굴절률(n)을 갖는 "프리스틴(Pristine)" SiCOH 함유 유전체막이 먼저 IR 방사에 노광되어, "Post-IR" 두께(A) 및 "Post-IR" 굴절률(n)을 생성한다. 그 후, "Post-IR" SiCOH 함유 유전체막이 열적 가열되면서 UV 방사에 노광되어, "Post-UV + 가열" 두께(A) 및 "Post-UV + 가열" 굴절률(n)을 생성한다.
Figure pct00002
계속 표 1을 참조하여, 막 두께의 수축(%)은 Post-IR 및 Post-UV + 가열에 주어진다. 또한, UV 파장 및 UV 노광 시간(분, min)이 주어진다. 또한, 유전 상수(k) 및 탄성률(E)(GPa)이 결과물인, 경화된 다공성 로우-k 유전체막에 대하여 주어진다. 또한, 표 1에 도시된 바와 같이, UV 방사 및 가열 이전에 IR 방사를 사용함으로써, 유전 상수가 2.3보다 작고, 2.09 정도로 낮다. 또한, 저 유전 상수, 즉 k = 2.11이 달성될 수 있고, 허용 가능한 기계적 특성, 즉 E = 4.44 GPa 또한 달성될 수 있다.
비교 목적으로, 동일한 CVD 공정을 사용하여 형성된 SiCOH 함유 유전체막은 IR 방사로의 노광없이 경화되었다. IR 노광 없이, "Post-UV + 가열" 굴절률은 약 1.408 내지 약 1.434의 범위이며, 표 1에 제공된 결과보다 현저히 더 높다. 보다 높은 굴절률은, 막에서의 잉여 기공 생성 재료의 과잉, 예컨대 다공성을 덜 갖는 막, 및/또는 막의 산화를 나타낼 수도 있다.
또다른 예에 따르면, 기판 상에 다공성 로우-k 유전체막을 준비하는 방법을 설명한다. 본 방법은, 화학적 기상 증착(CVD) 공정을 사용하여 기판 상에 SiCOH 함유 유전체막을 형성하는 단계로서, CVD 공정은 디에톡시메틸실란(DEMS) 및 기공 생성 재료를 사용하는 것인 상기 형성하는 단계; 기공 생성 재료를 실질적으로 제거하는 데 충분히 긴 제1 기간 동안 SiCOH 함유 유전체막을 제1 IR 방사에 노광시키는 단계; 제1 IR 노광에 이어 제2 기간 동안 UV 방사에 SiCOH 함유 유전체막을 노광시키는 단계; UV 노광 동안 제3 기간 동안 SiCOH 함유 유전체막을 제2 IR 방사에 노광시키는 단계; 및 UV 노광에 이어 제4 기간 동안 SiOH 함유 유전체막을 제3 IR 방사에 노광시키는 단계를 포함한다.
본 방법은 제2 기간의 일부 또는 전부 동안 SiCOH 함유 유전체막을 가열하는 단계를 더 포함할 수도 있다. 또한, 제2 기간은 제2 기간과 동시에 일어날 수도 있다.
제1 IR 방사로의 SiCOH 함유 유전체막의 노광은 약 9 미크론 내지 약 10 미크론(예컨대, 9.4 미크론)의 파장 범위를 갖는 IR 방사를 포함할 수 있다. UV 방사로의 SiCOH 함유 유전체막의 노광은 약 170 나노미터 내지 약 230 나노미터(예컨대, 222 nm)의 파장 범위를 갖는 UV 방사를 포함할 수 있다. 제2 IR 방사로의 SiCOH 함유 유전체막의 노광은 약 9 미크론 내지 약 10 미크론(예컨대, 9.4 미크론)의 파장 범위를 갖는 IR 방사를 포함할 수 있다. 제3 IR 방사로의 SiCOH 함유 유전체막의 노광은, 약 9 미크론 내지 약 10 미크론(예컨대, 9.4 미크론)의 파장 범위를 갖는 IR 방사를 포함할 수 있다. SiCOH 함유 유전체막의 가열은 약 300 ℃ 내지 약 500 ℃의 온도 범위로 기판을 가열하는 단계를 포함할 수 있다.
기공 생성 재료는 테르펜; 노보렌; 5-디메틸-1,4-사이클로옥타디엔; 데카하이드로나프탈렌; 에틸벤젠; 또는 리모넨; 또는 그 2 이상의 조합을 포함할 수도 있다. 예컨대, 기공 생성 재료는 알파-터피넨(ATRP)을 포함할 수도 있다.
표 2는 약 2.2 내지 2.25의 유전 상수를 갖도록 된 다공성 로우-k 유전체막에 대한 데이터를 제공한다. 다공성 로우-k 유전체막은, 디에톡시메틸실란(DEMS)을 포함하는 구조 형성 재료 및 알파-터피넨(ATRP)을 포함하는 기공 생성 재료를 사용하는 CVD 공정으로 형성된 다공성 SiCOH 함유 유전체막을 포함한다. 공칭 두께(옹스트롬, A) 및 굴절률(n)을 갖는 "프리스틴(Pristine)" SiCOH 함유 유전체막은, 다음의 두 공정, 즉: (1) 종래의 UV/열적 공정(즉, IR 노광 없음); 및 (2) 프리스틴막이 IR 방사(9.4 미크론)에 노광된 후, IR 방사(9.4 미크론) 및 UV 방사(222 nm)에 노광된 후, IR 방사(9.4 미크론)에 노광되는 경화 공정을 사용하여 경화된다.
Figure pct00003
표 2는 종래의 UV/열적 공정에 대한 "Post-UV/열적" 두께(A) 및 "Post-UV/열적" 굴절률(n), 및 IR + UV/IR + IR 공정에 대한 "Post-IR + UV/IR + IR" 두께(A) 및 "Post-IR + UV/IR + IR" 굴절률(n)을 제공한다. 또한, 막 두께에서의 수축(%)이 Post-UV/열적 및 Post-IR + UV/IR +IR에 제공된다. 또한, 유전 상수(k), 탄성률(E)(GPa) 및 경도(H)(GPa)가 결과물인, 경화된 다공성 로우-k 유전체막에 대하여 제공된다. 표 2에 도시된 바와 같이, UV 노광 동안 또는 그 후는 물론, UV 방사 및 가열 이전의 IR 방사를 사용함으로써 유전 상수가 2.1 보다 작게 된다. 또한, 저 유전 상수, 즉 k=2.1이 달성될 수 있고, 허용 가능한 기계적 특성, 즉 E=4.71 GPa 및 H=0.46 GPa가 또한 달성될 수 있다. 비교해서 말하면, IR + UV/IR + IR 경화 공정은 막 두께 수축이 덜한 더 낮은 유전 상수(k=2.1)를 생성한다. 또한, 기계적 특성(E 및 H)은 두 경화 공정에 대하여 거의 동일하다.
그 결과, IR 노광 및 UV 노광을 사용함으로써, 약 2.1 이하의 유전 상수, 약 1.31 이하의 굴절률, 4 GPa 이상의 탄성률, 및 약 0.45 GPa 이상의 경도를 갖는 디에톡시메틸실란(DEMS)계 다공성 유전체막을 형성할 수 있다.
표 3은 약 2의 유전 상수를 갖도록 된 다공성 로우-k 유전체막에 대한 데이터를 제공한다. 다공성 로우-k 유전체막은, 디에톡시메틸실란(DEMS)을 포함하는 구조 형성 재료 및 알파-터피넨(ATRP)을 포함하는 기공 생성 재료를 사용하는 CVD 공정으로 형성된 다공성 SiCOH 함유 유전체막을 포함한다. 프리스틴 SiCOH 함유 유전체막은, 다음의 세 공정, 즉: (1) 종래의 UV/열적 공정(즉, IR 노광 없음); (2) 프리스틴막이 IR 방사만(9.4 미크론)에 노광되는 경화 공정; (3) 프리스틴 막이 IR 노광(9.4 미크론)에 노광된 후, 종래의 UV/열적 공정이 이어지는 경화 공정; 및 (4) 프리스틴 막이 IR 방사(9.4 미크론)에 노광된 후, IR 방사(9.4 미크론) 및 UV 방사(222 nm)에 노광된 후, IR 방사(9.4 미크론)에 노광되는 경화 공정을 사용하여 경화된다.
Figure pct00004
표 3은 각 경화 공정들에 이은 결과적인 굴절률(n), 수축(%), 유전 상수(k), 탄성률(E)(GPa), 및 경도(H)(GPa)를 제공한다. 표 3에 도시된 바와 같이, IR 방사(UV 방사 있음 또는 UV 방사 없음)의 사용에 의하여, 유전 상수가 1.7보다 작다(1.9보다 큰 것에 반대되는 것과 같은). 프리스틴 막을 경화하기 위하여 IR 방사만을 사용할 때, 저 유전 상수, 즉 k=1.66이 달성될 수 있고, 허용 가능한 기계적 특성, 즉 E=1.2 GPa 및 H=0.1 GPa 또한 달성될 수 있다. 그러나, 프리스틴 막을 경화하기 위하여 IR 방사 및 UV 방사를 사용할 때, 저 유전 상수, 즉 k=1.68이 달성될 수 있고, 향상된 기계적 특성, 즉 E=2.34 GPa 및 H=0.28 GPa 또한 달성될 수 있다. 또한, IR 방사를 사용하는 경화 공정은, 막 두께 수축이 덜하고 보다 낮은 유전 상수(k=1.66 내지 1.68)를 생성한다. 또한, IR 방사가 사용될 때, 기계적 특성(E 및 H)이 UV 방사를 사용함으로써 향상될 수 있다.
그 결과, IR 노광 및 UV 노광을 사용함으로써, 약 1.7 이하의 유전 상수, 약 1.17 이하의 굴절률, 약 1.5 GPa 이상의 탄성률, 및 약 0.2 GPa 이상의 경도를 갖는 디에톡시메틸실란(DEMS)계 다공성 유전체막을 형성할 수 있다.
일 실시예에 따르면, 도 5a는 일 실시예에 따른, 기판 상의 유전체막을 처리하는 처리 시스템(1)을 도시한다. 처리 시스템(1)은 건조 시스템(20), 및 건조 시스템(20)에 연결된 경화 시스템(10)을 포함한다. 예컨대, 건조 시스템(10)은, 예컨대 수분, 물, 용매, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 구조 형성 재료에 대하여 약하게 결합된 사이드 그룹, 기공 생성 분자, 기공 생성 분자의 일부, 교차 결합 억제자, 교차 결합 억제자의 일부 또는 경화 시스템(10)에서 수행된 경화 공정을 간섭할 수도 있는 임의의 다른 오염물을 포함하는, 하나 이상의 오염물, 기공 생성 재료, 및/또는 유전체막에서의 교차 결합 억제자를 충분한 레벨로 제거하거나 감소시키도록 구성될 수 있다.
예컨대, 건조 공정 이전부터 건조 공정 이후에까지, 유전체막 내에 존재하는 특정 오염물의 충분한 감소는, 특정 오염물의 약 10% 내지 약 100%의 감소를 포함할 수 있다. 오염물 감소의 레벨은 푸리에 변환 적외선(Fourier transform infrared, FTIR) 분광법(spectroscopy) 또는 질량 분석기(mass spectroscopy)를 사용하여 측정될 수도 있다. 대안적으로, 예컨대 유전체막 내에 존재하는 특정 오염물의 충분한 감소는 약 50% 내지 약 100%의 범위일 수 있다. 대안적으로, 예컨대 유전체막 내에 존재하는 특정 오염물의 충분한 감소는 약 80% 내지 약 100%의 범위일 수 있다.
도 5a를 참조하여, 경화 시스템(10)은, 예컨대 유전체막의 기계적 특성을 향상시키기 위하여, 유전체막 내의 교차 결합을 유발시키거나 부분적으로 유발시킴으로써 유전체막을 경화시키도록 구성될 수도 있다. 또한, 경화 시스템(10)은 교차 결합 개시를 유발시키거나 부분적으로 유발시킴으로써, 기공 생성 재료를 제거함으로써, 기공 생성 재료를 분해 등을 함으로써 유전체막을 경화하도록 구성될 수도 있다. 경화 시스템(10)은, 유전체막을 갖는 기판을 다중 EM 파장에서 전자기(EM) 방사에 노광시키도록 구성된 하나 이상의 방사 소스를 포함할 수 있다. 예컨대, 하나 이상의 방사 소스는 적외(IR) 방사 소스 및 자외(UV) 방사 소스를 포함할 수 있다. UV 방사 및 IR 방사에의 기판의 노광은 동시에, 순차적으로, 또는 서로 부분적으로 중복하도록 수행될 수 있다. 순차적 노광 동안, UV 방사에의 기판의 노광은, 예컨대 기판의 IR 방사로의 노광에 선행할 수 있고, 또는 기판의 IR 방사에의 노광에 이을 수 있고, 또는 양쪽 모두일 수 있다. 또한, 순차 노광 동안, 기판의 IR 방사로의 노광은, 예컨대 기판의 UV 방사로의 노광에 선행할 수 있고, 또는 기판의 UV 방사로의 노광에 이을 수 있고, 또는 양쪽 모두일 수 있다.
예컨대, IR 방사는 약 1 미크론 내지 약 25 미크론 범위의 IR 방사 소스를 포함할 수 있다. 또한, 예컨대 IR 방사는 약 2 미크론 내지 약 20 미크론, 또는 약 8 미크론 내지 약 14 미크론, 또는 약 8 미크론 내지 약 12 미크론, 또는 약 9 미크론 내지 약 10 미크론의 범위일 수도 있다. 또한, 예컨대 UV 방사는 약 100 나노미터(nm) 내지 약 600 nm 범위의 방사를 생성하는 UV 파장대 소스를 포함할 수 있다. 또한, 예컨대 UV 방사는 약 200 nm 내지 약 400 nm, 또는 약 150 nm 내지 약 300 nm, 또는 약 170 nm 내지 약 240 nm, 또는 약 200 nm 내지 약 240 nm의 범위일 수도 있다.
또한, 도 5a에 도시된 바와 같이, 전달 시스템(30)은 기판을 건조 시스템(20) 및 경화 시스템(10)으로 그리고 이들로부터 기판을 전달하기 위하여, 건조 시스템(20)에 연결될 수 있고, 복수 소자 제조 시스템(40)과 기판을 교환할 수 있다. 전달 시스템(30)은, 진공 환경을 유지하면서, 기판을 건조 시스템(20)과 경화 시스템(10)으로 및 이들로부터 전달할 수도 있다. 건조 및 경화 시스템(20, 10)과 전달 시스템(30)은, 예컨대 복수 소자 제조 시스템(40) 내에 처리 소자를 포함할 수 있다. 예컨대, 복수 소자 제조 시스템(40)은, 에칭 시스템, 증착 시스템, 코팅 시스템, 패터닝 시스템, 계측 시스템 등과 같은 소자들을 포함하는 처리 소자들에의 그리고 이러한 처리 소자들로부터의 기판의 전달을 허용할 수 있다. 제1 및 제2 시스템에서 발생하는 공정을 격리시키기 위하여, 격리 어셈블리(50)가 사용되어 각 시스템을 연결시킬 수 있다. 예컨대, 격리 어셈블리(50)는, 열 차단을 제공하기 위한 절연 어셈블리, 및 진공 차단을 제공하기 위한 게이트 밸브 어셈블리 중 적어도 하나를 포함할 수 있다. 건조 및 경화 시스템(20, 10)과 전달 시스템(30)은 임의의 순서로 배치될 수 있다.
기판의 IR 방사는 건조 시스템(20), 또는 경화 시스템(10), 또는 분리된 처리 시스템(미도시)에서 수행될 수 있다.
대안적으로, 본 발명의 다른 실시예에서, 도 5b는 기판 상의 유전체막을 처리하기 위한 처리 시스템(100)을 도시한다. 처리 시스템(100)은 건조 시스템(110) 및 경화 시스템(120)을 위한 "클러스터-툴(cluster-tool)" 배치를 포함한다. 예컨대, 건조 시스템(110)은, 예컨대 수분, 물, 용매, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 구조 형성 재료에 대하여 약하게 결합된 사이드 그룹, 기공 생성 분자, 기공 생성 분자의 일부, 교차 결합 억제자, 교차 결합 억제자의 일부 또는 경화 시스템(10)에서 수행된 경화 공정을 간섭할 수도 있는 임의의 다른 오염물을 포함하는, 하나 이상의 오염물, 기공 생성 재료, 및/또는 유전체막에서의 교차 결합 억제자를 충분한 레벨로 제거하거나 감소시키도록 구성될 수 있다.
또한, 예컨대 경화 시스템(120)은, 예컨대 유전체막의 기계적 특성을 향상시키기 위하여, 유전체막 내의 교차 결합을 유발시키거나 부분적으로 유발시킴으로써 유전체막을 경화하도록 구성될 수 있다. 또한, 처리 시스템(100)은 경화된 유전체막을 변형시키도록 구성된 후처리 시스템(140)을 선택적으로 포함할 수 있다. 예컨대, 후처리는 열적 가열을 포함할 수 있다. 또한, 예컨대 후처리는 후속 막들에 대한 부착성을 촉진시키고 또는 소수성을 향상시키기 위하여, 유전체막 상에 다른 막을 스핀 코팅하거나 기상 증착하는 단계를 포함할 수 있다. 대안적으로, 예컨대, 부착성 촉진은, 예컨대 기판을 플라즈마에 노출시킴으로써, 유전체막을 이온으로 가볍게 충돌시킴으로써 후처리 시스템에서 달성될 수도 있다.
또한, 도 5b에 도시된 바와 같이, 전달 시스템(130)은 기판을 건조 시스템(110)에 그리고 이 건조 시스템(110)으로부터 전달하기 위하여 건조 시스템(110)에 연결될 수 있고, 기판을 경화 시스템(120)에 그리고 경화 시스템(120)으로부터 전달하기 위하여 경화 시스템(120)에 연결될 수 있고, 기판을 후처리 시스템(140)에 그리고 후처리 시스템(140)으로부터 전달하기 위하여 선택적인 후처리 시스템(140)에 연결될 수 있다. 전달 시스템(130)은, 진공 환경을 유지하면서, 기판을 건조 시스템(110), 경화 시스템(120) 및 선택적인 후처리 시스템(140)으로 및 이들로부터 전달할 수도 있다.
또한, 전달 시스템(130)은 하나 이상의 기판 카세트(미도시)와 기판을 교환할 수 있다. 단지 두개 또는 세개의 처리 시스템만이 도 5b에 도시되었으나, 다른 처리 시스템이, 예컨대 에칭 시스템, 증착 시스템, 코팅 시스템, 패터닝 시스템, 계측 시스템 등과 같은 장치를 포함하는 전달 시스템(130)에 액세스할 수 있다. 건조 및 경화 시스템에서 일어나는 공정들을 격리하기 위하여, 격리 어셈블리(150)가 사용되어 각 시스템을 연결할 수 있다. 예컨대, 격리 어셈블리(150)는, 열 차단을 제공하기 위한 절연 어셈블리, 및 진공 차단을 제공하기 위한 게이트 밸브 어셈블리 중 적어도 하나를 포함할 수 있다. 또한, 예컨대 전달 시스템(130)은 격리 어셈블리(150)의 일부로서 기능할 수 있다.
기판의 IR 방사는 건조 시스템(110), 또는 경화 시스템(120), 또는 분리된 처리 시스템(미도시)에서 수행될 수 있다.
대안적으로, 본 발명의 다른 실시예에서, 도 5c는 기판 상의 유전체막을 처리하기 위한 처리 시스템(200)을 도시한다. 처리 시스템(200)은 건조 시스템(210) 및 경화 시스템(220)을 포함한다. 예컨대, 건조 시스템(210)은, 예컨대 수분, 물, 용매, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 구조 형성 재료에 대한 약하게 결합된 사이드 그룹, 기공 생성 분자, 기공 생성 분자의 일부, 교차 결합 억제자, 교차 결합 억제자의 일부 또는 경화 시스템(220)에서 수행된 경화 공정을 간섭할 수도 있는 임의의 다른 오염물을 포함하는, 하나 이상의 오염물, 기공 생성 재료, 및/또는 유전체막에서의 교차 결합 억제자를 충분한 레벨로 제거하거나 감소시키도록 구성될 수 있다.
또한, 예컨대 경화 시스템(220)은, 예컨대 유전체막의 기계적 특성을 향상시키기 위하여, 유전체막 내의 교차 결합을 유발시키거나 부분적으로 유발시킴으로써 유전체막을 경화하도록 구성될 수 있다. 또한, 처리 시스템(200)은 경화된 유전체막을 변형시키도록 구성된 후처리 시스템(240)을 선택적으로 포함할 수 있다. 예컨대, 후처리는 열적 가열을 포함할 수 있다. 또한, 예컨대 후처리는 후속 막들에 대한 부착성을 촉진시키고 또는 소수성을 향상시키기 위하여, 유전체막 상에 다른 막을 스핀 코팅하거나 기상 증착하는 단계를 포함할 수 있다. 대안적으로, 예컨대, 부착성 촉진은, 예컨대 기판을 플라즈마에 노출시킴으로써, 유전체막을 이온으로 가볍게 충돌시킴으로써 후처리 시스템에서 달성될 수도 있다.
건조 시스템(210), 경화 시스템(220), 및 후처리 시스템(240)은 수평으로 배치될 수 있고, 또는 수직으로(즉, 스택되는) 배치될 수도 있다. 또한, 또한, 도 5c에 도시된 바와 같이, 전달 시스템(230)은 기판을 건조 시스템(210)에 그리고 이 건조 시스템(210)으로부터 전달하기 위하여 건조 시스템(210)에 연결될 수 있고, 기판을 경화 시스템(220)에 그리고 경화 시스템(220)으로부터 전달하기 위하여 경화 시스템(220)에 연결될 수 있고, 기판을 후처리 시스템(240)에 그리고 후처리 시스템(240)으로부터 전달하기 위하여 선택적인 후처리 시스템(240)에 연결될 수 있다. 전달 시스템(230)은, 진공 환경을 유지하면서, 기판을 건조 시스템(210), 경화 시스템(220) 및 선택적인 후처리 시스템(240)으로 및 이들로부터 전달할 수도 있다.
또한, 전달 시스템(230)은 하나 이상의 기판 카세트(미도시)와 기판을 교환할 수 있다. 단지 세개의 처리 시스템만이 도 5c에 도시되었으나, 다른 처리 시스템이, 예컨대 에칭 시스템, 증착 시스템, 코팅 시스템, 패터닝 시스템, 계측 시스템 등과 같은 장치를 포함하는 전달 시스템(230)에 액세스할 수 있다. 제1 및 제2 시스템에서 일어나는 처리들을 격리하기 위하여, 격리 어셈블리(250)가 사용되어 각 시스템을 연결할 수 있다. 예컨대, 격리 어셈블리(250)는, 열 차단을 제공하기 위한 절연 어셈블리, 및 진공 차단을 제공하기 위한 게이트 밸브 어셈블리 중 적어도 하나를 포함할 수 있다. 또한, 예컨대 전달 시스템(230)은 격리 어셈블리(250)의 일부로서 기능할 수 있다.
기판의 IR 방사는 건조 시스템(210), 또는 경화 시스템(220), 또는 분리된 처리 시스템(미도시)에서 수행될 수 있다.
도 5a에 도시된 바와 같이 처리 시스템(1)의 건조 시스템(10) 및 경화 시스템(20) 중 적어도 하나는 적어도 두개의 전달 개구를 포함하여, 이를 통하여 기판의 통과를 허용한다. 예컨대, 도 5a에 도시된 바와 같이, 건조 시스템(10)은 두개의 전달 개구를 포함하며, 제1 전달 개구는 건조 시스템(10)과 전달 시스템(30) 간의 기판의 통과를 허용하고, 제2 전달 개구는 건조 시스템과 경화 시스템 간의 기판의 통과를 허용한다. 그러나, 도 5b에 도시된 처리 시스템(100)과 도 5c에 도시된 처리 시스템(200)에 관하여, 각 처리 시스템(110, 120, 140 및 210, 220, 240) 각각은 적어도 하나의 전달 개구를 포함하여, 이를 통하여 기판의 통과를 허용한다.
이제 도 6을 참조하여, 본 발명의 다른 실시예에 따라 건조 시스템(300)이 도시되어 있다. 건조 시스템(300)은 기판 홀더(320) 상에 위치된 기판(325)을 건조하기 위한 청결한 오염없는 환경을 만들도록 구성된 건조 챔버(310)를 포함한다. 건조 시스템(300)은 건조 챔버(310) 또는 기판 홀더(320)에 연결되고, 기판(325)의 온도를 상승시킴으로써, 예컨대 수분, 물, 잉여 용매 등과 같은 오염물을 증발시키도록 구성된 열 처리 장치(330)를 포함할 수 있다. 또한, 건조 시스템(300)은, 건조 챔버(310)에 연결되고, 진동 전계의 존재하에 오염물을 국부적으로 가열하도록 구성된 마이크로파 처리 장치(340)를 포함할 수 있다. 건조 공정은 기판(325) 상의 유전체막의 건조를 용이하게 하기 위하여, 열 처리 장치(330), 또는 마이크로파 처리 장치(340), 또는 양쪽 모두를 사용할 수 있다.
열 처리 장치(330)는 전력 소스 및 온도 제어기에 연결된 기판 홀더(320)에 삽입된 하나 이상의 도전성 가열 소자를 포함할 수 있다. 예컨대, 각 가열 소자는 전력을 공급하도록 구성된 전원에 연결된 저항성 가열 소자를 포함할 수 있다. 대안적으로, 열 처리 장치(330)는 전원과 제어기에 연결된 하나 이상의 저항성 가열 소자를 포함할 수 있다. 예컨대, 각 방사성 가열 소자는 전력을 공급하도록 구성된 전원에 연결된 히트 램프를 포함할 수 있다. 기판(325)의 온도는, 예컨대 약 20 ℃ 내지 약 600 ℃의 범위일 수 있고, 바람직하게는 온도는 약 200 ℃ 내지 약 600 ℃의 범위일 수도 있다. 예컨대, 기판(325)의 온도는 약 300 ℃ 내지 약 500 ℃의 범위, 또는 약 350 ℃ 내지 약 450 ℃의 범위일 수 있다.
마이크로파 처리 소스(340)는 주파수의 대역폭을 통하여 마이크로파 주파수를 스위프(sweep)하도록 구성된 가변 주파수 마이크로파 소스를 포함할 수 있다. 주파수 변동은 전하 빌드 업(charge build-up)을 회피하고, 따라서 민감한 전자 소자들에 마이크로파 건조 기술을 손상없이 적용하게 한다.
일 예에서, 건조 시스템(300)은, 예컨대 Lambda Technologies, Inc.(노스 캐롤라이나주 27560, 모리스빌, 스위트 900, 아비에이션 파크웨이 860)로부터 시판되는 마이크로파 노와 같은, 가변 주파수 마이크로파 장치와 열 처리 장치 모두를 통합하는 건조 시스템을 포함할 수 있다.
기판 홀더(320)는 기판(325)을 클램프하도록 구성될 수도 있고, 이같이 구성되지 않을 수도 있다. 예컨대, 기판 홀더(320)는 기판(325)을 기계적으로 또는 전기적으로 클램프하도록 구성될 수도 있다.
또한, 건조 시스템(300)은 기판(325)을 IR 방사에 노광시키기 위한 IR 방사 소스를 포함할 수도 있다.
다시 도 6을 참조하면, 건조 시스템(300)은, 건조 챔버에 연결되고, 퍼지 가스를 건조 챔버(310)에 도입하도록 구성된 가스 주입 시스템(350)을 더 포함할 수 있다. 퍼지 가스는, 예컨대 노블 가스(noble gas) 또는 질소와 같은, 불활성 가스(inert gas)를 포함할 수 있다. 또한, 건조 시스템(300)은 건조 챔버(310)에 연결되고, 건조 챔버(310)를 배기하도록 구성된 진공 펌핑 시스템(355)을 포함할 수 있다. 건조 공정 동안, 기판(325)은 진공 조건을 갖는 또는 진공 조건을 갖지 않는 불활성 가스 분위기 하에 있을 수 있다.
또한, 건조 시스템(300)은, 건조 챔버(310)에 결합된 제어기(360), 기판 홀더(320), 열 처리 장치(330), 마이크로파 처리 장치(340), 가스 주입 시스템(350), 및 진공 펌핑 시스템(355)을 포함할 수 있다. 제어기(360)는, 마이크로프로세서, 메모리, 및 건조 시스템(300)으로부터의 출력을 모니터하는 것은 물론, 건조 시스템(300)에의 입력과 통신하고 활성화시키는 데 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트를 포함한다. 메모리에 기억된 프로그램은 기억된 프로세스 레시피에 따라 건조 시스템(300)과 상호 작용하는 데 사용된다. 제어기(360)는 임의 수의 처리 소자들(310, 320, 330, 340, 350, 또는 355)을 구성하는 데 사용될 수 있고, 제어기(360)는 처리 소자들로부터의 데이터를 수집, 제공, 처리, 기억 및 디스플레이할 수 있다. 제어기(360)는 하나 이상의 처리 소자들을 제어하기 위한 다수의 애플리케이션을 포함할 수 있다. 예컨대, 제어기(360)는, 사용자가 하나 이상의 처리 소자들을 모니터하고 및/또는 제어하도록 하는 인터페이스를 제공할 수 있는 그래픽 유저 인터페이스(graphic user interface, GUI) 구성 요소(미도시)를 포함할 수 있다.
이제 도 7을 참조하여, 본 발명의 다른 실시예에 따른 경화 시스템(400)을 도시한다. 경화 시스템(400)은 기판 홀더(420)에 위치하는 기판(425)을 경화하기 위한 청결한 오염없는 환경을 만들도록 구성된 경화 챔버(410)를 포함한다. 경화 시스템(400)은, 유전체막을 갖는 기판(425)을, 단일의, 복수의, 협대역의, 또는 광대역의 EM 파장의 전자기(electro-magnetic, EM) 방사에 노광시키도록 구성된 하나 이상의 방사 소스를 더 포함한다. 하나 이상의 방사 소스는 선택적인 적외(IR) 방사 소스(440) 및 자외(UV) 방사 소스(445)를 포함할 수 있다. UV 방사 및 선택적인 IR 방사로의 기판의 노광은 동시에, 순차적으로, 또는 서로 중복하여 수행될 수 있다.
IR 방사 소스(440)는 광대역 IR 소스(예컨대, 다색)를 포함할 수도 있고, 협대역 IR 소스(예컨대, 단색)를 포함할 수도 있다. IR 방사 소스는 하나 이상의 IR 램프, 하나 이상의 IR LED, 또는 하나 이상의 IR 레이저(연속파(CW), 튜너블(tunable), 또는 펄스(pulsed)), 또는 그 임의의 조합을 포함할 수도 있다. IR 전력 밀도는 약 20 W/cm2 까지의 범위일 수도 있다. 예컨대, IR 전력 밀도는 약 1 W/cm2 내지 약 20 W/cm2 의 범위일 수도 있다. IR 방사 파장은 약 1 미크론 내지 약 25 미크론의 범위일 수도 있다. 대안적으로, IR 방사 파장은 약 8 미크론 내지 약 14 미크론의 범위일 수도 있다. 대안적으로, IR 방사 파장은 약 8 미크론 내지 약 12 미크론의 범위일 수도 있다. 대안적으로, IR 방사 파장은 약 9 미크론 내지 약 10 미크론의 범위일 수도 있다. 예컨대, IR 방사 소스(440)는 CO2 레이저 시스템을 포함할 수도 있다. 또한, 예컨대, IR 방사 소스(440)는 약 1 미크론 내지 약 25 미크론의 범위의 스펙트럼 출력을 갖는, 세라믹 소자 또는 실리콘 탄화물 소자와 같은 IR 소자를 포함할 수도 있고, 또는 IR 방사 소스(440)는 반도체 레이저(다이오드), 또는 이온, Ti:사파이어, 또는 광학 파라메트릭 증폭(optical parametric amplification)을 갖는 색소 레이저를 포함할 수 있다.
UV 방사 소스(445)는 광대역 UV 소스(예컨대, 다색)를 포함할 수도 있고, 또는 협대역 UV 소스(예컨대, 단색)를 포함할 수도 있다. UV 방사 소스는 하나 이상의 UV 램프, 하나 이상의 UV LED, 또는 하나 이상의 UV 레이저(연속파(CW), 튜너블, 또는 펄스), 또는 그 임의의 조합을 포함할 수도 있다. UV 방사는, 예컨대 마이크로파 소스, 아크 방전, 유전체 배리어 방전, 또는 전자 충돌 생성으로부터 생성될 수도 있다. UV 전력 밀도는 약 0.1 mW/cm2 내지 약 2000 mW/cm2의 범위일 수도 있다. UV 파장은 약 100 나노미터(nm) 내지 약 600 nm의 범위일 수도 있다. 대안적으로, UV 방사는 약 200 nm 내지 약 400 nm의 범위일 수도 있다. 대안적으로, UV 방사는 약 150 nm 내지 약 300 nm의 범위일 수도 있다. 대안적으로, UV 방사는 약 170 nm 내지 약 240 nm의 범위일 수도 있다. 대안적으로, UV 방사는 약 200 nm 내지 약 240 nm의 범위일 수도 있다. 예컨대, UV 방사 소스(445)는 약 180 nm 내지 약 500 nm 범위의 스펙트럼 출력을 갖는, 듀테륨(D2) 램프와 같은, 직류(DC) 또는 펄스 램프를 포함할 수도 있고, 또는 UV 방사 소스(445)는 반도체 레이저(다이오드), (질소) 가스 레이저, 주파수 트리플(tripled)(또는 콰드러플(quadrupled)) Nd: YAG 레이저 또는 구리 증기 레이저를 포함할 수도 있다.
IR 방사 소스(440) 또는 UV 방사 소스(445) 또는 양쪽 모두는 출력 방사의 하나 이상의 특성을 조정하기 위하여 임의 수의 광학 소자를 포함할 수도 있다. 예컨대, 각 소스는 광학 필터, 광학 렌즈, 빔 확대기(beam expander), 빔 콜리메이터 등을 더 포함할 수도 있다. 광학 당업자들에게 알려진 바와 같은 이러한 광학 조작 장치 및 EM 파동 전파는 본 발명에 대하여 적합하다.
기판 홀더(420)는 기판(425)의 온도를 상승시키고 및/또는 제어하도록 구성될 수 있는 온도 제어 시스템을 더 포함할 수 있다. 온도 제어 시스템은 열 처리 장치(430)의 일부일 수 있다. 기판 홀더(420)는 전원 및 온도 제어기에 연결된 기판 홀더(420)에 삽입된 하나 이상의 도전성 가열 소자들을 포함할 수 있다. 예컨대, 각 가열 소자는 전력을 공급하도록 구성된 전력에 연결된 저항성 가열 소자를 포함할 수 있다. 기판 홀더(420)는 하나 이상의 방사성 가열 소자들을 선택적으로 포함할 수 있다. 기판(425)의 온도는, 예컨대 약 20 ℃ 내지 약 600 ℃의 범위일 수 있고, 바람직하게는 온도는 약 200 ℃ 내지 약 600 ℃의 범위일 수도 있다. 예컨대, 기판(425)의 온도는 약 300 ℃ 내지 약 500 ℃, 또는 약 350 ℃ 내지 약 450 ℃의 범위일 수 있다.
또한, 기판 홀더(420)는 기판(425)을 클램프하도록 구성될 수도 있거나, 이와 같이 구성되지 않을 수도 있다. 예컨대, 기판 홀더(420)는 기판(425)을 기계적으로 또는 전기적으로 클램프하도록 구성될 수도 있다.
다시 도 7을 참조하여, 경화 시스템(400)은, 경화 챔버(410)에 결합되고, 경화 챔버(410)에 퍼지 가스를 도입하도록 구성된 가스 주입 시스템(450)을 더 포함할 수 있다. 퍼지 가스는, 예컨대 노블(noble) 가스 또는 질소와 같은 불활성 가스를 포함할 수 있다. 대안적으로, 퍼지 가스는, 예컨대 H2, NH3, CxHy 또는 그 임의의 조합과 같은 다른 가스를 포함할 수 있다. 또한, 경화 시스템(400)은 경화 챔버(410)에 연결되며, 경화 챔버(410)를 배기하도록 구성된 진공 펌핑 시스템(455)을 더 포함할 수 있다. 경화 공정 동안, 기판(425)은 진공 조건을 갖거나 갖지 않는 퍼지 가스 환경 하에 있을 수 있다.
또한, 경화 시스템(400)은, 경화 챔버(410)에 연결된 제어기(460), 기판 홀더(420), 열 처리 장치(430), IR 방사 소스(440), UV 방사 소스(445), 가스 주입 시스템(450), 및 진공 펌핑 시스템(455)을 포함할 수 있다. 제어기(460)는 마이크로프로세서, 메모리, 및 경화 시스템(400)으로부터의 출력을 모니터하는 것은 물론, 경화 시스템(400)으로의 입력과 통신하고 이 입력을 활성화시키는 데 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트를 포함한다. 메모리에 기억된 프로그램은 기억된 처리 레시피에 따라 경화 시스템(400)과 상호 작용하도록 사용된다. 제어기(460)는 임의 수의 처리 소자들(410, 420, 430, 440, 445, 450, 또는 455)을 구성하도록 사용될 수 있고, 제어기(460)는 처리 소자들로부터의 데이터를 수집하고, 제공하고, 처리하고, 기억하고, 디스플레이할 수 있다. 제어기(460)는 처리 소자들 중 하나 이상을 제어하기 위한 다수의 애플리케이션을 포함할 수 있다. 예컨대, 제어기(460)는, 사용자가 하나 이상의 처리 소자들을 모니터하고 및/또는 제어하도록 하는 사용하기 쉬운 인터페이스를 제공할 수 있는 그래픽 유저 인터페이스(GUI) 구성 요소(미도시)를 포함할 수 있다.
제어기들(360, 460)은 DELL PRECISION WORKSTATION 610TM 으로서 실행될 수도 있다. 제어기들(360, 460)은, 컴퓨터 판독 가능한 매체에 포함된 하나 이상의 명령어들의 하나 이상의 시퀀스를 실행하는 제어기들(360, 460)에 응답하여, 본 발명의 처리 단계들의 일부 또는 전부를 기판 처리 장치가 수행하도록 하는, 범용 컴퓨터, 프로세서, 디지털 신호 프로세서 등으로서 또한 실행될 수도 있다. 본 발명의 교시에 따라 프로그램된 명령어들을 유지하고, 데이터 구조, 테이블, 레코드, 또는 다른 데이터를 포함하기 위한 컴퓨터 기록 가능 매체 또는 메모리가 여기서 설명된다. 컴퓨터 판독 가능한 매체의 예들로서, 컴팩트 디스크, 하드 디스크, 플로피 디스크, 테이프, 광자기 디스크, PROM(EPROM, EEPROM, 플래시 EPROM), DRAM, SRAM, SDRAM, 또는 임의의 다른 자기 매체, 컴팩트 디스크(예컨대, CD-ROM), 또는 임의의 다른 광학 매체, 펀치 카드, 페이퍼 테이프, 또는 기공의 패턴을 갖는 다른 물리적 매체, 반송파(후술됨), 또는 컴퓨터가 판독할 수 있는 임의의 다른 매체를 들 수 있다.
제어기들(360, 460)은 건조 시스템(300) 및 경화 시스템(400)에 관하여 국부적으로 위치될 수도 있고, 인터넷 또는 인트라넷을 경유하여 건조 시스템(300) 및 경화 시스템(400)에 관하여 원격으로 위치될 수도 있다. 따라서, 제어기들(360, 460)은, 직접 접속, 인트라넷, 및 인터넷 중 적어도 하나를 사용하여, 건조 시스템(300) 및 경화 시스템(400)과 데이터를 교환할 수 있다. 제어기들(360, 460)은 고객측(즉, 장치 제조자 등)에서 인트라넷에 연결될 수도 있고, 또는 판매자측(즉, 기기 제조 업자)에서 인트라넷에 연결될 수도 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)는 직접 접속, 인트라넷 및 인터넷 중 적어도 하나를 경유하여 데이터를 교환하기 위하여 제어기들(360, 460)에 액세스할 수 있다.
또한, 본 발명의 실시예들은, 어떠한 형태의 처리 코어(컴퓨터의 프로세서와 같은, 예컨대 제어기(360 또는 460)) 상에서 실행되는 소프트웨어 프로그램으로서 또는 이 소프트웨어 프로그램을 지원하도록 사용될 수도 있고, 그렇지 않으면 기계 판독 가능한 매체(machine-readable medium) 상에서 또는 그 내에서 실행되거나 구현될 수도 있다. 기계 판독 가능한 매체는 기계(예컨대, 컴퓨터)에 의하여 판독 가능한 형태에 정보를 기억하기 위한 임의의 메카니즘을 포함한다. 예컨대, 기계 판독 가능한 매체는, 판독 전용 메모리(ROM); 랜덤 액세스 메모리(RAM); 자기 디스크 기억 매체; 광학 기억 매체; 및 플래시 메모리 장치 등과 같은 매체를 포함할 수 있다.
본 발명의 특정 예시적인 실시예들만을 상기에 상세히 설명하였지만, 당업자는, 본 발명의 신규한 교시 및 이점으로부터 실질적으로 벗어나지 않고 예시적인 실시예들에서 많은 변형이 가능하다는 것을 용이하게 이해할 것이다. 따라서, 이러한 모든 변형들은 본 발명의 범위 내에 포함되고자 한다.

Claims (56)

  1. 기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법으로서,
    기판 상에 로우-k 유전체막을 형성하는 단계;
    상기 로우-k 유전체막을 제1 적외(IR) 방사에 노광시키는 제1 IR 노광 단계;
    상기 로우-k 유전체막을 상기 제1 IR 방사에의 상기 노광에 이은 자외(UV) 방사에 노광시키는 UV 노광 단계; 및
    상기 로우-k 유전체막을 상기 UV 방사에의 상기 노광에 이은 제2 적외(IR) 방사에 노광시키는 제2 IR 노광 단계
    를 포함하며,
    상기 로우-k 유전체막의 유전 상수는 약 4의 값보다 작은 것인 저 유전 상수 유전체막의 경화 방법.
  2. 제 1 항에 있어서, 상기 제1 IR 노광 동안, 상기 기판의 온도를, 약 200 ℃ 내지 약 600 ℃의 범위의 제1 IR 열 처리 온도로 상승시킴으로써 상기 로우-k 유전체막을 가열하는 단계를 더 포함하는 저 유전 상수 유전체막의 경화 방법.
  3. 제 2 항에 있어서, 상기 제1 IR 열 처리 온도는 약 350 ℃ 내지 약 450 ℃의 범위인 것인 저 유전 상수 유전체막의 경화 방법.
  4. 제 1 항에 있어서, 상기 UV 노광 동안, 상기 기판의 온도를, 약 200 ℃ 내지 약 600 ℃의 범위의 UV 열적 온도로 상승시킴으로써 상기 로우-k 유전체막을 가열하는 단계를 더 포함하는 저 유전 상수 유전체막의 경화 방법.
  5. 제 4 항에 있어서, 상기 UV 열적 온도는 약 300 ℃ 내지 약 500 ℃의 범위인 것인 저 유전 상수 유전체막의 경화 방법.
  6. 제 1 항에 있어서, 상기 제2 IR 노광 동안, 상기 기판의 온도를, 약 200 ℃ 내지 약 600 ℃의 범위의 제2 IR 열 처리 온도로 상승시킴으로써 상기 로우-k 유전체막을 가열하는 단계를 더 포함하는 저 유전 상수 유전체막의 경화 방법.
  7. 제 6 항에 있어서, 상기 제2 IR 열 처리 온도는 약 350 ℃ 내지 약 450 ℃의 범위인 것인 저 유전 상수 유전체막의 경화 방법.
  8. 제 1 항에 있어서, 상기 제1 IR 노광은 상기 UV 노광과는 상이한 처리 시스템에서 수행되는 것인 저 유전 상수 유전체막의 경화 방법.
  9. 제 1 항에 있어서, 상기 제1 IR 노광은 상기 UV 노광과 동일한 처리 시스템에서 수행되는 것인 저 유전 상수 유전체막의 경화 방법.
  10. 제 1 항에 있어서, 상기 로우-k 유전체막을 UV 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 다색 UV 방사, 단색 UV 방사, 펄스(pulsed) UV 방사, 또는 연속파 UV 방사, 또는 그 2 이상의 조합에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  11. 제 1 항에 있어서, 상기 로우-k 유전체막을 UV 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 하나 이상의 UV 램프, 하나 이상의 UV LED(light-emitting diode), 또는 하나 이상의 UV 레이저, 또는 그 2 이상의 조합으로부터의 UV 방사에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  12. 제 1 항에 있어서, 상기 로우-k 유전체막을 UV 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 약 200 나노미터 내지 약 400 나노미터의 파장 범위를 갖는 UV 방사에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  13. 제 1 항에 있어서, 상기 로우-k 유전체막을 UV 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 약 200 나노미터 내지 약 240 나노미터의 파장 범위를 갖는 UV 방사에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  14. 제 1 항에 있어서, 상기 로우-k 유전체막을 상기 제1 IR 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 다색 IR 방사, 단색 IR 방사, 펄스 IR 방사, 또는 연속파 IR 방사, 또는 그 2 이상의 조합에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  15. 제 1 항에 있어서, 상기 로우-k 유전체막을 상기 제1 IR 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 하나 이상의 IR 램프, 하나 이상의 IR LED, 또는 하나 이상의 IR 레이저, 또는 그 2 이상의 조합으로부터의 IR 방사에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  16. 제 1 항에 있어서, 상기 로우-k 유전체막을 IR 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 약 8 미크론 내지 약 12 미크론의 파장 범위를 갖는 IR 방사에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  17. 제 1 항에 있어서, 상기 로우-k 유전체막을 UV 방사에 노광시키는 단계는,
    상기 UV 노광의 적어도 일부 동안 상기 로우-k 유전체막을 제3 IR 방사에 노광시키는 단계를 더 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  18. 제 17 항에 있어서, 상기 로우-k 유전체막을 상기 제3 IR 방사에 노광시키는 단계는, 상기 로우-k 유전체막을, 약 8 미크론 내지 약 12 미크론의 범위의 IR 방사에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  19. 제 1 항에 있어서, 상기 제2 IR 노광에 이어 상기 유전체막을, 상기 유전체막 상에 다른 막을 증착시키는 것, 상기 유전체막을 세정하는 것, 또는 상기 유전체막을 플라즈마에 노출시키는 것 중 하나 이상을 수행함으로써 처리하는 단계를 더 포함하는 저 유전 상수 유전체막의 경화 방법.
  20. 제 1 항에 있어서, 상기 로우-k 유전체막은, 구조 형성 재료 및 기공 생성 재료를 포함하는 다공성 로우-k 유전체막을 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  21. 제 20 항에 있어서, 상기 구조 형성 재료는 디에톡시메틸실란(diethoxymethylsilane, DEMS)을 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  22. 제 20 항에 있어서, 상기 기공 생성 재료는 테르펜(terpene); 노보렌(norborene); 5-디메틸-1,4-사이클로옥타디엔; 데카하이드로나프탈렌; 에틸벤젠; 또는 리모넨; 또는 그 2 이상의 조합을 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  23. 제 1 항에 있어서, 상기 제1 IR 노광 동안 상기 로우-k 유전체막을 제2 UV 방사에 노광시키는 제2 UV 노광 단계로서, 상기 제2 UV 노광은 상기 제1 IR 노광에 이은 상기 UV 노광과는 상이한 것인 상기 노광시키는 단계를 더 포함하는 저 유전 상수 유전체막의 경화 방법.
  24. 제 23 항에 있어서, 상기 제2 UV 노광은, 상기 로우-k 유전체막을, 약 300 나노미터 내지 약 450 나노미터의 파장 범위를 갖는 UV 방사에 노광시키는 단계를 포함하는 것인 저 유전 상수 유전체막의 경화 방법.
  25. 기판 상의 저 유전 상수(로우-k)막을 경화하는 방법으로서,
    기판 상에, 구조 형성 재료와 기공 생성 재료를 포함하는 로우-k 유전체막을 형성하는 단계;
    상기 로우-k 유전체막을 제1 기간 동안 적외(IR) 방사에 노광시키는 단계; 및
    상기 제1 기간 동안, 상기 로우-k 유전체막을 제2 기간 동안 자외(UV) 방사에 노광시키는 단계
    를 포함하며,
    상기 제2 기간은 상기 제1 기간보다 작으며, 상기 제2 기간은 상기 제1 기간 동안 제1 시간에서 개시하고, 상기 제1 기간 동안 제2 시간에서 종료하는 것인 저 유전 상수막의 경화 방법.
  26. 기판 상의 저 유전 상수(로우-k) 유전체막을 경화하는 방법으로서,
    기판 상에, 구조 형성 재료와 기공 생성 재료를 포함하는 로우-k 유전체막을 형성하는 단계;
    다공성 로우-k 유전체막을 형성하기 위하여 상기 로우-k 유전체막으로부터 상기 기공 생성 재료를 실질적으로 제거하는 단계;
    상기 제거하는 단계에 이어 상기 다공성 로우-k 유전체막에 교차 결합 개시자들을 생성하는 단계; 및
    상기 교차 결합 개시자들의 생성에 이어 상기 다공성 로우-k 유전체막을 교차 결합하는 단계
    를 포함하는 저 유전 상수 유전체막의 경화 방법.
  27. 제 26 항에 있어서, 상기 제거하는 단계를 원조하기 위하여 상기 로우-k 유전체막에서의 결합들을 파괴하는 단계를 더 포함하는 저 유전 상수 유전체막의 경화 방법.
  28. 기판 상의 다공성 저 유전 상수(로우-k)막을 준비하는 방법으로서,
    기판 상에, 구조 형성 재료와 교차 결합 억제자를 포함하는 로우-k 유전체막을 형성하는 단계;
    상기 로우-k 유전체막을 적외(IR) 방사에 노광시키는 IR 노광 단계; 및
    상기 로우-k 유전체막의 기계적 특성, 상기 로우-k 유전체막의 전기적 특성, 상기 로우-k 유전체막의 광학 특성, 상기 로우-k 유전체막의 기공 크기, 또는 상기 로우-k 유전체막의 다공성, 또는 그 2 이상의 조합을 조정하기 위하여, 상기 교차 결합 억제자의 잉여량을 조절하는 단계
    를 포함하는 다공성 저 유전 상수막의 준비 방법.
  29. 제 28 항에 있어서, 상기 교차 결합 억제자는, 수분, 물, 용매, 오염물, 기공 생성 재료, 잉여 기공 생성 재료, 구조 형성 재료에 대하여 약하게 결합된 사이드 그룹, 기공 생성 분자 또는 기공 생성 분자의 일부, 또는 그 2 이상의 조합을 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  30. 제 28 항에 있어서, 상기 교차 결합 억제자는 기공 생성 재료를 포함하며, 상기 구조 형성 재료와 상기 교차 결합 억제자를 갖는 상기 로우-k 유전체막을 형성하는 단계는, 상기 기판의 표면 상에 구조 형성 분자와 기공 생성 분자를 공중합하는 단계를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  31. 제 28 항에 있어서, 상기 교차 결합 억제자는 기공 생성 재료를 포함하며, 상기 구조 형성 재료와 상기 교차 결합 억제자를 갖는 상기 로우-k 유전체막을 형성하는 단계는, 상기 기판의 표면 상에 상기 구조 형성 분자에 약하게 결합된 기공 생성 분자 사이드 그룹을 갖는 구조 형성 분자를 증착시키는 단계를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  32. 제 28 항에 있어서, 상기 교차 결합 억제자의 상기 잉여량을 조절하는 단계는, 상기 IR 노광 동안 상기 로우-k 유전체막으로부터 상기 교차 결합 억제자를 실질적으로 제거하는 단계를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  33. 제 32 항에 있어서, 상기 교차 결합 억제자는, 상기 로우-k 유전체막의 자외(UV) 방사에의 임의의 노광 전에 실질적으로 제거되는 것인 다공성 저 유전 상수막의 준비 방법.
  34. 제 28 항에 있어서, 상기 교차 결합 억제자의 상기 잉여량을 조절하는 단계는, 상기 IR 노광의 기간, 상기 IR 노광을 위한 IR 강도, 또는 상기 IR 노광을 위한 IR 양(dose), 또는 그 2 이상의 조합을 조정하는 단계를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  35. 제 28 항에 있어서, 상기 기계적 특성은 탄성률(E), 또는 경도(H), 또는 양쪽 모두를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  36. 제 28 항에 있어서, 상기 전기적 특성은 유전 상수(k)를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  37. 제 28 항에 있어서, 상기 광학 특성은 굴절률(n)을 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  38. 제 28 항에 있어서, 상기 로우-k 유전체막을 자외(UV) 방사에 노광시키는 UV 노광 단계를 더 포함하는 다공성 저 유전 상수막의 준비 방법.
  39. 제 38 항에 있어서, 상기 UV 노광은 상기 IR 노광 이후인 것인 다공성 저 유전 상수막의 준비 방법.
  40. 제 38 항에 있어서, 상기 UV 노광은 상기 IR 노광의 일부 또는 전부 동안 일어나는 것인 다공성 저 유전 상수막의 준비 방법.
  41. 제 38 항에 있어서, 상기 교차 결합 억제자의 상기 잉여량을 조절하는 단계는, 상기 IR 노광 동안의 상기 UV 노광에 대한 기간, 상기 UV 노광을 위한 UV 강도, 또는 상기 UV 노광을 위한 UV 양, 또는 그 2 이상의 조합을 조정하는 단계를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  42. 제 28 항에 있어서,
    상기 로우-k 유전체막을 상기 IR 노광에 이은 자외(UV) 방사에 노광시키는 UV 노광 단계; 및
    상기 UV 노광 동안 상기 로우-k 유전체막을 제2 IR 방사에 노광시키는 단계
    를 더 포함하는 다공성 저 유전 상수막의 준비 방법.
  43. 제 42 항에 있어서, 상기 로우-k 유전체막을 상기 UV 노광에 이은 제3 IR 방사에 노광시키는 단계를 더 포함하는 다공성 저 유전 상수막의 준비 방법.
  44. 제 28 항에 있어서,
    상기 로우-k 유전체막을 상기 IR 노광에 이은 제1 자외(UV) 방사에 노광시키는 제1 UV 노광 단계; 및
    상기 IR 노광 동안 상기 로우-k 유전체막을 제2 UV 방사에 노광시키는 제2 UV 노광 단계로서, 상기 제2 UV 노광은 상기 제1 UV 노광과는 상이한 것인 상기 제2 UV 방사에 노광시키는 단계
    를 더 포함하는 다공성 저 유전 상수막의 준비 방법.
  45. 제 44 항에 있어서, 상기 교차 결합 억제자의 상기 잉여량을 조절하는 단계는, 상기 IR 노광 동안의 상기 제2 UV 노광에 대한 기간, 상기 제2 UV 노광을 위한 UV 강도, 또는 상기 제2 UV 노광을 위한 UV 양, 또는 그 2 이상의 조합을 조정하는 단계를 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  46. 제 28 항에 있어서, 상기 기판을, 상기 IR 노광 전에, 상기 IR 노광 동안, 또는 상기 IR 노광 후에, 또는 그 2 이상의 임의의 조합 시 가열하는 단계를 더 포함하는 다공성 저 유전 상수막의 준비 방법.
  47. 기판 상의 다공성 저 유전 상수(로우-k)막을 준비하는 방법으로서,
    화학적 기상 증착(CVD) 공정을 사용하여 기판 상에 SiCOH 함유 유전체막을 형성하는 단계로서, 상기 CVD 공정은 디에톡시메틸실란(DEMS) 및 기공 생성 재료를 사용하는 것인 상기 형성하는 단계;
    상기 기공 생성 재료를 실질적으로 제거하는 데 충분히 긴 제1 기간 동안 상기 SiCOH 함유 유전체막을 IR 방사에 노광시키는 IR 노광 단계;
    상기 IR 노광에 이어 제2 기간 동안 UV 방사에 상기 SiCOH 함유 유전체막을 노광시키는 단계; 및
    상기 제2 기간의 일부 또는 전부 동안 상기 SiCOH 함유 유전체막을 가열하는 단계
    를 포함하는 다공성 저 유전 상수막의 준비 방법.
  48. 제 47 항에 있어서, 상기 기공 생성 재료는 테르펜; 노보렌; 5-디메틸-1,4-사이클로옥타디엔; 데카하이드로나프탈렌; 에틸벤젠; 또는 리모넨; 또는 그 2 이상의 조합을 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  49. 제 47 항에 있어서, 상기 기공 생성 재료는 알파-터피넨(alpha-terpinene,ATRP)을 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  50. 기판 상의 다공성 저 유전 상수(로우-k)막을 준비하는 방법으로서,
    화학적 기상 증착(CVD) 공정을 사용하여 기판 상에 SiCOH 함유 유전체막을 형성하는 단계로서, 상기 CVD 공정은 디에톡시메틸실란(DEMS) 및 기공 생성 재료를 사용하는 것인 상기 형성하는 단계;
    상기 기공 생성 재료를 실질적으로 제거하는 데 충분히 긴 제1 기간 동안 상기 SiCOH 함유 유전체막을 제1 IR 방사에 노광시키는 단계;
    상기 제1 IR 노광에 이어 제2 기간 동안 상기 SiCOH 함유 유전체막을 UV 방사에 노광시키는 단계;
    상기 UV 노광 동안 제3 기간 동안 상기 SiCOH 함유 유전체막을 제2 IR 방사에 노광시키는 단계; 및
    상기 UV 노광에 이어 제4 기간 동안 상기 SiCOH 함유 유전체막을 제3 IR 방사에 노광시키는 단계
    를 포함하는 다공성 저 유전 상수막의 준비 방법.
  51. 제 50 항에 있어서, 상기 SiCOH 함유 유전체막을 상기 제2 기간의 일부 또는 전부 동안 가열하는 단계를 더 포함하는 다공성 저 유전 상수막의 준비 방법.
  52. 제 51 항에 있어서, 상기 제3 기간은 상기 제2 기간과 동시에 발생하는 것인 다공성 저 유전 상수막의 준비 방법.
  53. 제 50 항에 있어서, 상기 기공 생성 재료는, 테르펜; 노보렌; 5-디메틸-1,4-사이클로옥타디엔; 데카하이드로나프탈렌; 에틸벤젠; 또는 리모넨; 또는 그 2 이상의 조합을 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  54. 제 50 항에 있어서, 상기 기공 생성 재료는 알파-터피넨(ATRP)을 포함하는 것인 다공성 저 유전 상수막의 준비 방법.
  55. 유전체막으로서,
    약 1.7 이하의 유전 상수, 약 1.17 이하의 굴절률, 약 1.5 GPa 이상의 탄성률, 및 약 0.2 GPa 이상의 경도를 갖는 디에톡시메틸실란(DEMS)계 다공성 유전체막을 포함하는 유전체막.
  56. 유전체막으로서,
    약 2.1 이하의 유전 상수, 약 1.31 이하의 굴절률, 약 4 GPa 이상의 탄성률, 및 약 0.45 GPa 이상의 경도를 갖는 디에톡시메틸실란(DEMS)계 다공성 유전체막을 포함하는 유전체막.
KR1020107022355A 2008-03-06 2009-03-03 다공성 저 유전 상수 유전체막의 경화 방법 Expired - Fee Related KR101538531B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US12/043,835 US20090226694A1 (en) 2008-03-06 2008-03-06 POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING
US12/043,772 US7858533B2 (en) 2008-03-06 2008-03-06 Method for curing a porous low dielectric constant dielectric film
US12/043,814 2008-03-06
US12/043,814 US7977256B2 (en) 2008-03-06 2008-03-06 Method for removing a pore-generating material from an uncured low-k dielectric film
US12/043,835 2008-03-06
US12/043,772 2008-03-06

Publications (2)

Publication Number Publication Date
KR20120041641A true KR20120041641A (ko) 2012-05-02
KR101538531B1 KR101538531B1 (ko) 2015-07-21

Family

ID=41056604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022355A Expired - Fee Related KR101538531B1 (ko) 2008-03-06 2009-03-03 다공성 저 유전 상수 유전체막의 경화 방법

Country Status (6)

Country Link
JP (2) JP5490024B2 (ko)
KR (1) KR101538531B1 (ko)
CN (2) CN102789975B (ko)
DE (1) DE112009000518T5 (ko)
TW (1) TWI421939B (ko)
WO (1) WO2009111473A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110232677A1 (en) * 2010-03-29 2011-09-29 Tokyo Electron Limited Method for cleaning low-k dielectrics
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
CN104143524A (zh) * 2013-05-07 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10109478B2 (en) * 2016-09-09 2018-10-23 Lam Research Corporation Systems and methods for UV-based suppression of plasma instability
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN118315254A (zh) 2019-01-22 2024-07-09 应用材料公司 用于控制脉冲电压波形的反馈回路
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12315732B2 (en) 2022-06-10 2025-05-27 Applied Materials, Inc. Method and apparatus for etching a semiconductor substrate in a plasma etch chamber
US12272524B2 (en) 2022-09-19 2025-04-08 Applied Materials, Inc. Wideband variable impedance load for high volume manufacturing qualification and on-site diagnostics

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6756085B2 (en) * 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
US20030224544A1 (en) * 2001-12-06 2003-12-04 Shipley Company, L.L.C. Test method
JP3726071B2 (ja) * 2002-06-05 2005-12-14 東京エレクトロン株式会社 熱処理方法
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6897162B2 (en) * 2003-10-20 2005-05-24 Wafermasters, Inc. Integrated ashing and implant annealing method
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
US7622378B2 (en) * 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
JP2007214156A (ja) * 2006-02-07 2007-08-23 Yatabe Hitoo 半導体デバイス
JP2007324170A (ja) * 2006-05-30 2007-12-13 Yoshimi Shiotani 照射装置及び照射装置を用いた半導体製造装置

Also Published As

Publication number Publication date
CN102789975A (zh) 2012-11-21
CN102789975B (zh) 2015-10-14
CN101960556A (zh) 2011-01-26
CN101960556B (zh) 2013-09-18
JP2014007416A (ja) 2014-01-16
JP2011514678A (ja) 2011-05-06
TW200949941A (en) 2009-12-01
KR101538531B1 (ko) 2015-07-21
WO2009111473A2 (en) 2009-09-11
DE112009000518T5 (de) 2011-05-05
JP5490024B2 (ja) 2014-05-14
WO2009111473A3 (en) 2010-01-14
TWI421939B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
KR101538531B1 (ko) 다공성 저 유전 상수 유전체막의 경화 방법
US7858533B2 (en) Method for curing a porous low dielectric constant dielectric film
US7977256B2 (en) Method for removing a pore-generating material from an uncured low-k dielectric film
US10068765B2 (en) Multi-step system and method for curing a dielectric film
TWI431689B (zh) 介電膜之硬化方法
US8956457B2 (en) Thermal processing system for curing dielectric films
JP5615180B2 (ja) エアギャップ構造の作製方法
JP2016167633A (ja) 低誘電率絶縁体を集積するための方法
US20100065759A1 (en) Dielectric treatment module using scanning ir radiation source
US7829268B2 (en) Method for air gap formation using UV-decomposable materials
WO2010033469A2 (en) Dielectric material treatment saystem and method of operating
US20100067886A1 (en) Ir laser optics system for dielectric treatment module
US20100068897A1 (en) Dielectric treatment platform for dielectric film deposition and curing
US20090226695A1 (en) Method for treating a dielectric film with infrared radiation
US20090226694A1 (en) POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING
KR20150106334A (ko) 경화 다공질 유전체로부터 다시 충전되는 기공 충전제를 제거하는 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20101006

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140206

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150312

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150702

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150715

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150715

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180628

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20190627

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200630

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee