JP5615180B2 - エアギャップ構造の作製方法 - Google Patents

エアギャップ構造の作製方法 Download PDF

Info

Publication number
JP5615180B2
JP5615180B2 JP2010530067A JP2010530067A JP5615180B2 JP 5615180 B2 JP5615180 B2 JP 5615180B2 JP 2010530067 A JP2010530067 A JP 2010530067A JP 2010530067 A JP2010530067 A JP 2010530067A JP 5615180 B2 JP5615180 B2 JP 5615180B2
Authority
JP
Japan
Prior art keywords
substrate
radiation
sacrificial layer
exposure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010530067A
Other languages
English (en)
Other versions
JP2011503840A (ja
Inventor
リウ，ジュンジュン
アイ トマ，ドレル
アイ トマ，ドレル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2011503840A publication Critical patent/JP2011503840A/ja
Application granted granted Critical
Publication of JP5615180B2 publication Critical patent/JP5615180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Micromachines (AREA)

Description

本発明は、基板上にエアギャップ構造を形成する方法及びシステムに関する。より詳細には本発明は、第1紫外(UV)放射線プロセスを用いることによるキャップ層を介した犠牲層の分解及び除去と、第2UV放射線プロセスを用いることによる前記キャップ層の硬化を行う方法及びシステムに関する。
半導体技術分野の当業者には知られているように、相互接続の遅延は、集積回路(IC)の速度及び性能の改善を進める上での制限因子である。相互接続の遅延を最小限に抑制する一の方法は、ICデバイス内の金属ワイヤの絶縁用誘電体として低誘電率(low-k)材料を用いることによって相互接続キャパシタンスを減少させることである。よって近年、low-k材料が、比較的誘電率の高い絶縁材料に代わるものとして開発されてきた。特に、low-k膜は、半導体デバイス中の金属ワイヤ間のレベル間及びレベル内誘電層に利用されている。
それに加えて、絶縁材料の誘電率をさらに減少させるため、孔を有する材料膜-つまり有孔性low-k誘電膜-が形成される。係るlow-k膜は、フォトレジストの堆積に類似する方法であるスピンオン誘電体(SOD)法、又は化学気相成長(CVD)法によって堆積されて良い。よって、low-k材料の利用は、既存の半導体製造プロセスにすぐ適用できる。
さらに、絶縁材料の誘電率を減少させる他の試みでは、エアギャップ構造が考えられる。エアギャップ構造は、基板上に犠牲材料を堆積し、その後前記犠牲材料全体にわたってブリッジ材料を堆積することによって形成される。その後、デバイス製造プロセスの後半の段階で、犠牲材料は分解及び除去され、該犠牲材料が除去された場所にエアギャップが残される。従来犠牲材料は化学又は熱プロセスを用いることによって除去されている。
米国特許出願第11/269581号明細書 米国特許出願第11/517358号明細書 米国特許出願第11/873977号明細書 米国特許出願公開第2007/0032620号明細書 米国特許出願第11/693067号明細書
しかしこの方法によって優れた電気的特性が約束されているのだが、機械的安定性は主要な課題である。特にブリッジ材料-これには有孔性low-k材料が含まれても良い-が広い空間全体にわたって形成されるとき、分解及び後続の処理工程中にこれらの材料が割れるのが観測された。さらに、犠牲材料の選択、ブリッジ材料の選択、並びに、これらの材料の調製、形成、及び集積に係るプロセスは、ICデバイス内でのエアギャップ構造の実装を成功させる上で問題となる。
本発明は、基板上にエアギャップ構造を形成する方法及びシステムに関する。より詳細には本発明は、第1紫外(UV)放射線プロセスを用いることによるキャップ層を介した犠牲層の分解及び除去と、第2UV放射線プロセスを用いることによる前記キャップ層の硬化を行う方法及びシステムに関する。
本発明の実施例によると、基板上にエアギャップ構造を形成する方法が記載されている。当該方法は、基板上に犠牲層を形成する工程を有する。前記犠牲層は、約350℃よりも高い熱分解温度で熱分解する熱分解可能な材料を有する。その後、前記犠牲層の熱分解温度よりも低い基板温度で、前記犠牲層上にキャップ層が形成される。紫外(UV)放射線への前記基板の第1曝露を実行し、かつ前記犠牲層の熱分解温度よりも低い第1温度にまで前記基板を加熱することによって、前記犠牲層は分解し、かつ前記の分解した犠牲層は前記キャップ層を介して除去される。紫外(UV)放射線への前記基板の第2曝露を実行し、かつ前記第1温度よりも高い第2温度にまで前記基板を加熱することによって、前記キャップ層は硬化する。
本発明の他の実施例によると、基板上にエアギャップ構造を作製する処理システムが記載されている。当該システムは、基板に真空環境を供するように備えられた処理チャンバ、前記処理チャンバと結合して前記基板を支持するように備えられている基板ホルダ、前記基板を紫外(UV)放射線の第1スペクトルに曝露するように備えられた第1UV放射線源、前記基板を紫外(UV)放射線の第2スペクトルに曝露するように備えられた第2UV放射線源、及び、前記基板の温度を上昇させるように備えられた加熱装置、を有する。
本発明の実施例による基板上の犠牲材料を選択的に除去する方法のフローチャートである。 本発明の実施例による基板上の犠牲材料を選択的に除去する方法のフローチャートである。 本発明の実施例による基板上にエアギャップ構造を作製する方法のフローチャートである。 A-Eは、本発明の実施例による基板上にエアギャップ構造を作製する方法を図示している。 本発明の実施例による処理システムの概略的断面図である。 犠牲材料を分解する典型的なデータを表す。
以降の説明では、本発明を完全に理解してもらうため、及び限定ではない説明を目的として、具体的な詳細について説明する。具体的な詳細とはたとえば、特定のプロセス及び該プロセスの実行を可能にする様々なシステム及び部品についての記載である。しかし本発明は、これらの具体的詳細から逸脱した他の実施例でも実施可能であることに留意して欲しい。
上述したように、さらに相互接続キャパシタンスを減少させる、つまり相互接続遅延を減少させ、かつ集積回路(IC)の速度及び性能を改善するため、エアギャップ構造が考えられる。そこで、ブリッジ材料が犠牲材料全体にわたって形成され、かつ前記犠牲材料は分解及び除去され、該犠牲材料が除去された場所にエアギャップが残される。また上述したように、前記ブリッジ材料-前記犠牲材料とも重なる-が広い空間全体にわたって形成されるとき、分解及び後続の処理工程中にこれらの材料が割れるのが観測された。
従って図1を参照すると、本発明の実施例による基板上の犠牲材料を選択的に除去する方法が記載されている。当該方法は、基板上での犠牲層の形成で始まるフローチャート100を有する。犠牲層は、化学気相成長(CVD)法-たとえば以降で詳述するような開始剤を用いた化学気相成長(iCVD)法のような-を用いることによって形成されて良い。その後120では、犠牲層は、その犠牲層を熱分解するのに必要とされる温度よりも低い温度で選択的に分解される。その選択的分解は、その犠牲層をUV放射線に対して選択的に曝露することによって行われる。犠牲層の熱分解に必要な温度は、その犠牲層の化学組成及びその犠牲層の大きさに依存して変化して良い。たとえば犠牲層の熱分解に必要な温度は、パターニングされた層であるか全体を覆う層であるかで異なって良い。
犠牲材料を選択的に分解することによって、その犠牲層は、大きな機械強度が望ましい基板上の領域（たとえばICデバイス内の金属ラインの広い間隔）で保持され、かつ、小さな機械強度が望ましい基板上の領域（たとえばICデバイス内の金属ラインの狭い間隔）で除去されて良い。大きな機械強度が望ましい基板上の領域（たとえばICデバイス内の金属ラインの広い間隔）では、（ラインキャパシタンスを低下させるための）低誘電率の必要性は（たとえば間隔が広いため）大きくない。他方、小さな機械強度が望ましい基板上の領域（たとえばICデバイス内の金属ラインの狭い間隔）では、（相互接続ラインのキャパシタンスを低下させるための）低誘電率の必要性は（たとえば間隔が狭いため）大きい。
たとえば当該方法は基板上に犠牲層を形成する工程を有して良い。その犠牲層は、約325℃よりも高い熱分解温度で熱分解する熱分解材料を有する。一旦犠牲層が形成されると、その犠牲層全体にわたってキャップ層が形成され、そのキャップ層はブリッジ材料として機能する。その後、基板上の特定領域でその犠牲層を紫外(UV)放射線に曝露し、かつその犠牲層の熱分解温度よりも低いUV支援分解温度にまでその基板を加熱することによって、その犠牲層は選択的に分解する。当該方法は、その基板上の特定領域でその犠牲層を赤外(IR)放射線に曝露する工程をさらに有して良い。
UV支援分解プロセスは、純粋な熱分解プロセスと比較してエネルギー輸送の点で効率的であること、及び、エネルギーを有する光子として発見されるエネルギーレベルが高くなることで、犠牲材料の熱分解がその犠牲材料の熱分解温度よりも低い温度でも促進されうることを、本願発明者らは認識していた。犠牲層の温度は熱分解温度を超えないので、その犠牲層は、UV放射線の選択的曝露を介することで特定領域での熱分解プロセスを選択的に支援することによって選択的に分解されて良い。
ここで図2を参照すると、本発明の他の実施例による基板上の犠牲層を選択的に除去する方法が記載されている。当該方法は、基板上への犠牲層の堆積210で開始されるフローチャート200を有する。犠牲層は、化学気相成長(CVD)法-たとえば以降で詳述するような開始剤を用いた化学気相成長(iCVD)法のような-を用いることによって形成されて良い。
220では、有孔性材料を有するキャップ層が犠牲層上に堆積される。キャップ層は、化学気相成長(CVD)法-たとえば以降で詳述するような開始剤を用いた化学気相成長(iCVD)法のような-を用いることによって形成されて良い。
その後230では、キャップ層及び犠牲層は、ビア構造、溝構造、若しくは溝-ビア構造、又はこれらの結合構造を含む構造を有するようにパターニングされる。そのパターニングプロセスは、湿式現像プロセス、乾式現像プロセス、湿式エッチングプロセス、若しくは乾式エッチングプロセス、又はこれら2つ以上のプロセスを組み合わせたプロセスを有して良い。たとえばそのようなプロセスは、リソグラフィマスク-ソフトマスク層又はハードマスク層の使用の有無に関わらず-の調製及び使用により1層以上の誘電層をエッチングして構造を形成する当業者には理解される。
240では、構造はメタライズされる。ここでキャップ層の少なくとも一部が曝露される。メタライゼーションプロセスは、基板上にバリア層をコンフォーマルに堆積する工程、前記構造を金属で埋める工程、前平坦化アニーリングプロセスを実行する工程、及び前記キャップ層を曝露するため、前記キャップ層まで前記メタライズされた構造を平坦化する工程を有して良い。たとえばメタライゼーションプロセスは、ダマシンプロセス又はデュアルダマシンプロセスを有して良い。
250では、一旦メタライズされた構造が形成されると、UV露光用マスク層がキャップ層上に形成される。ここでUV露光用マスク層は、犠牲層を分解するための露光パターンを有する。たとえばUV露光用マスク層は、従来のリソグラフィ手順を用いることによって調製される非限界リソグラフィ用マスクを有して良い。
260では、犠牲層を熱分解するのに必要な温度よりも低い温度で、その犠牲層を露光パターンに従って選択的に分解するため、その犠牲層及びキャップ層がUV放射線に曝露される。
ここで図3を参照すると、本発明の他の実施例による基板上にエアギャップ構造を作製する方法が記載されている。当該方法は、犠牲層及び該犠牲層上に形成されるキャップ層を有する基板の準備310で開始されるフローチャート200を有する。
その後320では、基板が処理システム内に設けられる。当該処理システムは、基板を支持するように備えられている一方で、汚染物のない低圧（たとえば大気圧未満）の環境を供して良い。さらに当該処理システムは、紫外放射線及び任意で赤外(IR)放射線によって基板を照射するように備えられて良い。しかも当該処理システムは、基板の加熱及び前記基板の温度制御を行うように備えられて良い。
330では、犠牲材料を分解し、かつキャップ層を介してその犠牲材料を除去するため、その犠牲材料は第1UV放射線プロセスに曝露される。その犠牲材料を分解してキャップ層を部分的に硬化するため、第1露光プロセスのためのUV放射線が選ばれる。犠牲材料内での架橋が減少又は最小限に抑制される限り、第1UV放射線露光中でのキャップ層の部分的硬化は可能であることを、本願発明者らは認識していた。第1UV露光中でのキャップ層の過剰な架橋が起こると、分解された犠牲材料をそのキャップ層を介して除去することが難しくなる恐れがある。
340では、キャップ層内に捕らえられている分解した犠牲材料を実質的に除去し、かつそのキャップ層を実質的に完全に硬化するため、そのキャップ層は第2UV放射線プロセスに曝露される。第2UV露光プロセス中でのキャップ層の硬化は、そのキャップ層を機械的に強化する役割を果たすことができる。
エアギャップ構造を準備するとき、エアギャップ又は穴に橋を架けるキャップ層は、low-k誘電材料又は超low-k(ULK)誘電材料を有して良い。さらにキャップ層は有孔性ULK誘電材料を有して良い。
（乾燥及び/又は硬化前後において）キャップ層は、約4（たとえば熱二酸化シリコンの誘電率は3.8〜3.9の範囲であって良い）であるSiO2の誘電率以下の誘電率を有して良い。本発明の様々な実施例では、（乾燥及び/又は硬化前後において）キャップ層は、3.0以下の誘電率、2.5以下の誘電率、又は1.6〜2.7の誘電率を有して良い。
Low-k材料は従来の二酸化シリコンよりも丈夫ではない。そして機械的強度は孔の導入によってさらに劣化する。有孔性low-k膜はプラズマ処理中に容易に損傷する恐れがあるため、機械的に強化するプロセス（すなわち硬化プロセス）を行うことが望ましい。有孔性low-k誘電体の材料強度の改善は、その材料の集積を成功させる上で重要である。機械的強化を目的として、硬化手法は、有孔性low-k膜をより丈夫にして集積に適するようにするのに利用されている。
Low-k膜の硬化は、たとえばスピンオン堆積又は気相成長（たとえば化学気相成長CVD）法を用いて堆積された薄膜が該薄膜内部での架橋を起こすために処理されるようなプロセスを有する。硬化プロセス中、フリーラジカルの重合は、架橋の主な経路であると理解されている。ポリマー鎖が架橋するので、機械的特性-たとえばヤング率、膜の硬さ、破壊靱性、及び界面の接合-が改善されることで、low-k膜（たとえばキャップ層）の製造耐久性が改善される。
ここで図4A〜図4Eを参照すると、犠牲材料を選択的に除去する方法、及びエアギャップ構造を作製する方法が示されている。図4Aでは、基板の一部分上の回路レベルの拡大図が示されている。基板は、金属ライン12及び金属ビア14を有する金属相互接続10を有する。金属ビア14は、金属ライン12を図示された回路レベルの下に位置する電気回路と接続する。各金属ビア14は、ビアレベルの誘電層20によって次の金属ビア14から電気的に絶縁されている。各金属ライン12は、犠牲層30とキャップ層40を有するラインレベルの誘電体によって次の金属ライン12から電気的に絶縁されている。一旦犠牲層30が除去されると、ブリッジ材料としてのキャップ層40を有するエアギャップ構造は、基板の一部のラインレベル誘電体として残る。さらにバリア材料を有するライナー16が、誘電体と金属ライン12及び金属ビア14との間に堆積されて良い。
それに加えて図4Aに図示されているように、金属ライン12間の間隔は基板全体にわたって変化して良い。たとえば金属ライン12間の間隔は、第1領域50では（相対的に）狭くて良いが、第2領域55では（相対的に）広くて良い。間隔が相対的に狭い領域では、狭い間隔を補償するため絶縁材料の誘電率を低くする必要性があるので、エアギャップ構造が作製されて良い。間隔が相対的に広い領域では、狭い間隔を補償するため絶縁材料の誘電率を低くする必要性がないので、機械的強度を維持するため、犠牲材料はその構造内に保持されたままであって良い。
被処理基板は、半導体、金属導体、又は、エアギャップ構造が上に形成される他の基板であって良い。キャップ層40は、約4（たとえば熱二酸化シリコンの誘電率は3.8〜3.9の範囲であって良い）であるSiO2の誘電率以下の誘電率を有する誘電材料を有して良い。本発明の様々な実施例では、キャップ層40は、3.0以下の誘電率、2.5以下の誘電率、又は1.6〜2.7の誘電率を有して良い。
キャップ層40は低誘電率(low-k)膜又は超low-k膜として説明されて良い。キャップ層40は有孔性誘電膜を有して良く、又は非有孔性誘電膜を有しても良い。しかし後者では、キャップ層は、犠牲層をその分解中に除去できなければならない。たとえばキャップ層40が非有孔性材料を有する場合、分解した犠牲材料の通過を可能にする1つ以上の開口部が形成されて良い。例として、キャップ層40は2相有孔性low-k膜を有して良い。キャップ層40の誘電率は、ポロゲン燃焼後よりもポロゲン燃焼前において高くて良い。
化学気相成長(CVD)法、又はスピンオン誘電体(SOD)法-たとえば東京エレクトロン(TEL)株式会社から市販されているクリーントラックアクト8SOD（Clean Track Act 8 SOD）及びアクト12SOD（Clean Track Act 12 SOD）コーティングシステムによって供される方法-を用いて、キャップ層40は形成されて良い。クリーントラックアクト8(200mm)及びアクト12SOD(300mm)コーティングシステムは、SOD材料用のコーティング、ベーキング、及び硬化装置を供する。そのトラックシステムは、100mm、200mm、300mm、及びそれ以上のサイズの基板を処理するように備えられて良い。スピンオン誘電体法及びCVD誘電体法の当業者に知られている誘電膜を形成する他の方法及びシステムも本発明に適している。
上述したように、キャップ層40は、低誘電率（すなわちlow-k）誘電膜であることを特徴として良い。キャップ層40は、有機材料、無機材料、及び無機-有機ハイブリッド材料のうちの少なくとも1つを有して良い。それに加えてキャップ層40は有孔性であって良いし、又は非有孔性であっても良い。たとえばキャップ層40は、CVD法を用いて堆積された無機のシリケートベース材料-たとえば酸化オルガノシリケート（又はオルガノシロキサン）を有して良い。そのような膜の例には、アプライドマテリアルズ（Applied Mterials）社から市販されているブラックダイアモンド（Black Diamond）（登録商標）CVDオルガノシリケートガラス、又はノベラスシステムズ（Novellus Systems）社から市販されているコーラル(Coral)（登録商標）CVD膜が含まれる。それに加えてたとえば、キャップ層40は単一相材料を有して良い。単一相材料とはたとえば、硬化プロセス中に小さな穴（孔）を生成する架橋を抑制する終端の有機側鎖基を有する、たとえばシリコン酸化物ベースの母体である。それに加えてたとえば、キャップ層40は、少なくとも二相材料を有して良い。二相材料とはたとえば、硬化プロセス中に分解及び揮発する有機材料（たとえばポロゲン）を有する、シリコン酸化物ベースの母体である。あるいはその代わりに、キャップ層40は、SOD（スピンオン誘電体）法を用いて堆積される無機のシリケートベースの材料-たとえば水素シルセスキオキサン(HSQ)又はメチルシルセスキオキサン(MSQ)-を有して良い。そのような膜の例には、ダウコーニング（Dow Corning）社から市販されているFOx（登録商標）HSQ、ダウコーニング社から市販されているXLK有孔性HSQ、及びJSRマイクロエレクトロニクス社から市販されているJSR LKD-5109が含まれる。あるいはその代わりに、キャップ層40は、SOD法を用いて堆積された有機材料を有して良い。そのような膜の例には、ダウコーニング社から市販されているSiLK-I、SiLK-J、SiLK-H、SiLK-D、及び有孔性SiLK半導体誘電体樹脂、並びにハネウエル(Honeywell)社から市販されているFLARE（商標）やナノガラスが含まれる。
犠牲層30は分解可能なポリマーを有する。そのポリマーは架橋したポリマーを有して良い。それに加えて犠牲層30は熱分解可能なポリマーを有して良い。その熱分解可能なポリマーは、該ポリマーの化学構造の選択に基づいて調節可能な熱的特性を有する。
分解可能なポリマーは、1つ以上のモノマー及び任意で1つ以上の開始剤を利用する重合プロセスを用いることによって形成されて良い。ここで前記1つ以上の開始剤は、前記1つ以上のモノマーの分解又は断片化を引き起こしうるので、反応性モノマーが生成される。それに加えて1つ以上の架橋剤が、基板上の重合プロセスを促進するのに利用されて良い。たとえば重合プロセスは開始剤を用いた化学気相成長(iCVD)法を有して良い。iCVD法に関するさらなる詳細は特許文献4に記載されている。iCVD法のハードウエアに関する詳細は特許文献5に記載されている。
1つ以上のモノマーはメタクリラートモノマーを有して良い。モノマーは様々な側鎖基を有して良い。様々な側鎖基には、フェニル基、エーテル基、シリル/シロキシル基、アミド、並びに、不飽和及び飽和炭化水素基が含まれる。
1つ以上の架橋剤は、二官能性アクリラート架橋剤、又はメタクリラート架橋剤を有して良い。
一例によると、犠牲層30はP(npMA-co-EGDA)を有して良い。ここでP(npMA-co-EGDA)（ポリ（ネオペンチルメタクリラート））はモノマーを表し、EGDA（エチレングリコールジアクリラート）は架橋剤を表す。図6を参照すると、P(npMA-co-EGDA)を有する犠牲層の典型的データが与えられている。犠牲層の除去割合(%)が、その犠牲層を有する基板が上に存在する基板ホルダの温度（℃）の関数として示されている。ここではUV放射線は分解プロセスの促進には利用されていない。図6の検討から、犠牲層の分解は約300℃で開始され、かつ375℃ではわずかな量（約16%）の犠牲層しか除去されない。
ここで表1を参照すると、P(npMA-co-EGDA)についての追加の典型的データが与えられている。ここではUV放射線が分解プロセスの促進に利用されている。表1に示されているように、犠牲層の厚さ変化(%)が、UV放射線の波長（単位nm）及び基板ホルダの温度（℃）の関数として与えられている。このデータの検討から、基板温度300℃でUV放射線が照射されていないことで、犠牲層の厚さは無視できる程度にしか変化しない（つまり無視できる程度しか分解していない）。しかし基板ホルダの温度を300℃にまで昇温してUV放射線によって犠牲層が照射されることで、その犠牲層の厚さの顕著な変化が生じる。特に、短いUV波長（つまりよりエネルギーの大きな光子）では、分解プロセスは、（相対的に）低い温度（熱分解がすぐに起こる温度よりも低い温度）でより効率的であり、かつ犠牲層の厚さの相当な変化が実現される（つまり172nmで-72%）。
Figure 0005615180
 ビアレベルの誘電層20は、約4（たとえば熱二酸化シリコンの誘電率は3.8〜3.9の範囲であって良い）であるSiO2の誘電率以下の誘電率を有する誘電材料を有して良い。本発明の様々な実施例では、ビアレベルの誘電層20は、3.0以下の誘電率、2.5以下の誘電率、又は1.6〜2.7の誘電率を有して良い。ビアレベルの誘電層20は、低誘電率(low-k)膜又は超low-k膜として説明されて良い。ビアレベルの誘電層20は、有孔性誘電膜を有して良く、又は非有孔性誘電膜を有しても良い。たとえばビアレベルの誘電層20は、上述した誘電材料のうちのいずれか1つを有して良い。
金属ライン12はたとえば、銅(Cu)、アルミニウム(Al)、又はアルミニウム-銅の合金を有して良い。同様に金属ビア14はたとえば、Cu、Al、又はアルミニウム-銅の合金を有して良い。ライナー16は、タンタル(Ta)、タンタル窒化物(TaNx)、タンタル炭窒化物(TaCxNy)、Cu、ルテニウム(Ru)、又はバリア層若しくはシード層として用いられるものとして知られている任意の材料を有して良い。
任意で、キャップ層40の形成後、誘電膜中の1つ以上の汚染物を除去又は十分なレベルにまで減少させるため、キャップ層40は乾燥プロセスによって処理されて良い。係る汚染物にはたとえば、湿気、溶媒、ポロゲン、又は硬化プロセスを阻害する恐れのある他の汚染物が含まれる。
たとえば乾燥プロセス前から乾燥プロセス後にかけて誘電膜内部に存在する特定の汚染物が十分なレベルにまで減少するとは、その特定の汚染物が約10%〜約100%減少するという意味を含む。汚染物の減少レベルは、フーリエ赤外分光(FTIR)法又は質量分析法を用いて測定されて良い。あるいはその代わりにたとえば、誘電膜内部に存在する特定の汚染物の十分なレベルの減少とは約10%〜約100%の範囲であって良い。あるいはその代わりにたとえば、誘電膜内部に存在する特定の汚染物の十分なレベルの減少とは約80%〜約100%の範囲であって良い。
ここで図4Bを参照すると、犠牲層30及びキャップ層40は、犠牲層30を分解してキャップ層40を介して犠牲層30を除去するため、第1UV放射線プロセス32に曝露される。第1露光プロセス用のUV放射線32は、犠牲層30を分解してキャップ層40を部分的に硬化するために選ばれる。しかしキャップ層が実質的に硬化しないかわずかにしか硬化しなくても良い。第1UV放射線露光中でのキャップ層40の部分的硬化も可能であること、及び犠牲層中の架橋を減少又は最小限に抑制することが可能であることを、本願発明者らは認識していた。第1UV露光中でのキャップ層の過剰な架橋が起こると、分解された犠牲材料をそのキャップ層を介して除去することが難しくなる恐れがある。
本願発明者らは、犠牲層30の分解中にエネルギーがキャップ層40へ供給される際のエネルギー準位(hν)及び速度(q’)が硬化プロセスの様々な段階で変化することを認識していた。硬化プロセスには、架橋開始剤の生成、ポロゲンの燃焼、ポロゲンの分解、膜の架橋、及び任意の架橋開始剤の拡散に係る機構が含まれて良い。各機構が必要とするエネルギーが誘電膜に供給される際のエネルギー準位及び速度は、各異なっていて良い。たとえば母体材料の硬化中、架橋開始剤は、フォトン及びフォノンが誘起するその母体材料内部での結合分解を用いて生成されて良い。結合分解は、約300〜400nm以下の波長を有するエネルギー準位を必要とすると考えられる。それに加えてたとえば、ポロゲンの燃焼は、光増感剤によるフォトンの吸収によって促進されてよい。ポロゲンの燃焼は、たとえば約300〜400nmのUV波長を必要とすると思われる。さらにたとえば、架橋は、結合の生成及び再構成にとって十分な熱エネルギーによって促進されて良い。結合の生成及び再構成は、約9μmの波長を有するエネルギー準位を必要とすると思われる。これは、シロキサンベースのオルガノシリケートlow-k材料の主吸収ピークに相当する。
犠牲層30及びキャップ層40のUV放射線への第1曝露は、1つ以上のUVランプから、1つ以上のUV LED（発光ダイオード）から、1つ以上のUVレーザーから、又はこれら2つ以上の組合せからのUV放射線にこれらの層を曝露する工程を有して良い。UV放射線の波長は約350nm以下であって良い。望ましくはUV放射線は波長にして約150nm〜約350nmの範囲であって良い。より望ましくはUV放射線は波長にして約170nm〜約320nmの範囲又は約170nm〜約240nmの範囲であって良い。
犠牲層30及びキャップ層40の第1曝露中、これらの層は、UV放射線を照射しない状態で犠牲層30を熱的に分解するのに必要とされる温度よりも低いUV支援分解温度にまで昇温することによって、熱的に処理されて良い。熱分解温度は350℃以上であって良い。あるいは熱分解温度は約375℃よりも高くて良い。あるいはその代わりに熱分解温度は約400℃以上であって良い。あるいは熱分解温度は約425℃以上であって良い。UV支援分解温度は熱分解温度よりも低い温度に選ばれる。たとえばUV支援分解温度は約375℃以下であって良い。あるいはUV支援分解温度は約350℃以下であって良い。あるいはその代わりたとえば、UV支援分解温度は約325℃以下であって良い。あるいはUV支援分解温度は約300℃以下であって良い。
任意で、UV放射線への犠牲層30の第1曝露中、犠牲層30及びキャップ層40は、赤外(IR)放射線に曝露されて良い。犠牲層30及びキャップ層40のIR放射線への曝露は、1つ以上のIRランプから、1つ以上のIR LED（発光ダイオード）から、1つ以上のIRレーザーから、又はこれら2つ以上の組合せからのIR放射線にこれらの層を曝露する工程を有して良い。IR放射線は波長にして約1μm〜約25μmの範囲であって良い。望ましくはIR放射線は波長にして約8μm〜約14μmの範囲であって良い。
図4Bに図示されているように、UV放射線に対して基板上の特定の領域で犠牲層を選択的に曝露し、かつ犠牲層30の熱分解温度よりも低いUV支援分解温度にまでその基板を加熱することによって、犠牲層30はその基板上の特定の領域で選択的に分解されて良い。たとえば図4Bでは、第1領域50内で犠牲層30はUV放射線に曝露されて分解される一方で、第2領域55内で犠牲層30はUV放射線に曝露も分解もされない。当該方法は、赤外(IR)放射線に対して基板上の特定の領域で犠牲層30を選択的に曝露する工程をさらに有して良い。
UV放射線に対して犠牲層30を選択的に曝露するとき、UV露光用マスク層がキャップ層上に形成されて良い。ここでUV露光用マスク層は、犠牲層30を分解する露光パターンを有する。たとえばUV露光用マスク層は、従来のリソグラフィ手順を用いることによって調製される非限界リソグラフィ用マスクを有して良い。
ここで図4Cを参照すると、第1UV放射線プロセスが犠牲層30の分解を促進する。犠牲層30が分解することで、犠牲層30はキャップ層40を介して除去され、エアギャップ34が残される。
ここで図4Dを参照すると、キャップ層40中の分解した犠牲材料を実質的に除去し、かつキャップ層40の硬化を実質的に完全にすることで（図4Eに図示されているような）硬化したキャップ層44を生成するため、キャップ層40が第2UV放射線プロセス42に曝露される。第2UV放射線プロセス中のキャップ層40の硬化は、キャップ層40を機械的に強化する役割を果たすことができる。
UV放射線へのキャップ層40の第2曝露は、1つ以上のUVランプから、1つ以上のUV LED（発光ダイオード）から、1つ以上のUVレーザーから、又はこれら2つ以上の組合せからのUV放射線にこれらの層を曝露する工程を有して良い。望ましくはUV放射線は波長にして約100nm〜約300nmの範囲であって良い。より望ましくはUV放射線は波長にして約150nm〜約240nmの範囲であって良い。本発明の一の実施例によると、第2UV放射線プロセスのためのUV放射線は、第1UV放射線プロセスでの波長（たとえばキャップ層40の架橋を促進する高エネルギー）よりも短い波長を有する。
UV放射線に対するキャップ層40の第2曝露中、キャップ層40は、犠牲層30を熱的に分解するのに必要とされる温度よりも低いUV支援硬化温度にまで昇温することによって、熱的に処理されて良い。
第2UV放射線プロセス中、キャップ層40はIR放射線にも曝露されて良い。IR放射線へのキャップ層40の曝露40は、1つ以上のIRランプから、1つ以上のIR LED（発光ダイオード）から、1つ以上のIRレーザーから、又はこれら2つ以上の組合せからのIR放射線にこれらの層を曝露する工程を有して良い。IR放射線は波長にして約1μm〜約25μmの範囲であって良い。望ましくはIR放射線は波長にして約8μm〜約14μmの範囲であって良い。
第2UV放射線プロセスに続き、キャップ層40は任意で、基板温度を、約200℃〜犠牲層30の熱分解温度よりも低い温度の範囲である熱処理温度にまで昇温することによって熱的に処理されて良い。基板上に犠牲層30が存在しない場合、熱処理温度を高くすることが許される。
第1及び第2UV放射線プロセスに続き、誘電膜の熱処理は、（複数の）UV露光と同一の処理チャンバ内で実行されて良い。あるいはその代わりに第1及び第2UV放射線プロセスに続くキャップ層40の熱処理は、（複数の）UV露光とは異なる処理チャンバ内で実行されても良い。
ここで図5を参照すると、本発明の他の実施例によるUV露光システム400が図示されている。UV露光システム400は、基板ホルダ420上に存在する基板425を処理するための清浄で汚染物のない環境を生成するように備えられた処理チャンバ410を有する。UV露光システム400は、単一、複数、狭帯域、又は広帯域の波長で電磁(EM)放射線に対して誘電膜を有する基板425を曝露するように備えられた1つ以上の放射線源をさらに有する。1つ以上の放射線源は、任意のIR放射線源440及び第1UV放射線源445を有して良い。UV放射線及び任意のIR放射線に対する基板の曝露は、同時、順次、又は互いに重なって実行されて良い。それに加えて1つ以上の放射線源は、第1UV放射線源445とは異なる波長（範囲）で基板425を照射するように備えられた第2UV放射線源446を有して良い。
IR放射線源440は広帯域IR源又は狭帯域IR源を有して良い。IR放射線源440は、1つ以上のIRランプ、1つ以上のIR LED（発光ダイオード）、1つ以上のIRレーザー、又はこれら2つ以上の組合せを有して良い。IR出力は約0.1mW〜約2000Wの範囲であって良い。IR放射線の波長は約1μm〜約25μmの範囲であって良く、望ましくは約8μm〜約14μmの範囲であって良い。たとえばIR放射線源440は、約1μm〜約25μmの範囲のスペクトル出力を有するIR素子-たとえばセラミック素子又はシリコンカーバイド素子-を有して良い。あるいはIR放射線源440は、半導体レーザー（ダイオード）、又は、光パラメトリック増幅を有するイオン、Ti:サファイア(Al2O3)、若しくは色素レーザーを有して良い。
第1UV放射線源445（及び第2UV放射線源446）は広帯域UV源又は狭帯域UV源を有して良い。第1UV放射線源445及び第2UV放射線源446は、1つ以上のUVランプ、1つ以上のUV LED（発光ダイオード）、1つ以上のUVレーザー（連続波(CW)、可変型、パルス型）、又はこれら2つ以上の組合せを有して良い。UV放射線はたとえば、マイクロ波源、アーク放電、誘電バリア放電、又は電子衝突の発生から発生して良い。UV出力密度は約0.1mW/cm2〜約2000mW/cm2の範囲であって良い。UV波長は約100nm〜約600nmの範囲であって良く、望ましくは約200nm〜約400nmの範囲であって良い。たとえば第1UV放射線源445（及び第2UV放射線源446）は、約180nm〜約500nmの範囲のスペクトル出力を有する直流(DC)又はパルスランプ-重水素(D2)ランプ-を有して良い。あるいは第1UV放射線源445（及び第2UV放射線源446）は、半導体レーザー（ダイオード）、又は、（窒素）ガスレーザー、3倍高調波Nd:YAGレーザー、又は銅蒸気レーザーを有して良い。
IR放射線源並びに/又は第1及び第2UV放射線源445、446は、出力放射線の1つ以上の特性を調節する任意の個数の光学デバイスを有して良い。たとえば各源は、光学フィルタ、光学レンズ、ビームコリメータ等をさらに有して良い。光学及び電磁波の伝播の当業者に知られているそのような光学操作デバイスは本発明に適している。
基板ホルダ420は温度制御システムをさらに有して良い。前記温度制御システムは、基板温度の昇温及び/又は制御を行うように備えられて良い。前記温度制御システムは、熱処理装置430の一部であって良い。基板ホルダ420は1つ以上の伝熱素子を有して良い。前記1つ以上の伝熱素子は電源及び温度制御装置と結合した基板ホルダ420内に埋め込まれている。たとえば各加熱素子は電力を供給するように備えられた電源と結合する抵抗加熱素子を有して良い。基板ホルダ420は任意で1つ以上の放射加熱素子を有して良い。基板425の温度はたとえば約20℃〜約500℃の範囲であって良い。望ましくは、温度は約200℃〜約400℃の範囲であって良い。
加熱装置は基板425の温度を昇温するのに利用されて良い。前記加熱装置は熱処理装置430及び/又はIR放射線源440を有して良い。
それに加えて基板ホルダ420は、基板425を固定するように備えられて良いし、又は基板425を固定するように備えられていなくても良い。たとえば基板ホルダ420は基板425を機械的又は電気的に固定するように備えられて良い。
再度図5を参照すると、UV露光システム400はガス注入システム450をさらに有して良い。ガス注入システム450は、処理チャンバ410と結合し、かつパージガスを処理チャンバ410へ導入するように備えられている。パージガスはたとえば、不活性ガス-たとえば希ガス又は窒素-を有して良い。あるいはその代わりにパージガスは他のガス-たとえばH2、NH3、CxHy、又はこれらの混合ガスを有しても良い。それに加えてUV露光システム400は真空排気システム455をさらに有して良い。真空排気システム455は、処理チャンバ410と結合し、かつ処理チャンバ410を排気するように備えられている。分解又は硬化プロセス中、基板425はパージガス環境に置かれて良い。そのパージガス環境は真空条件を有しても良いし、真空条件を有していなくても良い。
さらにUV露光システム400は制御装置460を有して良い。制御装置460は、処理チャンバ410、基板ホルダ420、熱処理装置430、任意のIR放射線源440、第1UV放射線源445、第2UV放射線源446、ガス注入システム450、及び真空排気システム455と結合して良い。制御装置460は、マイクロプロセッサ、メモリ、及びデジタルI/Oポートを有する。デジタルI/Oポートは、UV露光システム400からの出力を監視するのみならず、UV露光システム400への入力をやり取りし、かつ起動させるのに十分な制御電圧を発生させる能力を有する。メモリに記憶されたプログラムは、記憶されたプロセスレシピに従って、UV露光システム400とやり取りするのに利用されて良い。制御装置460は、任意の個数の処理装置（410、420、430、440、445、446、450、又は455）を設定するのに利用されて良い。制御装置460は、処理装置からのデータを収集、提供、処理、保存、及び表示して良い。制御装置460は、1つ以上の処理装置を制御する多数のアプリケーションを有して良い。たとえば制御装置460は、グラフィカルユーザーインターフェース(GUI)構成要素（図示されていない）を有して良い。GUI構成要素は、ユーザーが1つ以上の処理要素を監視及び/又は制御できるようになる使用が容易なインターフェースを供することができる。
制御装置460は、デルコーポレーションから販売されているDELL PRECISION WORKSTATION610（商標）で実装されて良い。制御装置460はまた、汎用コンピュータ、プロセッサ、デジタル信号プロセッサ等で実装されても良い。その制御装置は、基板処理装置に、コンピュータによる読み取りが可能な媒体から制御装置に格納されている1以上の命令に係る1以上のシーケンスを実行する制御装置460に応答して、本発明に係る処理工程の一部又は全部を実行させる。コンピュータによる読み取りが可能な媒体又はメモリは、本発明の教示に従ってプログラミングされた命令を保持し、かつ本明細書に記載されたデータ構造、テーブル、レコード又は他のデータを有する。コンピュータによる読み取りが可能な媒体の例には、コンパクトディスク（たとえばCD-ROM）若しくは他の光学式媒体、ハードディスク、フロッピーディスク、テープ、磁気光学ディスク、PROMs（EPROM、EEPROM、フラッシュEPROM）、DRAM、SRAM、SDRAM若しくは他の磁気媒体、パンチカード、紙テープ若しくは穴のパターンを有する他の物理媒体、又は搬送波（後述）若しくはコンピュータによる読み取りが可能な他の媒体がある。
制御装置460は、UV露光システム400に対して局所的に設置されても良いし、又はインターネット又はイントラネットを介して処理システム1に対して離れた場所に設置されても良い。よって制御装置460は、直接接続、イントラネット、インターネット及びワイヤレス接続のうちの少なくとも1を用いることによってUV露光システム400とのデータのやり取りをして良い。制御装置460は、たとえば顧客側（つまりデバイスメーカー等）のイントラネットと結合して良いし、又はたとえば売り手側（つまり装置製造者等）のイントラネットと結合しても良い。さらに別なコンピュータ（つまり制御装置、サーバー等）が、たとえば制御装置とアクセスすることで、直接接続、イントラネット及びインターネットのうちの少なくとも1つを介してデータのやり取りをして良い。
さらに本発明の実施例は、処理用コア（たとえばコンピュータの処理装置-たとえば制御装置460）として実行されるソフトウエアプログラムとして、又は該ソフトウエアプログラムをサポートするのに用いられて良い。さもなければ本発明の実施例は、機械による読み取りが可能な媒体上で、又は該媒体内部で実装又は実現されても良い。機械による読み取りが可能な媒体は、機械（たとえばコンピュータ）によって読み取り可能な形式で情報を保存する任意の機構を有する。たとえば機械による読み取りが可能な媒体は、リードオンリーメモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光学記憶媒体、及びフラッシュメモリデバイス等を有して良い。
図4A〜図4Eを参照しながら前述したように、第1及び第2UV露光プロセスは同一のUV露光システム（たとえば図5に図示されたUV露光システム400）内で実行されて良い。あるいはその代わりに第1 UV露光プロセス及び第2UV露光プロセスは別個のUV露光システム（各々が図5に図示された装置を有して良い）内で実行されても良い。UV露光システムは、該UV露光システムに対して基板を搬入出するように備えられている搬送システムを介して、多装置製造システムと結合して良い。たとえば前記多装置製造システムは、エッチングシステム、堆積システム、コーティングシステム、パターニングシステム、計測システム、及び他の材料処理システムを含む処理装置に対して基板を搬入出することを可能にする。
たとえ本発明のある典型的実施例のみが詳細に説明されたとしても、当業者は、本発明の新規な教示及び利点からほとんど逸脱することなく、多くの修正型が可能であることをすぐに理解する。従って多くの係る修正型は、本発明の技術的範囲内に含まれるものと解される。

Claims (17)

  1. 基板上にエアギャップ構造を形成する方法であって：
    350℃よりも高い熱分解温度で熱分解する熱分解可能な材料を有する犠牲層を前記基板上に形成する工程；
    前記犠牲層の熱分解温度よりも低い基板温度で前記犠牲層上にキャップ層を形成する工程；
    紫外(UV)放射線への前記基板の第1曝露を実行し、かつ前記犠牲層の熱分解温度よりも低い第1温度にまで前記基板を加熱することによって、前記犠牲層をUV支援分解する工程；
    前記キャップ層を介して前記の分解した犠牲層を除去する工程；及び、
    UV放射線への前記基板の第2曝露を実行し、かつ前記第1温度よりも高い第2温度にまで前記基板を加熱することによって、前記キャップ層を硬化させる工程；
    を有する方法。
  2. 前記第1温度は、前記のキャップ層内での第1UV曝露の光化学反応速度を遅くさせる、請求項1に記載の方法。
  3. 前記犠牲層は375℃よりも高い熱分解温度で熱分解する、請求項1に記載の方法。
  4. 前記犠牲層は425℃よりも高い熱分解温度で熱分解する、請求項1に記載の方法。
  5. 前記第1温度は350℃よりも低温である、請求項1に記載の方法。
  6. 前記第1温度は300℃よりも低温である、請求項1に記載の方法。
  7. 前記UV支援分解する工程は、前記基板上の特定領域での前記犠牲層の分解を、前記犠牲層の前記第1曝露を前記の基板上の特定領域で選択的に実行することによって行う工程を有する、請求項1に記載の方法。
  8. 前記のUV放射線に対する犠牲層の選択的曝露は、1つ以上のUVランプから、若しくは、1つ以上のUVレーザーから、又は前記の2つ以上の組合せからのUV放射線に対して前記犠牲層を選択的に曝露する工程を有し、
    前記のUV放射線に対する犠牲層の選択的曝露はマスクを介してUV放射線を前記犠牲層に照射する工程を有し、かつ
    前記マスク内のパターンは前記の基板上の特定領域の1つ以上をそれぞれ異なる状態にする、
    請求項7に記載の方法。
  9. 前記のUV放射線に対する基板の第1曝露は、1つ以上のUVランプ及び/又は1つ以上のUVレーザーからのUV放射線に対して前記基板を曝露する工程を有する、請求項1に記載の方法。
  10. 前記のUV放射線に対する基板の第1曝露は100nm乃至600nmの範囲のUV放射線に対して前記基板を曝露する工程を有する、請求項1に記載の方法。
  11. 前記のUV放射線に対する基板の第1曝露は170nm乃至320nmの範囲のUV放射線に対して前記基板を曝露する工程を有する、請求項1に記載の方法。
  12. 前記のUV放射線に対する基板の第2曝露は、1つ以上のUVランプ及び/又は1つ以上のUVレーザーからのUV放射線に対して前記基板を曝露する工程を有する、請求項1に記載の方法。
  13. 前記のUV放射線に対する基板の第2曝露は100nm乃至600nmの範囲のUV放射線に対して前記基板を曝露する工程を有する、請求項1に記載の方法。
  14. 前記のUV放射線に対する基板の第2曝露は170nm乃至240nmの範囲のUV放射線に対して前記基板を曝露する工程を有する、請求項1に記載の方法。
  15. 前記のUV放射線に対する基板の第1曝露及び前記のUV放射線に対する基板の第2曝露は同一の処理チャンバ内で実行される、請求項1に記載の方法。
  16. 前記のUV放射線に対する基板の第1曝露が、第1UV波長範囲のUV放射線に対して前記基板を曝露する工程を有し、かつ
    前記のUV放射線に対する基板の第2曝露が、第2UV波長範囲のUV放射線に対して前記基板を曝露する工程を有する、
    請求項1に記載の方法。
  17. 前記犠牲層がP(npMA-co-EGDA)を有し、かつ
    前記キャップ層が有孔性材料を有する、
    請求項1に記載の方法。
JP2010530067A 2007-10-18 2008-10-14 エアギャップ構造の作製方法 Expired - Fee Related JP5615180B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/874,461 US7666754B2 (en) 2007-10-18 2007-10-18 Method and system for forming an air gap structure
US11/874,461 2007-10-18
PCT/US2008/079877 WO2009052117A1 (en) 2007-10-18 2008-10-14 Method and system for forming an air gap structure

Publications (2)

Publication Number Publication Date
JP2011503840A JP2011503840A (ja) 2011-01-27
JP5615180B2 true JP5615180B2 (ja) 2014-10-29

Family

ID=40567755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010530067A Expired - Fee Related JP5615180B2 (ja) 2007-10-18 2008-10-14 エアギャップ構造の作製方法

Country Status (6)

Country Link
US (1) US7666754B2 (ja)
JP (1) JP5615180B2 (ja)
KR (1) KR20100074239A (ja)
CN (1) CN101828249B (ja)
TW (1) TWI451528B (ja)
WO (1) WO2009052117A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829268B2 (en) * 2007-10-17 2010-11-09 Tokyo Electron Limited Method for air gap formation using UV-decomposable materials
JP4929254B2 (ja) * 2008-09-02 2012-05-09 株式会社東芝 半導体装置の製造方法
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
US7855123B2 (en) * 2009-03-31 2010-12-21 Tokyo Electron Limited Method of integrating an air gap structure with a substrate
US7790601B1 (en) * 2009-09-17 2010-09-07 International Business Machines Corporation Forming interconnects with air gaps
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8765573B2 (en) 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8778749B2 (en) * 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
CN103137551B (zh) * 2011-12-05 2014-12-03 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
CN103187362B (zh) * 2011-12-31 2015-07-29 中芯国际集成电路制造(上海)有限公司 具有空气间隙的双镶嵌大马士革结构器件的制作方法
US9105634B2 (en) 2012-06-29 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in interconnect structures and methods for forming the same
US20140138790A1 (en) * 2012-11-21 2014-05-22 Spansion Llc Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same
JP2014157123A (ja) * 2013-02-18 2014-08-28 Toshiba Corp 試料、試料作成装置および試料観察方法
US8921235B2 (en) 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
TWI555119B (zh) * 2014-03-21 2016-10-21 力晶科技股份有限公司 具有氣隙的結構的形成方法
JP6237429B2 (ja) 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
US9401304B2 (en) 2014-04-24 2016-07-26 Sandisk Technologies Llc Patterning method for low-k inter-metal dielectrics and associated semiconductor device
KR102380774B1 (ko) 2014-11-14 2022-04-04 삼성전자주식회사 슬러리 화합물 이를 이용한 반도체 소자의 제조 방법
US9553019B1 (en) 2016-04-15 2017-01-24 International Business Machines Corporation Airgap protection layer for via alignment
US9865738B2 (en) 2016-04-29 2018-01-09 Samsung Electronics Co., Ltd. Fin field effect transistor (FinFET) having air gap and method of fabricating the same
WO2020014352A1 (en) * 2018-07-11 2020-01-16 Tokyo Electron Limited Methods to reduce gouging for core removal processes using thermal decomposition materials
US20240030023A1 (en) * 2019-01-29 2024-01-25 Lam Research Corporation Sacrificial protection layer for environmentally sensitive surfaces of substrates
JP7192588B2 (ja) * 2019-03-12 2022-12-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7193729B2 (ja) * 2019-03-22 2022-12-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN115552573A (zh) 2020-05-12 2022-12-30 朗姆研究公司 刺激响应聚合物膜的受控降解

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815329B2 (en) 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
WO2004047166A2 (en) 2002-11-15 2004-06-03 E.I. Du Pont De Nemours And Company Process for using protective layers in the fabrication of electronic devices
TWI273671B (en) 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
EP1632956A1 (en) 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films

Also Published As

Publication number Publication date
TW200937575A (en) 2009-09-01
JP2011503840A (ja) 2011-01-27
KR20100074239A (ko) 2010-07-01
US7666754B2 (en) 2010-02-23
CN101828249B (zh) 2012-05-23
WO2009052117A1 (en) 2009-04-23
TWI451528B (zh) 2014-09-01
US20090130863A1 (en) 2009-05-21
CN101828249A (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
JP5615180B2 (ja) エアギャップ構造の作製方法
US10068765B2 (en) Multi-step system and method for curing a dielectric film
US7829268B2 (en) Method for air gap formation using UV-decomposable materials
US7858533B2 (en) Method for curing a porous low dielectric constant dielectric film
US7977256B2 (en) Method for removing a pore-generating material from an uncured low-k dielectric film
TWI431689B (zh) 介電膜之硬化方法
JP5490024B2 (ja) 有孔性低誘電率誘電膜の硬化方法
JP2016167633A (ja) 低誘電率絶縁体を集積するための方法
KR101653907B1 (ko) 경화 다공질 유전체로부터 다시 충전되는 기공 충전제를 제거하는 방법
US20090226695A1 (en) Method for treating a dielectric film with infrared radiation
US20090226694A1 (en) POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140520

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140909

R150 Certificate of patent or registration of utility model

Ref document number: 5615180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees