TWI451528B - 空氣間隙結構之形成方法與系統 - Google Patents

空氣間隙結構之形成方法與系統 Download PDF

Info

Publication number
TWI451528B
TWI451528B TW097139857A TW97139857A TWI451528B TW I451528 B TWI451528 B TW I451528B TW 097139857 A TW097139857 A TW 097139857A TW 97139857 A TW97139857 A TW 97139857A TW I451528 B TWI451528 B TW I451528B
Authority
TW
Taiwan
Prior art keywords
substrate
radiation
air gap
forming
exposure
Prior art date
Application number
TW097139857A
Other languages
English (en)
Other versions
TW200937575A (en
Inventor
Dorel I Toma
Junjun Liu
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200937575A publication Critical patent/TW200937575A/zh
Application granted granted Critical
Publication of TWI451528B publication Critical patent/TWI451528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Micromachines (AREA)
  • Semiconductor Memories (AREA)

Description

空氣間隙結構之形成方法與系統 【相關申請案之交互參照】
本申請案係與下列案件相關：審理中的美國專利申請案第11/269,581號，標題為「MULTI-STEP SYSTEM AND METHOD FOR CURING A DIELECTRIC FILM」，申請於2005年11月9日；審理中的美國專利申請案第11/517,358號，標題為「THERMAL PROCESSING SYSTEM FOR CURING DIELECTRIC FILMS」，申請於2006年9月8日；以及同在審理中的美國專利申請案第11/873,977號，標題為「METHOD FOR AIR GAP FORMATION USING UV-DECOMPOSABLE MATERIALS」(代理人案號TDC-001)，申請於2007年10月17日。上述申請案的整體內容均合併於此以供參照。
本發明係關於在基板上形成空氣間隙結構的方法與系統，尤其係關於使用第一紫外線(UV，ultraviolet)輻射處理而穿過覆蓋層來分解及移除犧牲層並且使用第二UV輻射處理來硬化覆蓋層的方法與系統。
如熟習半導體技術者所知悉，互連延遲係推進改善積體電路(IC，integrated circuits)之速度與性能的主要限制因素。使互連延遲降至最低的一種方法為藉由使用低介電常數(低k)材料來作為IC裝置中之金屬線的絕緣介電質，而降低互連電容。因此，近年來，低k材料已被開發來取代相對較高介電常數的絕緣材料，例如二氧化矽。具體而言，低k膜可用於位在半導體裝置中金屬線之間的層間(inter-level)與層內(intra-level)介電層。
此外，為了進一步降低絕緣材料的介電常數，材料膜被形成具有孔隙，即多孔低k介電膜。吾人可藉由類似於光阻塗佈的旋塗式介電質(SOD，spin-on dielectric)法，或藉由化學氣相沉積(CVD，chemical vapor deposition)來沉積此種低k膜。因此，低k材料的使用可輕易適應既有的半導體製造處理。
再者，在降低絕緣材料之介電常數的又另一種嘗試中，考慮空氣間隙結構。吾人藉由將犧牲材料沉積在基板上，然後在犧牲材料上方沉積橋接(bridging)材料，而形成空氣間隙結構。然後，在裝置製造處理中的後段，將犧牲材料分解並且移除，而在其消失的時候留下間隙或空隙。傳統上，犧牲材料係使用化學或熱處理來移除。
然而，儘管以此種方法可帶來較佳電性能的可能，但機械安定性卻係主要的考量。具體來說，當形成可包含多孔低k材料的橋接材料時，這些材料已被觀察到在分解以及後續處理步驟期間會發生坍塌。再者，犧牲材料的選擇、橋接材料的選擇、以及用以製備、形成以及整合這些材料的程序皆會引起許多在IC裝置中成功實現空氣間隙結構的挑戰。
本發明係關於在基板上形成空氣間隙結構的方法與系統。尤其，本發明係關於使用第一紫外線(UV)輻射處理穿過覆蓋層來分解並移除犧牲層，且使用第二UV輻射處理來硬化覆蓋層的方法與系統。
依照一實施例，說明一種在基板上形成空氣間隙結構的方法。此方法包含在基板上形成犧牲層，其中犧牲層包含可分解材料，此可分解材料會在約350℃以上的熱分解溫度下進行熱分解。然後，在低於犧牲層之熱分解溫度的基板溫度下，將覆蓋層形成在犧牲層上。藉由執行基板對紫外線(UV)輻射的第一曝露，並且將基板加熱至低於犧牲層之熱分解溫度的第一溫度，而使犧牲層進行分解，並且穿過覆蓋層而移除已分解的犧牲層。藉由執行基板對UV輻射的第二曝露，並且將基板加熱至高於第一溫度的第二溫度，以硬化覆蓋層。而使覆蓋層進行交聯。
依照另一實施例，說明一種在基板上製備空氣間隙結構的處理系統，此系統包含：處理室，用以提供基板用的真空環境；基板載台，耦合至處理室，並且用以支撐基板；第一紫外線(UV)輻射源，用以使基板曝露至第一UV輻射光譜；第二紫外線(UV)輻射源，用以使基板曝露至第二UV輻射光譜；以及加熱裝置，用以升高基板的溫度。
在以下說明中，為了促進對本發明的整體瞭解以及為了說明且不限制之目的，而提出特定細節，例如特定處理以及於其中執行此種處理之各種系統與元件的說明。然而，吾人應瞭解本發明可在不具有這些特定細節的其他實施例中被實施。
如上所述，考慮使用空氣間隙結構係為了進一步降低互連電容，從而降低互連延遲並改善積體電路(IC，integrated circuits)的速度與性能。於其中，橋接(bridging)材料被形成在犧牲材料的上方，而此犧牲材料會被分解與移除，以便在移除此犧牲材料時留下間隙或空隙。又，如上所述，當在犧牲材料的上方形成橋接材料時，可在犧牲材料分解以及後續處理步驟期間觀察到這些材料發生坍塌。因此，在此說明一種具有較大機械強度之在基板上形成空氣間隙結構的方法與系統。
參考圖1，說明一種選擇性移除基板上之犧牲材料的方法。此方法包含起始於步驟110的流程圖100，於步驟110中，將犧牲層形成在基板上。吾人可使用氣相沉積處理來形成此犧牲層，例如以下會更詳細說明的既發化學氣相沉積(iCVD，initiated chemical vapor deposition)處理。然後，在步驟120中，以低於使犧牲層進行熱分解所需的溫度，選擇性分解犧牲層，其中藉由將犧牲層選擇性地曝露至UV輻射而執行選擇性分解。使犧牲層進行熱分解所需的溫度會根據犧牲層的化學成分以及犧牲層的尺寸而加以變化。例如，對於已圖案化薄膜與覆蓋膜而言，使犧牲層進行熱分解所需的溫度亦會不同。
藉由選擇性分解犧牲材料，吾人可在基板上需要具有較大機械強度的區域內(例如在積體電路裝置中金屬線的寬闊間距)保留犧牲材料，而在基板上需要具有較小機械強度之區域內(例如在積體電路裝置中金屬線的密集間距)移除犧牲材料。在基板上需要具有較大機械強度的區域內(例如在積體電路裝置中金屬線的寬闊間距)，較低介電常數(以降低線電容)的需求係較小的(因為，例如較寬闊的間距)，而在基板上需要具有較小機械強度的區域內(例如在積體電路裝置中金屬線的密集間距)，對於較低介電常數的需求係較大的(因為，較密集的間距)。或者，犧牲層也可不被選擇性分解，甚而犧牲層可被非選擇性分解，即在低於使犧牲層進行熱分解的溫度下，藉由將犧牲層曝露至UV輻射而使整個犧牲層實質上受到分解處理。
例如，此方法可包含在基板上形成犧牲層，於其中犧牲層包含可分解材料，此可分解材料可在約325℃以上的熱分解溫度進行熱分解。一旦形成犧牲材料後，將覆蓋層形成在犧牲材料的上方，以作為橋接材料。然後，藉由將犧牲層選擇性或非選擇性地曝露至紫外線(UV，ultraviolet)輻射並且將基板加熱至低於犧牲層之熱分解溫度的UV輔助(UV-assisted)分解溫度，以在基板上的特定區域選擇性地分解犧牲材料或非選擇性地分解犧牲材料。此方法可更包含將位在基板上之特定區域的犧牲層選擇性地曝露至紅外線(IR，infrared)輻射，或非選擇性地將犧牲層曝露至紅外線(IR)輻射。
本案發明人已瞭解相較於純粹熱分解處理，UV輔助分解處理在能量傳遞方面效率較佳，並且發現具有高能光子(energetic photon)形式的較高能階可在低於犧牲材料的熱分解溫度下促進犧牲材料的分解。由於犧牲層的溫度不會超過其熱分解溫度，所以吾人可藉由透過選擇性曝露至UV輻射而在特定區域選擇性輔助分解處理，以選擇性分解犧牲層，或藉由透過非選擇性曝露至UV輻射而進行非選擇性輔助分解處理以非選擇性分解犧牲層。
以下參考圖2，說明選擇性移除基板上之犧牲材料的方法。雖然為了選擇性移除基板上的犧牲材料而說明此方法，但此方法亦可用於非選擇性移除基板上的犧牲層。此方法包含起始於步驟210的流程圖200，在步驟210中，將犧牲層沉積在基板上。犧牲層可使用氣相沉積處理加以形成，例如以下會更詳細說明的既發化學氣相沉積(iCVD)處理。
在步驟220中，將覆蓋層沉積在犧牲層上，於其中覆蓋層包含多孔材料。覆蓋層可使用氣相沉積處理加以形成，例如以下會更詳細說明的化學氣相沉積(CVD，chemical vapor deposition)處理。
然後，在步驟230中，以包含介層結構、溝渠結構、或溝渠-介層結構、或其組合的結構，將覆蓋層以及犧牲層進行圖案化。圖案化處理可包含溼式顯影處理、乾式顯影處理、溼式蝕刻處理、或乾式蝕刻處理、或其兩種以上的組合。例如，熟習製備與使用微影遮罩技術者可瞭解此種處理在具有或不具有一個以上軟遮罩層或硬遮罩層的情況下，將圖案蝕刻到一個以上的介電層內而形成此結構。
在步驟240中，將此結構進行金屬化，於其中露出至少一部分的覆蓋層。金屬化處理可包含：將阻障層正形地沉積在基板上；以金屬填充此結構；執行前平坦化退火處理；以及將經過金屬化的結構平坦化至覆蓋層而露出覆蓋層。例如，金屬化處理可包含金屬鑲嵌雕刻處理或雙金屬鑲嵌雕刻處理。
在步驟250中，一旦形成金屬化結構後，將UV曝露遮罩層形成在覆蓋層上，於其中UV曝露遮罩層包含用以分解犧牲層的曝露圖案。例如，UV曝露遮罩層可包含使用習知微影程序所製備的非關鍵(non-critical)微影遮罩。假使需進行犧牲層的非選擇性移除時，可不需要UV曝露遮罩。
在步驟260中，將犧牲層以及覆蓋層曝露至UV輻射，以在低於使犧牲層進行熱分解的溫度下，依照曝露圖案使犧牲層進行選擇性分解。
以下參考圖3，依照另一實施例說明用以在基板上形成空氣間隙結構的方法。此方法包含起始於步驟310的流程圖300，於步驟310中，製備包含犧牲層以及形成在犧牲層上之覆蓋層的基板。
然後，在步驟320中，將基板配置在一處理系統中。此處理系統可用以支撐基板而同時提供無污染、低壓(例如次大氣壓)的環境。再者，此處理系統可以紫外線輻射以及任選的紅外線(IR)輻射來照射基板。此外，此處理系統可用以加熱基板並且控制基板的溫度。
在步驟330中，將犧牲材料曝露至第一UV輻射處理，以分解犧牲材料並且穿過覆蓋層而移除犧牲材料。選擇用於第一曝露處理的UV輻射，係用以分解犧牲材料並且使覆蓋層部分硬化。本案發明人已觀察到在第一UV輻射曝露期間，覆蓋層的部分硬化係可接受的，只要犧牲材料的交聯被減少或降至最低即可。在第一UV曝露期間，覆蓋層的過度交聯會造成穿過覆蓋層移除已分解之犧牲材料的困難。
在步驟340中，將覆蓋層曝露至第二UV輻射處理，以實質移除困在覆蓋層之已分解的犧牲材料並且實質完成覆蓋層的硬化。在第二UV曝露處理期間，覆蓋層的硬化可用以機械性增強覆蓋層。
當製備空氣間隙結構時，用以橋接空氣間隙或空隙的覆蓋層可包含低k介電材料或超低k(ULK)介電材料。再者，覆蓋層可包含多孔超低k介電材料。
(在乾燥及/或硬化之前，或在乾燥及/或硬化之後，或兩者)覆蓋層可具有等於或小於SiO2 之介電常數的介電常數值，SiO2 之介電常數約為4(例如熱二氧化矽的介電常數可從3.8分佈至3.9)。在本發明之各種實施例中，(在乾燥及/或硬化之前，或在乾燥及/或硬化之後，或兩者)覆蓋層可具有小於3.0的介電常數、小於2.5的介電常數、或從1.6分佈至2.7的介電常數。
相較於較傳統的二氧化矽，低k材料係較為脆弱，並且機械強度會進一步隨著孔隙度的導入而劣化。多孔低k膜容易在電漿處理期間受損，因此期望一種機械增強處理(或硬化處理)。吾人已瞭解對於多孔低k介電質的成功整合，其材料強度的增強係必要的。吾人一直探索針對機械增強、硬化的技術，以使多孔低k膜更為堅固並且適用於整合。
低k膜的硬化包含對於例如使用旋塗式(spin-on)或氣相沉積(例如化學氣相沉積CVD)技術所沉積之薄膜予以加工俾於此薄膜內產生交聯的處理。在硬化處理期間，自由基聚合被瞭解為交聯的主要途徑。當聚合物鏈產生交聯時，可改善機械特性，例如Young氏模數、膜硬度、斷裂韌度(fracture toughness)以及界面附著力，從而改善低k膜(即覆蓋層)的製造堅固性(fabrication robustness)。
以下參考圖4A至4E，顯示用以移除犧牲材料的方法以及用以形成空氣間隙結構的方法。在圖4A中，顯示在基板之一部分上之電路階層(circuit level)的分解圖。此基板包含具有金屬線12以及金屬介層14的金屬互連10，此金屬介層14係利用位在所示之電路階層下方的電性電路來連接金屬線12。每一個金屬介層14藉由介層階層(via level)介電層20，與下一個金屬介層14電性絕緣，而每一個金屬線12藉由包含犧牲層30以及覆蓋層40的線階層(line level)介電質，與下一個金屬線12電性絕緣。一旦移除犧牲層30之後，會留下具有作為橋接材料之覆蓋層40的空氣間隙結構，以作為部分基板的線階層介電質。又，包含阻障材料的襯墊16可被沉積在絕緣介電質與金屬線12以及金屬介層14之間。
此外，如圖4A所示，金屬線12之間的間距在整個基板上都可改變。例如，在第一區域50中，金屬線12之間的間距可以(相當)窄；而在第二區域55中，此間距可以(相當)寬。在間距相當窄的區域中，對於絕緣材料之較低介電常數的需求較大，以補償較密集的間距，並因此，可形成空氣間隙結構。在間距相當寬的區域中，對於較低介電常數的需求較小，並因此，犧牲材料可留在此結構內，以維持機械強度。或者，金屬線12之間的間距在整個基板上可不需改變。
待處理的基板可為半導體、金屬導體、或任何其他待將空氣間隙結構形成在上的基板。覆蓋層40包含介電材料，其可具有等於或小於SiO2 之介電常數的介電常數值，SiO2 之介電常數約為4(例如熱二氧化矽的介電常數可從3.8分佈至3.9)。在本發明之各種實施例中，覆蓋層40可具有小於3.0的介電常數、小於2.5的介電常數、或從1.6分佈至2.7的介電常數。
覆蓋層40可被說明成低介電常數(低k)膜或超低k膜。覆蓋層40可包含多孔介電膜，或者其可包含非多孔介電膜。然而，在後者中，覆蓋層40應在分解犧牲層30期間可移除此犧牲層30。例如，假使覆蓋層40包含非多孔材料時，可形成一個以上的開口而容許已分解的犧牲材料通過。如同一範例，覆蓋層40可包含雙相(dual phase)多孔低k膜。覆蓋層40可在成孔劑(porogen)進行燒毀(burn-out)之前具有較在成孔劑進行燒毀之後為高的介電常數。
吾人可使用化學氣相沉積(CVD)技術，或旋塗式介電質(SOD，spin-on dielectric)技術，例如可從Tokyo Electron Limited (TEL)所購得之Clean Track ACT 8 SOD以及ACT 12 SOD塗佈系統所提供的技術，而形成覆蓋層40。Clean Track ACT 8(200mm)以及ACT 12(300mm)塗佈系統可提供用於SOD材料的塗佈、烘烤、以及硬化工具。此塗佈系統(track system)可用於處理100mm、200mm、300mm、以及更大的基板尺寸。如熟習旋塗式介電質技術以及化學氣相沉積介電質技術者所知悉之其他用以在基板上形成介電膜的系統與方法亦適用於本發明。
如上所述，覆蓋層40可被描繪成低介電常數(或低k)的介電膜。覆蓋層40可包含有機、無機、以及無機-有機混成材料至少其中之一。此外，覆蓋層40可為多孔性或非多孔性。舉例來說，覆蓋層40可包含無機、矽酸鹽系的材料，例如氧化有機矽烷(或有機矽氧烷)，其係使用CVD技術加以沉積。此種膜的範例包含可從Applied Materials,Inc.所購得的Black DiamondTM CVD有機矽烷玻璃(OSG，organosilicate glass)膜，或可從Novellus Systems所購得的CoralTM CVD膜。此外，舉例而言，覆蓋層40包含單相材料，例如具有用以在硬化處理期間抑制交聯而產生小空隙(或孔隙)之有機側基團末端的矽氧化物系基質(silicon oxide-based matrix)。此外，舉例而言，覆蓋層40可包含雙相材料，例如具有可在硬化處理期間被分解與蒸發之有機材料(例如成孔劑)的矽氧化物系基質。或者，覆蓋層40可包含無機、矽酸鹽系的材料，例如含氫的矽酸鹽類(HSQ，hydrogen silsesquioxane)或含甲基的矽酸鹽類(MSQ，methyl silsesquioxane)，其係使用SOD技術加以沉積。此種膜的範例包含可從Dow Corning所購得的FOX HSQ、可從Dow Corning所購得的XLK多孔HSQ、以及可從JSR Microelectronics所購得的JSR LKD-5109。又或者，覆蓋層40可包含使用SOD技術所沉積的有機材料。此種膜的範例包含可從Dow Chemical所購得的SiLK-I、SiLK-J、SiLK-H、SiLK-D、多孔SiLK-T、多孔SiLK-Y、以及多孔SiLK-Z半導體介電樹脂；FLARETM ；以及可從Honeywell所購得的Nano-glass。
犧牲層30包含可分解的聚合物。此聚合物可包含經過交聯的聚合物。此外，犧牲層30可包含可熱降解(thermally degradable)的聚合物，此聚合物具有可根據其化學結構的選擇而調整的熱性質。
可分解聚合物能夠使用聚合處理加以形成，此聚合處理係利用一種以上的單體以及任意一種以上的起始劑，其中該一種以上的起始劑可使該一種以上的單體產生解離(dissociation)或分裂(fragmentation)，因而形成反應性單體。此外，一種以上的交聯劑可用以促進或輔助位在基板上的聚合處理。例如，聚合處理可包含既發化學氣相沉積(iCVD)。iCVD處理的額外細節乃於審理中的美國公開專利申請案第2007/0032620 A1號中說明，標題為「Chemical Vapor Deposition of Hydrogel Films」。iCVD硬體的進一步細節則於申請中的美國專利申請案第11/693067號中說明，標題為「Vapor Deposition System and Method of Operating」。
該一種以上的單體可包含甲基丙烯酸酯單體。單體可具有各種側基團，其包含苯基(phenyls)、醚(ethers)、矽烷/矽氧基團(silyl/siloxyl groups)、醯胺(amides)、以及未飽和與飽和的碳氫基團。
該一種以上的交聯劑可包含雙官能基丙烯酸酯交聯劑或甲基丙烯酸酯交聯劑。
依照一範例，犧牲層30可包含P(npMA-co-EGDA)，於其中P(npMA)(聚(甲基丙烯酸新戊酯))(P(npMA)(poly(neopentyl methacrylate)))相當於單體，而EGDA(二丙烯酸乙二醇酯)(EGDA(ethylene glycol diacrylate))則相當於交聯劑。參考圖6，提供包含P(npMA-co-EGDA)之犧牲層的示範資料。犧牲層的移除百分比(%)被顯示作為基板載台之溫度(℃)的函數，於此基板載台上放置具有犧牲層的基板，於其中沒有使用UV輻射來輔助分解處理。從圖6審視，犧牲層的分解會在約300℃時開始進行，而在375℃時才移除犧牲層之些微的量(約16%)。
以下參考表1，提供P(npMA-co-EGDA)額外的示範資料，於其中使用UV輻射來輔助分解處理。如表1所示，犧牲層的厚度變化(%)係用以作為UV輻射之奈米(nm)波長以及基板載台溫度(℃)的函數。從這些資料審視，在300℃的基板載台溫度下不具UV輻射時會產生可忽略的犧牲層厚度變化(即可忽略的分解)。然而，以UV輻射照射犧牲層並且結合將基板載台溫度升高至300℃時，會使犧牲層的厚度變化大幅增加。尤其，在較短的UV波長(即較多高能光子)下，分解處理可於(相對)較低溫度(其低於容易發生熱分解的溫度)時具有較佳的效率，並且可達到犧牲層厚度的適當變化(即在172nm時，-72%)。
介層階層介電層20包含可具有等於或低於SiO2 介電常數之介電常數值的介電材料，SiO2 介電常數約為4(例如熱二氧化矽的介電常數可從3.8分佈至3.9)。在本發明之各種實施例中，介層階層介電層20可具有低於3.0的介電常數、低於2.5的介電常數、或從1.6分佈至2.7的介電常數。介層階層介電層20可被說明成低介電常數(低k)膜或超低k膜。介層階層介電層20可包含多孔介電膜，或其可包含非多孔介電膜。例如，介層階層介電層20可包含上述介電材料的任何其中之一。
金屬線12可例如包含銅(Cu)或鋁(Al)或鋁-銅合金。同樣地，金屬介層14可例如包含Cu或Al或鋁-銅合金。襯墊16可包含鉭(Ta)、氮化鉭(TaNx )、碳氮化鉭(TaCx Ny )、Cu、釕(Ru)、或任何被知悉使用作為阻障層或晶種層的材料。
可選擇地，在形成覆蓋層40之後，覆蓋層40可藉由乾燥處理而加以處理，以移除或減少至充分的階層、在介電膜中包含例如水份、溶劑、成孔劑的一種以上污染物、或者會干擾硬化處理的任何其他污染物。
例如，從乾燥處理之前到乾燥處理之後，存在於介電膜內之特定污染物可充分減少約10%至約100%的特定污染物。污染物減少的程度可使用傅立葉轉換紅外線(FTIR，Fourier transform infrared)光譜儀、或質譜儀加以量測。或者，舉例而言，存在於介電膜內之特定污染物可充分減少約50%至約100%。或者，舉例來說，存在於介電膜內之特定污染物可充分減少約80%至約100%。
以下參考圖4B，犧牲層30以及覆蓋層40被曝露至第一UV輻射處理32，以分解犧牲層30並且穿過覆蓋層40而移除犧牲層30。第一UV輻射處理32的選擇係為了分解犧牲層30並且使覆蓋層40產生部分硬化。然而，覆蓋層40實質上不硬化至最小硬化亦係可接受的。本案發明人已觀察到在第一UV輻射曝露期間，覆蓋層40的部分硬化係可接受、並且被容許的，於其中犧牲材料的交聯被減少或降至最低。在第一UV曝露期間，覆蓋層的過度交聯會造成穿過覆蓋層40移除已分解之犧牲材料的困難。
本案發明人已瞭解在犧牲層30的分解期間，能階(hv)以及能量傳遞至覆蓋層40的速率(q')會在硬化處理的不同階段發生變化。硬化處理可包含產生交聯起始劑、燒毀成孔劑、分解成孔劑、膜交聯、以及任意交聯起始劑擴散的機制。每一個機制會需要不同的能階以及能量傳遞至介電膜的速率。例如，在基質材料的硬化期間，交聯起始劑可使用在基質材料內之鍵解離(bond dissociation)所誘發的光子與聲子(phonon)加以產生。鍵解離會需要具有小於或等於約300至400nm之波長的能階。此外，舉例而言，吾人可利用藉由光敏劑的光子吸收而促進成孔劑燒毀。成孔劑燒毀會需要例如小於或等於約300至400nm的UV波長。又，舉例來說，吾人可藉由足以產生鍵形成與重組的熱能來促進交聯。鍵形成與重組會需要具有約9微米之波長的能階，其係例如對應於矽氧烷系有機矽酸鹽低k材料的主要吸收峰。
犧牲層30與覆蓋層40對UV輻射的第一曝露可包含將這些層曝露至出自一個以上UV燈、一個以上UV發光二極體(LEDs，light emitting diodes)、或一個以上UV雷射、或其兩種以上組合的UV輻射。UV輻射的波長可小於或等於約350nm。理想上，UV輻射的波長可從約150nm分佈至約350nm，更理想係UV輻射的波長可從約170nm分佈至約320nm，或從約170nm分佈至約240nm。
在犧牲層30與覆蓋層40對UV輻射的第一曝露期間，吾人可在不使用UV輻射的情況下，藉由將基板溫度升高至低於熱分解犧牲層30所需之溫度的UV輔助分解溫度，而對這些層進行熱處理。熱分解溫度可高於或等於350℃，或其可高於約375℃。或者，熱分解溫度可高於或等於約400℃，或其可高於約425℃。選擇UV輔助分解溫度而使其低於熱分解溫度。例如，UV輔助分解溫度可低於或等於約375℃，或其可低於或等於約350℃。或者，舉例而言，UV輔助分解溫度可低於或等於約325℃，或其可低於或等於約300℃。
可選擇地，在犧牲層30對UV輻射的第一曝露期間，犧牲層30與覆蓋層40可被曝露至紅外線(IR)輻射。犧牲層30與覆蓋層40對IR輻射的曝露可包含將這些層曝露至出自一個以上IR燈、一個以上IR LEDs、或一個以上IR雷射、或其兩種以上組合的IR輻射。IR輻射的波長可從約1微米分佈至約25微米。理想上，IR輻射的波長可從約8微米分佈至約14微米。
如圖4B所示，吾人可藉由將位在基板上之特定區域的犧牲層選擇性地曝露至UV輻射，並且將基板加熱至低於犧牲層30之熱分解溫度的UV輔助分解溫度，以在基板上的特定區域選擇性分解犧牲層30。例如，於圖4B中，在第一區域50內，犧牲層30被曝露至UV輻射而分解，而在第二區域55內，其並沒有被曝露至UV輻射而分解。此方法可更包含將位在基板上之特定區域的犧牲層30選擇性地曝露至紅外線(IR)輻射。或者，吾人可藉由將位在基板上的犧牲層非選擇性地曝露至UV輻射，並且將基板加熱至低於犧牲層30之熱分解溫度的UV輔助分解溫度，以在基板上對犧牲層30進行非選擇性地分解。再者，此方法可更包含將位在基板上的犧牲層30非選擇性地曝露至紅外線(IR)輻射。
當將犧牲層30非選擇性地曝露至UV輻射時，UV曝露遮罩層可被形成在覆蓋層40上，於其中UV曝露遮罩層包含用以分解犧牲層30的曝露圖案。例如，UV曝露遮罩層可包含使用習知微影程序所製備的非關鍵微影遮罩。
以下參考圖4C，第一UV輻射處理可促進犧牲層30的分解。當犧牲層30分解時，吾人可穿過覆蓋層40而移除犧牲層30，因此會留下空氣間隙34。
以下參考圖4D，覆蓋層40被曝露至第二UV輻射處理42，以實質移除陷入覆蓋層40之已分解的犧牲材料並且實質完成覆蓋層40的硬化，而產生硬化覆蓋層44(如圖4E所示)。在第二UV輻射處理期間之覆蓋層40的硬化可用以機械性增強覆蓋層40。
覆蓋層40對UV輻射的第二曝露可包含將覆蓋層40曝露至出自一個以上UV燈、一個以上UV LEDs、或一個以上UV雷射、或其兩種以上組合的UV輻射。UV輻射的波長可小於或等於約350nm。理想上，UV輻射的波長可從約100nm分佈至約300nm，且更理想係UV輻射的波長可從約150nm分佈至約240nm。依照一實施例，第二UV輻射處理的UV輻射包含短於第一UV輻射處理期間的波長(例如用以促進覆蓋層40產生交聯的較高能量)。
在覆蓋層40對UV輻射的第二曝露期間，吾人可藉由將基板溫度升高至低於熱分解犧牲層30所需之溫度的UV輔助硬化溫度，而對覆蓋層40進行熱處理。
在第二UV輻射處理期間，覆蓋層40亦可被曝露至IR輻射。覆蓋層40對IR輻射的曝露可包含出自一個以上IR燈、一個以上IR LEDs、或一個以上IR雷射、或其兩種以上組合的IR輻射。IR輻射的波長可從約1微米分佈至約25微米。理想上，IR輻射的波長可從約8微米分佈至約14微米。
在第二UV輻射處理之後，吾人可藉由將基板溫度升高至從約200℃分佈到低於犧牲層30之熱分解溫度的熱處理溫度，而對覆蓋層40進行任意的熱處理。假使沒有犧牲層30存在於基板上時，則可允許更高的熱處理溫度。
在第一UV輻射處理以及第二UV輻射處理之後，吾人可以例如UV曝露的同一處理系統來執行介電膜的熱處理。或者，在第一UV輻射處理以及第二UV輻射處理之後，吾人可以不同於UV曝露的處理系統來執行覆蓋層40的熱處理。
以下參考圖5，依照另一實施例來顯示UV曝露系統400。UV曝露系統400包含處理室410，此處理室可產生用以處理放置在基板載台420上之基板425的清潔、無污染環境。UV曝露系統400更包含一個以上輻射源，此輻射源用以使具有介電膜的基板425曝露至具有單一、多重、窄頻帶、或寬頻帶電磁(EM，electro-magnetic)波長的電磁(EM)輻射。一個以上的輻射源可包含可選擇的IR輻射源440以及第一UV輻射源445。吾人可以同步、相繼、或彼此重疊的方式來執行基板對UV輻射以及可選擇之IR輻射的曝露。此外，一個以上的輻射源可包含第二UV輻射源446，其以不同於第一UV輻射源445，或不同於第一UV輻射源445並且與第一UV輻射源445重疊的波長或波長範圍來照射基板425。
IR輻射源440可包含寬頻帶IR源，或可包含窄頻帶IR源。IR輻射源可包含一個以上的IR燈、一個以上的IR LEDs、或一個以上的IR雷射(可調、或脈衝的連續波(CW，continuous wave))、或其任何組合。IR功率可從約0.1mW分佈至約2000W。IR輻射波長可從約1微米分佈至約25微米，理想上可從約8微米分佈至約14微米。舉例來說，IR輻射源440可包含IR元件，例如具有從約1微米分佈至約25微米之光譜輸出的陶瓷元件或碳化矽元件，或者IR輻射源440可包含半導體雷射(二極體)、或離子、Ti：藍寶石(Al2 O3 )、或具有光學參數放大的染料雷射。
第一UV輻射源445(以及第二UV輻射源446)可包含寬頻帶UV源，或可包含窄頻帶UV源。第一與第二UV輻射源445、446可包含一個以上的UV燈、一個以上的UV LEDs、或一個以上的UV雷射(可調、或脈衝的連續波(CW))、或其任何組合。例如，UV輻射可從微波源、電弧放電、介電阻障放電、或電子撞擊生成而產生。UV功率密度可從約0.1mW/cm2 分佈至約2000mW/cm2 。UV波長可從約100nm分佈至約600nm，理想上可從約200nm分佈至約400nm。舉例而言，第一UV輻射源445(以及第二UV輻射源446)可包含直流(DC，direct current)或脈衝燈，例如具有從約180nm分佈至約500nm之光譜輸出的氘(D2 )燈，或者第一UV輻射源445(以及第二UV輻射源446)可包含半導體雷射(二極體)、(氮)氣體雷射、三倍頻Nd：YAG雷射、或銅蒸氣雷射。
IR輻射源440、或第一與第二UV輻射源445、446、或兩者，可包含任何數量的光學裝置，此光學裝置用以調整輸出輻射的一種以上特性。例如，每一個來源可更包含光學過濾器、光學透鏡、擴束器(beam expander)、射束準直儀(beam collimator)等等。如熟習光學以及電磁波傳播技術者所知悉的此種光學操控裝置均可適用於本發明。
基板載台420能夠更包含可用以升高及/或控制基板425之溫度的溫度控制系統。溫度控制系統可為熱處理裝置430的一部分。基板載台420可包含一個以上埋設在基板載台420中的傳導加熱元件，此傳導加熱元件係耦合至電源以及溫度控制器。例如，每一個加熱元件可包含耦合至用以供應電功率之電源的電阻加熱元件。基板載台420可選擇地包含一個以上的輻射加熱元件。基板425的溫度可例如從約20℃分佈至約500℃，且理想上，此溫度可從約200℃分佈至約400℃。
加熱設備可用以升高基板425的溫度。加熱設備可包含熱處理裝置430或IR輻射源440或兩者。
此外，基板載台420可或可不用以箝夾基板425。例如，基板載台420可用以機械性或電性箝夾基板425。
再度參考圖5，UV曝露系統400可更包含氣體注入系統450，其耦合至處理室410並且用以將清除氣體導入處理室410。舉例而言，清除氣體可包含惰性氣體，例如鈍氣或氮。或者，清除氣體可包含其他氣體，例如H2 、NH3 、Cx Hy 、或其任何組合。此外，UV曝露系統400可更包含真空幫浦系統455，其耦合至處理室410並且用以抽空處理室410。在分解或硬化處理期間，基板425會遇到具有或不具有真空狀態的清除氣體環境。
再者，UV曝露系統400可包含控制器460，其耦合至處理室410、基板載台420、熱處理裝置430、可選擇的IR輻射源440、第一與第二UV輻射源445、446、氣體注入系統450、以及真空幫浦系統455。控制器460包含微處理器、記憶體、以及數位I/O埠，其能夠產生控制電壓，此控制電壓足以通訊並且啟動通往UV曝露系統400的輸入並且監測來自UV曝露系統400的輸出。儲存在記憶體內的程式可依照儲存的處理配方而用以與UV曝露系統400產生互動。控制器460可用以設置任何數量的處理元件(410、420、430、440、445、446、450、或455)，並且控制器460可收集、提供、處理、儲存、以及顯示來自處理元件的資料。控制器460可包含若干用以控制這些處理元件其中一個以上的應用。例如，控制器460可包含圖形使用者介面(GUI，graphic user interface)元件(無圖示)，其可提供易於使用的介面，此介面可讓使用者監視及/或控制一個以上的處理元件。
控制器460可被實現成DELL PRECISION WORKSTATION 610TM 。控制器460亦可被實現成一般泛用電腦、處理器、數位信號處理器等等，其可使基板處理設備執行本發明之一部分或全部的處理步驟，以回應執行存於電腦可讀取媒體中之一個以上指令之一個以上順序的控制器460。此電腦可讀取媒體或記憶體可包含依照本發明之教示而編寫的指令並且可容納資料結構、表、記錄、或在此所述的其他資料。電腦可讀取媒體的範例為光碟機、硬碟、軟式磁碟片、磁帶、磁光碟、PROMs(EPROM、EEPROM、flash EPROM)、DRAM、SRAM、SDRAM或任何其他磁性媒體、光碟機(例如CD-ROM)或任何其他光學媒體、打孔卡片、紙帶或其他有洞圖樣之物理媒體、載波(於下敘述)或任何其他電腦可讀取之媒體。
控制器460可相對於UV曝露系統400而就近設置，或者可相對於UV曝露系統400經由網際網路或網內網路而遠端設置。因此，控制器460可使用直接連接、網內網路、以及網際網路至少其中之一，而與UV曝露系統400交換資料。控制器460可在客戶端(即裝置製造者等等)耦合至網內網路，或在供應商端(即設備製造商)耦合至網內網路。再者，另一電腦(即控制器、伺服器等等)可經由直接連接、網內網路、以及網際網路至少其中之一，以存取控制器460而交換資料。
再者，本發明之實施例可被使用作為或用以支援在某類型之處理核心(舉例而言，例如控制器460的電腦處理器)上所執行或以其他方式所實現或在機械可讀取媒體上或內所實施的軟體程式。機械可讀取媒體包含用以儲存可被機械(例如電腦)所讀取之資訊類型的任何機構。舉例來說，機械可讀取媒體可包含例如唯讀記憶體(ROM，readonly memory)；隨機存取記憶體(RAM，random access memory)；磁碟儲存媒體；光學儲存媒體；以及快閃記憶體裝置等等。
如以上參考圖4A至4E所述，第一UV曝露處理以及第二UV曝露處理可在同一UV曝露系統(例如圖5之UV曝露系統400)中被執行。或者，第一UV曝露處理以及第二UV曝露處理可在不同的UV曝露系統(其可各自包含圖5所示的元件)中被執行。UV曝露系統可經由運送系統而耦合至多元件製造系統，此運送系統用以將基板運入及運出UV曝露系統。例如，多元件製造系統可允許將基板運到以及運離處理元件，這些處理元件包含下列裝置：蝕刻系統、沉積系統、塗佈系統、圖案化系統、量測系統、以及其他材料處理系統。
雖然以上僅詳細說明本發明的某些示範實施例，但熟習本項技術者可輕易明白在不實質離開本發明之新穎教示與優點的情況下，可在示範實施例中進行許多的修改。因此，所有此種修改應被包含在本發明的範圍內。
10．．．金屬互連
12．．．金屬線
14．．．金屬介層
16．．．襯墊
20．．．介電層
30．．．犧牲層
32．．．第一UV輻射處理
34．．．空氣間隙
40．．．覆蓋層
42．．．第二UV輻射處理
44．．．硬化覆蓋層
50．．．第一區域
55．．．第二區域
400．．．UV曝露系統
410．．．處理室
420．．．基板載台
425．．．基板
430．．．熱處理裝置
440．．．IR輻射源
445．．．第一UV輻射源
446．．．第二UV輻射源
450．．．氣體注入系統
455．．．真空幫浦系統
460．．．控制器
在隨附圖式中：
圖1係移除位在基板上之犧牲材料的方法流程圖；
圖2係移除位在基板上之犧牲材料的方法流程圖；
圖3係依照一實施例在基板上形成空氣間隙結構的方法流程圖；
圖4A至4E顯示依照一實施例在基板上形成空氣間隙結構的方法；
圖5係依照一實施例之處理系統的概略橫剖面圖；及
圖6顯示分解犧牲材料的示範資料。
300．．．流程圖
310．．．製備包含犧牲層以及形成在犧牲層上之覆蓋層的基板
320．．．將基板配置在處理系統中
330．．．將基板曝露至第一紫外線(UV)處理
340．．．將基板曝露至第二UV處理

Claims (17)

  1. 一種在基板上形成空氣間隙結構的方法，包含如下步驟：在一基板上形成一犧牲層，其中該犧牲層包含一可分解材料，該可分解材料在約350℃以上的熱分解溫度下進行熱分解；在低於該犧牲層之熱分解溫度的基板溫度下，於該犧牲層上形成一覆蓋層；藉由執行該基板對紫外線(UV，ultraviolet)輻射的第一曝露，並且將該基板加熱至低於該犧牲層之熱分解溫度的第一溫度，而使該犧牲層進行分解；穿過該覆蓋層而移除該已分解的犧牲層；及藉由執行該基板對UV輻射的第二曝露，並且將該基板加熱至高於該第一溫度的第二溫度，以硬化該覆蓋層，而使該覆蓋層進行交聯。
  2. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該第一溫度在該覆蓋層中引起該第一UV曝露之極低的光化學反應速率。
  3. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該犧牲層在約375℃以上的熱分解溫度下進行熱分解。
  4. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該犧牲層在約425℃以上的熱分解溫度下進行熱分解。
  5. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該第一溫度係低於約350℃。
  6. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該第一溫度係低於約325℃。
  7. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該第一溫度係低於約300℃。
  8. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第一曝露包含將該基板曝露至出自一個以上UV燈、或一個以上UV雷射、或兩者的UV輻射。
  9. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第一曝露包含將該基板曝露至從約100奈米分佈到約600奈米的UV輻射。
  10. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第一曝露包含將該基板曝露至從約170奈米分佈到約320奈米的UV輻射。
  11. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第二曝露包含將該基板曝露至出自一個以上UV燈、或一個以上UV雷射、或兩者的UV輻射。
  12. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第二曝露包含將該基板曝露至從約100奈米分佈到約600奈米的UV輻射。
  13. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第二曝露包含將該基板曝露至從約170奈米分佈到約240奈米的UV輻射。
  14. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第一曝露以及該基板對UV輻射的該第二曝露係在同一處理室中執行。
  15. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該基板對UV輻射的該第一曝露包含將該基板曝露至具有第一UV波長範圍的UV輻射；而該基板對UV輻射的該第二曝露包含將該基板曝露至具有第二UV波長範圍的UV輻射。
  16. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該第一UV波長範圍係不同於該第二UV波長範圍，而其中該第一UV波長範圍與該第二UV波長範圍重疊。
  17. 如申請專利範圍第1項之在基板上形成空氣間隙結構的方法，其中該犧牲層包含P(npMA-co-EGDA)，而其中該覆蓋層包含多孔材料。
TW097139857A 2007-10-18 2008-10-17 空氣間隙結構之形成方法與系統 TWI451528B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/874,461 US7666754B2 (en) 2007-10-18 2007-10-18 Method and system for forming an air gap structure

Publications (2)

Publication Number Publication Date
TW200937575A TW200937575A (en) 2009-09-01
TWI451528B true TWI451528B (zh) 2014-09-01

Family

ID=40567755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097139857A TWI451528B (zh) 2007-10-18 2008-10-17 空氣間隙結構之形成方法與系統

Country Status (6)

Country Link
US (1) US7666754B2 (zh)
JP (1) JP5615180B2 (zh)
KR (1) KR20100074239A (zh)
CN (1) CN101828249B (zh)
TW (1) TWI451528B (zh)
WO (1) WO2009052117A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829268B2 (en) * 2007-10-17 2010-11-09 Tokyo Electron Limited Method for air gap formation using UV-decomposable materials
JP4929254B2 (ja) * 2008-09-02 2012-05-09 株式会社東芝 半導体装置の製造方法
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
US7855123B2 (en) * 2009-03-31 2010-12-21 Tokyo Electron Limited Method of integrating an air gap structure with a substrate
US7790601B1 (en) * 2009-09-17 2010-09-07 International Business Machines Corporation Forming interconnects with air gaps
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8765573B2 (en) 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8778749B2 (en) * 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
CN103137551B (zh) * 2011-12-05 2014-12-03 中芯国际集成电路制造(上海)有限公司 沟槽间形成孔洞的方法
CN103187362B (zh) * 2011-12-31 2015-07-29 中芯国际集成电路制造(上海)有限公司 具有空气间隙的双镶嵌大马士革结构器件的制作方法
US9105634B2 (en) 2012-06-29 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in interconnect structures and methods for forming the same
US20140138790A1 (en) 2012-11-21 2014-05-22 Spansion Llc Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same
JP2014157123A (ja) * 2013-02-18 2014-08-28 Toshiba Corp 試料、試料作成装置および試料観察方法
US8921235B2 (en) 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
TWI555119B (zh) * 2014-03-21 2016-10-21 力晶科技股份有限公司 具有氣隙的結構的形成方法
JP6237429B2 (ja) 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
US9401304B2 (en) 2014-04-24 2016-07-26 Sandisk Technologies Llc Patterning method for low-k inter-metal dielectrics and associated semiconductor device
KR102380774B1 (ko) 2014-11-14 2022-04-04 삼성전자주식회사 슬러리 화합물 이를 이용한 반도체 소자의 제조 방법
US9553019B1 (en) 2016-04-15 2017-01-24 International Business Machines Corporation Airgap protection layer for via alignment
US9865738B2 (en) 2016-04-29 2018-01-09 Samsung Electronics Co., Ltd. Fin field effect transistor (FinFET) having air gap and method of fabricating the same
US10978300B2 (en) * 2018-07-11 2021-04-13 Tokyo Electron Limited Methods to reduce gouging for core removal processes using thermal decomposition materials
JP2022523709A (ja) 2019-01-29 2022-04-26 ラム リサーチ コーポレーション 基板の環境に敏感な表面のための犠牲保護層
JP7192588B2 (ja) * 2019-03-12 2022-12-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7193729B2 (ja) * 2019-03-22 2022-12-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR102665933B1 (ko) 2020-05-12 2024-05-20 램 리써치 코포레이션 자극-반응성 폴리머 막의 제어된 열화

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
US20040137728A1 (en) * 2002-09-13 2004-07-15 Shipley Company, L.L.C. Air gap formation
US20060025549A1 (en) * 2002-11-15 2006-02-02 Kim Young H Process for using protective layers in the fabrication of electronic devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
TWI273671B (en) * 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
US20040137728A1 (en) * 2002-09-13 2004-07-15 Shipley Company, L.L.C. Air gap formation
US20060025549A1 (en) * 2002-11-15 2006-02-02 Kim Young H Process for using protective layers in the fabrication of electronic devices

Also Published As

Publication number Publication date
TW200937575A (en) 2009-09-01
WO2009052117A1 (en) 2009-04-23
JP2011503840A (ja) 2011-01-27
US7666754B2 (en) 2010-02-23
US20090130863A1 (en) 2009-05-21
JP5615180B2 (ja) 2014-10-29
CN101828249B (zh) 2012-05-23
CN101828249A (zh) 2010-09-08
KR20100074239A (ko) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI451528B (zh) 空氣間隙結構之形成方法與系統
US7829268B2 (en) Method for air gap formation using UV-decomposable materials
US10068765B2 (en) Multi-step system and method for curing a dielectric film
TWI431689B (zh) 介電膜之硬化方法
US9017933B2 (en) Method for integrating low-k dielectrics
US8242028B1 (en) UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
JP5490024B2 (ja) 有孔性低誘電率誘電膜の硬化方法
US20090227119A1 (en) Method for curing a porous low dielectric constant dielectric film
TW200532766A (en) Method of removing resist, semiconductor device manufactured by the method
US9004914B2 (en) Method of and apparatus for active energy assist baking
US10147640B2 (en) Method for removing back-filled pore-filling agent from a cured porous dielectric

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees