KR20000075689A - 산화 규소막의 제조 방법, 반도체 장치의 제조 방법, 반도체장치, 표시 장치 및 적외광 조사 장치 - Google Patents

산화 규소막의 제조 방법, 반도체 장치의 제조 방법, 반도체장치, 표시 장치 및 적외광 조사 장치 Download PDF

Info

Publication number
KR20000075689A
KR20000075689A KR1019997007755A KR19997007755A KR20000075689A KR 20000075689 A KR20000075689 A KR 20000075689A KR 1019997007755 A KR1019997007755 A KR 1019997007755A KR 19997007755 A KR19997007755 A KR 19997007755A KR 20000075689 A KR20000075689 A KR 20000075689A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
infrared light
film
semiconductor device
Prior art date
Application number
KR1019997007755A
Other languages
English (en)
Other versions
KR100489749B1 (ko
Inventor
미야사카미쓰토시
사카모토다카오
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤, 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20000075689A publication Critical patent/KR20000075689A/ko
Application granted granted Critical
Publication of KR100489749B1 publication Critical patent/KR100489749B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C23C14/5813—Thermal treatment using lasers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

기상 퇴적법 등에 의해 산화 규소막을 형성하는 공정과, 이 산화 규소막에 적외광을 조사하는 공정을 포함하는 것을 특징으로 하는 산화 규소막의 제조 방법이다. 이 때문에 본 발명에 의하면 비교적 저온으로 형성된 비교적 저품질의 산화 규소막을 고품질인 산화 규소막으로 개질할 수 있다. 본 발명을 박막 반도체 장치에 적용한 경우, 동작 신뢰성이 높은 고성능인 반도체 장치를 제조할 수 있다.

Description

산화 규소막의 제조 방법, 반도체 장치의 제조 방법, 반도체 장치, 표시 장치 및 적외광 조사 장치{Method of producing silicon oxide film, method of manufacturing semiconductor device, semiconductor device, display, and infrared irradiating device}
산화 규소막은 다결정 규소 박막 트랜지스터(p-Si TFT)의 게이트 절연막이나, 극박막 산화막을 갖는 VLSI 등의 미세 반도체 장치의 게이트 절연막 등에 널리 사용되고 있다. 이 산화 규소막의 품질은 이들 반도체 장치의 전기 특성에 강한 영향을 미친다．
산화 규소막을 저온 p-Si TFT의 게이트 절연막에 적용하는 경우, 범용의 유리 기판을 사용할 수 있는 예를 들면 600℃ 정도 이하의 비교적 저온에서 산화 규소막을 형성할 필요가 있다. 이 때문에, 종래부터 화학 기상 퇴적법(CVD 법)이나 물리 기상 퇴적법(PVD 법)이 사용되고 있다.
또한, 극박막 산화막을 갖는 VLSI 등의 미세 반도체 장치의 제조에 있어서는, 종래, 산소 또는 염산을 포함한 분위기하에서 예를 들면 800℃ 정도 이하의 비교적 저온에서 실리콘의 열산화를 실시하거나, 실리콘 기판에 산소 플라스마를 조사하는 등의 처리를 실시하기도 하여 극박막 산화 규소막을 얻는다.
그러나, 이들 종래의 산화 규소막은, 산화막 포획전하가 많은 등의 이유로, 막의 품질이 매우 낮다고 하는 문제를 가지고 있다.
이 때문에, 종래의 산화 규소막을 p-Si TFT의 게이트 절연막으로서 사용하면, 저품질·저신뢰성의 p-Si TFT 밖에 얻을 수 없다고 하는 문제를 가지고 있다. 이것은, 산화 규소막이 산화막 고정 전하를 다량으로 가지고 있기 때문에 반도체 장치의 플랫밴드 전압(Vfb)을 변동시키거나, 표면 포획 준위(準位)가 높기 때문에 임계치 전압(Vtb)을 크게하거나, 또는 산화막 포획 준위가 크기 때문에 전하의 산화막중에의 주입이 용이한 경우 등이다. 환언하면, 종래의 p-Si TFT 등의 반도체 장치는 산화 규소막의 품질이 낮기 때문에 많은 문제를 안고 있는 것이다.
이러한 문제는 극박막 산화 규소막을 이용하는 VLSI 등의 미세 반도체 장치에서도 볼 수 있다. 일반적으로, 극박막 산화 규소막은 800℃ 정도 이하의 비교적 저온으로 형성되므로, 저온 산화의 문제점 모두를 가지고 있다. 즉, 경계 면 준위나 산화막 포획 준위가 매우 높고, 산화막 전류도 크다고 하는 문제점이다. 이들의 문제점이 초집적 회로의 성능을 제한하거나, 그 수명을 짧게 하는 주 요인으로 되고 있다.
그래서, 본 발명은 상술한 문제점을 해결하기 위해서 이루어진 것이며, 그 목적은, 기상 퇴적법에 의해 고품질인 산화 규소막을 제조하는 방법을 제공하는 것, 예를 들면 800℃ 정도 이하의 비교적 저온으로 형성된 산화 규소막을 이용하여 고품질의 극박막 산화막을 갖는 VLSI 등의 미세 반도체 장치를 제조하는 방법을 제공하는 경우, 예를 들면 600℃ 이하의 비교적 저온에서 고성능으로 고신뢰성의 반도체 장치(예를 들면, 박막 트랜지스터)를 제조하는 방법을 제공하는 경우, 이러한 고성능으로 고신뢰성의 반도체 장치나 표시 장치를 제공하는 경우 및 고품질인 산화 규소막을 제조할 수 있는 제조장치를 제공하는 경우이다.
본 발명은 기상 퇴적법에 의해 고품질인 산화 규소막을 제조하는 방법에 관한 것이다. 이 산화 규소막은 반도체 장치의 기초 보호막, 게이트 절연막, 층간 절연막 등에 적합하다. 또한, 본 발명은 예를 들면 800℃ 정도 이하의 비교적 저온으로 반도체 표면을 산화하여 고품질의 극박막 산화 규소막(막 두께 10nm 정도 미만)을 형성함으로써 고품질의 미세 반도체 장치(예를 들면, 금속-산화막-반도체형 전계효과 트랜지스터(MOSFET))를 제조하는 방법에 관한 것이다. 또한, 본 발명은 예를 들면 600℃ 정도 이하의 비교적 저온에서 고성능으로 고신뢰성의 반도체 장치(예를 들면, 박막 트랜지스터)를 제조하는 방법에 관한 것이다. 또한, 본 발명은 이와 같이 하여 제조된 고성능으로 고신뢰성의 반도체 장치 및 이 반도체 장치를 구비한 고성능으로 고신뢰성의 표시 장치(예를 들면, 액정표시 장치)에 관한 것이다. 더욱이, 본 발명은 고품질인 산화 규소막을 제조할 수 있는 적외광 조사 장치에 관한 것이다.
도 1은 산화 규소막의 적외광 흡수 특성을 도시하는 도면.
도 2는 본 발명의 유효 영역을 도시하는 도면.
도 3은 적외광 발진을 설명하는 경시도.
도 4는 적외광 조사에 의한 산화막 온도 변화를 도시하는 도면.
도 5a 내지 도 5d는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 6은 본 발명의 표시 장치를 설명하는 도면.
도 7은 본 발명의 외광 조사 장치를 설명하는 도면.
도 8은 본 발명의 플라이 아이렌즈를 사용한 적외광 조사 장치를 설명하는 도면.
도 9는 플라이 아이렌즈를 사용한 적외광 강도분포 균일화의 원리를 도시하는 도면.
도 10은 본 발명의 푸리에 변환형 위상 홀로그램을 사용한 적외광 조사 장치를 설명하는 도면.
도 11은 푸리에 변환형 위상 홀로그램을 사용한 적외광 강도분포 균일화의 원리를 도시하는 도면.
도 12는 본 발명의 갈바노 스캐너를 사용한 적외광 조사 장치를 설명하는 도면.
도 13은 본 발명의 폴리곤 미러를 사용한 적외광 조사 장치를 설명하는 도면.
도 14는 탄산가스(CO2) 레이저의 발진선을 도시하는 도면.
본 발명은, 우선 산화 규소막 형성 공정으로서, 절연성 기판(예를 들면, 석영 유리 기판, 범용 무 알칼리 유리 기판 등), 반도체기판(예를 들면, 단결정 규소기판, 화합물 반도체기판 등), 금속기판 등의 각종 기판상에 기상 퇴적법(예를 들면, 화학 기상 퇴적법(CVD 법), 물리 기상 퇴적법(PVD 법) 등)에 의해 산화 규소막을 퇴적한다. 또한, 산화성 분위기하에 있어서 반도체 물질 표면의 열처리(열산화)나 반도체 물질 표면에의 산화성 물질(산소나 아산화질소 등)의 플라스마 조사(플라스마 산화), 오존(03)공급(오존 산화), 가열 금속촉매에 의해서 생기는 활성 산소공급(활성 산소산화) 등에 의해 반도체 물질 표면을 산화하여 산화 규소막을 형성한다.
이들의 산화 규소막 형성 공정은, 직접 반도체기판이나 유리 기판의 위에 필드 산화막, 게이트 절연막, 층간절연막, 기초 보호막 등으로서 산화 규소막을 형성하는 경우도 있다면, 유리 기판이나 단결정 규소기판의 표면에 형성된 산화막 등의 절연 물질상에 반도체막 형성 공정으로서 규소 단체나 규소를 주체로 하는 반도체막을 형성한 후에, 이 반도체막상에 산화 규소막을 형성하는 경우도 있다.
규소를 주체로 한 반도체막이란 반도체막이 규소와 게르마늄 등 다른 원소와의 혼합물로 이루어지며, 규소의 구성이 80% 정도 이상의 반도체막이다. 또한, 규소 단체의 반도체막에는, 규소에 P, B, Al, As 등의 불순물이 포함된 반도체막도 포함된다. 따라서, 본 발명에서 말하는 산화 규소막이란, 순수한 산화 규소막(SiOx막: x는 약 2) 뿐만아니라, 이들의 원소나 그 산화물을 함유하는 산화 규소막도 포함하는 의미로 사용되고 있다. 규소물질은 단결정상태, 다결정상태, 비정질상태, 다결정과 비정질이 혼재한 혼정질상태 등이다.
기상 퇴적법에 의한 산화막 퇴적공정은 600℃ 정도 이하의 비교적 저온으로 행하여진다. PVD 법에는 스퍼터법, 증착법 등을 사용할 수 있다. 또한, CVD 법에는 통상 압력 화학 기상 퇴적법(APCVD 법), 저압 화학 기상 퇴적법(LPCVD 법), 플라스마 화학 기상 퇴적법(PECVD 법) 등을 사용할 수 있다.
열산화에 의한 산화막 형성 공정은 산소나 수증기, 염산 등을 함유하는 산화성 분위기하에 있어서, 600℃ 정도로부터 1000℃ 정도의 온도범위 내에서 반도체 물질을 처리함으로써 행하여진다. 막 두께가 10nm 정도 미만의 극박막 산화막을 형성할 때는, 열산화는 800℃ 정도 이하의 온도로 처리되는 경우가 많다. 또한, 플라스마산화, 오존산화, 활성산소 산화 등의 산화막 형성 공정에 있어서도, 반도체 물질의 온도는 역시 600℃ 정도 이하의 상태로 처리된다(이하, 본 명세서에서는 800℃ 정도 이하의 열산화, 플라스마산화, 오존산화, 활성산소 산화를 저온 산화법이라 총칭한다.). 이와 같이 하여 저온 산화법에 의해 얻어지는 산화 규소막은, 1100℃ 정도 이상의 온도로 얻어지는 두꺼운 열산화막(막 두께 50nm 정도 이상)에 비하여 저품질인 것이 일반적이다.
그래서, 본 발명에서는 다음의 적외광 조사 공정에 의해, 이들 산화 규소막의 막질 개선을 한다. 적외광 조사 공정에서는, 상기 언급한 기상 퇴적법에 의해 얻어진 산화 규소막이나 저온 산화법에 의해 얻어진 극박막 산화 규소막에 적외광을 조사한다. 조사 적외광은 산화 규소막에 의해 흡수되며, 산화막의 온도를 상승시킨다. 이 온도 상승에 의해 산화 규소막 자체 및 경계 면의 개질이 진행한다. 적외광의 산화 규소막에 대한 투과광 강도(I)는 입사광 강도를 I0, 산화 규소막의 막 두께를 t(cm), 적외광의 산화 규소막에 의한 흡수 계수를 k(cm-1)로 하였을 때,
I=I0exp(-k·t)
로 표현된다. 기판이 유리 등의 산화 규소막과 동등한 광학 특성을 갖는 물질로 이루어질 때, 또는 조사 적외광에 대한 흡수 계수가 산화 규소막보다도 큰 물질로부터 이루어질 때, 조사 적외광은 산화 규소막으로 흡수됨과 동시에 유리 등의 기판에서도 흡수된다. 따라서, 산화 규소막에서의 흡수율이 너무 낮으면, 효과적으로 산화 규소막의 온도가 상승하지 않을 뿐만아니라, 오히려 주로 기판에 의해 적외광이 흡수되어, 그 결과로서 기판을 손상하게 된다. 구체적으로는 기판이 깨어지거나, 왜곡되기도 한다. 이 때문에, 적외광에 의한 온도 상승은, 산화 규소막으로 크게 유리 등의 기판으로 작은 것이 바랍직하다. 본 발명이 대상으로 하고 있은 산화 규소막의 막 두께는 두꺼워도 1μm 정도이고, 다른쪽 유리 등의 기판은 통상적으로 수백 μm 정도 이상의 두께를 갖는다. 따라서, 산화 규소막에서의 적외광의 흡수가 입사광에 대하여 10% 정도를 넘으면, 기판에서의 흡수는 90% 정도 미만이 된다. 이 경우, 산화 규소막과 기판의 두께가 수백배 이상이나 다르기 때문에, 기판의 온도 상승은 산화 규소막의 온도 상승보다도 충분히 낮아진다. 적외광은 표면에서 조사되어 산화막을 통과한 후에 기판에 들어 가기 때문에, 산화 규소막으로부터의 투과광을 90% 정도 미만으로 하기 위해서는, 상기의 식에서
k·t〉 0.1
을 만족하면 좋은 것을 알 수 있다. 기판이 단결정 실리콘과 같이 적외광에 대한 흡수 계수가 산화 규소막의 흡수 계수보다도 현저하게 작은 경우에는, 적외광의 산화 규소막에서의 흡수가 상당히 작아도, 기판 손상의 우려는 낮기 때문에
k·t〉 0.01
로 할 수 있다.
여기까지 언급한 바와 같이, 산화 규소막에 적외광을 조사하여 막질 개선을 진행시키기 위해서는, 산화 규소막이 적외광을 흡수하지 않으면 안된다. 도 1은 전자 사이클로트론 공명 플라스마 화학 기상 퇴적법(ECR-PECVD 법)으로 퇴적한 산화 규소막의 적외광 흡수 특성을 도시하고 있다. 좌측 종축은 산화막의 흡광도(a)(Absorbance)를 도시하며, 우측 종축은 흡수 계수(k)(cm-1)를 도시하고 있다. 흡광도(a)와 흡수 계수(k)와의 사이에는
k=1n(10)·a/t
의 관계가 성립한다. 단지, t(cm)는 산화 규소막의 막 두께이다. 도 1의 횡축은 적외광의 파수(波數)(cm-1) 및 대응하는 광의 파장(μm)이다.
일반적으로 산화 규소막에는 적외광에 대하여 3종의 흡수 피크가 존재한다. 비대칭 신축 피크(ABS), 대칭 신축 피크(SBS) 및 결합 굽힘 피크(BB)이다. 도 1에서 분명한 바와 같이, 비대칭 신축 피크는 파수가 1057cm-1(파장 9.46μm) 부근에 있고, 흡수 계수는 27260cm-1이다. 대칭 신축 피크는 파수 815 cm-1(파장 12.27μm) 부근에 있고, 흡수 계수는 2290cm-1이다. 결합 굽힘 피크는 파수 457 cm-1(파장 21.88μm) 부근에 있고, 흡수 계수는 8090cm-1이다. 조사 적외광의 파장은 이들 3종의 흡수 피크에 합치면 좋다. 따라서, 적외광의 파장은, 비대칭 신축 피크에서 흡수시키기 위해서는 대충 8.929μm(파수 1120 cm-1) 부터 대충 10μm(파수 1000cm-1)의 사이에 있으면 좋고, 대칭 신축 피크에서 흡수시키기 위해서는 대충 11.364μm(파수 880 cm-1)으로부터 약 13.158μm(파수 760cm-1)의 사이에 있으면 좋고, 결합 굽힘 피크에서 흡수시키기 위해서는 대충 19.231μm(파수 520 cm-1)부터 대충 25μm(파수 400 cm-1) 사이에 있으면 좋다.
가장 효과적으로 적외광을 흡수하는 것은, 흡수 계수가 가장 큰 비대칭 신축 피크이다. 기상 퇴적법에서 얻어지는 가장 저품질의 산화 규소막에도 비대칭 신축 피크에 있어서는 흡수 계수는 25000cm-1정도의 값을 갖는다. 따라서, 총 기상 퇴적법으로 얻어지는 산화 규소막에 대하여 앞에서의 흡수 계수와 산화막 두께의 관계를 만족시키기 위해서는, 산화 규소막의 두께가 40nm 정도 이상이면 좋아진다. 이와 같이 단결정 규소기판을 800℃ 정도 이하로 산화할 때에는, 산화막의 흡수 계수가 30000cm-1정도 이상이므로, 산화막 두께는 최소로 3.3nm 정도 이상 있으면, 기판에 손상을 가하지 않고 극박막 산화막의 막질 개선을 하는 것이 가능해진다.
즉, 본 발명에 있어서 산화 규소막으로 조사되는 적외광은, 산화 규소막에 의해 흡수되는 파장 성분을 포함할 필요가 있다. 또한, 산화 규소막에 의해 흡수되지 않는 파장 성분을 포함하여도 좋지만, 기판, 반도체막에의 손상을 경감하는 관점에서 말하면, 그 비율은 될 수 있는 한 적은 쪽이 바람직하다. 다시 말하면, 본 발명에 있어서 산화 규소막으로 조사되는 적외광은, 산화 규소막에 의해 흡수되는 파장 성분을 주성분으로서 포함하는 것이 바람직하다고 할 수 있다.
또한, 본 발명에 있어서 산화 규소막으로 조사되는 적외광은, 산화 규소막에 의해 흡수되는 파장 성분 중에서도 특히 산화 규소막의 비대칭 신축 진동에 대응하는 파장 성분을 포함하는 것이 보다 바람직하다. 흡수 계수가 크기 때문에 산화 규소막의 가열에 특히 유효하기 때문이다. 산화 규소막의 비대칭 신축 진동에 대응하지 않는 파장 성분을 포함하여도 좋지만, 기판 가열의 효율로부터 말하면, 그 비율은 될 수 있는 한 적은 쪽이 바람직하다. 다시 말하면, 본 발명에 있어서 산화 규소막으로 조사되는 적외광은, 산화 규소막의 비대칭 신축진동에 대응하는 파장 성분을 주성분으로서 포함하는 것이 보다 바람직하다고 할 수 있다.
상기 언급한 관점에서 말하면, 본 발명에 있어서 산화 규소막으로 조사되는 적외광은, 8.9μm 정도 이상 10μm 정도 이하의 파장 성분을 포함하는 것이 바람직하고, 8.9μm 정도 이상 10μm 정도 이하의 파장 성분을 주로 포함하는 것이 더욱 바람직하다.
이러한 요청에 따르기 위해서는, 산화막의 비대칭 신축 피크 부근의 파장을 갖는 레이저광을 적외광으로서 조사하면 좋다. 레이저광은 좁은 파장범위로 발진하기 때문에, 산화 규소막을 가열하지 않은 파장의 광이 기판이나 반도체막으로 조사되어 버린다는 것을 극력 적게 할 수 있기 때문이다. 이렇게 한 레이저광으로서 가장 뛰어 난 광이 탄산가스(C02) 레이저광이고, 그중에서도 특히 뛰어 난 광이 파장 9.3μm 부근의 탄산가스 레이저광이다. 파장 9.3μm 부근의 탄산가스 레이저광에 관해서는 후술한다.
탄산가스 레이저광은 9.3055±0.0005μm의 파장(파수 1074.63±0.05cm-1)으로 대표될 수 있는, 8.9μm(파수 l124cm-1)로부터 11μm(파수 909cm-1)의 파장대에 많은 발진선을 가지며, 이들의 광의 파수는 기상 퇴적법이나 800℃ 정도의 비교적 저온으로 얻어진 산화 규소막의 비대칭 신축 피크와 거의 일치하고 있다. 도 14는 본 발명에서 사용할 수 있는 탄산가스 레이저광의 발진선을 도시하는 도면이다. 각 발진선의 파장의 요동은 0.0005μm 정도로, 파수로 고치면 0.05 cm-1정도이다. 이들의 발진선 내에서 특히 조사 적외광으로서 적합한 것은, 대개 모든 산화 규소막으로 강하게 흡수되는 파장 9.2605±0.0005μm(파수 1079.85±0.05cm-1) 정도로부터 파장 9.4885±0.0005μm(파수 1053.91±0.05cm-1) 정도의 발진선이다(이들의 탄산가스 레이저광을 파장 9.3μm(파수 1075 cm-1) 부근의 탄산가스 레이저광이라 칭한다).
산화 규소막의 비대칭 신축 피크위치는 막질이 저하함에 따라서, 낮은 파수측으로 이동하여 간다. 실제로, 기상 퇴적법으로 얻어지는 산화 규소막의 비대칭 신축 피크는 적외광의 파수가 1055cm-1정도로부터 1070cm-1정도에 위치하고, 이 값은 파장 9.3μm(파수 1075cm-1) 부근의 탄산가스 레이저광의 파수와 거의 일치하고 있다. 가하여, 이러한 저품질막에서는 비대칭 신축 피크의 반값의 폭도 커지는 경향이 있으며, 그 값은 100cm-1에도 미치는 경우가 있다. 그 때문에, 비대칭 신축 피크가 파장 9.3μm 부근의 탄산가스 레이저의 파수로부터 약간 어긋나고 있어도, 산화 규소막은 탄산가스 레이저광을 충분히 흡수할 수 있다. 탄산가스 레이저광 조사에 의해 산화막질이 개선되어 감에 따라서 반값의 폭은 작아져 가지만, 비대칭 신축 피크도 높은 파수측으로 이행하여 가기 때문에, 여전히 산화막은 파장 9.3μm 부근의 탄산가스 레이저광을 효율있게 흡수할 수 있다. 단결정 규소기판을 산화하여 산화 규소막을 얻는 경우, 산화 온도가 1100℃ 정도 이상에서는 산화막의 품질이 높기 때문에, 비대칭 신축 피크는 1081cm-1정도에 위치하고 있다. 산화온도가 l100℃ 정도 미만에서는, 산화온도가 100℃ 저하할 때마다 약 2cm-1의 비율로 비대칭 신축 피크의 위치는 낮은 파수측으로 이행하여 가고, 800℃의 산화에 있어서는 1075cm-l이 된다. 이 값은 파장 9.3μm의 탄산가스 레이저광의 파수값과 일치하고, 파장 9.3μm 부근의 탄산가스 레이저광이 조사 적외광으로서 이상적인 것을 알 수 있다. 조사 레이저광은 9.3055±0.0005μm의 파장과 같이 9.3μm 부근의 파장을 갖는 광을 단일로 발진시켜도 좋고, 9.3μm 부근의 파장을 갖는 광을 복수개 동시에 발진시켜도 좋다.
적외광 조사에서 산화막을 개질하기 위해서는 대체로 고온으로 장시간 열처리하는 것이 바람직하다. 실험에 의하면 일회의 적외선 조사시간을 0.1초 정도 미만으로 하게 된다면, 산화막의 개질이 현저하게 되는 것은 산화막의 온도가 800℃ 정도를 넘기 때문이다. 따라서, 산화막이 0.1초 정도의 기간 800℃ 정도 이상의 온도가 되도록 적외광 조사를 하면, 산화막의 개질은 확실히 진행한다. 산화막 개질에 필요한 온도와 시간과의 관계는, 산화막 온도가 50℃ 상승할 때마다 처리시간이 1자리수 짧아진다는 관계가 대강 성립한다. 따라서 적외광을 산화막에 조사하여, 산화막 온도가 상승하여 800℃ 정도 이상으로 되었을 때의 임의의 산화막 온도를 Tox(℃), 그 온도(Tox)에 도달하고 있는 시간의 총계를 τ(s)로 하였을 때, Tox와 τ가
τ〉exp(1n(10)·(b·Tox+15))
b=-0.02(℃-1)
의 관계를 만족시킨다, 즉,
τ〉exp(-0.04605·Tox+34.539) ···(1)
의 관계를 만족하는 Tox가 존재하는 조건으로 적외광을 조사하면 산화막은 개질된다.
이로 인해, 산화막 전류가 감소하고, 절연내압이 올라가고, 산화막 고정 전하가 감소하여, 산화막 포획 준위가 저감된다.
그런데, 산화 규소막을 규소 단체나 규소를 주체로 한 반도체 물질상에 형성한 경우, 본 발명의 적외광 조사는 산화막의 막질 선과 동시에 반도체와 절연막과의 경계 면 특성도 개선할 수 있다. 기상 퇴적법으로 하고, 저온 산화법으로 해서, 산화막 형성 직후에는 반도체막과 산화막과의 경계 면에 반드시 큰 산화 응력이 잔류하고 있다. 반도체(예를 들면 Si)의 저온 산화에 있어서는, 산화막중 (예를 들면 SiO2중)를 산소 등의 산화 반응물질 (예를 들면 O2)이 확산하여, 반응물질이 산화막과 반도체막과의 경계 면에 도달한 후에 반응물질이 산소원자(0)를 반도체 구성원자간 (예를 들면 Si-Si의 사이)에 공급하고, 새로운 산화층(예를 들면 Si-0-Si)을 형성한다고 하는 기구로 산화막이 성장하여 간다. 이 때문에 반도체중의 인접하는 반도체 원자간 거리(예를 들면 Si-Si 간 거리)와, 산소원자를 중간에 끼우는 산화막중의 반도체 원자간 거리(예를 들면 Si-O-Si 중의 Si와 Si의 거리)와는 당연이 달라진다. 이 원자간 거리의 상위가 반도체막중에서는 인장 응력을 발생시키고, 산화막중에서는 압축 응력을 발생시킨다. 산화 온도가 충분히 높으면(대강 1070℃ 정도 이상) 산화막에 점성 유동이 생기고, 산화에 의해서 생긴 응력은 완화된다. 그러나, 산화 온도가 1070℃ 정도 미만에서는 응력 완화시간이 현저히 길어지므로, 산화에 의해서 생긴 응력은 완화되지 않고 경계 면을 끼운 양 박막 내에 잔류한다.
기상 퇴적법으로 산화막을 형성한 경우에도 다양한 사태가 발생한다. 그것은 산화막 퇴적의 극초기에 있어서는, 기상 퇴적법으로 사용되는 산화 촉진물질(O2이나 03등)이 반도체 구성원자 사이에 들어가고, 0.5nm 정도 내지는 2.0nm 정도의 극박 산화막을 형성하고, 그 후 이들 극박막 산화막상에 기상 퇴적법의 산화막이 퇴적하여 가기 때문이다. 상기 언급한 바와 같이 기상 퇴적법은 600℃ 정도 이하의 온도로 처리되므로, 극박막 산화막 형성시의 산화응력은 완화될 수 없다. 단결정막이 다결정막에 관계없이, 산화응력은 반도체 구성원자의 격자간격을 변동시키기 때문에, 반도체막-산화막 경계 면에는 전자나 정공에 대한 포획 준위가 형성되며, 동시에 표면에 있어서의 하전(荷電) 담체(전도대에 있는 전자나 가전자대(價電子帶)에 있는 정공(正孔))의 이동도를 작게 한다. 본 발명은 적외광 조사에 의해 국부적으로 산화막의 온도를 상승시킴으로써, 반도체막-산화막 경계 면에 존재하는 산화응력을 석방하고, 양질인 경계 면을 형성하는 것이다.
적외광 조사에 의한 경계 면 개질에는 적합한 조건이 존재한다. 도 2는 산화 규소막의 Irene의 이론(E. A. Irene et al. : J. E1ectrochem. Soc. 129(1982) 2594)을 참고로 하여, 응력 완화시간(종축)과 열처리온도(횡축)와의 관계를 계산한 도면이다. 예를 들면, 열처리 온도가 1230℃ 일 때에는, 0.1초 정도 이상의 열처리시간으로 산화막의 점성유동이 생기고, 산화응력이 해방되고 있다. 따라서, 적외광 조사에 의한 경계 면 개질도 도 2의 곡선에서 상측의 조건을 만족하도록(도 2 중에서 적외광 조사 유효영역이라고 기재된 범위에) 조사조건을 설정하면 좋다. 구체적으로는, 적외광을 산화막으로 조사하여 산화막 온도가 상승하고 1000℃ 이상이 될 때의 임의의 산화막 온도를 Tox(℃), 그 온도(Tox)에 도달하고 있는 시간의 총계를 τ(s)로 하였을 때, Tox와 τ와는
τ〉 2·(1+ν)·η/E
η=ηo·exp(ε/(k·(Tox+273.15)))
의 관계를 만족시킨다. 즉,
τ〉2·(1+ν)·ηo·exp(ε/(k·(Tox+273.15)))/E ···(2)
의 관계를 만족하는 Tox가 존재하는 조건으로 적외광을 조사시키면 좋다. 단, ν는 산화막의 포이손비, E는 그 영율, η는 그 점도, ηo는 점도의 프리-익스포넨셜·팩터, ε는 점도의 활성화 에너지, k는 볼츠만 정수를 각각 도시하며, 하기와 같은 수치를 갖는다.
ν=0.18
E=6.6×1011dyn·cm-2
ηo=9.549×10-11dyn·s·cm-2
ε=6.12 eV
k=8.617×10-5eV·K-1
기판이나 반도체막에 손상을 주지 않고 산화막의 적외광에 의한 열처리를 완료시키기 위해서는, 기판상의 동일 지점을 가열하는 시간은 0.1초 정도 미만이 바람직하다. 이것은 급속 열처리(RTA)의 경험에 따라, 800℃ 정도 이상의 온도로서는 1초 정도의 가열시간으로 유리 기판이 왜곡되거나 깨어지기도 하는 한편, 0.1초 정도 미만의 단시간 처리에서는 그와 같은 문제는 생기지 않기 때문이다. Tox가 1230℃ 정도 이상이면 일회의 조사를 0.1초 미만으로 설정하는 것도 가능하지만, 1230℃ 정도 이하에서는 일회의 조사로 이 조건을 만족할 수 없다. 따라서, Tox가 1230℃ 정도 이하의 적외광 조사조건으로 경계 면 특성을 개선하기 위해서는, 일회의 조사시간을 0.1초 정도 미만으로 하고, 또한 이 조사를 수회 반복하여, τ이 총계에서 먼저의 부등식을 만족하도록 적외광을 조사하면 좋다. 이 의미에 있어서, 적외광은 연속발진보다도 주기성을 갖는 비연속 발진 쪽이 바람직하다고 할 수 있다.
주기성을 갖는 적외광의 비연속 발진은 도 3에 도시하는 바와 같은 경시도에 도시하는 바와 같이 행하여진다. 적외광의 일주기는 발진기간(tON)과 비발진기간(tOFF)으로 구성된다. 반도체 등의 산화막 이외의 물질에의 열 왜곡을 최소한으로 정지시키기 위해서는, 발진기간을 비발진기간과 동등 또는 비발진기간보다도 짧게 하는 것이 바람직하다(tON≤tOFF). 발진기간이 비발진기간보다 짧게 방열이 확실히 진행하기 때문이다. 나아가, 생산성을 고려하면, 발진기간과 비발진기간이 거의 동등한 것이 이상이라고 할 수 있다.
적외광 조사에 관해서 다시 일점 주의하지 않으면 않되는 것은 산화막의 도달 최고 온도의 제어이다. 산화막을 게이트 절연막이나 층간 절연막과 같이 반도체 물질상에 형성하며, 이 산화막에 적외광 조사를 하는 경우, 산화막의 도달 최고 온도는 반도체 물질의 융점 이하인 것이 바람직하다. 예를 들면, 반도체 물질이 진성(眞性) 규소 또는 약간 불순물(불순물 농도 1% 정도 미만)을 포함한 규소의 경우, 규소의 융점은 약 1414℃ 이기 때문에, 적외광 조사에 의한 산화막의 도달 최고 온도는 1414℃ 정도 미만이 바람직하다. 이것은 반도체 물질이 용융하면 반도체중의 불순물 농도가 변하거나, 또는 산화막과 반도체와의 경계 면의 무질서 재 구성화가 진행되어 경계 면 준위가 증대하거나, 심한 경우에는 반도체 물질이 증발·비산(飛散)하여 반도체 장치를 파괴하는 등의 악 현상이 생기기 때문이다. 그와 같은 현상을 회피하고 우량한 반도체 장치를 안정적으로 제조하기 위해서는, 산화막의 도달 최고 온도를 반도체 물질의 융점이하로 하면 좋다.
반도체 물질이 다결정질이나 비정질상태에 있는 경우에는 반도체중에 비쌍 결합쌍이 존재하고, 이들 비쌍 결합쌍은 수소(H)나 불소(F) 등의 원자로 종단화되어 있는 것이 바람직하다. 비쌍 결합쌍은 금제대중(禁制帶中)의 깊은 위치(금제대의 중앙부근)에 전자나 정공에 대한 포획 준위를 작성하고, 전도대(傳導帶)에 있어서의 전자수나 가전자대에 있어서의 정공수를 감소시킨다. 아울러 하전(荷電) 담체를 산란하여 이동도를 저하시켜 버린다. 비쌍 결합쌍은 그와 같은 원리를 통해서 반도체 특성을 저감시키는 것이다. 적외광 조사에 의한 산화막의 온도 상승은 산화 규소막 자체와 경계 면을 현저하게 개질하는 한편, 산화막으로부터 반도체 물질에의 열전도에 의해 비쌍 결합쌍을 종단(終端)하고 있는 수소나 불소를 이탈시킬 우려도 있다. 따라서, 광 변환효율이 높은 태양 전지, 저전압으로 고속 동작하는 박막 트랜지스터 등의 우량한 반도체 장치를 작성하기 위해서는, 적외광 조사후에 수소 플라스마 조사 등의 비쌍 결합쌍 종단화 공정을 설치하는 것이 바람직하다. 이 공정에 의해 적외광 조사에 의해 발생한 비쌍 결합쌍 수를 감소하고, 그리고 하전(荷電) 담체의 수를 증대시키고, 동시에 이동도의 향상이 초래되기 때문이다.
본 발명에 의한 적외광 조사에서는, 산화막의 동일 지점이 한번의 조사로 가열되고 있는 기간이 0.1초 정도 미만의 단시간인 것이 바람직하다. 그와 같은 단시간 조사에 있어서는 단지 기판의 열 손상을 방지할 뿐만아니라, 기상으로부터 산화막을 통해서 산소 등의 반도체 물질과의 반응성 기체의 확산이 매우 작아지기 때문에, 조사 분위기를 공기중으로 할 수 있기 때문이다. 조사기간이 길어지면 공기중의 산소가 경계 면에 까지 확산하여, 반도체 물질의 냉각 과정에서 새로운 저온 산화층이 형성될 우려가 있다. 이로 인해 경계 면 특성의 개질이 무로 돌아가 버리기 때문이다. 그와 같은 의미에 있어서는 조사 분위기를 질소나 헬륨, 아르곤 등의 불활성 기체중으로 하는 것이 바람직하다. 적외광 조사에 의해 반도체 물질 표면은 융점가까이 까지 가열되기 때문에, 조사분위기로서는 질화의 가능성이 인정되는 질소보다도 헬륨이나 아르곤 등의 희박 가스 쪽이 더욱 바람직하다. 이렇게 하면 기판이나 반도체 물질에 손상이 가해지지 않는 한, 적외광 조사기간에 대한 제한은 없어지고, 양질인 경계 면이 얻어지기 때문이다. 특히 이 조사 분위기 제어는 확산이 용이한 극박막 산화막에 대하여 중요하게 된다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 반도체막이 산화 규소막에 끼워 맞춘(driving fit) 막 두께 200nm 정도 미만이 엷은 결정성막의 구성을 가지고 있을 때에, 반도체 장치의 전기 특성은 현저히 개선된다. 이 구성을 갖는 반도체 장치는 반도체막과 상측 산화막과의 경계 면 및 반도체막과 하측 산화막과의 경계 면의 양 경계 면을 가지고 있다. 반도체막에 도너 또는 억셉터가 되는 불순물이 첨가되고, 배선으로서 이용될 때에는 이들 양 경계 면이 전기 전도에 기여한다. 또한, 실리콘-온-인슐레이터(S0I)형 반도체 장치의 능동층으로서 반도체막이 이용될 때에도 얇은 반도체막 전체가 공핍화하기 때문에, 역시 양 경계 면이 전기 특성에 영향을 미치게 한다. 이 구조에 적외광 조사를 실시하면, 반도체막의 상하를 끼우는 산화막이 적외광 조사로써 가열되고, 이로써 양 경계 면의 품질이 개선된다. 더욱이, 결정성 반도체막이 다결정일 때에는, 상하의 산화막으로부터의 열전도에 의해 반도체막도 자연히 가열되고, 다결정성 반도체막의 재결정화도 생긴다. 이 재결정화에 의해 다결정 반도체막을 구성하는 결정입자가 커지거나, 반도체막중 결함수가 감소하기 때문에, 반도체 특성은 보다 개선된다.
이상 상기 언급한 바와 같이, 본 발명은 종래 저품질이었던 산화 규소막(기상 퇴적법으로 형성된 산화 규소막, 저온 산화법으로 얻어진 극박막 산화막)을 적외광 조사하는 공정을 추가함으로써 고품질인 막으로 개선할 수 있고, 아울러 반도체-산화막의 경계 면 상태도 양질인 것으로 할 수가 있다. 또한, 반도체막이 제1 산화막과 제2 산화막에 껴워져 있는 경우에는 양쪽의 경계 면을 개질할 수가 있다. 나아가, 반도체가 결정성선이면, 이 결정성도 향상할 수가 있다. 이로 인해 박막 트랜지스터에 대표되는 반도체 장치의 전기 특성을 높이고, 동시에 반도체 장치의 동작 안정성이나 신뢰성을 증가시킨다고 하는 뛰어 난 효과가 인정된다.
발명을 실시하기 위한 최선의 형태
본 발명의 반도체 장치는, 절연성 물질인 제1 산화 규소막상에 형성된 반도체막과, 이 반도체막상에 형성된 제2 산화 규소막을 적어도 포함하고 있다. 상 게이트형의 반도체 장치라면, 제1 산화 규소막은 기초 보호막에 상당하며, 제2 산화 규소막은 게이트 절연막에 상당한다. 반대로 하 게이트형 반도체 장치라면, 제1 산화 규소막은 게이트 절연막에 상당하며, 제2 산화 규소막은 층간절연막에 상당한다. 또한, 본 발명의 표시 장치는 이와 같은 반도체 장치를 가지고 있다.
이들의 반도체 장치나 표시 장치를 작성하기 위해서는, 최초에 기판을 준비한다. 기판으로서는, 유리, 단결정 규소 등이 일반적이지만, 이들 이외의 기판이라도 반도체 장치 제조공정중의 최고 온도에 견딜 수 있고, 더구나 반도체막에의 불순물 혼입이 충분히 작으면, 그 종류나 크기는 문제되지 않는다.
먼저, 기판상에 제1 산화 규소막을 상기 언급한 기상 퇴적법이나 저온 산화법으로 형성한다. 기판이 고순도 석영 유리라면, 제1 산화 규소막은 석영 유리 기판으로 겸용되는 것도 가능하다.
다음에, 적어도 반도체막이 접하는 면이 제1 산화 규소막으로 되어 있는 절연성 물질상에 반도체막을 형성한다. 이 반도체막 형성 공정은 반도체막을 기상 퇴적법 등으로 퇴적한 후에, 레이저광이나 열 등에 대표되는 고 에너지체를 이 반도체막에 공급하고, 반도체막의 용융결정화 내지는 고상(固相) 결정화를 진행시킨다. 최초에 퇴적한 박막이 비정질이거나, 비정질과 미결정이 혼재하는 혼정질이면, 이 공정은 결정화라 통상적으로 불리고 있다. 한편, 최초에 퇴적한 박막이 다결정질이면, 이 공정은 재결정화라고 불린다. 본 명세서에서는 양자 모두 단일 결정화라 칭하며, 특히 그들의 구별을 하지 않기로 한다. 고 에너지체로서 가장 우수한 것이 크립톤 불소(KrF) 엑시머 레이저, 크세논 염소(XeC1) 엑시머 레이저이다. 이들의 조사에 의해 반도체 박막의 적어도 표면이 용융결정화한다. 용융결정화로서는 용융범위 내의 결정입자는 입자 내에 거의 결함을 가지고 있지 않다고 하는 뛰어난 특성을 갖는다. 그 반면, 용융결정화일 때에 공급하는 에너지값의 제어가 매우 곤란하며, 반도체 박막에의 엑시머 레이저 등의 조사 에너지 밀도가 최적치보다도 약간이라도 크면, 다결정막을 구성하는 결정입자의 직경이 1/10에서 1/100으로 돌연히 작아지고, 심할 때에는 반도체막이 소실하는 것까지 인정된다. 그래서 본 발명에서는 조사 레이저 에너지 밀도를 최적치보다도 5mJ·cm-2정도에서 50mJ·cm-3정도 낮춤으로써 반도체막의 용융결정화를 한다. 이리 하여 반도체막의 용융결정화가 안정적으로 행할 수 있게 도달하는 것이다. 물론 이 대로의 상태에서는 다결정 반도체막의 결정성은 뛰어 나지 않지만, 본 발명에서는 후의 공정에 산화막에의 적외광 조사 공정이 존재한다.
즉, 이와 같게 하여 얻어진 결정성 반도체막상에, 기상 퇴적법이나 저온 산화법에 의해 제2 산화 규소막을 형성하고, 이 산화막 형성 공정 종료후에 제2 산화 규소막에 적외광을 조사하는 광 조사 공정을 설치하는 것이다.
적외광 조사로 산화 규소막이 가열되면, 반도체막도 반도체 용융 온도에 가까운 온도로 수μs로부터 수 ms의 비교적 장시간 가열된다. 상기 언급한 용융결정화에서는 반도체막은 용융 온도로써 수십 ns의 기간 가열된다. 이것에 비교하면 광 조사 공정에서의 반도체 온도는 조금 낮게 되어 있다. 그러나 그 가열 처리시간은 백배에서 백만배에도 및 그 때문에 용융결정화에서 불충분하였던 반도체막의 결정성이 광 조사 공정에서 현저히 개선되는 것이다. 용융결정화시에는 반도체막의 표면부근에 밖에 고품질인 결정입자가 될 수 없고, 제1 산화막에 가까운 반도체막의 하부에는 다량의 미세한 결함이나 비정질 성분이 잔류하고 있다. 이들 잔류 성분이 광 조사 공정일 때에, 표면 근방의 양질인 결정입자를 씨(seed)로 하여 결정화되고, 따라서 반도체막의 막 두께 방향 전체에 우량한 결정화막이 형성되게 되었다. 그와 같은 원리로 이해될 수 있도록, 반도체막이 제1 산화막과 제2 산화막에 끼워져 있는 것은 반도체막이 광 조사 공정시에 상하 양쪽에서 가열되는 것을 의미하며, 이렇게 하여 반도체막 전체에서 균일한 결정화가 진행하는 것이다. 용융 결정화막에 보이는 것과 같은 작용은 반도체막의 결정화가 고상(固相)으로 행하여졌을 때에도 생긴다. 고상 결정화막은 결정입자 내 결함을 다량으로 포함하지만, 본 발명의 광 조사 공정에 의해 재 결정화가 진행하고, 이들 입자 내 결함을 저감하는 것이다.
반도체막이 어떠한 기판에 성막되어 있는 시스템(係)에서는, 반도체막은 반드시 위쪽의 경계 면과 아래쪽의 경계 면을 갖는다. 반도체막에 불순물을 첨가하여 전기 전도체로서 이용할 때에는, 위쪽의 경계 면과 아래쪽의 경계 면의 양 경계 면 근방에 전류경로가 존재한다. 이와 같이 반도체막을 전계효과형 반도체 장치의 능동층(채널 형성 영역)으로서 이용할 때에도, 능동층의 두께가 150nm 정도 미만이면, 반도체막 전체가 전기 전도에 기여하기 때문에, 양 경계 면의 양(良)과 부(否)가 반도체 장치의 전기 특성의 우열에 직접영향을 미치게 한다. 본 발명에서는 반도체막이 제1 산화막과 제2 산화막에 끼워지고, 반도체막의 적외광에 대한 흡수 계수가 산화막의 흡수 계수보다도 수 자리수 이상이나 작아지도록 조사 적외광이 선택되어 있기 때문에, 양 경계 면은 거의 같은 온도로 가열되어, 같은 양질인 경계 면 상태로 개질된다. 이렇게 해서 전기적 특성이 뛰어 난 반도체 장치가 될 수 있다.
(실시예1)
도 4는 적외광 조사에 의한 산화막 온도 변화를 도시하는 도면이다. 적외광으로서 탄산가스 레이저광을 이용하여, 이 적외광을 게이트 절연막을 구성하는 산화 규소막에 조사하였을 때에, 산화 규소막이 입는 온도 변화를 전자 계산기로 어림한 것이다. 종축은 산화 규소막 표면의 온도를 도시하며, 횡축은 조사가 개시된 순간부터의 시간을 도시하고 있다. 기판으로서는 범용 무 알칼리 유리를 상정하고 있다. 기판상에 기초 보호막인 산화 규소막이 ECR-PECVD 법으로 200nm의 막 두께에 퇴적되고, 더구나 다결정 규소막이 50nm의 두께로, 더욱이 게이트 절연막인 산화 규소막이 ECR-PECVD 법으로 100nm의 막 두께로 퇴적되어 있다. 게이트 절연막과 기초 보호막의 광학 특성은 도 1에 도시된 것과 동일하다. 이러한 막 구조의 시료에 기판의 표면측(즉 게이트 절연막측)에서 탄산가스 레이저를 조사한다. 탄산가스 레이저의 파장은 9.3μm(파수 1075 cm-1)를 상정하고, 이 적외광에 대한 ECR-PECVD 법에 의한 산화 규소막의 흡수 계수(k)는 26200cm-1이다. 따라서, 흡수 계수와 게이트산화막의 두께의 곱(k·t)은 0.262가 되고, 게이트 절연막의 입사광에 대한 투과광의 비율은 77% 이다. 탄산가스 레이저광의 게이트 절연막 표면에 있어서의 에너지 밀도를 200mJ·cm-2로 하고, 그 발진기간(tON)이 10μs의 조사 조건에서의 산화막 온도 변화가 계산되고 있다. 단지, 여기서는 단발(單發)의 레이저 조사를 상정하고, 그 때문에 비발진기간(tOFF)은 무한대로 되어 있다.
도 4에 도시된 계산결과에 의하면, 산화막의 온도가 1300℃ 이상으로 오르고 있는 시간(τ1300)은 4.6μs 정도이고, 이와 같이 산화막 온도가 900℃ 이상으로 오르고 있는 시간(τ900)은 13.1μs 정도이다. 900℃에서 산화막 개질을 하기 위해서는 (1) 식에 의하면 τ900은 1ms 정도 이상이 아니면 안되기 때문에, 이 조사를 77회 이상 반복하여 900℃를 넘고 있는 총 시간을 13.1μs×77=1.0087ms와, 1ms보다 길게 하지 않으면 안되는 것처럼 생각된다. 그러나, 실제는 1300℃ 이상의 온도에 도달하고 있는 시간 τ1300이 4.6μs 정도이다. (1)식에 의하면 1300℃에서 산화막 개질을 진행시키기 위해서는 1×10-11s 정도 이상의 시간으로 종료되기 때문에, 실제는 1회의 적외광 조사로 산화막의 개질은 충분히 달성되고 있다. 이 예가 명시하고 있는 바와 같이, 산화막이나 경계 면의 막질 개선을 하기 위해서는 조건식 (1)과 (2)중 어느 하나의 온도로 만족시키면 좋을 것이다.
도 4의 조건하에서 산화막-반도체막의 경계 면도 개질하기 위해서는, (2)식 및 도 2에서 산화막 온도가 1300℃ 이상으로 도달하고 있는 총 시간을 13.8 ms 정도 이상으로 하지 않으면 안된다. 한편, 1회의 비연속 발진조사에 의한 τ1300이 4.6μs 정도이므로, 같은 조사를 3000회 정도 이상 반복하면, 4.6μs×3000=13.8 ms가 되고, 1300℃ 이상에 도달하고 있는 총 시간을 13.8ms 정도 이상으로 할 수 있다. 발진기간(tON)과 비발진기간(tOFF)을 모두 10μs라고 하면 1주기는 20μs가 되고, 발진주파수는 50kHz이다. 따라서, 경계 면 개질을 달성하기 위해서는, 20μs×3000=60ms와 50kHz의 발진주파수로 동일 지점을 60ms 정도 이상 조사하면 좋다.
현재 시판되고 있는 탄산가스 레이저에는 4kW 정도의 출력을 갖는 것이 있다. 이것을 50kHz에서 발진시키면, 각 조사마다의 에너지는 80mJ로 되고, 먼저의 조사 조건의 200mJ·cm-2의 에너지 밀도로서는 0.4cm2의 영역을 조사할 수 있다. 0.4cm2와의 면적은 폭이 0.1mm에서 길이가 400mm의 가늘고 긴 모양의 영역에 상당한다. 400mm×500mm의 대형 유리 기판에 적외광을 조사하는 것을 고려하여, 기판의 긴쪽방향으로 가늘고 긴 모양의 조사영역을 주사한다(기판의 긴쪽방향과 조사영역의 폭방향이 일치). 기판상의 동일 지점을 3000회 조사하기 위해서는 가늘고 긴 모양의 조사영역의 폭(0.1mm) 방향에 대하여, 각 조사마다 조사영역이 3.33×10-5mm 이동하면 된다. 발진주파수가 50kHz 이기 때문에, 이것은 조사영역이 1.67mm/s의 주사 속도를 가지고 있게 된다. 즉, 500mm의 긴쪽방향의 조사시간은 300초 정도로 되어, 충분히 실용적으로 제공한다고 할 수 있다.
(실시예 2)
도 5a 내지 도 5d는 MOS형 전계효과 트랜지스터를 형성하는 박막 반도체 장치의 제조공정을 단면으로 도시한 도면이다. 실시예 2에서는 기판(501)으로서 왜곡 점이 650℃ 정도의 범용 무 알칼리 유리를 사용하였다.
우선, 기판(501)상에 ECR-PECVD 법으로 제1 산화 규소막을 200nm 정도 퇴적하여, 기초 보호막(502)으로 하였다. 제1 산화 규소막의 ECR-PECVD 법에서의 퇴적조건은 하기와 같다.
모노실란(SiH4) 유량···60sccm
산소(02) 유량···100sccm
압력···2.40 mTorr
마이크로파(2.45GHz) 출력···2250W
인가자장···875 Gauss
기판온도···100℃
성막시간···40초
이 기초 보호막상에 반도체막으로서 진성 비정질 규소막을 LPCVD 법으로 50nm 정도의 막 두께로 퇴적하였다. LPCVD 장치는 핫·웰형으로 용적이 184.5l에서, 기판 삽입후의 반응 총 면적은 약 44000cm2이다. 퇴적 온도는 425℃에서 원료 가스로서 순도 99.99% 이상의 디실란(Si2H6)을 사용하여, 200sccm 반응 화로에 공급하였다. 퇴적 압력은 약 1.1 Torr이고, 이 조건하에서 규소막의 퇴적 속도는 0.77nm/min 이었다. 이렇게 하여 얻어진 비정질 반도체막에 크립톤 불소(KrF) 엑시머 레이저를 조사하여 반도체막의 결정화를 진행시키었다. 조사 레이저 에너지 밀도는 245 mJ·cm-2로, 최적치보다도 15 mJ·cm-2낮은 에너지 밀도이었다. 이렇게 해서 결정성 반도체막(다결정 규소막)을 형성한 후, 이 결정성 반도체막을 섬모양으로 가공하고, 다음에 반도체 장치의 능동층이 되는 반도체막의 섬(島)(503)을 형성하였다.(도 5a)
다음에, 패터닝 가공된 반도체막의 섬(503)을 덮도록 제2 산화 규소막(504)을 ECR-PECVD 법으로 형성하였다. 이 제2 산화 규소막은 반도체 장치의 게이트 절연막으로서 기능한다. 제2 산화 규소막 퇴적조건은 퇴적시간이 24초로 단축된 것을 제외하고, 제1 산화 규소막의 퇴적조건과 동일하다. 단지, 제2 산화 규소막 퇴적 직전에는 ECR-PECVD 장치내에서 기판에 산소 플라스마를 조사하고, 반도체의 표면에 저온 플라스마 산화막을 형성하였다. 플라스마 산화조건은 다음과 같다.
산소(02) 유량···100sccm
압력···1.85mTorr
마이크로파(2.45GHz) 출력···2250W
인가자장···875 Gauss
기판온도···100℃
처리시간···24초
플라스마 산화에 의해 대강 3.5nm의 산화막이 반도체 표면에 형성되어 있다.
o 산소 플라스마 조사가 종료한 후, 진공을 유지한 채 연속으로 산화막을 퇴적하였다.
o 따라서, 제2 산화 규소막은 플라스마 산화막과 기상퇴적막의 양자로 이루어지고 있다.
o 그 막 두께는 122.5nm 이었다.
제2 산화 규소막 형성 후, 적외광 조사 공정으로서 탄산가스 레이저광을 이들의 박막으로 공기중에서 조사하였다. 탄산가스 레이저 조사영역은 원형으로 되어 있다. 원의 중심에 있어서 레이저 에너지 밀도는 최대이고, 외측으로 진행함으로써 에너지 밀도는 정규 분포 함수적으로 감쇠하여 간다. 중심의 최대 에너지 밀도의 값에 대하여, 에너지 밀도가 1/e(e는 자연대수: e=2.71828)이 되는 원의 직경은 4.5mm 이었다. 중심에 있어서의 최대 에너지 밀도는 630mJ·cm-2이니까, 직경 4.5mm의 원주상에서의 에너지 밀도는 232mJ·cm-2가 된다. 탄산가스 레이저의 발진기간(tON)과 비발진기간(tOFF)은 각각 60μs로, 따라서 발진주파수는 8.333kHz 이다. 원 대칭의 조사영역은 각 조사마다 0.1mm 이동하여 가고, 산화 규소막상의 동일점은 232mJ·cm-2이상의 탄산가스 레이저 조사를 45회 받은 것으로 된다.
탄산가스 레이저 조사후, 기판에 수소 플라스마 조사를 실시하고, 다결정 반도체막중이나 경계 면에 존재하는 비쌍 결합쌍을 수소로써 종단하였다. 수소 플라스마 조건은 하기와 같다.
수소(H2) 유량···1000sccm
압력···500mTorr
rf 파(13.56MHz) 출력···100W
전극간 거리···25mm
기판온도···300℃
처리시간···90초
이렇게 하여 게이트 절연막 퇴적과 산화막 개질이 완료하였다.(도 5-b)
계속해서 금속박막에 의해 게이트 전극(505)을 형성한다. 실시예 2에서는 750nm의 막 두께를 갖는 α 구조의 탄탈(Ta)로써 게이트 전극을 작성하였다. 이 때의 게이트 전극의 시트 저항은 0.8Ω/□ 이었다.
다음에, 게이트 전극을 마스크로서, 도너 또는 억셉터가 되는 불순물 이온(506)을 끼워 맞추고, 소스·드레인 영역(507)과 채널형성 영역(508)을 게이트 전극에 대하여 자기 정합적으로 작성한다. 실시예 2에서는 CMOS 반도체 장치를 제작하였다. NMOS 트랜지스터를 제작할 때는 PMOS 트랜지스터부를 알루미늄(A1)박막으로 덮은 다음에, 불순물 원소로서 수소중에 5%의 농도로 희석된 포스핀(PH3)을 선택하고, 가속전압 80kV에서 수소를 포함한 총 이온을 7×1015cm-2의 온도에서 NMOS 트랜지스터의 소스·드레인 영역에 끼워 맞추었다. 반대로 PMOS 트랜지스터를 제작할 때는 NM0S 트랜지스터부를 알루미늄(A1)박막으로 덮은 뒤에, 불순물 원소로서 수소중에 5%의 농도로 희석된 디포란(B2H6)을 선택하여, 가속전압 80kV에서 수소를 포함한 총 이온을 5×1015cm-2의 농도로 PM0S 트랜지스터의 소스·드레인 영역에 끼워 맞춘다.(도 5-c)
다음에, PECVD 법 등으로 층간 절연막(509)을 퇴적하였다. 층간 절연막은 이산화 규소막으로 이루어지고, 그 막 두께는 약 500nm이었다. 층간 절연막 퇴적후, 층간 절연막의 저온 열처리와 소스·드레인 영역에 첨가된 불순물 원소의 활성화를 겸하여, 질소 분위기 아래 300℃에서 2시간의 열처리를 실시하였다.
최후로, 콘택트·홀를 열고, 알루미늄 등으로 배선(510)을 실시하여 박막 반도체 장치가 완성하였다.(도 5-d)
이렇게 하여 작성한 박막 반도체 장치의 전달 특성을 측정하였다. 측정한 반도체 장치의 채널형성 영역의 길이 및 폭은 각각 10μm으로, 측정은 실온으로 행하였다. NMOS 트랜지스터의 Vds=8V에 있어서의 포화 영역에서 구한 이동도는 42.4±1.9cm2, V-1이고, 임계치 전압은 3.87±0.11V 이었다. 또한, PM0S 트랜지스터의 Vds=-8V에 있어서의 포화 영역에서 구한 이동도는 21.8±1.2cm2·V-1·s-1이고, 임계치 전압은 -5.33±0.21v 이었다. N형과 P형의 양 반도체 장치 모두 고이동도로 저임계치 전압을 갖는 양호한 박막 반도체 장치가 분산되지 않고 안정적으로 제조되었다. 이 예가 도시하는 바와 같이 본 발명에 의하면 뛰어 난 특성을 가지며, 더구나 산화막의 신뢰성이 높은 박막 반도체 장치를, 범용 유리 기판의 사용할 수 있는 저온공정에서, 간편하고도 용이하게 작성할 수 있다.
(비교예1)
비교예 1은, 본 발명이 종래 기술에 비해서 우수한 것을 나타내기 위한 예이다. 비교예 1에서는, 광 조사 공정하지 않은 것을 제외하고 다른 모든 공정을 실시예 2와 동일하게 하여 반도체 장치를 제조하였다. 즉, ECR-PECVD 법으로 제2 산화 규소막을 퇴적후, 즉시 상기 언급한 수소 플라스마 조사를 하고, 이하 실시예 2와 같은 공정으로 CMOS 반도체 장치를 제조하였다.
비교예 1에서 얻어진 반도체 장치의 이동도와 임계치 전압을 하기에 도시한다.
μ(N)=34.4±3.3cm2·V-1·s-1
Vth(N)=5.06±0.16V
μ(P)=l6.2±1.2cm2·V-1·s-1
Vth(P)=-6.30±0.22V
이 비교예 1에서, 본 발명의 실시예 2의 우위성은 분명할 것이다.
(실시예3)
실시예 2에서 얻어진 NMOS 박막 반도체 장치를 200(행)×320(열)×3(색)=192000(화소)로 이루어지는 컬러 LCD의 화소용 스위칭소자로 하고, 6비트 디지털 데이터 드라이버(열측 드라이버)와 주사 드라이버(행측 드라이버)를 실시예 2에서 얻어진 CMOS 박막 반도체 장치에서 내장하고 있는 액티브 매트릭스 기판을 제조하였다.
도 6에는 6비트 디지털 데이터 드라이버 회로도를 도시한다. 실시예 3의 디지털 데이터 드라이버는 클록 신호선과 클록 생성회로, 시프트 레지스터 회로, N0R 게이트, 디지털 영상신호선, 래치회로(1), 래치 펄스선, 래치회로(2), 리셋선(1), AND 게이트, 규준전위선, 리셋선(2), 용량분할에 의한 6 비트 D/A 컨버터, CMOS 아날로그 스위치, 공통전위선 및 소스선 리셋·트랜지스터로 구성되고, CM0S 아날로그 스위치로부터의 출력이 화소부의 소스선과 연결된다. D/A 컨버터부의 용량은 C0=C1/2=C3/4=C3/8=C4/16=C5/32와의 관계를 만족하고 있다. 디지털 영상 신호선에는 컴퓨터의 비디오(?) 랜덤 액세스 메모리(VRAM)로부터 출력되는 디지털 영상신호가 직접 입력될 수 있다. 실시예 3의 액티브 매트릭스 기판의 화소부에서는 소스전극 및 소스배선, 드레인 전극(화소전극)은 알루미늄으로 구성되어 있고, 반사형 LCD로 되어 있다.
이와 같이 하여 얻어진 액티브 매트릭스 기판을 한 쌍의 기판의 한쪽에 사용되고 있는 액정 패널을 제조하였다. 한 쌍의 기판간에 끼워 두는 액정에는 흑색안료를 분산시킨 고분자 분산액정(PDLC)을 이용하고, 노멀리 흑색 모드(액정에 전압을 인가하지 않을 때에 흑색 표시)의 반사형의 액정 패널로 하였다. 얻어진 액정 패널을 외부배선과 접속하여 액정표시 장치를 제조하였다.
그 결과, TFT가 고성능으로, 더구나 기판 전면에 특성이 균일하기 때문에, 6비트 디지털 데이터 드라이버도 주사 드라이버도 넓은 동작 영역에서 정상으로 동작하고, 또한 화소부에 관해서는 개구율이 높기 때문에, 흑색 안료분산 PDLC를 사용하여도 표시품질이 높은 액정표시 장치가 되었다. 또한, 반도체막과 산화막과의 경계 면 상태가 좋고, 산화막 자체의 품질도 높기 때문에, 트랜지스터의 동작 신뢰성에 뛰어나고, 따라서 표시 장치의 동작 안정성도 각별히 우수하게 되었다.
이 액정표시 장치를 풀 컬러의 휴대형 퍼스널 컴퓨터(노트 PC)의 본체로 조립하였다. 6 비트 디지털 데이터 드라이버를 액티브 매트릭스 기판이 내장하고 있고, 컴퓨터로부터의 디지털 영상신호를 직접 액정표시 장치에 입력하기 때문에, 회로 구성이 간소하게 되어 동시에 소비전력도 매우 작아진다. 액정표시 장치에 사용한 박막 반도체 장치가 고성능이기 때문에, 이 노트 PC는 대단히 아름다운 표시화면을 갖는 양호한 전자기기이다. 가하여 액정표시 장치가 고 개구율을 갖는 반사형인 것을 반영하여 백 라이트를 불필요로 하고, 따라서 배터리의 소형 경량화와 장시간 사용도 실현되었다. 이로 인해 장시간 사용 가능하고, 또한 기려(椅麗)한 표시화면을 갖는 초소형 경량 전자기기가 작성되었다.
(실시예4)
실시예 4에서는, 기판상에 형성된 산화 규소막에 적외광을 조사하여 그 품질개선을 가능하게 하는 산화 규소막 개질용의 적외광 조사 장치를, 도 7 내지 도 11을 사용사여 설명한다. 산화 규소막 개질용의 적외광 조사 장치는 탄산가스 레이저 발진기(101) 등으로 이루어지는 적외광 생성 수단과, 이렇게 하여 생성된 적외광의 절대 강도를 조정하는 적외광 강도 조정수단과, 강도 조정된 적외광의 공간적 강도분포를 균일하게 하는 적외광 균일화 수단과, 산화 규소막이 형성된 기판과 이 균일화된 적외광과의 상대적 위치 관계를 가변으로 하는 주사 기구를 적어도 가지고 있다(도 7참조.).
탄산가스 레이저 발진기(101)로써 생성된 적외 레이저광은 감쇠기 등으로 이루어지는 광학계(104)에 의해 그 절대 강도를 소망의 값으로 조정된다. 실시예 4에서는 이 광학계(104)가 적외광 강도 조정수단에 상당한다. 구체적으로는 광학계(104)에 입사하는 적외 레이저광의 투과율을 변환함으로써 그 출력강도를 가변으로 한다. 다음에, 강도 조정된 적외광은 호모지나이저(103) 등으로 이루어지는 적외광 균일화 수단으로 인도되어, 적외광의 공간적 강도분포가 기판상의 적외광 조사영역 내에서 공간적이었을 때 변동이 생기지 않도록 균일화된다. 이와 같이 정형된 적외광을 조사실(105)에 도입하여, 조사실 내에 설치된 기판(110)에 적외광 조사를 실시한다.
적외광의 조사분위기를 진공중이나 질소중, 아르곤중 등과 같이 소정의 분위기로 하기 위해서, 조사실에는 펌프(107) 등으로 이루어지는 배기수단과 가스 시스템(106) 등으로 이루어지는 가스 도입수단이 구비되고 있다. 조사실에 도입된 적외광과 산화 규소막이 형성된 기판(110)과의 상대적 위치 관계는, 기판이 설치된 스테이지를 스테이지 제어(108)에 의해 이동시킴으로써 가변으로 된다. 즉, 실시예 4에서는 주사 기구는 적외광 행로를 고정한 뒤에, 기판을 움직이고 있다. 물론 후의 실시예가 도시하는 바와 같이, 기판을 고정하여 적외광 행로를 움직이는 주사 기구나, 양자 모두 움직이는 주사 기구도 가능하다. 또한, 컴퓨터(109)는 스테이지 제어(108)나 레이저 제어(102)를 제어하는 제어계이다.
그런데, 기상성장법 등에 의해 형성된 산화 규소막 전 영역을 한번에 가열하고 그 막(膜) 품질을 개선하기 위해서는, 출력이 매우 큰 적외 레이저광 발진기가 필요하게 된다. 그런데 그와 같은 대출력 레이저 발진기는 아직 실제 존재하지 않고 있다. 그래서, 본 발명에서는 적외광을 적외광 균일화 수단에 의해 가늘고 긴 모양의 조사영역 또는 세선 모양의 조사영역으로 가공하여, 이 조사영역을 상기 언급한 주사 기구에 의해서 가동함으로써 기판 전체에 걸쳐 균일한 광 조사를 가능하게 한다. 조사영역 내의 레이저광 강도는 균일한 것이 바람직하다. 그래서 다음에 본 발명에 준하는 적외광 균일화 수단을 설명한다.
도 8은 플라이 아이렌즈(201)를 사용한 적외광 균일화 수단의 일례를 도시하고 있는 이 적외광 균일화 수단은 플라이 아이렌즈(201)와 콘덴서 렌즈(202)를 기본 구성 요소로 하고, 콘덴서 렌즈(202)로서는 시린도리칼 렌즈가 사용되고 있다. 203은 입사 적외 레이저 빔광이다. 플라이 아이렌즈(201)에 입사된 레이저 빔(203)은, 다수의, 도 8에서는 A 내지 E의 5개의 사각형 또는 시린도리칼 렌즈가 광축과 직교하는 횡단면에 묶여진, 이른바 플라이 아이렌즈로 파면이 분할된다. 분할된 레이저 빔은 상기 플라이 아이렌즈의 초점위치에서 집광된 후, 상기 플라이 아이렌즈와 공통 초점으로 되어 있는 콘덴서 렌즈(202)에 입사되어, 이 콘덴서 렌즈가 상측(像側)의 초점, 즉 기판상에 있어 분할된 각 레이저 빔을 중첩시킴으로써 균일한 레이저 빔을 형성한다. 도 9에 A 내지 E로 분할된 레이저 빔의 기판(110)상에서의 레이저 빔의 강도분포와 이들을 중첩시킨 후의 레이저 빔의 강도분포를 도시한다. 본 방식에서는, 분할된 레이저 빔중, 도 9의 A와 E, B와 D와 같이 광축에 대하여 대칭한 것 끼리는 대칭한 강도분포를 갖기 때문에, 이들을 각각 중첩시킴으로써 균일성을 확보하고 있다.
도 10은 푸리에 변환형 위상 홀로그램(301)을 사용한 적외광 균일화 수단의 한 예를 도시하고 있다. 여기에서의 적외광 균일화 수단은 렌즈(300)와 푸리에 변환형 위상 홀로그램(301)(이하 홀로그램이라 생략한다)을 기본 구성요소로 하고 있다. 렌즈(300) 및 홀로그램(301)은 가공대상물인 산화 규소막을 형성한 기판(110)상에 긴쪽방향으로 균일한 레이저 강도분포를 갖는 세선 모양 레이저 빔을 만들어내고 있다. 레이저 발진기(101)로부터 발생한 레이저광은, 렌즈(300) 및 홀로그램(301)으로 구성되는 빔 정형(整形) 광학계(302)를 지난다. 이 때, 레이저광은 렌즈(300)에 의해서 기판(110)상에 조사되지만, 렌즈(300)와 기판(110)과의 사이에 설치된 홀로그램(301)에 의해서 기판(110)상에 일직선으로 나열된 몇개 쯤의 중첩된 조사 스폿을 유지하도록 공간 변조된다. 홀로그램(301)은, 각각의 조사 스폿을 기판(110)상의 임의의 위치에, 임의의 강도로 배치할 수 있다. 도 11은 도 10의 레이저 빔 정형 광학계에서 정형되고, 산화 규소막이 형성된 기판에 조사되는 레이저 빔형상을 도시하는 도면이다. 도 11에 도시하는 바와 같이 일직선상에 조사 스폿이 병열할 수 있는 홀로그램(301)을 이용하여, 조사 스폿의 중첩 피치를 균등한 피치로 함으로써, 기판(110)상에서 긴쪽방향으로 균일하게 될 수 있는 레이저 빔을 얻을 수 있다. 홀로그램(301)은 레이저 빔을 400개 내지 800개의 조사 스폿으로 분할하여, 레이저 빔의 강도분포가 균일화된다.
(실시예5)
실시예 5에서는, 기판상에 형성된 산화 규소막에 적외광을 조사하여 그 품질개선을 가능하게 하는 산화 규소막 개질용의 적외광 조사 장치를, 도 12 및 도 13을 사용하여 설명한다. 이 적외광 조사 장치는 탄산가스 레이저 발진기(101) 등으로 이루어지는 적외광 생성 수단과, 이렇게 하여 생성된 적외광을 스폿 형상으로 정형하는 광 정형 수단과, 산화 규소막이 형성된 기판과 이 스폿 형상으로 정형된 적외광과의 상대적 위치 관계를 가변으로 하는 주사 기구를 적어도 가지고 있다.
탄산가스 레이저 발진기(101)에서 생성된 적외 레이저광은 미러(401)에 의해 주사 기구의 일종인 갈바노 스캐너의 미러(400)에 인도된다(도 12). 레이저 빔은 갈바노 스캐너의 미러(400)로 반사된 후, 렌즈(402)에 입사되어, 스폿 형상의 빔에 정형된다. 실시예 5에서는 이 렌즈(402)가 스폿 형상으로 정형하는 광 정형 수단에 해당한다. 이와 같이 정형된 적외광을 조사실(105)에 도입하여, 조사실 내에 설치된 기판(110)에 광 조사를 실시한다. 조사실의 구성이나 제어계는 실시예 4와 같다. 실시예 5에서는 갈바노 스캐너에 의해 갈바노 스캐너의 미러(400)의 각도를 변환함으로써 기판(110)상에 조사되는 레이저 빔의 위치를 변화시키고 있다. 이 조사광을 선 모양 또는 면 모양으로 주사하여, 기판(110)의 전면에 걸쳐 적외 레이저광의 조사를 한다. 조사된 레이저 빔은 기판상에 성막된 산화 규소막으로 흡수되어, 산화 규소막을 가열한다. 이렇게 해서 산화막의 품질이 개선된다.
한편, 도 13은 폴리곤 미러(601)를 주사 기구로서 사용한 광 조사 장치의 별도의 일례이다. 레이저 발진기(101)로부터 출사된 레이저광은 폴리곤 미러(601)로 반사되어 렌즈(402)에 입사한다. 적외광은 렌즈(402)로서 스폿 형상의 빔에 정형된 후, 조사실에 인도되어 기판(110)을 조사한다. 본 예의 주사 기구에서는 폴리곤 미러(601)의 각도를 변환하여, 기판(110)상의 레이저 조사위치를 변화시키고 있다. 이하, 전예와 같이 기판 전면을 레이저광이 주사하여, 산화 규소막의 개질이 진행된다.
또한, 이들의 실시예에서는 적외광으로서 탄산가스 레이저광을 사용한 경우를 도시하였지만, 적외광으로서는 Ⅳ-Ⅵ속 반도체 레이저나 자유 전자 레이저 등을 사용하여도 된다.
이상으로 상기 언급한 바와 같이, 본 발명에 의하면 종래 저품질이던 저온형성의 산화 규소막을 간단한 적외광 조사 공정을 추가 함으로써 고품질인 막으로 개선할 수 있다. 따라서, 본 발명을 TFT 등의 박막 반도체 장치나 LSI 등의 반도체 장치에 적용하면, 동작 신뢰성에 뛰어 나 고성능인 반도체 장치를 저온으로 안정적으로 제조할 수 있다. 또한, 본 발명을 액티브·매트릭스 액정표시 장치에 적응한 경우에는 대형으로 아름다운 표시 장치를 용이하게 또한 안정적으로 제조할 수가 있다. 더욱이, 다른 전자기기의 제조에 적용한 경우에도 고성능인 전자기기를 용이하고 또한 안정적으로 제조할 수가 있다.
또한, 본 발명의 적외광 조사 장치는 대면적 기판을 고속이고 또한 안정적으로 처리하는 것이 가능하고, TFT 기판이나 300mm 직경의 대형 실리콘 기판 등의 처리로 적합하게 되어 있다.

Claims (44)

  1. 기상 퇴적법에 의해 산화 규소막을 형성하는 공정과, 이 산화 규소막에 적외광을 조사하는 공정을 포함하는 것을 특징으로 하는 산화 규소막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 기상 퇴적법이 화학 기상 퇴적법인 것을 특징으로 하는 산화 규소막의 제조 방법.
  3. 제 1 항에 있어서,
    상기 기상 퇴적법이 물리 기상 퇴적법인 것을 특징으로 하는 산화 규소막의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적외광이 상기 산화 규소막에 의해 흡수되는 파장 성분을 포함하는 것을 특징으로 하는 산화 규소막의 제조 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적외광이 상기 산화 규소막의 비대칭 신축 진동에 대응하는 파장 성분을 포함하는 것을 특징으로 하는 산화 규소막의 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산화 규소막의 막 두께를 t(cm), 상기 적외광의 상기 산화 규소막에 의한 흡수 계수를 k(cm-1)로 하였을 때, 상기 막 두께(t)와 상기 흡수 계수(k) 와는,
    k·t 〉 0.1
    의 관계를 만족하는 것을 특징으로 하는 산화 규소막의 제조 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적외광이 8.9μm 정도 이상 10μm 정도 이하의 파장 성분을 포함하는 것을 특징으로 하는 산화 규소막의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 적외광이 레이저광인 것을 특징으로 하는 산화 규소막의 제조 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 적외광이 탄산가스(CO2) 레이저광인 것을 특징으로 하는 산화 규소막의 제조 방법.
  10. 반도체 표면을 산화하여 산화 규소막을 형성하는 공정과, 이 산화 규소막에 적외광을 조사하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 산화 규소막 형성 공정을, 800℃ 정도 이하의 온도로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 10 항에 있어서,
    상기 산화 규소막 형성 공정을, 상기 반도체 표면에 활성 산소를 공급함으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 10 항에 있어서,
    상기 산화 규소막 형성 공정을, 상기 반도체 표면을 플라스마 산화함으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 적외광이 상기 산화 규소막에 의해 흡수되는 파장 성분을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 적외광이 상기 산화 규소막의 비대칭 신축진동에 대응하는 파장 성분을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 산화 규소막의 막 두께를 t(cm), 상기 적외광의 상기 산화 규소막에 의한 흡수 계수를 k(cm-1)로 하였을 때, 상기 막 두께(t)와 상기 흡수 계수(k)와는,
    k·t 〉 0.01
    의 관계를 만족하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 적외광이 8.9μm 정도 이상 10μm 정도 이하의 파장 성분을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 10 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 적외광이 레이저광인 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 10 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 적외광이 탄산가스(C02) 레이저광인 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 10 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 적외광 조사 공정을, 불활성 가스 분위기로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 절연성 물질상에 반도체막을 형성하는 공정과, 이 반도체막상에 산화 규소막을 형성하는 공정과, 이 산화 규소막에 적외광을 조사하는 공정을 포함하는 반도체 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 산화 규소막 형성 공정을, 화학 기상 퇴적법에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제 21 항에 있어서,
    상기 산화 규소막 형성 공정을, 물리 기상 퇴적법에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제 21 항에 있어서,
    상기 산화 규소막 형성 공정을, 600℃ 정도 이하의 온도로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제 21 항에 있어서,
    상기 산화 규소막 형성 공정을, 상기 반도체 표면에 활성 산소를 공급함으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제 21 항에 있어서,
    상기 산화 규소막 형성 공정을, 상기 반도체 표면을 플라스마 산화함으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제 21 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 적외광이 상기 산화 규소막에 의해 흡수되는 파장 성분을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  28. 제 21 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 적외광이 상기 산화 규소막의 비대칭 신축 진동에 대응하는 파장 성분을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 제 21 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 산화 규소막의 막 두께를 t(cm), 상기 적외광의 상기 산화 규소막에 의한 흡수 계수를 k(cm-1)로 하였을 때, 상기 막 두께(t)와 상기 흡수 계수(k)와는,
    k·t 〉 0.1
    의 관계를 만족하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 제 21 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 적외광이 8.9μm 정도 이상 10μm 정도 이하의 파장 성분을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제 21 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 적외광이 레이저광인 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 제 21 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 적외광이 탄산가스(CO2) 레이저광인 것을 특징으로 하는 반도체 장치의 제조 방법.
  33. 제 21 항 내지 제 32 항 중 어느 한 항에 있어서,
    상기 적외광 조사 공정을, 불활성 가스 분위기로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  34. 제 21 항 내지 제 32 항 중 어느 한 항에 있어서,
    상기 적외광 조사 공정 후에, 더욱이 비쌍 결합쌍 종단화 공정(不對結合對終端化工程)을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  35. 제 21 항 내지 제 32 항 중 어느 한 항에 있어서,
    상기 절연성 물질이, 유리 기판상에 형성된 산화 규소막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  36. 제 21 항 내지 제 35 항 중 어느 한 항에 기재의 반도체 장치의 제조 방법에 의해서 제조된 것을 특징으로 하는 반도체 장치.
  37. 제 36 항에 기재된 반도체 장치를 구비한 것을 특징으로 하는 표시 장치.
  38. 기판상에 형성된 산화 규소막에 적외광을 조사하여 해당 산화 규소막의 개질을 행할 수 있는 적외광 조사 장치로서,
    적외광 생성 수단과, 이 적외선의 공간적인 강도분포를 균일하게 하는 적외광 균일화 수단과, 상기 기판과 상기 균일화된 적외광과의 상대적 위치 관계를 가변으로 하는 주사 기구를 구비한 것을 특징으로 하는 적외광 조사 장치.
  39. 기판상에 형성된 산화 규소막에 적외광을 조사하여 해당 산화 규소막의 개질을 행할 수 있는 적외광 조사 장치로서,
    적외강 생성 수단과, 이 적외선을 스폿 형상으로 정형하는 광 정형 수단과, 상기 기판과 상기 스폿 형상으로 정형된 적외광과의 상대적 위치 관계를 가변으로 하는 주사 기구를 구비한 것을 특징으로 하는 적외광 조사 장치.
  40. 제 38 항 또는 제 39 항에 있어서,
    상기 적외광의 파장이 8.9μm 정도 이상 10μm 정도 이하인 것을 특징으로 하는 적외광 조사 장치.
  41. 제 38 항 또는 제 39 항에 있어서,
    상기 적외광이 레이저광인 것을 특징으로 하는 적외광 조사 장치.
  42. 제 38 항 또는 제 39 항에 있어서,
    상기 적외광이 탄산가스(C02) 레이저광인 것을 특징으로 하는 적외광 조사 장치.
  43. 기판상에 산화 규소막을 형성하는 공정과, 이 산화 규소막에 광을 조사하는 공정을 포함하며, 이 광 조사 공정에서 산화 규소막의 온도가 상승하여 800℃ 이상으로 되었을 때의 임의의 산화 규소막 온도를 TOX(℃), 이 온도(TOX)에 도달하고 있는 시간의 총계를 τ(s)로 하였을 때, TOX와 τ가,
    τ〉exp(-0.04605·TOX+34.539)
    의 관계를 만족하는 TOX가 존재하는 조건으로 상기 광 조사 공정을 행하는 것을 특징으로 하는 산화 규소막의 제조 방법.
  44. 반도체 물질상에 산화 규소막을 형성하는 공정과, 이 산화 규소막에 광을 조사하는 공정을 포함하며, 이 광 조사 공정에서 산화막 온도가 상승하여 1000℃ 이상으로 될 때의 임의의 산화 규소막 온도를 TOX(℃), 그 온도(TOX)에 도달하고 있는 시간의 총계를 τ(s)로 하였을 때, TOX와 τ가,
    τ〉2·(1+ν)·η0·exp(ε/(k·(TOX+273.15)))/E
    의 관계를 만족하는 TOX가 존재하는 조건으로 상기 광 조사 공정을 행하는 것을 특징으로 하는 산화 규소막의 제조 방법(단, ν는 산화막의 포이손비(Poisson's ratio), E는 그 영율(Young's modulus), η은 그 점도, η0은 점도의 프리-익스포넨셜·팩터(pre-exponential factor), ε는 점도의 활성화 에너지, k는 볼츠만 상수를 각각 나타낸다.).
KR10-1999-7007755A 1997-12-26 1998-12-25 산화 규소막의 제조 방법, 반도체 장치의 제조 방법, 반도체 장치 및 표시 장치 KR100489749B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36156797 1997-12-26
JP97-361567 1997-12-26
PCT/JP1998/005991 WO1999034431A1 (fr) 1997-12-26 1998-12-25 Procede pour produire un film d'oxyde de silicium, procede pour fabriquer un dispositif a semi-conducteurs, dispositif a semi-conducteurs, affichage et dispositif de rayonnement infrarouge

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7015557A Division KR100510380B1 (ko) 1997-12-26 1998-12-25 적외광 조사 장치

Publications (2)

Publication Number Publication Date
KR20000075689A true KR20000075689A (ko) 2000-12-26
KR100489749B1 KR100489749B1 (ko) 2005-05-16

Family

ID=18474097

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2004-7015557A KR100510380B1 (ko) 1997-12-26 1998-12-25 적외광 조사 장치
KR10-1999-7007755A KR100489749B1 (ko) 1997-12-26 1998-12-25 산화 규소막의 제조 방법, 반도체 장치의 제조 방법, 반도체 장치 및 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2004-7015557A KR100510380B1 (ko) 1997-12-26 1998-12-25 적외광 조사 장치

Country Status (8)

Country Link
US (2) US6407012B1 (ko)
EP (1) EP0966029A4 (ko)
JP (1) JP4663037B2 (ko)
KR (2) KR100510380B1 (ko)
CN (1) CN1161827C (ko)
CA (1) CA2281788C (ko)
TW (1) TW466772B (ko)
WO (1) WO1999034431A1 (ko)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
US6391400B1 (en) 1998-04-08 2002-05-21 Thomas A. Russell Thermal control films suitable for use in glazing
US6676810B2 (en) * 2000-01-12 2004-01-13 D2 In-Line Solutions, Llc Method of coating insulative substrates
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
EP1259985A2 (en) 2000-10-10 2002-11-27 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
WO2002042847A1 (en) * 2000-11-27 2002-05-30 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
US7160763B2 (en) * 2001-08-27 2007-01-09 The Trustees Of Columbia University In The City Of New York Polycrystalline TFT uniformity through microstructure mis-alignment
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
WO2003085156A1 (en) * 2002-03-29 2003-10-16 D2 In-Line Solutions, Llc Gravity-fed in-line continuous processing system and method
WO2003084688A2 (en) * 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
JP5030382B2 (ja) * 2002-08-19 2012-09-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
KR101131040B1 (ko) * 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
KR101118974B1 (ko) * 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3578753B2 (ja) * 2002-10-24 2004-10-20 沖電気工業株式会社 シリコン酸化膜の評価方法および半導体装置の製造方法
KR101191837B1 (ko) * 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
DE10319206B4 (de) * 2003-04-25 2013-08-14 Lim Laserinstitut Mittelsachsen Gmbh Verwendung von KrF-Excimerlasern zur Laserpulsabscheidung und zur Spannungsreduzierung von dünnen Schichten
US7247503B2 (en) * 2003-05-07 2007-07-24 Macronix International Co., Ltd. Method of laser annealing to form an epitaxial growth layer
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR20050106250A (ko) * 2004-05-04 2005-11-09 네오폴리((주)) 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법
US7132372B2 (en) * 2004-07-29 2006-11-07 Freescale Semiconductor, Inc. Method for preparing a semiconductor substrate surface for semiconductor device fabrication
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US7279721B2 (en) * 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
CN101617069B (zh) 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
JP4258536B2 (ja) * 2006-08-11 2009-04-30 独立行政法人産業技術総合研究所 結晶化金属酸化物薄膜の製造方法
US20080044590A1 (en) * 2006-08-21 2008-02-21 National Institute Of Advanced Industrial Science And Technology Manufacturing Method of Phosphor Film
US20080072956A1 (en) * 2006-09-07 2008-03-27 Guardian Industries Corp. Solar cell with antireflective coating comprising metal fluoride and/or silica and method of making same
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
WO2009042784A1 (en) 2007-09-25 2009-04-02 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US20090308860A1 (en) * 2008-06-11 2009-12-17 Applied Materials, Inc. Short thermal profile oven useful for screen printing
GB2462589B (en) * 2008-08-04 2013-02-20 Sony Comp Entertainment Europe Apparatus and method of viewing electronic documents
US8895942B2 (en) 2008-09-16 2014-11-25 Tokyo Electron Limited Dielectric treatment module using scanning IR radiation source
KR101690804B1 (ko) * 2008-09-16 2016-12-28 도쿄엘렉트론가부시키가이샤 유전체 재료 처리 시스템 및 작동 방법
US20100065758A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric material treatment system and method of operating
JP2010098003A (ja) * 2008-10-14 2010-04-30 Osaka Univ レーザー結晶化法
JP2012508985A (ja) 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜の結晶化のためのシステムおよび方法
KR100945748B1 (ko) * 2009-04-06 2010-03-05 (주)티에스티아이테크 폴리실리콘의 제조장치
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8399808B2 (en) 2010-10-22 2013-03-19 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) * 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8309474B1 (en) 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9302348B2 (en) 2011-06-07 2016-04-05 Ultratech Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
KR101930371B1 (ko) 2011-11-24 2018-12-18 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판 및 그 제조방법
US8546805B2 (en) 2012-01-27 2013-10-01 Ultratech, Inc. Two-beam laser annealing with improved temperature performance
JP5108158B2 (ja) * 2012-02-13 2012-12-26 日立オートモティブシステムズ株式会社 流量センサ
US8501638B1 (en) 2012-04-27 2013-08-06 Ultratech, Inc. Laser annealing scanning methods with reduced annealing non-uniformities
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
SG10201503482QA (en) 2012-06-11 2015-06-29 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
JP2014099541A (ja) * 2012-11-15 2014-05-29 Tokyo Electron Ltd 低誘電率誘電膜の形成方法、形成装置及びポロジェンの脱離方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
JP6193305B2 (ja) 2014-07-29 2017-09-06 ウルトラテック インク 高性能線形成光学システム及び方法
US9431244B2 (en) 2014-09-24 2016-08-30 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide TFT
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP6690270B2 (ja) * 2015-10-15 2020-04-28 株式会社ジェイテクト 金属部材の加熱方法、加熱した金属部材の接合方法、及び金属部材の加熱装置
DE102016119215A1 (de) * 2015-10-15 2017-04-20 Jtekt Corporation Verfahren zum erwärmen eines metallelements, verfahren zum bonden von erwärmten metallelementen und vorrichtung zum erwärmen eines metallelements
DE102017127010B4 (de) * 2017-11-16 2021-12-09 Infineon Technologies Ag Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
KR20240050470A (ko) * 2021-09-06 2024-04-18 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114333A (en) * 1980-02-13 1981-09-08 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS58215054A (ja) * 1982-06-09 1983-12-14 Hitachi Ltd 半導体装置の製造方法
JPS6292329A (ja) 1985-10-17 1987-04-27 Sharp Corp 絶縁膜形成方法
JPS63110735A (ja) 1986-10-29 1988-05-16 Hitachi Ltd アニ−ル方法および装置
JPH02143391A (ja) * 1988-11-25 1990-06-01 Ricoh Co Ltd 並列光情報処理装置
JPH0730114A (ja) 1993-07-09 1995-01-31 Sony Corp Ｍｏｓ型トランジスタの製造方法
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3169309B2 (ja) 1994-09-07 2001-05-21 シャープ株式会社 薄膜半導体装置の製造方法
JPH08153784A (ja) * 1994-11-28 1996-06-11 Nec Corp 半導体装置の製造方法
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
JPH09129573A (ja) 1995-07-25 1997-05-16 Semiconductor Energy Lab Co Ltd レーザーアニール方法およびレーザーアニール装置
JPH09116160A (ja) 1995-10-18 1997-05-02 Hitachi Ltd 薄膜半導体素子のレーザアニール法及びその装置
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device

Also Published As

Publication number Publication date
TW466772B (en) 2001-12-01
KR100510380B1 (ko) 2005-08-30
CA2281788A1 (en) 1999-07-08
EP0966029A1 (en) 1999-12-22
JP4663037B2 (ja) 2011-03-30
CA2281788C (en) 2009-09-08
CN1161827C (zh) 2004-08-11
WO1999034431A1 (fr) 1999-07-08
EP0966029A4 (en) 2001-05-09
CN1252893A (zh) 2000-05-10
KR20040097252A (ko) 2004-11-17
US6632749B2 (en) 2003-10-14
US20020119607A1 (en) 2002-08-29
KR100489749B1 (ko) 2005-05-16
US6407012B1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
KR100510380B1 (ko) 적외광 조사 장치
US6391690B2 (en) Thin film semiconductor device and method for producing the same
US6528397B1 (en) Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US6653179B1 (en) Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
JPH11204435A (ja) 半導体装置及びその作製方法
EP0810640A1 (en) Thin film semiconductor device, method for manufacturing thin film semiconductor device, liquid crystal display, method for manufacturing liquid crystal display, electronic apparatus, method for manufacturing electronic apparatus, and method for depositing thin film
US6444507B1 (en) Fabrication process for thin film transistors in a display or electronic device
US20090275178A1 (en) Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
KR100706136B1 (ko) 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치
US7083676B2 (en) Method of laser crystallization
JP2000114526A (ja) 半導体装置及びその作製方法
JP3125989B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
KR19980014588A (ko) 반도체 소자용 막 제조방법
JPH07153684A (ja) 半導体薄膜の製造方法
JP2000208416A (ja) 半導体薄膜結晶化方法及びレ―ザ照射装置
JPH07176758A (ja) 絶縁ゲート型電界効果半導体装置
KR20010112417A (ko) 비정질 실리콘 박막의 처리 방법 및 처리 장치
JP2000323690A (ja) 絶縁ゲート型電界効果半導体装置の駆動方法
JP2000077673A (ja) 液晶表示パネルの作製方法
JPH1070284A (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JPH0558615A (ja) 多結晶シリコン膜の形成方法
JPH09186344A (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JPH0851221A (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee