JP4590571B2 - 半導体チップ積層用接着フィルム - Google Patents

半導体チップ積層用接着フィルム Download PDF

Info

Publication number
JP4590571B2
JP4590571B2 JP2007321324A JP2007321324A JP4590571B2 JP 4590571 B2 JP4590571 B2 JP 4590571B2 JP 2007321324 A JP2007321324 A JP 2007321324A JP 2007321324 A JP2007321324 A JP 2007321324A JP 4590571 B2 JP4590571 B2 JP 4590571B2
Authority
JP
Japan
Prior art keywords
adhesive layer
adhesive
adhesive film
resin
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007321324A
Other languages
English (en)
Other versions
JP2008227455A (ja
Inventor
シム チャン−フーン
ムーン キ−ジョン
ジュン ハエ−サン
リ ジュン−ホ
パク ヨン−ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Advanced Materials Korea Inc
Original Assignee
Toray Advanced Materials Korea Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Advanced Materials Korea Inc filed Critical Toray Advanced Materials Korea Inc
Publication of JP2008227455A publication Critical patent/JP2008227455A/ja
Application granted granted Critical
Publication of JP4590571B2 publication Critical patent/JP4590571B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/10Adhesives in the form of films or foils without carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/20Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2461/00Presence of condensation polymers of aldehydes or ketones
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00Presence of epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06575Auxiliary carrier between devices, the carrier having no electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • Y10T428/24967Absolute thicknesses specified
    • Y10T428/24975No layer or component greater than 5 mils thick
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848Three or more layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852Adhesive compositions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852Adhesive compositions
    • Y10T428/287Adhesive compositions including epoxy group or epoxy polymer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31511Of epoxy ether

Description

本発明は、半導体チップ積層用接着フィルムに関する。本発明は特に、半導体シリコンチップを積層する際に、上下チップ間の配線間隔を維持するためにチップとチップとの間に別途投入していたスペーサを要せずに、チップを同一面積に3層以上の高層に積層するのを可能にし、繰り返される高温の接着工程でも接着力を維持して、半導体の信頼性を保証することができる半導体チップ積層用接着フィルムに関する。
一般に、半導体の集積度を上げるための方法として、最近では、半導体パッケージの空間を效率的に用いてシリコンチップを複数の層に積み上げる方法が積極的に用いられている。この方法を效率的に使用するためには、予め接着フィルムをウエハの裏面に付着してダイシングした後、チップをピックアップして1回で接着させる、いわゆるウエハ裏面付着(WBL:Wafer Backside Lamination)技術が活用されている。この技術に用いると、リードフレーム用パッケージであるDDP(Double Die Package)ではリードフレームを中心に上下に各々1層を積層することによって、また、QDP(Quad Die Package)では各々2層を積層することによって、集積度を2倍から4倍まで上げることができるようになる。また、電気接続部にソルダーボール(solder ball)を用いたCSP(Chip Size Package)では、ソルダーボールを有する基板上にチップを順に3層まで積層して集積度を上げる方法が活用されている。
上述の半導体パッケージのチップ積層(Chip Stack)技術を活用するためには、チップを接着させることができる接着フィルムを用いる必要がある。チップ接着フィルムは、主にダイシングテープに搭載されてシリコンウエハにラミーネートした後、ダイシングを経てピックアップと同時に使用される。ここで、チップ接着フィルムは、一般に、ダイシングダイ接着フィルム(DDAF:Dicing Die Attach Film)又はダイシングチップ接着フィルム(DCAF:Dicing Chip Attach Film)と呼ばれている。
前記接着フィルムとしては、現在、熱硬化性エポキシ樹脂を主成分として、硬化剤を配合し、さらに熱可塑性高分子量アクリルゴム、アクリロニトリルブタジエンゴム(NBR)、変性アクリロニトリルゴム(CTBN、ATBN)等をバインダー樹脂として配合したものが使用されている。特許文献1では、エポキシ樹脂組成物及び高分子量アクリルゴムを、特許文献2では、エポキシ樹脂組成物及び変性アクリロニトリルブタジエンゴムを、そして特許文献3では、エポキシ樹脂組成物及びアクリロニトリルブタジエンゴムを含む接着フィルムを提示している。
一方、上記のようなチップ接着フィルムを用いてチップを接着する場合において、特に同一面積でチップとチップとを接着させる過程において、上下配線間の間隔を維持するためには、別途スペーサをチップとチップとの間に挿入しなければならない。まず、図1Aのように、下部チップを基板又はリードフレームに接着し、その後、チップの周辺部に配線接着を行う。直ちに、図1Bのように、チップの中央部に、配線を避けて四角形状に作られたスペーサが付着される。そして、直ちに、図1Cのように、接着フィルムが付着された上部チップをスペーサ上に一定の圧力と高温を加えて接着することにより、2層のチップの積層が完成する。このとき、使用されるスペーサとしては、耐熱性及び弾性率の極めて高いフィルムが使用されるが、主にポリイミド(PI)フィルム又はシリコンフィルムが使用され、これを単独で付着するか、又は両面接着の形態で使用されている。ところが、これによって、スペーサを付着するための別途の工程とこれに応じた費用が発生する。また、付着されたスペーサと上層のエポキシ樹脂接着フィルムとの熱膨張係数及び弾性率の差によって、界面間の接着力が顕著に低下し、その結果、剥離が発生し、半導体の信頼性を低下させる大きな要因となっている。また、150℃の高温でチップを接着した後、190〜210℃の配線接着工程を経ねばならない半導体工程の特性から、3層以上のチップを積層する場合は、熱応力が繰り返し与えられて、前記スペーサと接着フィルムとの間の界面にさらに応力が集中し、半導体の信頼性に致命的な結果をもたらすことになる。
また、従来の接着フィルムは、エポキシ樹脂組成物に凝集力を付与するためのバインダー樹脂として熱可塑性ゴムを使用するが、ゴム系バインダー樹脂とエポキシ樹脂組成物との間の相溶性がよくないことから、微細な相分離が発生し、これは、上述のように、繰り返しの高温の接着工程を必要とするチップ積層工程ではむしろ、ゴム系バインダーの劣化による接着力の低下をもたらすことになる。
スペーサを使用せず、接着フィルムの厚みを配線の高さより大きくして接着する場合には、下部チップの配線が自然に上部チップの接着フィルムを通り抜けて、上部チップを干渉するか、配線の損傷・変形をもたらし、接着の均一性(BLT:bond line thickness)も大きく低下して、チップとチップを積層することができなくなる。また、上部チップと下部チップの接着面積を異なるようにして、すなわち、下部チップの配線面積より上部チップを小さくして接着を試みる場合、上記のような問題点は解決されるが、結局、チップがピラミッド構造を有するようになって、同一集積度を活用することができなくなる。このような構造を介した積層はせいぜい2層の場合に可能であるに過ぎず、同一面積を有する3層以上の高層積層は事実上実施できない。
したがって、スペーサと接着フィルムを共に用いる従来の接着技術では、3層以上の高層にチップを積層することが不可能である。特に、MCP(Multi Chip Package)のように、一つのパッケージにDRAM、SRAM、フラッシュメモリのようないくつかのチップを積層する先端半導体パッケージにおいては、機能上、同一面積に8層以上にチップを積層することが求められており、従来のチップ接着技術及び接着フィルムの改善が要求されている。
韓国特許出願公開第10−2002−0075426号明細書 韓国特許出願公開第10−2006−0045432号明細書 韓国特許第10−0593314号明細書
本発明は、上記のような技術的問題点を解決するためになされたものであって、その目的は、チップとチップの接着時にスペーサ及びスペーサの付着工程を別途要せず、同一面積でチップを積層する際にも、上下配線間の干渉問題なしに3層以上のチップの高層積層を可能にし、さらにチップ間の接着力に優れていて、繰り返しの高温の配線接着工程においても半導体の信頼性を低下させない半導体チップ積層用接着フィルムを提供することにある。
本発明の上記及び他の目的及び利点は、添付の図面を参照して好ましい実施形態を説明した以下の説明によりさらに明確になるはずである。
上記の目的を達成すべく、本発明に係る半導体チップ積層用接着フィルムは、(a)フェノキシ樹脂、エポキシ樹脂及びフェノール樹脂を含む第1接着層と、(b)フェノキシ樹脂及び紫外線硬化型低分子化合物を含む他の接着層であって、前記第1接着層上に接着された第2接着層と、(c)フェノキシ樹脂、エポキシ樹脂及びフェノール樹脂を含むさらに他の接着層であって、前記第2接着層上に接着された第3接着層と、を含むことを特徴とする。
好ましくは、前記第1接着層の厚さは1〜30μmであり、前記第2接着層の厚さは5〜50μmであり、前記第3接着層の厚さは30〜80μmであることを特徴とする。
また、好ましくは、前記第1接着層〜第3接着層の前記フェノキシ樹脂は、下記式の構造からなることを特徴とする。
Figure 0004590571

(式中、nは1〜50であり、mは1〜100である。)
また、好ましくは、前記紫外線硬化型低分子化合物は、紫外線硬化により前記第2接着層の前記フェノキシ樹脂の弾性率を高めることができる化合物であって、エポキシ系アクリレート化合物であることを特徴とする。
また、好ましくは、前記フェノキシ樹脂は、紫外線硬化による動的貯蔵弾性率が260℃で20MPa以上であることを特徴とする。
さらに好ましくは、前記第1接着層及び第3接着層は、前記エポキシ樹脂100重量部に対してフェノール樹脂10〜70重量部を含み、前記エポキシ樹脂とフェノール樹脂との合計100重量部に対してフェノキシ樹脂10〜200重量部を含み、前記第2接着層は、前記フェノキシ樹脂100重量部に対して紫外線硬化型低分子化合物1〜50重量部を含むことを特徴とする。
本発明に係る半導体チップ積層用接着フィルムによれば、接着フィルム内の接着層間の、エポキシ樹脂とフェノキシ樹脂との相溶性による分子拡散を誘導し、紫外線硬化により、堅固な接着層を形成して、従来のスペーサなしに同一面積でチップを3層以上に積層することが可能であり、繰り返される高温の接着工程においても、接着力を維持して半導体の信頼性を保証することができる、等の効果が得られる。
以下、本発明の実施形態及び図面を参照して、本発明を詳細に説明する。これらの実施形態は、もっぱら本発明をさらに具体的に説明するために例示的に提示したものに過ぎず、本発明の範囲がこれらの実施形態により制限されないことは、当分野において通常の知識を有する者にとって自明である。
本発明に係る半導体チップ積層用接着フィルムは、図2Cのように、熱硬化性第1接着層と、該第1接着層上に接着された熱可塑性の紫外線硬化型第2フェノキシ樹脂接着層と、該第2フェノキシ樹脂接着層上に接着された熱硬化性第3接着層と、を含み、第1接着層、第2フェノキシ樹脂接着層及び第3接着層の厚さの合計が160μmを越えず、第1接着層は1〜30μm、第2フェノキシ樹脂接着層は5〜50μm、第3接着層は30〜80μmであることを特徴とする。前記接着フィルムは、最終的に離型フィルムを保護フィルムとして含むか、あるいは図2Dのようにダイシングテープ上に合紙した形態に製造され得る。
本発明の構成による作用をさらに詳細に説明すれば、前記熱硬化性第1接着層及び第3接着層は、エポキシ樹脂、硬化剤を含み、さらに、エポキシとの相溶性に優れた熱可塑性フェノキシ樹脂を含む。従来の接着フィルムは、上述のように、エポキシ樹脂組成物に凝集力を付与するためのバインダー樹脂として熱可塑性ゴムを使用するが、ゴム系バインダー樹脂とエポキシ樹脂組成物との間の相溶性がよくないため微細な相分離が発生し、これが、繰り返しの接着工程を必要とするチップ積層工程では、ゴム系バインダーの劣化による接着力の低下をもたらすことになる。したがって、本発明では、前記接着層に、エポキシ樹脂及び硬化剤との相溶性に優れた熱可塑性フェノキシ樹脂がバインダー樹脂として含まれることによって、接着層の微細な相分離が阻止され、一方で、第2フェノキシ接着層との界面での相互拡散による界面接着力の向上が誘導されて、堅固な接着層が形成されるようになる。
次に、第2接着層は、熱可塑性フェノキシ樹脂を主成分とし、紫外線硬化型の低分子化合物を含む。上記のように、第1及び第3接着層と第2接着層との界面に、フェノキシ樹脂の分子レベルの拡散によって勾配層が形成されることによって、各接着層において、フェノキシ樹脂分子間の相互拡散(inter−diffusion)による絡み合い現象(entanglement)が発生し、その結果、堅固な結合が生じ、一つの接着層として挙動するようになり、外部の応力から安全になる。
次に、上記のように完成された接着フィルムに紫外線を照射すると、第1及び第3エポキシ樹脂接着層との間で堅固に結合された第2フェノキシ樹脂接着層に含有される紫外線硬化型低分子化合物がフェノキシ樹脂接着層を硬化させるが、これにより、弾性率の高いフィルムを接着フィルムの内部に直接形成させることが可能になる。上記のように、紫外線硬化により弾性率の高いフィルムが内部に形成されることによって、図2Eのような接着フィルムの構造が得られる。この構造は、チップを接着する際に、上部チップが下部チップの配線を干渉して損傷したり、下部チップの配線が接着フィルムに深く入り込んで上部チップに損傷を与えたりすることを遮断するものである。
前記構成におけるさらに重要な作用は、エポキシ樹脂接着フィルムの内部での紫外線硬化により、弾性及び耐熱性が付与されたフェノキシ樹脂フィルムが直接形成され、これが含まれるようになることである。そのため、図3Aのように、多層にチップを積層する場合、繰り返される高温のチップ及び配線接着工程において高い耐久性が付与され、半導体の信頼性を低下させるおそれがなくなる。
また、前記構成において、弾性率の高い耐熱フィルム、例えば従来のスペーサと類似したフィルムを別途備えて、両面に接着層を形成する場合と比較すると、別途備えられたフィルムとエポキシ樹脂接着層との間の相溶性が界面で不十分であり、また、分子間の相互作用が不十分であり、そのため、得られるフィルムは堅固でなく、また、互いに異なる弾性率と熱膨張係数の差によって、繰り返される高温工程で接着力の低下が生じる可能性が大きい。
本発明では、スペーサに代わる高弾性率の耐熱フィルムを別途備えずに、フィルムをエポキシ樹脂接着フィルム内に形成し得る拡散勾配によって、また、紫外線硬化を介してフィルムを直接形成することによって、上記の問題点が解決される。
本発明で創案されたこのような方法は、信頼性の高い接着フィルムを構成する必要がある半導体チップ積層のすべての場合に適用可能である。特に、接着フィルムの用途上、多層構造を含む場合は、接着層間の界面接着力が最終半導体パッケージの信頼性に影響を与えることが多く、そのため、これを克服するために、各接着層の表面処理を変えるか、配合を変えることが多い。しかしながら、本発明で提唱する接着層間の相溶化による相互拡散現象を用いれば、接着層の界面に分子間の勾配区間、すなわち中間層が形成され、これにより、2つの接着層が、分離できない程度に堅固に結合する。このような状態で所望の接着層のみを異なる硬化方法で硬化させると、接着層の物性が互いに異なっていても、目的の接着層に所望の物性を選択的に付与することができる。
上記の接着層間の相溶化を誘導して、層間フィルムを形成する方法において、例えば、第1接着層及び第2接着層の主成分の化学構造が同一で、分子量の差によってのみ勾配を誘導する方式は、接着原理から容易に思いつく方法である。しかし、本発明のように、互いに異なる熱的挙動を有する接着層間の界面で分子間拡散現象を誘導した後、中間層のみを硬化させる方法により接着させることは、容易に考案できるものではない。例えば、本発明のように、第1接着層が熱硬化性樹脂で構成され、第2接着層が熱可塑性樹脂で構成され、第3接着層がまた熱硬化性樹脂で構成される場合、熱硬化性樹脂は、枝を有する架橋構造を有し、熱可塑性樹脂は線形の鎖構造を有するため、分子レベルの相互拡散は容易に起こらない。また、長時間かけて拡散が行われても、相溶性(Compatibility)が不十分なため、界面で堅固な勾配層が形成されにくい。本発明では、そういう点を解決するために、相溶化の技術を用いて、熱硬化性樹脂接着層と熱可塑性樹脂接着層とを堅固に接着する方法を提唱している。そして、本発明では、フェノキシ樹脂をエポキシ樹脂接着層に投入してエポキシ樹脂との相溶性を高め、同時に、第2接着層をフェノキシ樹脂で構成して、接着層間の接着力を堅固に維持することを試みている。また、チップの積層過程で、フェノキシ樹脂接着層が上下のチップ間の配線間隔を維持するように、紫外線硬化を介して堅固なフィルムを形成することを試みている。
上述のように製造された本発明のチップ積層用接着フィルムによれば、同一面積でチップを積層する際に、従来のスペーサがなくても、配線間の干渉問題なしにチップを積層することができる。さらに重要なことには、3層以上に積層が可能であり、特に、繰り返しの高温の接着工程及び配線接着工程においても接着力の低下が見られず、半導体パッケージの信頼性を保持することができる。
以下、本発明のチップ積層用接着フィルムの多様な実施形態をその製造方法と共に詳細に説明する。
上述の構成において、第1接着層及び第3接着層は熱硬化性組成物を含む。当該組成物としては、熱による分子の拡散が可能であり、かつ熱硬化により接着性を発揮するものであれば、特に限定せずに使用可能である。特に、本発明では、接着性及び耐湿性に優れている点でエポキシ樹脂を使用することができ、これを硬化させるための硬化剤としてフェノール樹脂を使用することが可能である。また、ウエハをチップに切断するダイシング工程時に発生する応力を最小化し、接着フィルムの凝集力を増加させて脆性を減少させるために、上記組成物は、低弾性率のバインダー(binder)樹脂を含むことができる。
前記エポキシ樹脂としては、官能基が2官能基以上のものが好ましく、クレゾールノボラック樹脂、固相のビスフェノールA型、液相のビスフェノールA型、ビスフェノールF、ゴム変性エポキシ等、WPE(weight per equivalent epoxy)が100〜1000であるエポキシ樹脂を使用することができる。特に、ノボラック型エポキシ樹脂は、耐熱性が優れていることから好ましい。
前記エポキシ樹脂としては、熱による分子拡散を可能にするために、軟化点が100℃以下のものが好ましく、80℃以下のものがさらに好ましい。また、分子量が2,000〜8,000のものが好ましく、3,000〜5,000のものがさらに好ましい。
前記エポキシ樹脂を硬化させるための硬化剤としては、エポキシ樹脂を硬化させ得るものであれば特に限定せずに使用可能である。ノボラック型エポキシ樹脂を硬化させる場合には、特にノボラック型フェノール樹脂を使用することが好ましい。そして、前記エポキシ樹脂の硬化反応を促進するために、硬化促進剤を使用することができる。例えば、イミダゾール化合物類、アミン類が使用可能である。
前記硬化剤としては、エポキシ樹脂と共に熱による分子拡散を可能にするために、軟化点が100℃以下のものが好ましく、80℃以下のものがさらに好ましい。また、分子量が2,000〜8,000のものが好ましく、3,000〜5,000のものがさらに好ましい。
前記硬化剤として用いられるフェノール樹脂は、エポキシ樹脂100重量部に対して、通常は10〜70重量部、好ましくは30〜50重量部が使用される。また、前記エポキシ樹脂の硬化反応を促進するために使用される硬化促進剤は、エポキシ樹脂と硬化剤との合計100重量部に対して、通常は0.01〜10重量部、好ましくは1〜3重量部が使用される。硬化促進剤が10重量部以上使用されると、接着層の形成過程でエポキシ樹脂の硬化反応が過度に促進されて、脆性が現れると共に接着力が喪失される恐れがある。硬化促進剤の量が0.01重量部以下の場合は、硬化反応の速度が遅く、後に更なる硬化時間が必要となる。
前記熱硬化性組成物のバインダー樹脂は、相溶性による分子間拡散を誘導して微細な相分離を防止するために、熱可塑性フェノキシ樹脂を含む。フェノキシ樹脂は、熱可塑性樹脂にも関わらず、その化学構造上、エポキシ樹脂との相溶性が良く、そのため、相互拡散による分子絡み合い現象を生じやすい。本発明でフェノキシ樹脂を使用するのはそのような理由による。その化学構造を以下に示す。
本発明に係る半導体チップ積層用接着フィルムにおける適切なフェノキシ樹脂としては、下記式の構造を有するものが挙げられる。
Figure 0004590571

(式中、nは1〜50である。)
さらに好ましくは、下記式の構造を有する樹脂を使用することができる。
Figure 0004590571

(式中、nは1〜50であり、mは1〜100である。)
前記第1及び第3接着層を形成するための組成物中のフェノキシ樹脂の混合割合は、エポキシ樹脂とフェノール樹脂との合計100重量部に対して10〜200重量部、好ましくは30〜100重量部である。フェノキシ樹脂が200重量部以上使用されると、エポキシ樹脂の硬化速度が低下し、使用量が10重量部以下の場合は、エポキシ樹脂接着層の凝集力が不足して脆性が強く現れるようになる。
前記フェノキシ樹脂としては、熱による拡散を誘導するために、Tg(glass transition of temperature)が100℃以下のものが使用され、分子量が5,000〜75,000のものが使用される。
次に、第2層間拡散勾配接着層は、前記熱可塑性フェノキシ樹脂を主成分として含み、さらに紫外線硬化型低分子化合物を含む。
前記紫外線硬化型低分子化合物としては、紫外線により硬化可能なものであれば、特に限定せずに使用可能である。前記紫外線硬化型低分子化合物としては、少なくとも一つの二重結合を分子内に有するもの、例えば、日本公開特許公報S60−196956及び日本公開特許公報S60−223139で公開されている低分子量化合物が広く使用される。例えば、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、エポキシアクリレート等のアクリレート化合物が挙げられる。
前記紫外線硬化型低分子化合物は、フェノキシ樹脂100重量部に対して、通常は1〜50重量部、好ましくは5〜15重量部が使用される。さらに好ましくは、フェノキシ樹脂との相溶性が良いエポキシ系アクリレートが使用される。エポキシ系アクリレートを使用すると、紫外線の照射により、架橋された硬化構造を形成することが可能になる。特に、前記熱硬化性エポキシ樹脂接着層との拡散により形成された勾配層に硬化構造が形成されるため、堅固な接着界面が得られるだけでなく、フェノキシ樹脂を高弾性率のフィルムに一時に製造することが可能になる。
なお、上記の紫外線硬化型低分子化合物の硬化を開始するために、光開始剤を使用できる。このような光開始剤としては、例えば、ベンゾフェノン、アセトフェノン、ジベンジル、ジアセチル、ジフェニルスルフィド、アゾビスイソブチロニトリル等が挙げられる。上記のような光開始剤は、紫外線硬化型低分子化合物の合計100重量部に対して、通常は0.5〜10重量部、好ましくは1〜5重量部の割合で使用される。
本発明では、前記フェノキシ樹脂接着層の配線固定効果のために、紫外線硬化の方法の他に、必要に応じてフィラーをさらに添加することができる。本発明において使用されるフィラーとしては、無機フィラー及び有機フィラーを挙げることができ、難燃性及び熱伝導性の向上のためには、無機フィラーが好ましい。
前記無機フィラーとしては、水酸化マグネシウム、非晶質シリカ、結晶質シリカ、窒化ホウ素等を挙げることができ、前記有機フィラーとしては、ゴムフィラー、例えば、アクリロニトリルブタジエンゴムフィラー、シリコンゴムフィラー、メタクリレートブタジエンスチレン共重合体等を挙げることができる。
本発明では、上述のような成分で各々の接着層を形成し、熱による分子間拡散を各接着層間の界面で誘導して勾配を形成した後、紫外線硬化によりフェノキシ接着層を硬化させることによって、3層構造の堅固な接着フィルムを製造することができる。このような接着フィルムでチップ(上部チップ及び下部チップは同一面積を有する。)を接着する際には、下部チップの配線が上部チップの接着フィルムの一定部分に含浸され、他方、接着フィルム内に形成された高弾性率のフェノキシ硬化フィルムにより、一定の高さで配線が自然に固定される。それ故、前記接着フィルムは、従来のスペーサと同様の機能を十分に果たすことになる。また、積層に応じた繰り返しの高温の接着工程においても接着フィルム内の層間界面が堅固に維持され、その結果、積層チップ間の接着力が低下することがなく、半導体の信頼性を保証することが可能になる。
以下、本発明の実施例を参考にして、本発明をさらに詳細に説明する。以下の説明において「部」という語は、重量部を意味し、固形分の重さを指す。本発明は、これらに限定されるものでない。
[実施例]
(試料1)第1及び第3エポキシ樹脂接着層の製造:
クレゾールノボラックエポキシ樹脂(東都化成株式会社、YDCN 8P)100部、フェノールノボラック樹脂(KOLON油化、KPH2000)50部、1−シアノエチル−2−フェニルイミダゾール(四国化成工業株式会社、キュアゾール2PZ−CN)0.02部をメチルエチルケトンの溶媒中で3時間攪拌し、さらに、フェノキシ樹脂(東都化成株式会社、YP50)50部を混合して6時間攪拌した。そして、離型処理された厚さ38μmのポリテレフタレートフィルムを基材として塗布した後、90℃で3分間乾燥して、厚さ40μm、Bステージ(stage)の第1接着層を得、10μm、Bステージの第3接着層を得た。
(試料2)第2フェノキシ樹脂接着層の製造:
フェノキシ樹脂(東都化成株式会社、YP50)100部をメチルエチルケトンを溶媒として調製した後、エポキシアクリレート20部、アセトフェノン1部を混合して30分間攪拌した。そして、離型処理された厚さ38μmのポリテレフタレートフィルムを基材として塗布した後、90℃で3分間乾燥して、厚さ30μmの接着層を得た。
(試料3)第1エポキシ樹脂接着層を含む接着フィルムの製造:
前記試料1と同様にして厚さ40μm、Bステージの第1接着層を得、第1接着層上に、試料2と同様に厚さ30μmの接着層を得た後、前記試料1と同様にして厚さ10μm、Bステージの第3接着層を得、キャストポリプロピレンフィルムで合紙保護した。
[比較例]
(比較試料1)スペーサを含む接着フィルムの製造:
比較のために、前記試料2の代わりにスペーサを使用したこと以外は、試料3と同様に接着フィルムを製造した。ここで、スペーサとしてはポリイミドフィルム(50μm、ユーピレックスS、Tg 500℃)を使用し、試料3と同様に製造した。
(比較試料2)単一層で構成された接着フィルムの製造:
比較のために、前記試料2を除いて第1及び3接着層と同じ成分及び配合比の、各々厚さ40μmの2つの接着層を製造し、互いに合紙して80μmの単一層に得た。さらに、試料3と同様の処理を行った。
[実験結果1]接着フィルムの層間接着力の測定:
上記で製造されたエポキシ樹脂接着層とフェノキシ樹脂接着層との間の相溶性に応じた接着力を確認するために、試料1及び試料2を各々、長さ150mm、幅50mmに切断した後、常温、0.2MPaで合紙し、硬化条件に応じた接着力を確認した。その結果を表1に示す。UV照射強度は200mJ/cmであった。
Figure 0004590571
表1から分かるように、試料1及び試料2の接着力が、常温から時間の経過に応じて増加することが示された。これにより、エポキシ樹脂接着層とフェノキシ樹脂接着層との間のフェノキシ分子の相互拡散により界面接着力が増加することを確認することができる。特に、UV照射によれば、界面に位置した紫外線硬化型低分子化合物の硬化により接着水準が極めて高まることが分かる。ここで、「測定不可」とは、フィルム間の接着力の測定時に凝集破壊が現れたことを意味し、これは、フィルム間の界面で分子間の相互拡散が生じ、分離が不可能な程度に界面接着力が大きくなったことを意味する。
[実験結果2]フェノキシ樹脂接着層の弾性率測定:
試料1、試料2、試料3に対して動的粘弾性測定装置(TA社、AR2000)を用いて貯蔵弾性率を測定した。試料は各々、長さ20mm、幅4mmに切断し、試料1及び試料3は170℃、1時間の硬化後、試料2はUV照射後に、各々、昇温速度5℃/min、10Hzの条件下、引張モードで測定した。その結果を表2に示す。UV照射強度は200mJ/cmであった。
Figure 0004590571
表2から分かるように、熱可塑性フェノキシ樹脂の弾性率が紫外線硬化型低分子化合物の硬化により高まることが示された。紫外線硬化型低分子化合物が含まれないフェノキシ樹脂の場合と比較して、試料2の場合は、高温での弾性率が5倍以上高まることが分かる。そして、このような試料2を含むように構成された試料3の接着フィルムの場合、界面接着力の影響により高温弾性率がさらに高まることが分かる。したがって、フェノキシ樹脂接着層を導入して、紫外線硬化を行うことによって、チップの接着温度である150℃で下部チップの配線を支持することができ、繰り返される積層の高温の接着工程においてもチップ間の接着力が維持される接着フィルム、を提供することが可能であることが分かる。
[実験結果3]半導体チップの積層性:
試料3、比較試料1及び比較試料2を各々、ダイシングテープ(Adwill G−64、Lintec corporation販売製造)に、常温、0.2MPaの圧力で積層した後、厚さ70μm×直径8インチのウエハに60℃でラミーネートした。そして、各々16mm×10mmのチップサイズに切断し、ピックアップして4層に積層した後、SAT(scanning acoustic tomography)を使用して界面状態及び配線状態を確認した。その結果を表3に示す。
ソー速度(Saw speed):120mm/sec
Rpm:40,000
ソー深さ(Saw depth):50μm
積層条件:各々、150℃×3sec×0.5MPaで積層した後、200℃で30分間放置
Figure 0004590571
表3の結果は、チップを高層に積層する過程での接着フィルムの性能を示す。比較試料1の場合は、繰り返される高温の接着工程でスペーサと接着フィルムとの間の界面接着力が低下して、チップ間剥離が発生し、比較試料2の場合は、スペーサが含まれないことによって、配線の変形が発生したが、試料3の場合は、積層性において良好な結果を示した。これにより、フェノキシ樹脂接着層が存在することによって、接着フィルムの耐久性が高まり、半導体の信頼性を維持することはもちろん、チップの積層過程においてスペーサを別途必要とせずに高層積層することが可能であることが分かる。
[実験結果4]耐PCT性及び耐クラック性評価:
実験結果3で製造された試片と同じ方法で試片を製造した後、耐PCT性及び耐クラック性を評価した。耐PCT性については、121℃、湿度100%、2気圧の雰囲気下で、24時間後にチップ間の積層界面の剥離を観察した。耐クラック性評価については、JEDEC規格J−STD−020Aに準じて、260℃で30秒間維持され得るように設定されたIRリフローに前記試片を3回通過させた後、SATを介して剥離を観察した。
表4における吸収率は、耐PCT性テスト後に重量分率を測定することによって測定した。条件は、121℃、湿度100%、2気圧の雰囲気下で24時間、加温加圧状態を維持する、というものであった。その結果を表4に示す。
Figure 0004590571
表4の結果は、チップを高温で積層した後、半導体の信頼性に影響を与える接着フィルムの耐久性を示す。比較試料1の場合、スペーサと接着フィルムとの間の接着力が低下して、界面に吸湿が多くなり、結局、耐リフロー性において不良が発生したが、試料3及び比較試料2の場合は、スペーサを使用せずにフェノキシ樹脂接着層を導入することによって接着力が維持され、耐リフロー性でも良好であったことが分かる。
従来のスペーサを使用するチップ接着工程の実施形態を説明するための図である。 従来のスペーサを使用するチップ接着工程の実施形態を説明するための図である。 従来のスペーサを使用するチップ接着工程の実施形態を説明するための図である。 本発明に係る半導体チップ積層用接着フィルムを製造する工程を説明するための図である。 本発明に係る半導体チップ積層用接着フィルムを製造する工程を説明するための図である。 本発明に係る半導体チップ積層用接着フィルムを製造する工程を説明するための図である。 本発明に係る半導体チップ積層用接着フィルムを製造する工程を説明するための図である。 本発明に係る半導体チップ積層用接着フィルムを使用するチップ接着工程の実施形態を説明するための図である。 本発明に係る半導体チップ積層用接着フィルムを使用するチップ接着工程を介したチップ積層の実施形態を説明するための図である。
符号の説明
1…シリコンチップ、2…配線、3…スペーサ、4…従来のチップ接着フィルム、5…熱可塑性第2フェノキシ樹脂接着層、6…熱硬化性第1及び3エポキシ樹脂接着層、7…ダイシングテープ上の粘着層、8…ダイシングテープの基材。

Claims (6)

  1. (a)フェノキシ樹脂、エポキシ樹脂及びフェノール樹脂を含む第1接着層と、
    (b)フェノキシ樹脂紫外線硬化型低分子化合物及び光開始剤を含む他の接着層であって、前記第1接着層上に接着された第2接着層と、
    (c)フェノキシ樹脂、エポキシ樹脂及びフェノール樹脂を含むさらに他の接着層であって、前記第2接着層上に接着された第3接着層と、を含み、
    前記紫外線硬化型低分子化合物が、エポキシ系アクリレート化合物であることを特徴とする、半導体チップ積層用接着フィルム。
  2. 前記第1接着層の厚さは1〜30μmであり、
    前記第2接着層の厚さは5〜50μmであり、
    前記第3接着層の厚さは30〜80μmであることを特徴とする、請求項1に記載の半導体チップ積層用接着フィルム。
  3. 前記第1接着層〜第3接着層の前記フェノキシ樹脂は、下記式の構造からなることを特徴とする、請求項1に記載の半導体チップ積層用接着フィルム。
    Figure 0004590571
    (式中、nは1〜50であり、mは1〜100である。)
  4. 前記紫外線硬化型低分子化合物は、紫外線硬化により前記第2接着層の前記フェノキシ樹脂の弾性率を高めることができる化合物であることを特徴とする、請求項1に記載の半導体チップ積層用接着フィルム。
  5. 前記第2接着層を構成する前記フェノキシ樹脂は、紫外線硬化による動的貯蔵弾性率が260℃で20MPa以上であることを特徴とする、請求項1に記載の半導体チップ積層用接着フィルム。
  6. 前記第1接着層及び第3接着層は、前記エポキシ樹脂100重量部に対してフェノール樹脂10〜70重量部を含み、前記エポキシ樹脂とフェノール樹脂との合計100重量部に対してフェノキシ樹脂10〜200重量部を含み、
    前記第2接着層は、前記フェノキシ樹脂100重量部に対して紫外線硬化型低分子化合物1〜50重量部を含むことを特徴とする、請求項1〜5のいずれか1項に記載の半導体チップ積層用接着フィルム。
JP2007321324A 2007-03-13 2007-12-12 半導体チップ積層用接着フィルム Expired - Fee Related JP4590571B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024620A KR100844383B1 (ko) 2007-03-13 2007-03-13 반도체 칩 적층용 접착 필름

Publications (2)

Publication Number Publication Date
JP2008227455A JP2008227455A (ja) 2008-09-25
JP4590571B2 true JP4590571B2 (ja) 2010-12-01

Family

ID=39467294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007321324A Expired - Fee Related JP4590571B2 (ja) 2007-03-13 2007-12-12 半導体チップ積層用接着フィルム

Country Status (7)

Country Link
US (1) US7960023B2 (ja)
EP (1) EP1970422B1 (ja)
JP (1) JP4590571B2 (ja)
KR (1) KR100844383B1 (ja)
CN (1) CN101265393B (ja)
AT (1) ATE531775T1 (ja)
TW (1) TWI383032B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001049228A (ja) * 1999-08-12 2001-02-20 Sony Chem Corp 低温硬化型接着剤及びこれを用いた異方導電性接着フィルム
KR100635053B1 (ko) * 2005-06-21 2006-10-16 도레이새한 주식회사 전자부품용 접착테이프
KR100637322B1 (ko) * 2004-10-22 2006-10-20 도레이새한 주식회사 전자부품용 접착테이프 조성물
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
KR101075192B1 (ko) 2009-03-03 2011-10-21 도레이첨단소재 주식회사 전자부품 제조용 점착테이프
KR101073698B1 (ko) * 2009-09-07 2011-10-14 도레이첨단소재 주식회사 점착테이프와 리드프레임의 라미네이션 방법
KR20110041925A (ko) * 2009-10-16 2011-04-22 삼성전자주식회사 이중층 패턴형성용 접착필름, 이의 제조방법, 및 이를 이용한 패턴 접착층의 형성방법
TW201138159A (en) * 2010-04-22 2011-11-01 shi-long Liu Light emitting diode package structure and its manufacturing method
KR20120082129A (ko) * 2011-01-13 2012-07-23 도레이첨단소재 주식회사 전자부품 제조용 점착테이프
KR101295705B1 (ko) * 2011-04-25 2013-08-16 도레이첨단소재 주식회사 투명 플라스틱기판용 페녹시수지 조성물 및 이를 이용한 투명 플라스틱 기판소재
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5983519B2 (ja) * 2012-04-24 2016-08-31 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
CN104704074B (zh) * 2012-09-28 2017-03-08 琳得科株式会社 粘合片及粘合片的制造方法
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
JP6059631B2 (ja) * 2012-11-30 2017-01-11 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
JP6727786B2 (ja) * 2015-10-16 2020-07-22 リンテック株式会社 粘着シートおよび表示体
US9659917B1 (en) 2015-12-11 2017-05-23 Micron Technology, Inc. Apparatuses and methods for forming die stacks
CN115260963B (zh) * 2022-09-27 2022-12-27 武汉市三选科技有限公司 低模量垂直堆叠封装用薄膜黏晶胶、其制备方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0959346A (ja) * 1995-08-28 1997-03-04 Matsushita Electric Works Ltd 積層板用エポキシ樹脂組成物
JP2000178511A (ja) * 1997-07-24 2000-06-27 Sony Chem Corp 多層異方導電性接着剤およびその製造方法
JP2003206457A (ja) * 2002-01-15 2003-07-22 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2003291156A (ja) * 2002-04-05 2003-10-14 Dainippon Ink & Chem Inc セルフ・アセンブル型微細構造を有する積層フィルムの製造方法およびそこで使用する組成物
JP2005015506A (ja) * 2003-06-23 2005-01-20 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた接着剤シート及びカバーレイフィルム並びに銅張りポリイミドフィルム

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
JP2501100B2 (ja) 1985-08-15 1996-05-29 ソニー株式会社 連結シ−ト
KR930009213B1 (ko) * 1988-09-29 1993-09-24 이노우에 다카오 접착 테이프
KR100389743B1 (ko) 1994-01-27 2003-10-04 록타이트(아일랜드) 리미티드 두세트의전도체사이에이방성전도성경로및결합을제공하기위한조성물및방법
TW505686B (en) * 1996-07-15 2002-10-11 Hitachi Chemical Ltd Film-like adhesive for connecting circuit and circuit board
KR20040000387A (ko) * 1996-10-08 2004-01-03 히다치 가세고교 가부시끼가이샤 접착제 및 양면 접착 필름
JPH10226769A (ja) * 1997-02-17 1998-08-25 Hitachi Chem Co Ltd フィルム状接着剤及び接続方法
JP3587859B2 (ja) * 1997-03-31 2004-11-10 日立化成工業株式会社 回路接続材料並びに回路端子の接続構造及び接続方法
JP2000068295A (ja) * 1998-08-25 2000-03-03 Tomoegawa Paper Co Ltd 電子部品用接着フィルム
JP3379456B2 (ja) 1998-12-25 2003-02-24 ソニーケミカル株式会社 異方導電性接着フィルム
EP1026217B1 (en) * 1999-02-08 2003-04-23 Toray Saehan Inc. Method of producing adhesive tape for electronic parts
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
TWI299748B (en) 2000-02-15 2008-08-11 Hitachi Chemical Co Ltd Adhesive composition, its manufacturing method, and adhesive film, substrate for carrying a semiconductor device and semiconductor device using such adhesive composition
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
KR100593314B1 (ko) 2000-07-24 2006-06-26 엘지.필립스 엘시디 주식회사 액정 표시장치
JP2002327165A (ja) * 2001-04-20 2002-11-15 Three M Innovative Properties Co 熱硬化性の接着剤フィルム及びそれを用いた接着構造
KR100435034B1 (ko) 2001-11-08 2004-06-09 엘지전선 주식회사 이방성 도전필름
KR100633849B1 (ko) * 2002-04-03 2006-10-13 가부시키가이샤 도모에가와 세이시쇼 반도체 장치 제조용 접착 시트
TW200516126A (en) * 2003-06-23 2005-05-16 Toray Industries Adhesive composition for semiconductor devices, coverlay films, adhesive sheets and copper-clad polyimide films using the composition
US20050227064A1 (en) 2004-04-01 2005-10-13 Hwail Jin Dicing die bonding film
KR101165131B1 (ko) * 2004-04-20 2012-07-12 히다치 가세고교 가부시끼가이샤 접착시트, 반도체장치, 및 반도체장치의 제조방법
KR100637322B1 (ko) * 2004-10-22 2006-10-20 도레이새한 주식회사 전자부품용 접착테이프 조성물
KR100737610B1 (ko) * 2005-04-28 2007-07-10 엘에스전선 주식회사 반도체용 다이싱 다이 접착필름
KR100593814B1 (ko) * 2005-12-06 2006-06-28 에이스 인더스트리 주식회사 반도체 다이본딩용 점착테이프
KR100669134B1 (ko) * 2006-05-08 2007-01-16 주식회사 이녹스 반도체 패키지용 접착필름
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
KR100882735B1 (ko) * 2007-03-19 2009-02-06 도레이새한 주식회사 이방성 전도필름 및 이의 접착방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0959346A (ja) * 1995-08-28 1997-03-04 Matsushita Electric Works Ltd 積層板用エポキシ樹脂組成物
JP2000178511A (ja) * 1997-07-24 2000-06-27 Sony Chem Corp 多層異方導電性接着剤およびその製造方法
JP2003206457A (ja) * 2002-01-15 2003-07-22 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2003291156A (ja) * 2002-04-05 2003-10-14 Dainippon Ink & Chem Inc セルフ・アセンブル型微細構造を有する積層フィルムの製造方法およびそこで使用する組成物
JP2005015506A (ja) * 2003-06-23 2005-01-20 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた接着剤シート及びカバーレイフィルム並びに銅張りポリイミドフィルム

Also Published As

Publication number Publication date
US20080226884A1 (en) 2008-09-18
TW200837169A (en) 2008-09-16
ATE531775T1 (de) 2011-11-15
CN101265393B (zh) 2012-05-02
TWI383032B (zh) 2013-01-21
US7960023B2 (en) 2011-06-14
EP1970422A2 (en) 2008-09-17
KR100844383B1 (ko) 2008-07-07
CN101265393A (zh) 2008-09-17
EP1970422B1 (en) 2011-11-02
EP1970422A3 (en) 2010-03-10
JP2008227455A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
JP4590571B2 (ja) 半導体チップ積層用接着フィルム
JP6470848B2 (ja) 半導体用接着フィルム
JP4954569B2 (ja) 半導体装置の製造方法
JP4677758B2 (ja) ダイボンドダイシングシート及びその製造方法、並びに、半導体装置の製造方法
KR100593814B1 (ko) 반도체 다이본딩용 점착테이프
KR100831153B1 (ko) 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름
JP6348981B2 (ja) 半導体接着用樹脂組成物、接着フィルム、ダイシングダイボンディングフィルムおよび半導体装置
KR20110019408A (ko) 열경화형 다이본드 필름
JP2010129816A (ja) 半導体チップ積層体および半導体チップ積層用接着剤組成物
JP5499111B2 (ja) 半導体装置用接着剤組成物、半導体装置用接着フィルム、ダイシングフィルム付き接着フィルム、半導体装置の製造方法、及び半導体装置
JP2010251727A (ja) 半導体ウエハ加工用テープ
TW201139604A (en) Tape for wafer processing
JP2013038181A (ja) ダイシング・ダイボンドフィルム
JP5408571B2 (ja) ウエハ加工用テープ及びその製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
TW201033320A (en) Multi-layer adhesive film for semiconductor device and dicing die bonding film comprising the same
JP2022153830A (ja) 支持部材の製造方法、及び、半導体装置の製造方法
KR20220069825A (ko) 적층 필름 및 반도체 장치의 제조 방법
JP2022153835A (ja) 支持部材の製造方法、及び、半導体装置の製造方法
JPWO2019026266A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4590571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees