JP4146654B2 - 画像処理回路、複合画像処理回路、および、画像形成装置 - Google Patents
画像処理回路、複合画像処理回路、および、画像形成装置 Download PDFInfo
- Publication number
- JP4146654B2 JP4146654B2 JP2002053734A JP2002053734A JP4146654B2 JP 4146654 B2 JP4146654 B2 JP 4146654B2 JP 2002053734 A JP2002053734 A JP 2002053734A JP 2002053734 A JP2002053734 A JP 2002053734A JP 4146654 B2 JP4146654 B2 JP 4146654B2
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- image
- data
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 354
- 239000002131 composite material Substances 0.000 title claims description 15
- 239000000872 buffer Substances 0.000 claims description 104
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Description
【０００１】
【発明の属する技術分野】
本発明は、ラインバッファを利用して画像処理を行う画像処理装置に関する。
【０００２】
【従来の技術】
フィルタ処理、階調処理等の画像処理においては、処理対象となる１画素だけでなく、その周辺に位置する複数の周辺画素を利用する場合がある。図９は、３ｘ３のマトリクス処理における処理対象となる画素と、その周辺画素とを示す図である。３ｘ３マトリクス処理では、処理対象の画素Ｄ１１の処理に際し、その前後の画素Ｄ１０、Ｄ１２、１ライン上の画素Ｄ０１およびその前後の画素Ｄ００、Ｄ０２、１ライン下の画素Ｄ２１およびその前後の画素Ｄ２０、Ｄ２２の画素データが参照され、利用される。
【０００３】
画素（Ｄ０ｎ、Ｄ１ｎ（ｎ：０，１，２））を含む、前ラインの画素の画素データは、ラインバッファと呼ばれるメモリ回路において保持（遅延）され、後の画像処理で使用される。ラインバッファは、目的とする画像処理の内容に応じてその記憶容量が決定される。例えば１インチに６００画素が含まれる６００ＤＰＩの精度で、Ａ３判の短尺方向の画素を処理するには、約８ＫＢのメモリが必要となる（約７５００画素／ライン）。また同様に、Ａ３判に対して、１２００ＤＰＩの精度で画像処理を行う場合は、Ａ３判の約２倍、１６ＫＢのラインバッファが必要である。
【０００４】
画像処理の種類が増えると、必要なラインバッファの数も増加する。例えば、５種類の処理（例えば、ゲイン調整、５ｘ５マトリックスのフィルタ処理、３ｘ３マトリックスのノイズ除去、変倍処理、３ｘ３マトリックスの誤差拡散処理）を行う場合は、全部で１０本の８ＫＢラインバッファが必要になる。よって、これらの処理を１チップの大規模集積回路（ＬＳＩ）で実現するには、１０本の８ＫＢラインバッファをＬＳＩに搭載しなければならない。Ａ０判に対して、上述した５種類の画像処理を６００ＤＰＩの精度で行う場合には、Ａ０判の短尺方向をラインとして扱うため、データ量は、Ａ３判の約３倍になる。よって、２４ＫＢのラインバッファが全部で１０本必要となる。
【０００５】
【発明が解決しようとする課題】
上述のように、１チップで種々の画像処理に対応できるＬＳＩを開発する場合には、各処理のうち、必要となる最大容量のラインバッファを搭載しなければならない。これでは、より精度の低い画像処理では、大容量のラインバッファを使い切ることがないため、ラインバッファの搭載によって製造コストのみが増加し、非効率的である。例えば、Ａ３判の６００ＤＰＩ処理では、Ａ３判の１２００ＤＰＩ処理で必要となるラインバッファ容量を使い切ることはない。
【０００６】
上述した問題に対しては、画像処理内容によって、ＬＳＩに搭載するラインバッファの容量または数を変更して、製造コストを最適化することも考えられる。例えば、高精度の処理を実現するグレードの高い機種に対しては、大容量かつ多数のラインバッファを搭載したＬＳＩを開発し、一方、高精度の処理を行わない低グレードの機種に対しては、より小さい容量かつ少数のラインバッファを搭載したＬＳＩを開発することもできる。しかし、機種ごとに最適なＬＳＩを開発すると、今度は開発コストが増大する。
【０００７】
なお、特開平６−１４９９９４号公報等は、１つのメモリを複数のラインバッファとして共有し、ラインバッファの数を低減する方法を開示している。しかし、複数の画像処理を同時に行う場合に対応できない。また、特開平７−４４６９６号公報は、ラインバッファの削減手法を開示するが、画素数が増加してラインバッファの容量を越えた場合には対応できない。そして、特開平１０−３４０３４０公報は、ラインバッファの割り当てをビット方向に変更し、それにより画像処理毎の有効ビット数、すなわち画像処理の精度を変更する技術を開示するが、この場合にも同様に画素数の増加には対応できない。
【０００８】
本発明の目的は、画素数の増減、および、画像処理の種類の増減に対応し、かつ、製造コストおよび開発コストを含む全体コストの増加を最小限に抑えることである。
【０００９】
【課題を解決するための手段】
本発明の画像処理回路は、入力された、画像を構成する複数の画素の画素データに、所定の画像処理を行って出力端から出力する画像処理回路において、
前記画素データを、画素のライン単位で、ラインデータとして保持する１つ以上のラインバッファからそれぞれなる第１及び第２の各ラインバッファ部と、
該各ラインバッファ部の少なくとも１つに保持されたラインデータを用いて、入力された前記画素データに、所定の第１画像処理を行って出力する第１の画像処理部と、
前記各ラインバッファ部の少なくとも１つに保持されたラインデータを用いて、該第１の画像処理部の出力データに対して、所定の第２画像処理を行って出力する第２の画像処理部と、
前記第１及び第２の各画像処理部と、前記第１及び第２の各ラインバッファ部との接続制御を行うバッファ選択器と、
前記第１及び第２の各画像処理部の各出力データのいずれか一方を排他的に選択して前記出力端から出力する第１の出力選択器と、
を備え、
前記バッファ選択器は、前記第１の出力選択器が前記第２の画像処理部の出力データを前記出力端から出力する場合、前記第１のラインバッファ部を前記第１の画像処理部に接続すると共に前記第２のラインバッファ部を前記第２の画像処理部に接続し、前記第１の出力選択器が前記第１の画像処理部の出力データを前記出力端から出力する場合、前記第１及び第２の各ラインバッファ部をそれぞれ前記第１の画像処理部に接続するものである。
【００１０】
また、入力された前記画素データ、及び前記第１の画像処理部の出力データのいずれか一方を排他的に選択して前記第２の画像処理部に出力する第２の出力選択器を備え、前記バッファ選択器は、該第２の出力選択器が前記入力された画素データを選択して出力する場合、前記第１及び第２の各ラインバッファ部をそれぞれ前記第２の画像処理部に接続し、前記第２の出力選択器が前記第１の画像処理部の出力データを選択して出力する場合、前記第１の出力選択器の選択動作に応じて、前記第１及び第２の各画像処理部と、前記第１及び第２の各ラインバッファ部との前記接続動作を行うようにしてもよい。
【００１１】
また、前記第１及び第２の各画像処理部、前記第１及び第２の各出力選択器、並びに前記第１及び第２の各ラインバッファ部で構成された複数の回路ブロックを備え、該各回路ブロックにおける、第１の画像処理部、第１の出力選択器、第２の画像処理部及び第２の出力選択器の直列回路が直列に接続され、前記バッファ選択器は、各第１の画像処理部及び各第２の画像処理部と、各第１のラインバッファ部及び各第２のラインバッファ部との接続制御を行うようにしてもよい。
【００１２】
本発明の複合画像処理回路は、請求項２の画像処理回路の構成をなす第１及び第２の各画像処理回路を備え、該第１の画像処理回路は、画像を構成する複数の画素の画素データが外部から入力され、前記第２の画像処理回路は、該第１の画像処理回路の出力データが入力されるものである。
【００１４】
本発明の画像形成装置は、画像を走査して、前記画像を構成する複数の画素の画素データを取得するスキャン部と、
スキャン部が取得した前記画素データに画像処理を行い、処理画像データを出力する請求項４に記載の複合画像処理回路と、
該複合画像処理回路が出力した前記処理画像データに基づいて、前記画像に対応したレーザ駆動信号を生成するデータ生成部と、
レーザ及び感光体ドラムを有し、前記画像をプリントするプリント部であって、データ生成部が生成した前記レーザ駆動信号に基づいてレーザを駆動し、帯電した感光体ドラムを露光して、トナーを用いて前記画像に対応した静電潜像を形成し、前記画像をプリントするプリント部と、
を備えるものである。
【００１５】
本発明の別の画像形成装置は、画像を走査して、前記画像を構成する複数の画素の画素データを取得するスキャン部と、
スキャン部が取得した前記画素データに画像処理を行い、処理画像データを出力する請求項４に記載の複合画像処理回路と、
複合画像処理回路が出力した前記処理画像データに圧縮符号化処理を行い、送信データを生成するデータ生成部と、
データ生成部が生成した前記送信データを、信号回線に送信する送信部と、
を備えるものである。
【００１６】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の実施の形態１〜４を説明する。実施の形態１では、本発明の基本的な原理を説明する。実施の形態２および３は、実施の形態１の変形例、実施の形態４は、本発明の応用例である。添付の図面では、同じ機能を有する構成要素には、同じ参照符号を付している。
【００１７】
（実施の形態１）
図１は、実施の形態１による、画像処理回路１０の構成を示すブロック図である。画像処理回路１０は、１つの大規模半導体集積回路（ＬＳＩ）、または、ＩＣチップ上に形成されており、処理の対象となる原画像データを受け取って所定の画像処理を行い、処理画像データとして出力する。原画像データは、例えば、スキャナ（図示せず）で読み取った画像を構成する複数の画素の画素データであり、または、コンピュータ（図示せず）から送信された複数の画素の画素データである。処理画像データは、後述する画像処理部により画像処理された画素の画素データである。
【００１８】
画像処理回路１０は、２つの画像処理部２−１、２−２と、ラインバッファ４−１、４−２と、選択器６、８とを備えている。画像処理部２−１、２−２は、同一または異なる内容の画像処理を同時に処理し、処理画像データを出力する。例えば、画像処理部２−１は、ゲイン調整処理を行う回路、画像処理部２−２は、誤差拡散処理を行う回路である。ラインバッファ４−１、４−２は、８ＫＢの記憶容量を備えており、それぞれ、例えば、１インチに６００画素が含まれる６００ＤＰＩの精度で、Ａ３判の短尺方向の１ラインの画素（約７５００画素）の画素データを記憶できる。すなわち、ラインバッファ４−１、４−２は、ライン単位で画像データを保持する。ライン単位の画像データは、ラインデータとも称される。選択器６は、画像処理部とラインバッファ４との間に設けられており、それぞれ複数存在する画像処理部とラインバッファとを選択的に接続する。選択器８は、画像処理部２−１および画像処理部２−２の出力に接続されており、いずれかの処理結果を処理画像データとして選択的に出力する。
【００１９】
以下、選択器６および８の選択動作を説明する。選択器６および選択器８は、画像処理回路１０の外部に設けられた中央演算処理装置（ＣＰＵ）等の制御部（図示せず）からの選択信号、レジスタ（図示せず）の値、または、画像処理回路１０の外部に設けられた選択スイッチに基づいて、選択動作する。
【００２０】
まず、選択器６は、２種類の選択動作を行う。すなわち、画像処理部２−１にラインバッファ４−１を接続し、画像処理部２−２にラインバッファ４−２を接続する、１対１の選択動作、および、ラインバッファ４−１、４−２を、１６ＫＢの容量を有する１つのラインバッファとして、１つの画像処理部（例えば、画像処理部画像処理部２−１）へ接続する、２対１の選択動作である。
【００２１】
一方、選択器８も、２種類の選択動作を行う。すなわち、画像処理部２−１のみの処理結果を出力するバイパス選択動作、および、画像処理部２−２の処理結果を出力する直列処理選択動作である。選択器８がバイパス選択動作を行う場合には、画像処理部２−１の処理結果は、画像処理部２−２において処理されることなくバイパスされて、処理画像データとして出力される。上述の例でいえば、原画像データのゲイン調整処理のみが行われて出力される。選択器８が直列処理選択動作を行う場合には、画像処理部２−１の処理結果を、画像処理部２−２においてさらに処理した結果を出力する。上述の例でいえば、原画像データのゲイン調整処理、および、誤差拡散処理を行った後、処理画像データを出力することになる。
【００２２】
選択器６および８を設けた理由は、画像処理回路１０を、機能的に差異を設けられた複数種類の製品に利用できるようにするためである。例えば、バイパス選択動作のみ行うように選択器８を設定した場合と、直列処理選択動作を行うように選択器８を設定した場合とを比較すると、後者は、前者より複雑な画像処理を行うことができる。一方、１対１の選択動作のみを行うように選択器６を設定した場合と、２対１の選択動作を行うように選択器６を設定した場合とを比較すると、後者は、１つの画像処理部に利用可能なバッファ容量が前者の２倍あるので、２倍の画素数の画像処理を行うことができる。よって、いずれの場合も、前者の設定は、低機能機種に適し、後者の設定は、高機能機種に適しているといえる。なお、バイパス選択動作のみ行うように選択器８を設定した場合には、画像処理部２−２は利用されないため、その部品コスト（製造コスト）は無駄になる。しかし、１種類の画像処理回路１０を製造すれば、機能的に差異を設けられた複数種類の製品に利用できるので、機能毎に画像処理回路を設計する必要がなくなり、開発コストを低減できる。よって、製造コストおよび開発コストを含む全体コストの増加を最小限に抑えられる。
【００２３】
図２は、１対１の選択動作を行う選択器６と、直列処理選択動作を行う選択器８とを含む、画像処理回路１０の構成を示すブロック図である。画像処理部２−１は、選択器６を介して、ラインバッファ４−１に記憶されたラインデータを読み出す。一方、画像処理部２−２は、選択器６を介して、ラインバッファ４−２に記憶されたラインデータを読み出す。画像処理部２−１が、ラインバッファ４−２にアクセスすることはない。画像処理部２−１および２−２は、それぞれ８ＫＢのラインバッファにアクセスできるので、上述のように、例えば、６００ＤＰＩの精度で、Ａ３判の短尺方向の１ラインを保持できる。画像処理回路１０は、画像処理部２−１および２−２で処理されたデータを、選択器８を介して処理画像データとして出力する。
【００２４】
一方、図３は、２対１の選択動作を行う選択器６と、バイパス選択動作を行う選択器８とを含む、画像処理回路１０の構成を示すブロック図である。２対１の選択動作により、画像処理部２−１は、１６ＫＢの容量を有する１つのラインバッファとして、ラインバッファ４−１および４−２を使用できる。８ＫＢのバッファを使用する１対１の選択動作時と比較すると、画像処理部２−１は、２倍のデータ量が必要な画像処理が可能になる。例えば、１２００ＤＰＩの精度による画像処理を行うことができる。画像処理部２−１が画像処理を行った後は、画像処理部２−２の処理はバイパスされ、処理画像データとして出力される。
【００２５】
なお、ラインバッファはＦＩＦＯ形式のメモリで構成されることが多いが、ＦＩＦＯを実現する回路の構成、メモリの種類は特に限定しない。例えば、ランダムアクセスメモリ（ＲＡＭ）を利用してもよいし、レジスタを利用してもよい。さらに、ラインバッファのビット幅、ワードサイズも特に限定しない。
【００２６】
（実施の形態２）
次に、画像処理回路１０の変形例を説明する。図４は、実施の形態２による、画像処理回路４０の構成を示すブロック図である。画像処理回路４０の基本的な機能は実施の形態１の画像処理回路１０（図１）と同じである。
【００２７】
画像処理回路４０が、画像処理回路１０（図１）と異なるのは、選択器８−１を設けたことである。画像処理回路４０では、選択器８−２が、図1に示す選択器８と同様の機能を有している。
【００２８】
選択器８−１は、外部からの信号経路、および、画像処理部２−１の出力に接続されており、２種類の選択動作を行う。すなわち、入力された原画像データを画像処理部２−１で処理することなく次段へ送るバイパス選択動作、または、画像処理部２−１の処理結果を処理画像データとして出力する直列処理選択動作である。選択器８−１を設けたことにより、画像処理部２−２が原画像データを直接処理できるようになるので、選択器６は、画像処理部２−２からもラインバッファ４−１および４−２にアクセスできるように、１対１の選択動作、または、２対１の選択動作をさらに実行できる。実施の形態１の例を用いると、原画像データは、画像処理部２−１でゲイン調整処理されず、画像処理部２−２において誤差拡散処理を施される。
【００２９】
例えば、図５は、２対１の選択動作を行う選択器６と、バイパス選択動作および直列処理選択動作をそれぞれ行う選択器８−１、８−２とを含む、画像処理回路４０の構成を示すブロック図である。図から理解されるように、選択器８−１のバイパス選択動作により、原画像データを受け取った画像処理部２−２は、２つのラインバッファ４−１および４−２を１６ＫＢの１つのバッファとして利用して、精度の高い画像処理を実現できる。
【００３０】
画像処理回路を複数組み合わせることにより、さらに多様な画像処理を行う画像処理回路を実現できる。図６は、２つの画像処理回路４０−１、４０−２を直列に接続した複合画像処理回路６０の構成を示すブロック図である。画像処理回路４０−１、４０−２は、それぞれ、画像処理回路４０（図４）で構成されているとする。画像処理回路４０−１から出力され、画像処理回路４０−２に入力されるデータは、図では中間データとして示している。
【００３１】
画像処理部４０−１の画像処理部２−１は、２つのラインバッファ４−１、４−２にアクセスできるので、１ラインのデータが１６ＫＢまでの画像処理が可能である。一方、画像処理部２−２の処理はバイパスされる。画像処理回路４０−２については、図５に示す画像処理回路４０であるから、その説明は省略する。
【００３２】
２つの画像処理回路を接続することにより、画像処理部は、１ラインが２倍のデータ量（１６ＫＢ）までの画像処理に対応できる。ラインバッファの容量を変更した、新たな画像処理回路を設計する必要がないので、設計開発のための費用を要することなく、処理画素数を増加できる。
【００３３】
（実施の形態３）
図７は、実施の形態３による、画像処理回路７０の構成を示すブロック図である。画像処理回路７０は、１つの大規模半導体集積回路（ＬＳＩ）、またはＩＣチップ上に形成されている。
【００３４】
画像処理回路７０は、画像処理部２−１〜２−５と、ラインバッファ４−１〜４−１０と、選択器６と、選択器８−１〜８−５とを備えている。画像処理回路７０は、画像処理回路４０（図４）の画像処理部、ラインバッファ、および、選択器の数を、それぞれ、５個、１０個、および、５個に増加して構成した回路である。
【００３５】
画像処理部２−１〜２−５は、別個の５種類の画像処理、具体的には、それぞれ、ゲイン調整処理、３ｘ３のマトリックスフィルタ処理、変倍処理、４ｘ４マトリックスのノイズ除去処理、３ｘ３マトリックスの誤差拡散処理を行う。各画像処理部は、別個に、任意の数のラインバッファにアクセスして、画像処理に必要なライン数の画像データを取得できる。処理内容に応じて必要とされるラインバッファのライン数が決まっているので、例えば、画像処理部２−４で３ライン分のデータが必要な場合には、各々が１ラインのデータを格納する３つのラインバッファを割り当てて、通常の大きさ（例えば１ラインが８ＫＢのデータ）の画像を処理できる。なお、１ライン分のデータが２つのラインバッファに格納されている場合には、各ラインにつき２つのラインバッファを割り当てればよい。これにより、通常の２倍の品質または大きさ（例えば１ラインが１６ＫＢのデータ）の画像を処理できる。
【００３６】
例えば、１ラインが８ＫＢのデータ、すなわち、１ラインがラインバッファ１つの容量と同じ場合の通常画像の場合、画像処理部２−１〜２−５が画像処理をするのに必要なライン数と、割り当てるラインバッファの数の関係は、以下の表１に示すとおりである。
【００３７】
【表１】
【００３８】
表１によれば、各画像処理部の処理が「有効」となっていることから、画像処理回路７０が形成された１つのＬＳＩで、１ラインが８ＫＢまでの画像に対して全ての画像処理が実現できる。なお、選択器８−１〜８−５は、いずれも各画像処理部からの出力結果を受け取る経路を選択する。また選択器６は、表１の「ラインバッファ割り当て数」に示す数のラインバッファを、各画像処理部に接続するよう動作する。
【００３９】
次に、１ラインのデータが１６ＫＢの画像、すなわち、１ラインがラインバッファ２つの容量に等しい場合の通常画像の場合を考える。この場合は、表１の通常画像の２倍の大きさの画像を処理の対象として考える。
【００４０】
【表２】
【００４１】
表２から明らかなように、画像処理部２−１〜２−３に、全てのラインバッファを割り当て、必要ラインに応じたデータを確保できる。よって、１ラインが１６ＫＢまでの画像に対しては、１つのＬＳＩで画像処理部２−１〜２−３までの画像処理（ゲイン調整処理、３ｘ３のマトリックスフィルタ処理、変倍処理）が実現できる。しかしこれは、換言すれば、１つのＬＳＩでは画像処理部２−４および２−５の画像処理（４ｘ４マトリックスのノイズ除去処理、３ｘ３マトリックスの誤差拡散処理）がなされないことを意味する。よって、画像処理部２−４および２−５によりさらに画像処理を行うためには、新たな画像処理回路７０を設けて、表３に示すパターンＢの割り当てを行う必要がある。
【００４２】
【表３】
【００４３】
表３に示すように、すでに処理が終了した画像処理部２−１〜２−３の処理を無効にし、ラインバッファを画像処理部２−４および２−５にのみ割り当てることにより、１つのＬＳＩで１ラインが１６ＫＢまでの画像に対して、画像処理部２−４および２−５の画像処理を行うことができる。以上から、上述した２つのパターンＡおよびＢを組み合わせることにより、全５種類の画像処理を実現できる。
【００４４】
最後に、１ラインのデータが２４ＫＢの画像、すなわち、１ラインがラインバッファ３つの容量に等しい場合の通常画像の処理を考える。これは、表１の通常画像の３倍の大きさを持つ画像の処理である。
【００４５】
【表４】
【００４６】
表４から明らかなように、画像処理部２−１および２−２に、全てのラインバッファを割り当て、必要ラインに応じたデータを確保できる。よって、１ラインが２４ＫＢまでの画像に対しては、１つのＬＳＩで画像処理部２−１および２−２の画像処理（ゲイン調整処理、３ｘ３のマトリックスフィルタ処理）が実現できる。
【００４７】
さらに後続の処理を行うためには、新たな画像処理回路７０を設けて、表５に示すパターンＢの割り当てを行う必要がある。
【００４８】
【表５】
【００４９】
表５に示すように、すでに処理が終了した画像処理部２−１および２−２の処理を無効にし、ラインバッファを画像処理部２−３に割り当てることにより、１つのＬＳＩで１ラインが２４ＫＢまでの画像に対して、画像処理部２−３の画像処理（変倍処理）を行うことができる。なお、画像処理部２−３のみが有効とされ、画像処理部２−４が有効とされていない理由は、画像処理部２−３のライン割り当て後には、後続の画像処理部２−４に必要なライン数が確保できないからである。そこで、画像処理部２−４において画像処理を行うために、新たな画像処理回路７０を設けて、表６に示すパターンＣの割り当てを行う必要がある。
【００５０】
【表６】
【００５１】
第３の画像処理回路７０が設けられた１つのＬＳＩを用いると、１ラインが２４ＫＢまでの画像に対して画像処理部２−４の画像処理（４ｘ４マトリックスのノイズ除去処理）が実現できる。さらに画像処理部２−５による画像処理を行うために、第４の画像処理回路７０を設けて、表７に示すパターンＤの割り当てを行う必要がある。
【００５２】
【表７】
となり、１つのＬＳＩで１ラインが２４ＫＢまでの画像に対して画像処理部２−５の画像処理（３ｘ３マトリックスの誤差拡散処理）が実現できる。
【００５３】
以上から、１ライン当たり２４ＫＢのデータ量の画像に対して画像処理部２−１〜２−５の５種類の画像処理を行うには、画像処理回路７０を４つ設け、上述した４つのパターンＡ〜Ｄを組み合わせればよいことが理解される。
【００５４】
（実施の形態４）
本実施の形態では、本発明の画像処理回路の応用例を説明する。
【００５５】
図８の（ａ）は、画像形成装であるコピー機の構成を示すブロック図である。コピー機は、スキャン部８１と、実施の形態１〜３の画像処理回路が実装された画像処理チップ８０と、プリントデータ生成部８２と、プリント部８３とを備えている。スキャン部８１は、原稿を走査して原画像データを生成する。スキャン部８１は、原稿に光を照射する露光ランプと、原稿からの反射光を集光するレンズアレイ、および集光された光を電気信号に変換するＣＣＤイメージセンサを備えている（いずれも図示せず）。
【００５６】
画像処理チップ８０は、例えば、画像処理回路１０（図１）、画像処理回路４０（図２）、複合画像処理回路６０（図６）、または、画像処理回路７０（図７）を実装した１つのチップである。画像処理チップ８０は、スキャン部８１から原画像データを受け取り、画像処理回路７０により画像処理した後、処理画像データを出力する。画像処理の具体例は、実施の形態１〜３で説明したので、省略する。
【００５７】
プリントデータ生成部８２は、画像処理チップ８０から出力された処理画像データに対し、プリント出力のための処理、例えば、感光体の階調特性に応じた階調補正（γ補正）を行う。さらにプリントデータ生成部８２は、階調補正後の画像データに基づいて、レーザダイオード駆動信号を生成する。このレーザダイオード駆動信号は、プリントデータとして出力される。プリント部８３は、プリントデータ生成部８２からプリントデータを受け取り、受け取ったプリントデータに基づいてプリントを行う。より具体的には、プリント部８３は、プリントデータに基づいて、半導体レーザを発光させる。レーザ光は、帯電されて、かつ、回転駆動されている感光体ドラムを露光する。さらにトナーにより感光体ドラム上に静電潜像が現像された後、転写ドラムに巻きつけられた複写紙に転写される。
【００５８】
図８の（ｂ）は、画像形成装であるファクシミリ装置（ＦＡＸ）の構成を示すブロック図である。ファクシミリ装置は、スキャン部８４と、画像処理チップ８０と、送信データ生成部８５と、送信部８６とを備えている。（ａ）との相違点は、プリントデータ生成部８２およびプリント部８３に代えて、ＦＡＸ送信するための送信データ生成部８５および送信部８６を有することである。相違点のみを説明すると、送信データ生成部８５は、画像処理チップ８０から出力された処理画像データを受け取り、ＦＡＸ送信のための所定の規格に合致したデータ処理、例えば、ＭＨ（Modified Huffman）処理、ＭＲ（Modified READ）処理等の冗長度抑圧符号化処理を行う。送信データ生成部８５は、処理されたデータを送信データとして出力する。送信部８６は、送信データ生成部８５から受け取った送信データを、アナログまたはデジタルの信号回線を介して相手方へ送信する。
【００５９】
【発明の効果】
バッファ選択器として選択器６を設け、第１の画像処理部を２以上のラインバッファにアクセス可能にした。これにより、１つのラインバッファのみを使用する場合と比較して、より多くのラインデータを利用する画像処理が可能になる。第１の画像処理部は、複数のラインバッファの１つに保持されたラインデータを用いても画像処理を行えるので、１つの画像処理回路で、種々の大きさの画像データに対応できる。なお、２以上のラインバッファの数は、第１の画像処理部における画像処理に必要なラインの数である。さらに、第２の画像処理部の画像処理をバイパスして、第１の画像処理部が画像処理した画素データを出力する出力経路を選択する出力選択器を有するので、有効にしたい画像処理を任意に選択できる。
【００６０】
また、第２の画像処理部は、第１の画像処理部がアクセスするラインバッファとは異なるラインバッファに接続してラインデータを用いた画像処理を行うので、必要な全ての画像処理を行うことができる。
【００６１】
２つの画像処理回路を使用して、各画像処理回路において、必要な画像処理を行うので、設計の変更を行うことなく、必要な全ての画像処理を実現できる。
【００６２】
画像処理部を、複数のラインバッファにアクセス可能にしたので、画像データの大きさに依存することのない画像処理を実現できる。通常の画像処理に対しては必要最小限のラインバッファしか搭載していないためコストの増加はない。また、大きな画像データを処理する場合は、同一の回路の一部の機能を選択して組み合わせ、複数の回路で全ての画像処理をおこなうため、新たな専用の回路を設計開発するコストが不要になる。
【００６３】
上述の画像処理回路を用いて画像処理を行うので、画像データが増加した場合でも、画像処理回路の数を追加すれば全ての画像処理を実現できる。そのため、画像をプリントするプリンタ、および、ファクシミリ装置等において利用された場合でも、機種のグレードによって新たな回路を設計開発する必要がなくなり、製造コストおよび開発コストを含む全体コストの増加を最小限に抑えることができる。
【図面の簡単な説明】
【図１】 実施の形態１による画像処理回路の構成を示すブロック図である。
【図２】 １対１の選択動作を行う選択器と、直列処理選択動作を行う選択器とを含む、画像処理回路の構成を示すブロック図である。
【図３】 ２対１の選択動作を行う選択器と、バイパス選択動作を行う選択器とを含む、画像処理回路の構成を示すブロック図である。
【図４】 実施の形態２による画像処理回路の構成を示すブロック図である。
【図５】 ２対１の選択動作を行う選択器と、バイパス選択動作および直列処理選択動作をそれぞれ行う２つの選択器とを含む、画像処理回路の構成を示すブロック図である。
【図６】 ２つの画像処理回路を直列に接続した複合画像処理回路の構成を示すブロック図である。
【図７】 実施の形態３による画像処理回路の構成を示すブロック図である。
【図８】 （ａ）は、コピー機の構成を示すブロック図である。（ｂ）は、ファクシミリ装置の構成を示すブロック図である。
【図９】 ３ｘ３のマトリクス処理における処理対象となる画素と、その周辺画素とを示す図である。
【符号の説明】
２、２−ｎ 画像処理部
４、４−ｎ ラインバッファ
６ 選択器
８、８−ｎ 選択器
１０ 画像処理回路
４０ 画像処理回路
６０ 複合画像処理回路
【発明の属する技術分野】
本発明は、ラインバッファを利用して画像処理を行う画像処理装置に関する。
【０００２】
【従来の技術】
フィルタ処理、階調処理等の画像処理においては、処理対象となる１画素だけでなく、その周辺に位置する複数の周辺画素を利用する場合がある。図９は、３ｘ３のマトリクス処理における処理対象となる画素と、その周辺画素とを示す図である。３ｘ３マトリクス処理では、処理対象の画素Ｄ１１の処理に際し、その前後の画素Ｄ１０、Ｄ１２、１ライン上の画素Ｄ０１およびその前後の画素Ｄ００、Ｄ０２、１ライン下の画素Ｄ２１およびその前後の画素Ｄ２０、Ｄ２２の画素データが参照され、利用される。
【０００３】
画素（Ｄ０ｎ、Ｄ１ｎ（ｎ：０，１，２））を含む、前ラインの画素の画素データは、ラインバッファと呼ばれるメモリ回路において保持（遅延）され、後の画像処理で使用される。ラインバッファは、目的とする画像処理の内容に応じてその記憶容量が決定される。例えば１インチに６００画素が含まれる６００ＤＰＩの精度で、Ａ３判の短尺方向の画素を処理するには、約８ＫＢのメモリが必要となる（約７５００画素／ライン）。また同様に、Ａ３判に対して、１２００ＤＰＩの精度で画像処理を行う場合は、Ａ３判の約２倍、１６ＫＢのラインバッファが必要である。
【０００４】
画像処理の種類が増えると、必要なラインバッファの数も増加する。例えば、５種類の処理（例えば、ゲイン調整、５ｘ５マトリックスのフィルタ処理、３ｘ３マトリックスのノイズ除去、変倍処理、３ｘ３マトリックスの誤差拡散処理）を行う場合は、全部で１０本の８ＫＢラインバッファが必要になる。よって、これらの処理を１チップの大規模集積回路（ＬＳＩ）で実現するには、１０本の８ＫＢラインバッファをＬＳＩに搭載しなければならない。Ａ０判に対して、上述した５種類の画像処理を６００ＤＰＩの精度で行う場合には、Ａ０判の短尺方向をラインとして扱うため、データ量は、Ａ３判の約３倍になる。よって、２４ＫＢのラインバッファが全部で１０本必要となる。
【０００５】
【発明が解決しようとする課題】
上述のように、１チップで種々の画像処理に対応できるＬＳＩを開発する場合には、各処理のうち、必要となる最大容量のラインバッファを搭載しなければならない。これでは、より精度の低い画像処理では、大容量のラインバッファを使い切ることがないため、ラインバッファの搭載によって製造コストのみが増加し、非効率的である。例えば、Ａ３判の６００ＤＰＩ処理では、Ａ３判の１２００ＤＰＩ処理で必要となるラインバッファ容量を使い切ることはない。
【０００６】
上述した問題に対しては、画像処理内容によって、ＬＳＩに搭載するラインバッファの容量または数を変更して、製造コストを最適化することも考えられる。例えば、高精度の処理を実現するグレードの高い機種に対しては、大容量かつ多数のラインバッファを搭載したＬＳＩを開発し、一方、高精度の処理を行わない低グレードの機種に対しては、より小さい容量かつ少数のラインバッファを搭載したＬＳＩを開発することもできる。しかし、機種ごとに最適なＬＳＩを開発すると、今度は開発コストが増大する。
【０００７】
なお、特開平６−１４９９９４号公報等は、１つのメモリを複数のラインバッファとして共有し、ラインバッファの数を低減する方法を開示している。しかし、複数の画像処理を同時に行う場合に対応できない。また、特開平７−４４６９６号公報は、ラインバッファの削減手法を開示するが、画素数が増加してラインバッファの容量を越えた場合には対応できない。そして、特開平１０−３４０３４０公報は、ラインバッファの割り当てをビット方向に変更し、それにより画像処理毎の有効ビット数、すなわち画像処理の精度を変更する技術を開示するが、この場合にも同様に画素数の増加には対応できない。
【０００８】
本発明の目的は、画素数の増減、および、画像処理の種類の増減に対応し、かつ、製造コストおよび開発コストを含む全体コストの増加を最小限に抑えることである。
【０００９】
【課題を解決するための手段】
本発明の画像処理回路は、入力された、画像を構成する複数の画素の画素データに、所定の画像処理を行って出力端から出力する画像処理回路において、
前記画素データを、画素のライン単位で、ラインデータとして保持する１つ以上のラインバッファからそれぞれなる第１及び第２の各ラインバッファ部と、
該各ラインバッファ部の少なくとも１つに保持されたラインデータを用いて、入力された前記画素データに、所定の第１画像処理を行って出力する第１の画像処理部と、
前記各ラインバッファ部の少なくとも１つに保持されたラインデータを用いて、該第１の画像処理部の出力データに対して、所定の第２画像処理を行って出力する第２の画像処理部と、
前記第１及び第２の各画像処理部と、前記第１及び第２の各ラインバッファ部との接続制御を行うバッファ選択器と、
前記第１及び第２の各画像処理部の各出力データのいずれか一方を排他的に選択して前記出力端から出力する第１の出力選択器と、
を備え、
前記バッファ選択器は、前記第１の出力選択器が前記第２の画像処理部の出力データを前記出力端から出力する場合、前記第１のラインバッファ部を前記第１の画像処理部に接続すると共に前記第２のラインバッファ部を前記第２の画像処理部に接続し、前記第１の出力選択器が前記第１の画像処理部の出力データを前記出力端から出力する場合、前記第１及び第２の各ラインバッファ部をそれぞれ前記第１の画像処理部に接続するものである。
【００１０】
また、入力された前記画素データ、及び前記第１の画像処理部の出力データのいずれか一方を排他的に選択して前記第２の画像処理部に出力する第２の出力選択器を備え、前記バッファ選択器は、該第２の出力選択器が前記入力された画素データを選択して出力する場合、前記第１及び第２の各ラインバッファ部をそれぞれ前記第２の画像処理部に接続し、前記第２の出力選択器が前記第１の画像処理部の出力データを選択して出力する場合、前記第１の出力選択器の選択動作に応じて、前記第１及び第２の各画像処理部と、前記第１及び第２の各ラインバッファ部との前記接続動作を行うようにしてもよい。
【００１１】
また、前記第１及び第２の各画像処理部、前記第１及び第２の各出力選択器、並びに前記第１及び第２の各ラインバッファ部で構成された複数の回路ブロックを備え、該各回路ブロックにおける、第１の画像処理部、第１の出力選択器、第２の画像処理部及び第２の出力選択器の直列回路が直列に接続され、前記バッファ選択器は、各第１の画像処理部及び各第２の画像処理部と、各第１のラインバッファ部及び各第２のラインバッファ部との接続制御を行うようにしてもよい。
【００１２】
本発明の複合画像処理回路は、請求項２の画像処理回路の構成をなす第１及び第２の各画像処理回路を備え、該第１の画像処理回路は、画像を構成する複数の画素の画素データが外部から入力され、前記第２の画像処理回路は、該第１の画像処理回路の出力データが入力されるものである。
【００１４】
本発明の画像形成装置は、画像を走査して、前記画像を構成する複数の画素の画素データを取得するスキャン部と、
スキャン部が取得した前記画素データに画像処理を行い、処理画像データを出力する請求項４に記載の複合画像処理回路と、
該複合画像処理回路が出力した前記処理画像データに基づいて、前記画像に対応したレーザ駆動信号を生成するデータ生成部と、
レーザ及び感光体ドラムを有し、前記画像をプリントするプリント部であって、データ生成部が生成した前記レーザ駆動信号に基づいてレーザを駆動し、帯電した感光体ドラムを露光して、トナーを用いて前記画像に対応した静電潜像を形成し、前記画像をプリントするプリント部と、
を備えるものである。
【００１５】
本発明の別の画像形成装置は、画像を走査して、前記画像を構成する複数の画素の画素データを取得するスキャン部と、
スキャン部が取得した前記画素データに画像処理を行い、処理画像データを出力する請求項４に記載の複合画像処理回路と、
複合画像処理回路が出力した前記処理画像データに圧縮符号化処理を行い、送信データを生成するデータ生成部と、
データ生成部が生成した前記送信データを、信号回線に送信する送信部と、
を備えるものである。
【００１６】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の実施の形態１〜４を説明する。実施の形態１では、本発明の基本的な原理を説明する。実施の形態２および３は、実施の形態１の変形例、実施の形態４は、本発明の応用例である。添付の図面では、同じ機能を有する構成要素には、同じ参照符号を付している。
【００１７】
（実施の形態１）
図１は、実施の形態１による、画像処理回路１０の構成を示すブロック図である。画像処理回路１０は、１つの大規模半導体集積回路（ＬＳＩ）、または、ＩＣチップ上に形成されており、処理の対象となる原画像データを受け取って所定の画像処理を行い、処理画像データとして出力する。原画像データは、例えば、スキャナ（図示せず）で読み取った画像を構成する複数の画素の画素データであり、または、コンピュータ（図示せず）から送信された複数の画素の画素データである。処理画像データは、後述する画像処理部により画像処理された画素の画素データである。
【００１８】
画像処理回路１０は、２つの画像処理部２−１、２−２と、ラインバッファ４−１、４−２と、選択器６、８とを備えている。画像処理部２−１、２−２は、同一または異なる内容の画像処理を同時に処理し、処理画像データを出力する。例えば、画像処理部２−１は、ゲイン調整処理を行う回路、画像処理部２−２は、誤差拡散処理を行う回路である。ラインバッファ４−１、４−２は、８ＫＢの記憶容量を備えており、それぞれ、例えば、１インチに６００画素が含まれる６００ＤＰＩの精度で、Ａ３判の短尺方向の１ラインの画素（約７５００画素）の画素データを記憶できる。すなわち、ラインバッファ４−１、４−２は、ライン単位で画像データを保持する。ライン単位の画像データは、ラインデータとも称される。選択器６は、画像処理部とラインバッファ４との間に設けられており、それぞれ複数存在する画像処理部とラインバッファとを選択的に接続する。選択器８は、画像処理部２−１および画像処理部２−２の出力に接続されており、いずれかの処理結果を処理画像データとして選択的に出力する。
【００１９】
以下、選択器６および８の選択動作を説明する。選択器６および選択器８は、画像処理回路１０の外部に設けられた中央演算処理装置（ＣＰＵ）等の制御部（図示せず）からの選択信号、レジスタ（図示せず）の値、または、画像処理回路１０の外部に設けられた選択スイッチに基づいて、選択動作する。
【００２０】
まず、選択器６は、２種類の選択動作を行う。すなわち、画像処理部２−１にラインバッファ４−１を接続し、画像処理部２−２にラインバッファ４−２を接続する、１対１の選択動作、および、ラインバッファ４−１、４−２を、１６ＫＢの容量を有する１つのラインバッファとして、１つの画像処理部（例えば、画像処理部画像処理部２−１）へ接続する、２対１の選択動作である。
【００２１】
一方、選択器８も、２種類の選択動作を行う。すなわち、画像処理部２−１のみの処理結果を出力するバイパス選択動作、および、画像処理部２−２の処理結果を出力する直列処理選択動作である。選択器８がバイパス選択動作を行う場合には、画像処理部２−１の処理結果は、画像処理部２−２において処理されることなくバイパスされて、処理画像データとして出力される。上述の例でいえば、原画像データのゲイン調整処理のみが行われて出力される。選択器８が直列処理選択動作を行う場合には、画像処理部２−１の処理結果を、画像処理部２−２においてさらに処理した結果を出力する。上述の例でいえば、原画像データのゲイン調整処理、および、誤差拡散処理を行った後、処理画像データを出力することになる。
【００２２】
選択器６および８を設けた理由は、画像処理回路１０を、機能的に差異を設けられた複数種類の製品に利用できるようにするためである。例えば、バイパス選択動作のみ行うように選択器８を設定した場合と、直列処理選択動作を行うように選択器８を設定した場合とを比較すると、後者は、前者より複雑な画像処理を行うことができる。一方、１対１の選択動作のみを行うように選択器６を設定した場合と、２対１の選択動作を行うように選択器６を設定した場合とを比較すると、後者は、１つの画像処理部に利用可能なバッファ容量が前者の２倍あるので、２倍の画素数の画像処理を行うことができる。よって、いずれの場合も、前者の設定は、低機能機種に適し、後者の設定は、高機能機種に適しているといえる。なお、バイパス選択動作のみ行うように選択器８を設定した場合には、画像処理部２−２は利用されないため、その部品コスト（製造コスト）は無駄になる。しかし、１種類の画像処理回路１０を製造すれば、機能的に差異を設けられた複数種類の製品に利用できるので、機能毎に画像処理回路を設計する必要がなくなり、開発コストを低減できる。よって、製造コストおよび開発コストを含む全体コストの増加を最小限に抑えられる。
【００２３】
図２は、１対１の選択動作を行う選択器６と、直列処理選択動作を行う選択器８とを含む、画像処理回路１０の構成を示すブロック図である。画像処理部２−１は、選択器６を介して、ラインバッファ４−１に記憶されたラインデータを読み出す。一方、画像処理部２−２は、選択器６を介して、ラインバッファ４−２に記憶されたラインデータを読み出す。画像処理部２−１が、ラインバッファ４−２にアクセスすることはない。画像処理部２−１および２−２は、それぞれ８ＫＢのラインバッファにアクセスできるので、上述のように、例えば、６００ＤＰＩの精度で、Ａ３判の短尺方向の１ラインを保持できる。画像処理回路１０は、画像処理部２−１および２−２で処理されたデータを、選択器８を介して処理画像データとして出力する。
【００２４】
一方、図３は、２対１の選択動作を行う選択器６と、バイパス選択動作を行う選択器８とを含む、画像処理回路１０の構成を示すブロック図である。２対１の選択動作により、画像処理部２−１は、１６ＫＢの容量を有する１つのラインバッファとして、ラインバッファ４−１および４−２を使用できる。８ＫＢのバッファを使用する１対１の選択動作時と比較すると、画像処理部２−１は、２倍のデータ量が必要な画像処理が可能になる。例えば、１２００ＤＰＩの精度による画像処理を行うことができる。画像処理部２−１が画像処理を行った後は、画像処理部２−２の処理はバイパスされ、処理画像データとして出力される。
【００２５】
なお、ラインバッファはＦＩＦＯ形式のメモリで構成されることが多いが、ＦＩＦＯを実現する回路の構成、メモリの種類は特に限定しない。例えば、ランダムアクセスメモリ（ＲＡＭ）を利用してもよいし、レジスタを利用してもよい。さらに、ラインバッファのビット幅、ワードサイズも特に限定しない。
【００２６】
（実施の形態２）
次に、画像処理回路１０の変形例を説明する。図４は、実施の形態２による、画像処理回路４０の構成を示すブロック図である。画像処理回路４０の基本的な機能は実施の形態１の画像処理回路１０（図１）と同じである。
【００２７】
画像処理回路４０が、画像処理回路１０（図１）と異なるのは、選択器８−１を設けたことである。画像処理回路４０では、選択器８−２が、図1に示す選択器８と同様の機能を有している。
【００２８】
選択器８−１は、外部からの信号経路、および、画像処理部２−１の出力に接続されており、２種類の選択動作を行う。すなわち、入力された原画像データを画像処理部２−１で処理することなく次段へ送るバイパス選択動作、または、画像処理部２−１の処理結果を処理画像データとして出力する直列処理選択動作である。選択器８−１を設けたことにより、画像処理部２−２が原画像データを直接処理できるようになるので、選択器６は、画像処理部２−２からもラインバッファ４−１および４−２にアクセスできるように、１対１の選択動作、または、２対１の選択動作をさらに実行できる。実施の形態１の例を用いると、原画像データは、画像処理部２−１でゲイン調整処理されず、画像処理部２−２において誤差拡散処理を施される。
【００２９】
例えば、図５は、２対１の選択動作を行う選択器６と、バイパス選択動作および直列処理選択動作をそれぞれ行う選択器８−１、８−２とを含む、画像処理回路４０の構成を示すブロック図である。図から理解されるように、選択器８−１のバイパス選択動作により、原画像データを受け取った画像処理部２−２は、２つのラインバッファ４−１および４−２を１６ＫＢの１つのバッファとして利用して、精度の高い画像処理を実現できる。
【００３０】
画像処理回路を複数組み合わせることにより、さらに多様な画像処理を行う画像処理回路を実現できる。図６は、２つの画像処理回路４０−１、４０−２を直列に接続した複合画像処理回路６０の構成を示すブロック図である。画像処理回路４０−１、４０−２は、それぞれ、画像処理回路４０（図４）で構成されているとする。画像処理回路４０−１から出力され、画像処理回路４０−２に入力されるデータは、図では中間データとして示している。
【００３１】
画像処理部４０−１の画像処理部２−１は、２つのラインバッファ４−１、４−２にアクセスできるので、１ラインのデータが１６ＫＢまでの画像処理が可能である。一方、画像処理部２−２の処理はバイパスされる。画像処理回路４０−２については、図５に示す画像処理回路４０であるから、その説明は省略する。
【００３２】
２つの画像処理回路を接続することにより、画像処理部は、１ラインが２倍のデータ量（１６ＫＢ）までの画像処理に対応できる。ラインバッファの容量を変更した、新たな画像処理回路を設計する必要がないので、設計開発のための費用を要することなく、処理画素数を増加できる。
【００３３】
（実施の形態３）
図７は、実施の形態３による、画像処理回路７０の構成を示すブロック図である。画像処理回路７０は、１つの大規模半導体集積回路（ＬＳＩ）、またはＩＣチップ上に形成されている。
【００３４】
画像処理回路７０は、画像処理部２−１〜２−５と、ラインバッファ４−１〜４−１０と、選択器６と、選択器８−１〜８−５とを備えている。画像処理回路７０は、画像処理回路４０（図４）の画像処理部、ラインバッファ、および、選択器の数を、それぞれ、５個、１０個、および、５個に増加して構成した回路である。
【００３５】
画像処理部２−１〜２−５は、別個の５種類の画像処理、具体的には、それぞれ、ゲイン調整処理、３ｘ３のマトリックスフィルタ処理、変倍処理、４ｘ４マトリックスのノイズ除去処理、３ｘ３マトリックスの誤差拡散処理を行う。各画像処理部は、別個に、任意の数のラインバッファにアクセスして、画像処理に必要なライン数の画像データを取得できる。処理内容に応じて必要とされるラインバッファのライン数が決まっているので、例えば、画像処理部２−４で３ライン分のデータが必要な場合には、各々が１ラインのデータを格納する３つのラインバッファを割り当てて、通常の大きさ（例えば１ラインが８ＫＢのデータ）の画像を処理できる。なお、１ライン分のデータが２つのラインバッファに格納されている場合には、各ラインにつき２つのラインバッファを割り当てればよい。これにより、通常の２倍の品質または大きさ（例えば１ラインが１６ＫＢのデータ）の画像を処理できる。
【００３６】
例えば、１ラインが８ＫＢのデータ、すなわち、１ラインがラインバッファ１つの容量と同じ場合の通常画像の場合、画像処理部２−１〜２−５が画像処理をするのに必要なライン数と、割り当てるラインバッファの数の関係は、以下の表１に示すとおりである。
【００３７】
【表１】
表１によれば、各画像処理部の処理が「有効」となっていることから、画像処理回路７０が形成された１つのＬＳＩで、１ラインが８ＫＢまでの画像に対して全ての画像処理が実現できる。なお、選択器８−１〜８−５は、いずれも各画像処理部からの出力結果を受け取る経路を選択する。また選択器６は、表１の「ラインバッファ割り当て数」に示す数のラインバッファを、各画像処理部に接続するよう動作する。
【００３９】
次に、１ラインのデータが１６ＫＢの画像、すなわち、１ラインがラインバッファ２つの容量に等しい場合の通常画像の場合を考える。この場合は、表１の通常画像の２倍の大きさの画像を処理の対象として考える。
【００４０】
【表２】
表２から明らかなように、画像処理部２−１〜２−３に、全てのラインバッファを割り当て、必要ラインに応じたデータを確保できる。よって、１ラインが１６ＫＢまでの画像に対しては、１つのＬＳＩで画像処理部２−１〜２−３までの画像処理（ゲイン調整処理、３ｘ３のマトリックスフィルタ処理、変倍処理）が実現できる。しかしこれは、換言すれば、１つのＬＳＩでは画像処理部２−４および２−５の画像処理（４ｘ４マトリックスのノイズ除去処理、３ｘ３マトリックスの誤差拡散処理）がなされないことを意味する。よって、画像処理部２−４および２−５によりさらに画像処理を行うためには、新たな画像処理回路７０を設けて、表３に示すパターンＢの割り当てを行う必要がある。
【００４２】
【表３】
表３に示すように、すでに処理が終了した画像処理部２−１〜２−３の処理を無効にし、ラインバッファを画像処理部２−４および２−５にのみ割り当てることにより、１つのＬＳＩで１ラインが１６ＫＢまでの画像に対して、画像処理部２−４および２−５の画像処理を行うことができる。以上から、上述した２つのパターンＡおよびＢを組み合わせることにより、全５種類の画像処理を実現できる。
【００４４】
最後に、１ラインのデータが２４ＫＢの画像、すなわち、１ラインがラインバッファ３つの容量に等しい場合の通常画像の処理を考える。これは、表１の通常画像の３倍の大きさを持つ画像の処理である。
【００４５】
【表４】
表４から明らかなように、画像処理部２−１および２−２に、全てのラインバッファを割り当て、必要ラインに応じたデータを確保できる。よって、１ラインが２４ＫＢまでの画像に対しては、１つのＬＳＩで画像処理部２−１および２−２の画像処理（ゲイン調整処理、３ｘ３のマトリックスフィルタ処理）が実現できる。
【００４７】
さらに後続の処理を行うためには、新たな画像処理回路７０を設けて、表５に示すパターンＢの割り当てを行う必要がある。
【００４８】
【表５】
表５に示すように、すでに処理が終了した画像処理部２−１および２−２の処理を無効にし、ラインバッファを画像処理部２−３に割り当てることにより、１つのＬＳＩで１ラインが２４ＫＢまでの画像に対して、画像処理部２−３の画像処理（変倍処理）を行うことができる。なお、画像処理部２−３のみが有効とされ、画像処理部２−４が有効とされていない理由は、画像処理部２−３のライン割り当て後には、後続の画像処理部２−４に必要なライン数が確保できないからである。そこで、画像処理部２−４において画像処理を行うために、新たな画像処理回路７０を設けて、表６に示すパターンＣの割り当てを行う必要がある。
【００５０】
【表６】
第３の画像処理回路７０が設けられた１つのＬＳＩを用いると、１ラインが２４ＫＢまでの画像に対して画像処理部２−４の画像処理（４ｘ４マトリックスのノイズ除去処理）が実現できる。さらに画像処理部２−５による画像処理を行うために、第４の画像処理回路７０を設けて、表７に示すパターンＤの割り当てを行う必要がある。
【００５２】
【表７】
【００５３】
以上から、１ライン当たり２４ＫＢのデータ量の画像に対して画像処理部２−１〜２−５の５種類の画像処理を行うには、画像処理回路７０を４つ設け、上述した４つのパターンＡ〜Ｄを組み合わせればよいことが理解される。
【００５４】
（実施の形態４）
本実施の形態では、本発明の画像処理回路の応用例を説明する。
【００５５】
図８の（ａ）は、画像形成装であるコピー機の構成を示すブロック図である。コピー機は、スキャン部８１と、実施の形態１〜３の画像処理回路が実装された画像処理チップ８０と、プリントデータ生成部８２と、プリント部８３とを備えている。スキャン部８１は、原稿を走査して原画像データを生成する。スキャン部８１は、原稿に光を照射する露光ランプと、原稿からの反射光を集光するレンズアレイ、および集光された光を電気信号に変換するＣＣＤイメージセンサを備えている（いずれも図示せず）。
【００５６】
画像処理チップ８０は、例えば、画像処理回路１０（図１）、画像処理回路４０（図２）、複合画像処理回路６０（図６）、または、画像処理回路７０（図７）を実装した１つのチップである。画像処理チップ８０は、スキャン部８１から原画像データを受け取り、画像処理回路７０により画像処理した後、処理画像データを出力する。画像処理の具体例は、実施の形態１〜３で説明したので、省略する。
【００５７】
プリントデータ生成部８２は、画像処理チップ８０から出力された処理画像データに対し、プリント出力のための処理、例えば、感光体の階調特性に応じた階調補正（γ補正）を行う。さらにプリントデータ生成部８２は、階調補正後の画像データに基づいて、レーザダイオード駆動信号を生成する。このレーザダイオード駆動信号は、プリントデータとして出力される。プリント部８３は、プリントデータ生成部８２からプリントデータを受け取り、受け取ったプリントデータに基づいてプリントを行う。より具体的には、プリント部８３は、プリントデータに基づいて、半導体レーザを発光させる。レーザ光は、帯電されて、かつ、回転駆動されている感光体ドラムを露光する。さらにトナーにより感光体ドラム上に静電潜像が現像された後、転写ドラムに巻きつけられた複写紙に転写される。
【００５８】
図８の（ｂ）は、画像形成装であるファクシミリ装置（ＦＡＸ）の構成を示すブロック図である。ファクシミリ装置は、スキャン部８４と、画像処理チップ８０と、送信データ生成部８５と、送信部８６とを備えている。（ａ）との相違点は、プリントデータ生成部８２およびプリント部８３に代えて、ＦＡＸ送信するための送信データ生成部８５および送信部８６を有することである。相違点のみを説明すると、送信データ生成部８５は、画像処理チップ８０から出力された処理画像データを受け取り、ＦＡＸ送信のための所定の規格に合致したデータ処理、例えば、ＭＨ（Modified Huffman）処理、ＭＲ（Modified READ）処理等の冗長度抑圧符号化処理を行う。送信データ生成部８５は、処理されたデータを送信データとして出力する。送信部８６は、送信データ生成部８５から受け取った送信データを、アナログまたはデジタルの信号回線を介して相手方へ送信する。
【００５９】
【発明の効果】
バッファ選択器として選択器６を設け、第１の画像処理部を２以上のラインバッファにアクセス可能にした。これにより、１つのラインバッファのみを使用する場合と比較して、より多くのラインデータを利用する画像処理が可能になる。第１の画像処理部は、複数のラインバッファの１つに保持されたラインデータを用いても画像処理を行えるので、１つの画像処理回路で、種々の大きさの画像データに対応できる。なお、２以上のラインバッファの数は、第１の画像処理部における画像処理に必要なラインの数である。さらに、第２の画像処理部の画像処理をバイパスして、第１の画像処理部が画像処理した画素データを出力する出力経路を選択する出力選択器を有するので、有効にしたい画像処理を任意に選択できる。
【００６０】
また、第２の画像処理部は、第１の画像処理部がアクセスするラインバッファとは異なるラインバッファに接続してラインデータを用いた画像処理を行うので、必要な全ての画像処理を行うことができる。
【００６１】
２つの画像処理回路を使用して、各画像処理回路において、必要な画像処理を行うので、設計の変更を行うことなく、必要な全ての画像処理を実現できる。
【００６２】
画像処理部を、複数のラインバッファにアクセス可能にしたので、画像データの大きさに依存することのない画像処理を実現できる。通常の画像処理に対しては必要最小限のラインバッファしか搭載していないためコストの増加はない。また、大きな画像データを処理する場合は、同一の回路の一部の機能を選択して組み合わせ、複数の回路で全ての画像処理をおこなうため、新たな専用の回路を設計開発するコストが不要になる。
【００６３】
上述の画像処理回路を用いて画像処理を行うので、画像データが増加した場合でも、画像処理回路の数を追加すれば全ての画像処理を実現できる。そのため、画像をプリントするプリンタ、および、ファクシミリ装置等において利用された場合でも、機種のグレードによって新たな回路を設計開発する必要がなくなり、製造コストおよび開発コストを含む全体コストの増加を最小限に抑えることができる。
【図面の簡単な説明】
【図１】 実施の形態１による画像処理回路の構成を示すブロック図である。
【図２】 １対１の選択動作を行う選択器と、直列処理選択動作を行う選択器とを含む、画像処理回路の構成を示すブロック図である。
【図３】 ２対１の選択動作を行う選択器と、バイパス選択動作を行う選択器とを含む、画像処理回路の構成を示すブロック図である。
【図４】 実施の形態２による画像処理回路の構成を示すブロック図である。
【図５】 ２対１の選択動作を行う選択器と、バイパス選択動作および直列処理選択動作をそれぞれ行う２つの選択器とを含む、画像処理回路の構成を示すブロック図である。
【図６】 ２つの画像処理回路を直列に接続した複合画像処理回路の構成を示すブロック図である。
【図７】 実施の形態３による画像処理回路の構成を示すブロック図である。
【図８】 （ａ）は、コピー機の構成を示すブロック図である。（ｂ）は、ファクシミリ装置の構成を示すブロック図である。
【図９】 ３ｘ３のマトリクス処理における処理対象となる画素と、その周辺画素とを示す図である。
【符号の説明】
２、２−ｎ 画像処理部
４、４−ｎ ラインバッファ
６ 選択器
８、８−ｎ 選択器
１０ 画像処理回路
４０ 画像処理回路
６０ 複合画像処理回路
Claims (6)
- 入力された、画像を構成する複数の画素の画素データに、所定の画像処理を行って出力端から出力する画像処理回路において、
前記画素データを、画素のライン単位で、ラインデータとして保持する１つ以上のラインバッファからそれぞれなる第１及び第２の各ラインバッファ部と、
該各ラインバッファ部の少なくとも１つに保持されたラインデータを用いて、入力された前記画素データに、所定の第１画像処理を行って出力する第１の画像処理部と、
前記各ラインバッファ部の少なくとも１つに保持されたラインデータを用いて、該第１の画像処理部の出力データに対して、所定の第２画像処理を行って出力する第２の画像処理部と、
前記第１及び第２の各画像処理部と、前記第１及び第２の各ラインバッファ部との接続制御を行うバッファ選択器と、
前記第１及び第２の各画像処理部の各出力データのいずれか一方を排他的に選択して前記出力端から出力する第１の出力選択器と、
を備え、
前記バッファ選択器は、前記第１の出力選択器が前記第２の画像処理部の出力データを前記出力端から出力する場合、前記第１のラインバッファ部を前記第１の画像処理部に接続すると共に前記第２のラインバッファ部を前記第２の画像処理部に接続し、前記第１の出力選択器が前記第１の画像処理部の出力データを前記出力端から出力する場合、前記第１及び第２の各ラインバッファ部をそれぞれ前記第１の画像処理部に接続することを特徴とする画像処理回路。 - 入力された前記画素データ、及び前記第１の画像処理部の出力データのいずれか一方を排他的に選択して前記第２の画像処理部に出力する第２の出力選択器を備え、前記バッファ選択器は、該第２の出力選択器が前記入力された画素データを選択して出力する場合、前記第１及び第２の各ラインバッファ部をそれぞれ前記第２の画像処理部に接続し、前記第２の出力選択器が前記第１の画像処理部の出力データを選択して出力する場合、前記第１の出力選択器の選択動作に応じて、前記第１及び第２の各画像処理部と、前記第１及び第２の各ラインバッファ部との前記接続動作を行うことを特徴とする請求項１記載の画像処理回路。
- 前記第１及び第２の各画像処理部、前記第１及び第２の各出力選択器、並びに前記第１及び第２の各ラインバッファ部で構成された複数の回路ブロックを備え、該各回路ブロックにおける、第１の画像処理部、第１の出力選択器、第２の画像処理部及び第２の出力選択器の直列回路が直列に接続され、前記バッファ選択器は、各第１の画像処理部及び各第２の画像処理部と、各第１のラインバッファ部及び各第２のラインバッファ部との接続制御を行うことを特徴とする請求項２記載の画像処理回路。
- 請求項２の画像処理回路の構成をなす第１及び第２の各画像処理回路を備え、該第１の画像処理回路は、画像を構成する複数の画素の画素データが外部から入力され、前記第２の画像処理回路は、該第１の画像処理回路の出力データが入力されることを特徴とする複合画像処理回路。
- 画像を走査して、前記画像を構成する複数の画素の画素データを取得するスキャン部と、
該スキャン部が取得した前記画素データに画像処理を行い、処理画像データを出力する請求項４に記載の複合画像処理回路と、
該複合画像処理回路が出力した前記処理画像データに基づいて、前記画像に対応したレーザ駆動信号を生成するデータ生成部と、
レーザ及び感光体ドラムを有し、前記画像をプリントするプリント部であって、データ生成部が生成した前記レーザ駆動信号に基づいてレーザを駆動し、帯電した感光体ドラムを露光して、トナーを用いて前記画像に対応した静電潜像を形成し、前記画像をプリントするプリント部と、
を備えることを特徴とする画像形成装置。 - 画像を走査して、前記画像を構成する複数の画素の画素データを取得するスキャン部と、
スキャン部が取得した前記画素データに画像処理を行い、処理画像データを出力する請求項４に記載の複合画像処理回路と、
複合画像処理回路が出力した前記処理画像データに圧縮符号化処理を行い、送信データを生成するデータ生成部と、
データ生成部が生成した前記送信データを、信号回線に送信する送信部と、
を備えることを特徴とする画像形成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053734A JP4146654B2 (ja) | 2002-02-28 | 2002-02-28 | 画像処理回路、複合画像処理回路、および、画像形成装置 |
| US10/371,631 US7170522B2 (en) | 2002-02-28 | 2003-02-20 | Image processing circuit, combined image processing circuit, and image forming apparatus |
| US11/634,459 US7659908B2 (en) | 2002-02-28 | 2006-12-05 | Image processing circuit, combined image processing circuit, and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053734A JP4146654B2 (ja) | 2002-02-28 | 2002-02-28 | 画像処理回路、複合画像処理回路、および、画像形成装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008121342A Division JP4295808B2 (ja) | 2008-05-07 | 2008-05-07 | 複合画像処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003256826A JP2003256826A (ja) | 2003-09-12 |
| JP4146654B2 true JP4146654B2 (ja) | 2008-09-10 |
Family
ID=28665081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053734A Expired - Fee Related JP4146654B2 (ja) | 2002-02-28 | 2002-02-28 | 画像処理回路、複合画像処理回路、および、画像形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7170522B2 (ja) |
| JP (1) | JP4146654B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7995045B2 (en) * | 2007-04-13 | 2011-08-09 | Ethicon Endo-Surgery, Inc. | Combined SBI and conventional image processor |
| TWI397885B (zh) * | 2008-05-07 | 2013-06-01 | Novatek Microelectronics Corp | 用於一平面顯示器之一時序控制器存取資料的方法與平面顯示器 |
| TWI428851B (zh) * | 2008-11-28 | 2014-03-01 | Silicon Motion Inc | 影像處理系統及其影像處理方法 |
| JP5268865B2 (ja) * | 2009-11-20 | 2013-08-21 | 京セラドキュメントソリューションズ株式会社 | 画像処理用集積回路、及び画像処理装置 |
| KR101230397B1 (ko) | 2010-09-29 | 2013-02-07 | (주) 인텍플러스 | 영상 데이터 고속 송/수신 방법 및 장치 |
| US20130202155A1 (en) * | 2012-02-03 | 2013-08-08 | Gopal Gudhur Karanam | Low-cost lane marker detection |
| KR20140013652A (ko) * | 2012-07-26 | 2014-02-05 | 삼성전자주식회사 | 시스템 온 칩 및 이를 포함하는 전자 기기 |
| US9130885B1 (en) | 2012-09-11 | 2015-09-08 | Mellanox Technologies Ltd. | End-to-end cache for network elements |
| JP6206104B2 (ja) * | 2013-11-11 | 2017-10-04 | セイコーエプソン株式会社 | 信号処理回路、回路基板、及び、プロジェクター |
| US9325641B2 (en) * | 2014-03-13 | 2016-04-26 | Mellanox Technologies Ltd. | Buffering schemes for communication over long haul links |
| US9584429B2 (en) | 2014-07-21 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based flow control for long-haul links |
| US9749548B2 (en) | 2015-01-22 | 2017-08-29 | Google Inc. | Virtual linebuffers for image signal processors |
| US9769356B2 (en) | 2015-04-23 | 2017-09-19 | Google Inc. | Two dimensional shift array for image processor |
| US10095479B2 (en) | 2015-04-23 | 2018-10-09 | Google Llc | Virtual image processor instruction set architecture (ISA) and memory model and exemplary target hardware having a two-dimensional shift array structure |
| US9772852B2 (en) | 2015-04-23 | 2017-09-26 | Google Inc. | Energy efficient processor core architecture for image processor |
| US9756268B2 (en) | 2015-04-23 | 2017-09-05 | Google Inc. | Line buffer unit for image processor |
| US9785423B2 (en) | 2015-04-23 | 2017-10-10 | Google Inc. | Compiler for translating between a virtual image processor instruction set architecture (ISA) and target hardware having a two-dimensional shift array structure |
| US9965824B2 (en) | 2015-04-23 | 2018-05-08 | Google Llc | Architecture for high performance, power efficient, programmable image processing |
| US10291813B2 (en) | 2015-04-23 | 2019-05-14 | Google Llc | Sheet generator for image processor |
| US10313641B2 (en) | 2015-12-04 | 2019-06-04 | Google Llc | Shift register with reduced wiring complexity |
| US9830150B2 (en) | 2015-12-04 | 2017-11-28 | Google Llc | Multi-functional execution lane for image processor |
| US10204396B2 (en) | 2016-02-26 | 2019-02-12 | Google Llc | Compiler managed memory for image processor |
| US10387988B2 (en) | 2016-02-26 | 2019-08-20 | Google Llc | Compiler techniques for mapping program code to a high performance, power efficient, programmable image processing hardware platform |
| US10380969B2 (en) | 2016-02-28 | 2019-08-13 | Google Llc | Macro I/O unit for image processor |
| US20180005346A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Core Processes For Block Operations On An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
| US20180005059A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Statistics Operations On Two Dimensional Image Processor |
| US10546211B2 (en) | 2016-07-01 | 2020-01-28 | Google Llc | Convolutional neural network on programmable two dimensional image processor |
| US20180007302A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Block Operations For An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
| CN113660439A (zh) * | 2016-12-27 | 2021-11-16 | 株式会社半导体能源研究所 | 摄像装置及电子设备 |
| US10489199B2 (en) | 2017-05-12 | 2019-11-26 | Google Llc | Program code transformations to improve image processor runtime efficiency |
| US10951549B2 (en) | 2019-03-07 | 2021-03-16 | Mellanox Technologies Tlv Ltd. | Reusing switch ports for external buffer network |
| JP7419773B2 (ja) * | 2019-12-02 | 2024-01-23 | 富士フイルムビジネスイノベーション株式会社 | 画像処理装置 |
| US10999497B1 (en) * | 2020-03-31 | 2021-05-04 | Nxp Usa, Inc. | System for parallelly processing image lines from multiple image sensors |
| US11558316B2 (en) | 2021-02-15 | 2023-01-17 | Mellanox Technologies, Ltd. | Zero-copy buffering of traffic of long-haul links |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312742A (ja) | 1989-06-09 | 1991-01-21 | Ricoh Co Ltd | 中央演算処理装置 |
| US5596761A (en) | 1989-07-06 | 1997-01-21 | Ricoh Company, Ltd. | Central processing unit with internal register initializing means |
| JP2993975B2 (ja) | 1989-08-23 | 1999-12-27 | 株式会社リコー | 中央演算処理装置 |
| JP2968289B2 (ja) | 1989-11-08 | 1999-10-25 | 株式会社リコー | 中央演算処理装置 |
| DE69129284T2 (de) * | 1990-08-03 | 1998-08-27 | Canon Kk | Gerät und Verfahren zur Bildverarbeitung |
| US5696957A (en) | 1991-05-17 | 1997-12-09 | Ricoh Company, Ltd | Integrated circuit comprising a central processing unit for executing a plurality of programs |
| JPH06133159A (ja) * | 1992-10-15 | 1994-05-13 | Ricoh Co Ltd | 画像処理装置 |
| JPH06149994A (ja) | 1992-11-11 | 1994-05-31 | Canon Inc | 画像処理装置 |
| JPH06245056A (ja) * | 1993-02-12 | 1994-09-02 | Fuji Xerox Co Ltd | 画像データの拡大・平滑化処理装置 |
| JP3210466B2 (ja) | 1993-02-25 | 2001-09-17 | 株式会社リコー | Ｃｐｕコア、該ｃｐｕコアを有するａｓｉｃ、及び該ａｓｉｃを備えたエミュレーションシステム |
| JP3104001B2 (ja) | 1993-06-29 | 2000-10-30 | 株式会社日立製作所 | ラインバッファ及びこれを用いた画像処理装置 |
| JP3335482B2 (ja) | 1993-09-02 | 2002-10-15 | 松下電器産業株式会社 | 信号処理装置 |
| JP3386535B2 (ja) | 1993-11-26 | 2003-03-17 | 株式会社リコー | 中央演算処理装置内汎用レジスタセット回路装置 |
| JP3462245B2 (ja) | 1993-12-22 | 2003-11-05 | 株式会社リコー | 中央演算処理装置 |
| JPH07182170A (ja) | 1993-12-24 | 1995-07-21 | Ricoh Co Ltd | マイクロプロセッサ |
| JPH07271958A (ja) | 1994-03-31 | 1995-10-20 | Toshiba Corp | 画像ファイル装置及び画像ファイルアクセス方法 |
| US6266756B1 (en) | 1995-07-17 | 2001-07-24 | Ricoh Company, Ltd. | Central processing unit compatible with bank register CPU |
| US5606761A (en) * | 1995-10-23 | 1997-03-04 | Lynch; William D. | Telescopic scraper tool |
| JP3676882B2 (ja) | 1996-06-12 | 2005-07-27 | 株式会社リコー | マイクロプロセッサ及びその周辺装置 |
| JPH1049369A (ja) | 1996-08-07 | 1998-02-20 | Ricoh Co Ltd | データ処理装置 |
| JP4136022B2 (ja) * | 1996-11-26 | 2008-08-20 | キヤノン株式会社 | バッファメモリ制御装置 |
| JP3593439B2 (ja) | 1997-06-09 | 2004-11-24 | 株式会社日立製作所 | 画像処理装置 |
| JPH1185515A (ja) | 1997-09-10 | 1999-03-30 | Ricoh Co Ltd | マイクロプロセッサ |
| US6853385B1 (en) * | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
| JP4179701B2 (ja) | 1999-04-28 | 2008-11-12 | オリンパス株式会社 | 画像処理装置 |
| US7191310B2 (en) | 2000-01-19 | 2007-03-13 | Ricoh Company, Ltd. | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers |
| JP3504210B2 (ja) | 2000-03-31 | 2004-03-08 | 理想科学工業株式会社 | 画像処理装置 |
| US7315388B2 (en) * | 2001-01-24 | 2008-01-01 | Canon Kabushiki Kaisha | Image input/output control apparatus, image processing apparatus, image processing method, data communication apparatus, and data communication method |
-
2002
- 2002-02-28 JP JP2002053734A patent/JP4146654B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-20 US US10/371,631 patent/US7170522B2/en not_active Expired - Lifetime
-
2006
- 2006-12-05 US US11/634,459 patent/US7659908B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030222860A1 (en) | 2003-12-04 |
| US20070080969A1 (en) | 2007-04-12 |
| JP2003256826A (ja) | 2003-09-12 |
| US7170522B2 (en) | 2007-01-30 |
| US7659908B2 (en) | 2010-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4146654B2 (ja) | 画像処理回路、複合画像処理回路、および、画像形成装置 | |
| JP3660182B2 (ja) | 画像処理装置 | |
| JP3789711B2 (ja) | 画像処理装置 | |
| US20010024292A1 (en) | Image output control apparatus, image output control method, and storage medium | |
| JP4295808B2 (ja) | 複合画像処理回路 | |
| JP4027133B2 (ja) | 画像処理装置 | |
| EP0540338B1 (en) | Image processing apparatus | |
| JP2018118477A (ja) | 画像処理装置とその制御方法、及びプログラム | |
| JP3670918B2 (ja) | 画像処理装置 | |
| JP4063840B2 (ja) | 画像処理装置 | |
| JP4253138B2 (ja) | 画像形成装置 | |
| JP2009302648A (ja) | 画像形成システム、画像形成システムの立ち上げ制御方法、及びコンピュータプログラム | |
| JP4311551B2 (ja) | 画像形成装置 | |
| JP3785295B2 (ja) | 画像処理装置 | |
| JP2010147818A (ja) | 画像処理装置及び画像処理モジュール | |
| JP2000069257A (ja) | 画像処理装置 | |
| JPH08185278A (ja) | 印刷情報処理システムおよび印刷情報処理システムの印刷情報転送方法 | |
| JP4725799B2 (ja) | 画像形成装置 | |
| JP3332593B2 (ja) | 画像形成装置および方法 | |
| JP2002135544A (ja) | 画像処理装置 | |
| JP2001186355A (ja) | 画像処理装置 | |
| JP2004222090A (ja) | 画像形成装置 | |
| JP2002271615A (ja) | 画像処理装置及び画像形成装置 | |
| JP2002244994A (ja) | 画像形成装置 | |
| JP2001100963A (ja) | 印刷制御装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |