JP2002135544A

JP2002135544A - 画像処理装置

Info

Publication number: JP2002135544A
Application number: JP2000319895A
Authority: JP
Inventors: Tomonori Tanaka; 智憲田中
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2000-10-19
Filing date: 2000-10-19
Publication date: 2002-05-10

Abstract

(57)【要約】【課題】転送処理の高速化並びに転送誤りを防止し、
高信頼性を備える画像処理装置を提供する。【解決手段】本発明の画像処理装置は、読取部で原稿
の表裏を読み取られた２つの画像データを入力された画
像入出力部２１から、ライン毎にまとめて読み出してハ
ードディスク２５へ転送するようにする。従って、画像
メモリ２３への書き込み終了を待たずに効率良く転送処
理を開始でき、また、メモリ制御部２２で処理ライン数
を比較管理することにより、転送するデータを誤ること
なく、構成が簡単で低コストで、高速処理、高信頼性を
持つ画像処理装置を提供できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル複写機、
スキャナ、プリンタ、ＦＡＸ等の画像処理装置に関し、
特に、画像情報のデジタル処理を行う機器のメモリ活用
技術を用いた画像処理装置に関する。

【０００２】

【従来の技術】近年、複写機のデジタル化が進むと共
に、画像メモリを応用した加工、編集が盛んになってき
ている。その中で、原稿複数枚分の画像データをメモリ
に記憶することで、指定部数まとめてコピー出力を可能
にし、仕分けの作業をなくす電子ソートという機能があ
る。この電子ソート機能においては、複数枚の画像デー
タを保持するため、半導体メモリのみで実現するにはメ
モリコストが膨大になるという理由から、半導体メモリ
＋蓄積用メモリの構成とし、この蓄積メモリとしては、
半導体メモリより安価なハードディスク等の２次記憶装
置の使用が一般的である。

【０００３】このような電子ソート機能を持つシステム
では、ハードディスクへのデータ転送時間または画像デ
ータの圧縮処理時間が長くかかり、スキャナから半導体
メモリへの画像データの転送時間（記憶時間）より長く
なったり、また、可変長符号化による圧縮処理の場合に
は、圧縮処理時間が一定時間とならないことが多い。こ
のような場合は、半導体メモリをバッファメモリとして
使用することが必要となる。

【０００４】前述のシステムで、原稿１枚分の記憶終了
を待ってハードディスクへのデータ転送または圧縮処理
を始めるのでは、“原稿記憶時間＋データ転送時間また
は圧縮処理時間”と、全体の処理終了に時間がかかり、
デジタル複写機としての生産性が通常の複写動作と比較
して低下する。このため、半導体メモリのライトとリー
ドをページ内で時分割で行うことで生産性の低下を防ぐ
ようにしていた。なお、本発明に関する従来技術とし
て、例えば特開平０９−２００４３７号公報に開示され
た「両面原稿読取装置」がある。

【０００５】

【発明が解決しようとする課題】ところで、スキャナで
原稿の表裏両面を２つのＣＣＤにより同時に読み取るシ
ートスルードキュメントフィーダタイプのものがある
が、この場合、２つのＣＣＤからの２つの画像データを
同時に記憶させる必要があり、そのためには、片面のみ
のケースの記憶回路を２セット設けて処理しない限りは
何らかの工夫が必要となる。記憶回路を２セット設ける
と、構成が複雑になると共に、コスト高につながること
になるという問題があった。

【０００６】本発明は、上記従来技術の問題点に鑑みて
なされたもので、読取部から同時に入力され半導体メモ
リに書き込まれる２つの画像データに対し、ライン毎に
まとめて読み出して２次記憶装置へ転送することで、半
導体メモリへの書き込み終了を待たずに効率よく開始で
き、また、処理ライン数を比較管理することで転送する
データを誤ることなく、構成が簡単で低コストで高速、
高信頼性となる画像処理装置を提供することを第１の目
的とする。

【０００７】また、本発明は、読取部から入力され半導
体メモリに書き込まれる画像データが、連続アドレスと
なるように書き込まれることで、２次記憶装置へ転送す
るためのメモリ読み出しアドレスが連続アドレスでよ
く、回路構成が簡単にでき低コストで高信頼性となる画
像処理装置を提供することを第２の目的とする。

【０００８】さらに、本発明は、ハードディスクと半導
体メモリとの間に画像圧縮部を設けたことで、データ量
を削減し、ハードディスクのアクセスの負担を軽減し、
高速、高信頼性の画像処理装置を提供することを第３の
目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１記載の発明は、原稿の表裏両面を同時に
読み取り、当該読み取られた２つの画像データをパラレ
ルにラスタ形式でライン毎に順次出力する読取部と、読
取部からの画像データを記憶し、該記憶した画像データ
を読み出し、ライン同期信号と共に出力する記憶部と、
記憶部からの画像データにより可視像を形成する像形成
部と、読取部、記憶部、像形成部を制御するシステム制
御部からなる画像処理装置において、記憶部は、画像メ
モリと、２次記憶装置と、読取部からの２つの画像デー
タを画像メモリへ書き込む処理の処理ライン数を計数す
る２つの入力処理ライン数計数手段と、画像メモリに記
憶した２つの画像データをライン毎のデータ単位でまと
めて該画像メモリから読み出し、２次記憶装置へ転送す
る処理の処理ライン数を計数する転送処理ライン数計数
手段と、画像メモリに記憶した画像データの読み出し処
理を、転送処理ライン数計数手段による計数値が、２つ
の入力処理ライン数計数手段による計数値のどちらより
も小さい場合のみ許可するように制御し、かつ該画像メ
モリへの書き込み及び読み出しを時分割で並行して実行
可能なメモリアクセス制御手段と、を有することを特徴
とする。

【００１０】請求項２記載の発明は、請求項１記載の発
明において、２つの画像データを画像メモリへ書き込む
際、書き込むアドレスを２つの画像データの１ラインが
連続アドレスに配置されるようにしたことを特徴とす
る。

【００１１】請求項３記載の発明は、請求項１または２
記載の発明において、画像データを圧縮するための画像
圧縮手段を有し、圧縮手段により圧縮した画像を２次記
憶装置に記憶することを特徴とする。

【００１２】請求項４記載の発明は、請求項１から３の
何れか１項に記載の発明において、画像メモリは、半導
体メモリであり、２次記憶装置はハードディスクである
ことを特徴とする。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。図１は、本発明をデジタル複写機に用
いた場合の画像処理装置の実施の形態を示すブロック図
である。図１における読取部１０の読み取りプロセス、
像形成部５０の像形成プロセスについて説明する。

【００１４】まず、読取部１０の読み取りプロセスにつ
いて説明する。原稿１１をドキュメントフィーダの搬送
コロ１２により搬送し、原稿表裏に位置する露光ランプ
によって露光を行い、その反射光をそれぞれ反射ミラー
を介してＣＣＤ１，ＣＣＤ２（イメージセンサ）１３、
１４により光電変換を行い、光の強弱に応じた電気信号
とする。

【００１５】次に、ＩＰＵ１（イメージプロセッシング
ユニット１５），ＩＰＵ２（イメージプロセッシングユ
ニット１６）により、上記電気信号をシェーディング補
正等の処理を行った後、Ａ／Ｄ変換して８ビットのデジ
タル信号とし、さらに変倍処理、ディザ処理等の画像処
理を行った後、処理された画像信号を画像同期信号と共
に記憶部２０に送る。スキャナ制御部１７は、以上のプ
ロセスを実行するために、各種センサの検知、駆動モー
タ等の制御を行い、また、ＩＰＵ１５、１６に各種パラ
メータの設定を行う。

【００１６】次に、像形成部５０の像形成プロセスにつ
いて説明する。書込部５１は、記憶部２０に記憶された
画像データでレーザ光を変調し、帯電チャージャ５２に
よって一様に帯電された一定回転する感光体５３を、変
調されたレーザ光により露光する。感光体５３には静電
潜像ができ、それを現像装置５４によりトナーで現像す
ることにより、顕像化したトナー像となる。

【００１７】一方、予め給紙コロ５５により給紙トレイ
５６より給紙搬送され、レジストローラ５７で待機して
いた転写紙５８を、感光体５３とタイミングを図って搬
送し、転写チャージャ５９により感光体上のトナーを転
写紙５８に静電転写し、分離チャージャ６０により転写
紙５８を感光体５３より分離する。その後、転写紙上の
トナー像を定着装置６１により加熱定着し、排紙コロに
より排紙トレイに排紙する。

【００１８】また、静電転写後の感光体５３に残留した
トナー像を、クリーニング装置６２が感光体５３に圧
接、除去することにより、感光体５３は除電チャージャ
６３により除電される。プロッタ制御部６４は、以上の
プロセスを実行するために、各種センサの検知、駆動モ
ータ等の制御を行う。

【００１９】また、システム制御部３０は、オペレータ
による操作部４０への入力状態を検知し、読取部１０、
記憶部２０、像形成部５０への各種パラメータの設定、
プロセス実行指示等を通信により行う。また、システム
全体の状態を操作部４０で表示する。システム制御部３
０への指示は、オペレータの操作部４０へのキー入力に
よりなされる。

【００２０】記憶部２０は、通常はＩＰＵ１５、１６か
ら入力される原稿の画像データを記憶することで、リピ
ートコピー、回転コピー等の複写アプリケーションに使
用される。これらデータ記憶の指示は、システム制御部
３０によってなされる。

【００２１】図２は、読取部１０のＩＰＵ１５、１６に
より出力される画像同期信号を示す。図２において、フ
レームゲート信号（／ＦＧＡＴＥ）は、副走査方向の画
像エリアに対しての画像有効範囲を表す信号で、この信
号がローレベル（ローアクティブ）の間の画像データが
有効とされる。また、この／ＦＧＡＴＥ信号は、ライン
同期信号（／ＬＳＹＮＣ）の立ち下がりエッジでアサー
ト、あるいはネゲートされる。

【００２２】／ＬＳＹＮＣ信号は、画素同期信号ＰＣＬ
Ｋの立ち上がりエッジで所定クロック数だけアサートさ
れ、この信号の立ち上がり後の所定クロック後に主走査
方向の画像データが有効とされる。送られてくる画像デ
ータは、ＰＣＬＫの１周期に対して１つであり、図２の
矢印部分より４００ＤＰＩ相当に分割されたものであ
る。画像データは、矢印部分を先頭にラスタ形式のデー
タとして送出される。また、画像データの副走査有効範
囲は、通常、転写紙サイズによって決まる。

【００２３】図３は、記憶部２０の構成を示すブロック
図である。記憶部２０は、画像入出力部２１、メモリ制
御部２２、画像メモリ２３、圧縮伸長部２４、ハードデ
ィスク２５から構成される。以下、各部について説明す
る。

【００２４】画像入出力部２１は、ＣＰＵ及びロジック
で構成され、メモリ制御部２２と通信を行ってコマンド
を受信し、そのコマンドに応じた動作設定を行い、ま
た、画像入出力部２１の状態を知らせるためステータス
情報として送信する。画像入力のコマンドを受けた場
合、入力画像データを入力画像同期信号に従って、８画
素単位のメモリデータとしてメモリ制御部２２に入力メ
モリアクセス信号と共に随時出力する。画像出力のコマ
ンドを受けた場合、メモリ制御部２２からの画像データ
を出力画像同期信号に同期させて出力する。

【００２５】圧縮伸長部２４は、ＣＰＵ及びロジックで
構成され、メモリ制御部２２と通信を行ってコマンドを
受信し、そのコマンドに応じた動作設定を行い、また、
圧縮伸長処理の状態を知らせるためステータス情報とし
て送信する。圧縮のコマンドを受けた場合、メモリ制御
部２２にメモリアクセス要求信号を出力し、メモリアク
セス許可信号がアクティブの場合に画像データを受け取
って圧縮処理を行い、圧縮データとしてハードディスク
２５に記憶する。また、伸長のコマンドを受けた場合、
ハードディスク２５に記憶された圧縮データを読み出し
て伸長処理を行い、圧縮時と同様なアクセス方法でメモ
リ制御部２２に出力する。

【００２６】メモリ制御部２２は、ＣＰＵ及びロジック
で構成され、システム制御部３０と通信を行ってコマン
ドを受信し、そのコマンドに応じた動作設定を行い、ま
た、記憶部２０の状態を知らせるためステータス情報と
して送信する。システム制御部３０からの動作コマンド
には、画像入力、画像出力、圧縮、伸長等があり、画像
入力、画像出力のコマンドは画像入出力部２１に、圧
縮、伸長のコマンドは圧縮伸長部２４に送信される。

【００２７】画像メモリ２３は、画像データを記憶する
ところで、ＤＲＡＭ等の半導体記憶素子で構成され、メ
モリ量の合計は４００ＤＰＩ、２値画像データのＡ４サ
イズ分の２Ｍバイトとしている。メモリ制御部２２から
の読み出し、書き込みを制御される。また、ハードディ
スク２５は、２次記憶装置として用いられる。

【００２８】図４は、メモリ制御部２２の画像入力処理
に関するアドレス発生部及び比較部の構成を示し、各ブ
ロック毎に説明する。入力画像１（アドレスカウンタ２
２１）入力画像２（アドレスカウンタ２２２）は、入力
メモリアクセス要求信号に応じてカウントアップするア
ドレスカウンタで、入力画像データが格納される格納場
所を示す２２ビットのメモリアドレスを出力する。メモ
リアクセス開始時にアドレスは一旦所定値に初期化され
る。

【００２９】転送画像アドレスカウンタ２２３は、転送
メモリアクセス許可信号に応じてカウントアップするア
ドレスカウンタで、転送画像データが格納されている格
納場所を示す２２ビットのメモリアドレスを出力する。
メモリアクセス開始時にアドレスは一旦所定値に初期化
される。

【００３０】処理ライン数比較器２２４は、外部から画
像入力中は画像入出力部２１が出力する２つの画像デー
タの入力処理ライン数と、圧縮伸長部２４が出力する転
送処理ライン数とを大小比較し、転送処理ライン数≧入
力処理ライン数１、転送処理ライン数≧入力処理ライン
数２のどちらかが成立するならば、アービタ２２６に出
力する比較結果の転送要求マスク信号をアクティブとす
る。また、入出力画像が動作中でない状態では、アクテ
ィブを出力する。

【００３１】アドレスセレクタ２２５は、アービタ２２
６により選択されるセレクタで、入力画像１（アドレス
カウンタ２２１）、入力画像２（アドレスカウンタ２２
２）、転送画像アドレスカウンタ２２３のアドレスの何
れかが選択される。

【００３２】アービタ２２６は、圧縮伸長部２４のアク
セスのためのメモリアクセス許可信号を出力する。メモ
リアクセス中でない状態で、転送メモリアクセス要求信
号がアクティブの条件で転送メモリアクセス許可信号を
出力する。

【００３３】要求マスク２２７は、処理ライン数比較器
２２４からの比較結果により圧縮伸長部２４のアクセス
のための転送メモリアクセス要求信号をマスク（ディス
イネーブル状態とする）し、転送処理を停止させる。

【００３４】アクセス制御回路２２８は、入力される物
理アドレスをアドレスセレクタ２２５からの信号によ
り、画像メモリ２３を構成する半導体メモリであるＤＲ
ＡＭに対応したロウアドレス、カラムアドレスに分割
し、１１ビットのアドレスバス及び制御信号線２２９に
出力する。また、アービタ２２６からのアクセス開始信
号に従い、ＤＲＡＭ制御信号（ＲＡＳ、ＣＡＳ、ＷＥ）
を出力する。

【００３５】次に、記憶部２０の動作について説明す
る。記憶部全体の動作は、請求項１、２の発明に関する
ものである。システム制御部３０からの指示により、入
力された２つの画像データを画像メモリ２３に記憶し、
その記憶動作中に既に入力された画像データを圧縮伸長
部２４で圧縮し、圧縮されたデータを２次記憶装置とし
てのハードディスク２５に蓄積する。

【００３６】図５（ａ）に画像メモリ２３に２つの画像
データ入力途中の様子を示し、図５（ｂ）に画像入力さ
れた画像データに対し、読み出して転送される画像デー
タの様子を示す。ここでは、画像メモリ２３に２つの入
力画像データを書き込む際にアクセスするメモリアドレ
ス、読み出して転送画像データとして出力する際の画像
データ量とアクセスするメモリアドレスとのそれぞれの
関係を示した。図示のように、同じライン上に２つの画
像データを分割して連続アドレスで書き込み、読み出す
ようにしている。メモリ制御部２２は、２つの入力処理
ライン数に対して、アドレスの追い越しがないように、
メモリアクセス許可信号を制御しているため、画像デー
タが正しく転送される。

【００３７】また、請求項３の発明に関して、図４に示
すように、ハードディスク２５と画像メモリ２３との間
に画像圧縮処理部（圧縮伸長部２４の圧縮部分）を設け
たことにより、データ量を削減し、ハードディスク２５
のアクセスの負担を軽減している。

【００３８】図６は、記憶部２０の他の実施形態を示す
ものである。図６に示すように、２次記憶装置として２
つのハードディスク２５が設けられると共に、それぞれ
に対応して２つの圧縮伸長部２４が設けられている。こ
のように、２つの入力画像データを同時に別々の２次記
憶装置に転送するようにしてもよく、その場合は記憶し
た画像データをそれぞれ別々に画像メモリ２３に取り出
すことができる。

【００３９】

【発明の効果】以上説明したように請求項１記載の発明
によれば、読取部から同時に入力され画像メモリに書き
込まれる２つの画像データに対し、ライン毎にまとめて
読み出して２次記憶装置へ転送するようにしたことによ
り、画像メモリへの書き込み終了を待たずに効率よく開
始でき、また、処理ライン数を比較管理することによ
り、転送するデータを誤ることなく、構成が簡単で低コ
ストで高速、高い信頼性を持つ画像処理装置を提供する
ことができる。

【００４０】また、請求項２記載の発明によれば、読取
部から入力され画像メモリに書き込まれる画像データ
が、同一ライン上に連続アドレスとなるように書き込ま
れることで、２次記憶装置へ転送するためのメモリ読み
出しアドレスが連続アドレスでよく、回路構成が簡単に
でき、低コストで高い信頼性を持つ画像処理装置を提供
することができる。

【００４１】また、請求項３記載の発明によれば、２次
記憶装置と画像メモリとの間に画像圧縮部を設けたこと
で、データ量を削減し、ハードディスクのアクセスの負
担を軽減し、高速、高い信頼性を持つ画像処理装置を提
供することができる。

【図面の簡単な説明】

【図１】本発明の実施形態である画像処理装置を示すブ
ロック図である。

【図２】図１の読取部のＩＰＵから出力される画像同期
信号を示すタイミングチャートである。

【図３】図１の記憶部の構成を示すブロック図である。

【図４】図３のメモリ制御部の構成を示すブロック図で
ある。

【図５】画像メモリにおける画像データの様子を示す構
成図である。

【図６】記憶部の他の構成を示すブロック図である。

【符号の説明】

１０読取部１１原稿１２搬送コロ１３、１４ＣＣＤ１５、１６ＩＰＵ１７スキャナ制御部２０記憶部２１画像入出力部２２メモリ制御部２３画像メモリ２４圧縮伸長部２５ハードディスク２２１、２２２入力画像アドレスカウンタ２２３転送画像アドレスカウンタ２２４処理ライン比較器２２５アドレスセレクタ２２６アービタ２２７要求マスク２２８アクセス制御回路２２９アドレスバス

Claims

【特許請求の範囲】

【請求項１】原稿の表裏両面を同時に読み取り、当該
読み取られた２つの画像データをパラレルにラスタ形式
でライン毎に順次出力する読取部と、前記読取部からの画像データを記憶し、該記憶した画像
データを読み出し、ライン同期信号と共に出力する記憶
部と、前記記憶部からの画像データにより可視像を形成する像
形成部と、前記読取部、前記記憶部、前記像形成部を制御するシス
テム制御部からなる画像処理装置において、前記記憶部は、画像メモリと、２次記憶装置と、前記読取部からの前記２つの画像データを前記画像メモ
リへ書き込む処理の処理ライン数を計数する２つの入力
処理ライン数計数手段と、前記画像メモリに記憶した前記２つの画像データをライ
ン毎のデータ単位でまとめて読み出し、前記２次記憶装
置へ転送する処理の処理ライン数を計数する転送処理ラ
イン数計数手段と、前記画像メモリに記憶した画像データの読み出し処理
を、前記転送処理ライン数計数手段による計数値が、前
記２つの入力処理ライン数計数手段による計数値のどち
らよりも小さい場合のみ許可するように制御し、かつ前
記画像メモリへの書き込み及び読み出しを時分割で並行
して実行可能なメモリアクセス制御手段と、を有することを特徴とする画像処理装置。
【請求項２】前記２つの画像データを前記画像メモリ
へ書き込む際、書き込むアドレスを該２つの画像データ
の１ラインが連続アドレスに配置されるようにしたこと
を特徴とする請求項１記載の画像処理装置。
【請求項３】画像データを圧縮するための画像圧縮手
段を有し、前記画像圧縮手段により圧縮した画像を前記２次記憶装
置に記憶することを特徴とする請求項１または２記載の
画像処理装置。
【請求項４】前記画像メモリは半導体メモリであり、
前記２次記憶装置はハードディスクであることを特徴と
する請求項１から３の何れか１項に記載の画像処理装
置。