JP2004040585A - 画像処理装置及び画像形成装置 - Google Patents

Abstract

【課題】画像信号の入出力動作の実行時に、その要求動作の制御と画像信号の処理を効率よく行うことができる画像処理装置及び画像形成装置を提供する。
【解決手段】読取部１あるいはＦＡＸ部３から入力された画像信号を記憶する１次記憶装置である画像メモリ４２と、この画像メモリ４２の画像信号を保存するための２次記憶装置であるＨＤ４８から構成される記憶部５と、ＨＤ４８に保存された画像信号を読み出して画像メモリ４２に記憶し、像形成部２に出力するメモリ制御部４３を有する画像形成装置において、画像形成装置に接続される読取部１、ＦＡＸ部３あるいは像形成部２の画像信号転送速度を認識するシステム制御部４を備え、メモリ制御部４３には、指定された画像信号の入出力処理完了までの時間内にデータ入出力の操作が可能な否かを判定する手段が設けられている。
【選択図】　　　　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、画像データを記憶する１次記憶部と、この１次記憶部の画像データを保存するための２次記憶部とを備えた画像処理装置及びこの画像処理装置を備えた画像形成装置に関する。
【０００２】
【従来の技術】
デジタル複写機、ファクシミリ、プリンタ、スキャナ、ネットワークファイルサーバなどの画像入出力機器、またはこれらのうちの複数の機能を備えたデジタル複合機のような画像形成装置において、デジタル化が進むと共に画像メモリを応用した加工、編集が盛んとなってきている。その中で、原稿複数枚分の画像データをメモリに記憶することで、指定部数まとめてコピー出力して仕分けの作業をなくす電子ソートという機能がある。この電子ソート機能を備えたものでは、複数枚の画像データを保持するため、そのままの画像データを半導体メモリに蓄積するには蓄積枚数分のデータ量に相当するメモリが必要になり、メモリコストが膨大になるという理由から、下記のような構成・方法が一般的に用いられる。
【０００３】
１．「半導体メモリ＋蓄積用メモリ」の構成とし、蓄積メモリとしては半導体メモリより安価なハードディスク等の２次記憶装置を使用する。
【０００４】
２．蓄積メモリとして半導体メモリを使用し、圧縮処理を用いて画像データを圧縮し、１枚あたりのデータ量を減らすことによってトータルのメモリ量を減らす。
【０００５】
３．イメージスキャナ、プリンタコントローラ、ファイルサーバーあるいはＦＡＸコントローラなどのような複数の画像入出力手段に同一の画像メモリを共有させる。
【０００６】
一方、画像メモリに対し、画像データの入出力を実行するためにはＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）データ転送方式を用いたメモリ制御コントローラ（以下、ＤＭＡコントローラと称する）が使用されることが多い。ＤＭＡコントローラは、ディスクリプタと呼ばれるメモリ領域管理情報を元に画像メモリの特定の領域に対してデータの転送を行う。この場合、１画像が格納されるメモリ領域を、複数のディスクリプタに分割してデータ転送を行うことも可能であり、例えば画像メモリをリングバッファの形態で利用することによって、画像データの容量よりも少ないメモリ容量で画像データの入出力を実行する場合もある。
【０００７】
このようなＤＭＡコントローラを用いたメモリ制御では、各ディスクリプタで指定されたデータ転送の開始や終了などの進行状況や、画像メモリ領域の途中でデータ転送を中断したり、再開するなどのデータ転送の実行タイミング制御も可能である。そのため、ＤＭＡコントローラに接続された半導体メモリや、大容量の２次記憶装置のデータ転送のタイミング制御の自由度が高くなり、応用範囲が広い。
【０００８】
上述のように蓄積メモリとして半導体メモリより安価なハードディスク等の２次記憶装置を使用する場合、通常、単一の記憶装置に対して複数のデータ転送（データ書き込み、読み出し動作）を行うことはできないため、ＤＭＡコントローラのディスクリプタを用いて２次記憶装置へのデータ転送単位を分割し、これを時分割に実行することによって複数のデータ転送動作をあたかも並行して実行しているようにすることが一般的である。
【０００９】
しかしながら、このような時分割処理を用いる場合、データ転送に要する時間が短くなることはないため、画像形成装置のように画像データの入出力に要する時間を最短にすることが装置の生産性に影響を及ぼす場合には、この時分割処理が逆に生産性の低下を招くこともある。したがって、画像データを圧縮し、データ転送量を小さくしたり、データ転送速度の速い２次記憶装置を搭載して、２次記憶装置へのデータ転送に要する時間を短くするような構成を従来から採用している。また従来では、メモリ制御の簡素化を計る理由からも積極的に時分割転送を行わずに、画像入出力手段を用いた画像データ入出力動作と略同期して２次記憶装置のリソースとして占有してデータ転送を行う手段が用いられている。
【００１０】
従来用いられていた２次記憶装置では、画像入出力手段と半導体メモリへの画像データ転送速度に比較して、半導体メモリの画像データを２次記憶装置へ転送する速度が遅く、画像データの圧縮を行って２次記憶装置のデータ処理容量を小さくしても、画像入出力手段と半導体メモリ間のデータ処理速度との差がなかったために、半導体メモリと、２次記憶装置のデータ転送処理（データ圧縮等のデータ変換処理も含む）の転送タイミングの制御を独立にかつ最適に制御することによる画像形成装置の生産性の向上はあまり顕著ではなかった。
【００１１】
しかし、ハードディスクのような２次記憶装置の転送処理速度は年々向上してきており、最適に制御することによって生産性も大きく向上してきたが、近年の高速機の高速性に追いついていくことは難しい。すなわち、近年の高速機では、原稿の表裏同時読取が可能になり、画像入出力手段の処理能力も向上し、かつ生産性を達成するためには画像入力装置の原稿搬送処理をノンインターバルで動作させないと生産性が実現できない機構的な制約が発生する機種もある。このような機種では、画像入力手段からのデータ転送後のメモリタイミング制御だけではなく、画像入力手段に対する事前予測通知手段を設けて、メモリ制御の現状の状態、記憶装置の特性等の条件から画像入力手段への原稿搬送ノンインターバル制御可否判定を通知し、画像入力装置側で原稿搬送のインターバル、ノンインターバル制御の切替処理を行うような機能が必要になってきた。
【００１２】
【発明が解決しようとする課題】
近年の技術の進歩に伴い、ハードディスク等大容量の記憶装置のデータ転送速度の向上やデータ圧縮手段のデータ圧縮率及び処理速度の向上が著しい。しかし、このような大容量の記憶装置を２次記憶装置として接続可能な記憶装置においては、接続される画像入出力手段のデータ入力及び出力速度と比較して、２次記憶装置に対するデータ転送速度が速い場合が考えられる。このため複数の画像信号の入出力を同時に並行して実行可能な構成を有する場合には、２次記憶装置に対する画像信号データの入力（保存）、出力（読み出し）の処理をいかに効率良く行うかが画像形成装置の生産性向上の課題となっている。また、画像形成装置に接続する画像入出力手段も多様を極めている状況では、従来のようなメモリ制御では記憶装置やデータ圧縮手段の能力を最大限に利用して生産性を確保することが難しくなっている。
【００１３】
本発明はこのような状況に鑑み、画像信号の入出力動作の実行時に、その要求動作の制御と装置全体の画像信号の処理効率を良く行うことができる画像処理装置及び画像形成装置を提供することを目的としている。
【００１４】
すなわち、ＤＭＡを用いたメモリ制御方式を応用し、記憶装置の処理能力に応じて最大の利用効率を得るためのリソースの取得、開放の管理と、データ転送動作の処理を効率良く制御するものである。また、例えば、ＦＡＸ送信処理においては、電話回線を用いたデータ転送のプロトコルにおいて、データ転送時間に規約があるため、一定時間内にデータ送信を行わないと電話回線が切断されてしまいデータ転送が異常となる。また、カラーの画像形成装置において、複数色の画像データを一定の間隔で出力し重ね合わせることでカラー画像を得るような構成を有する場合には、２次記憶装置に保存された画像データを決められた時間内で読み出して出力可能な状態にしないと、カラー画像の形成ができないか、もしくは生産性が著しく低下することになる。
【００１５】
そこで、本発明ではさらに、画像の入出力を行う画像入出力手段やその周辺制御装置の構成により決定される画像入出力手段と記憶装置間の画像信号転送速度と、画像形成装置の生産性を実現する上での処理時間上の条件応じた制御が可能か否かを判定し、装置の誤動作を防止するための手段を装置の構成を変更することなく実現することを目的としている。
【００１６】
【課題を解決するための手段】
前記目的を達成するため、第１の手段は、画像入力手段から入力された１つ以上の画像信号を記憶するための１次記憶部及び該１次記憶部の画像信号を保存するための２次記憶部から構成される記憶装置と、前記２次記憶部に保存された画像信号を読み出して１次記憶部に記憶し、画像出力手段に出力する手段とを有する画像処理装置において、画像入出力手段の画像信号転送速度を認識する手段と、前記画像入出力手段の画像信号転送処理完了時間を算出する手段と、画像信号入出力動作の要求時に画像信号の入出力処理完了までの時間を指定する手段と、前記指定する手段により指定された画像信号の入出力処理完了までの時間内にデータ入出力の操作が可能な否かを判定する手段と、判定結果を画像入力手段側に通知する手段とを備えていることを特徴とする。このように構成すると、画像入出力手段の構成が変化した場合でも、画像入出力手段から画像信号転送速度を取得して制御することができるので、画像入力手段や画像出力手段の構成に限定されることなく制御を行うことができる。
【００１７】
第２の手段は、第１の手段において、前記画像入出力手段が画像信号転送速度を認識し通知する手段を備え、前記通知する手段が前記画像信号転送速度を取得することを特徴とする。前記第１の手段においては、記憶装置が画像信号転送時間を認識するために操作者が要求しない（擬似的な）画像信号転送の実行（もしくは操作）が必要な場合が考えられる。そこでこの第２の手段では、接続された画像入出力手段が予め画像信号転送時間に関する情報を保有している場合には、それを機器固有の情報と合わせて取得するようにしたので、このような本来の画像形成装置における（本来不要な）処理を低減させることが可能となる。
【００１８】
第３の手段は、第２の手段において、前記画像入出力手段固有の装置情報を取得して記憶する手段と、前記画像入出力手段より取得した画像信号転送速度を認識する情報を保存する手段とを更に備えたことを特徴とする。このように、取得した情報を保存する手段を設けているので、上述した第２の手段の効果に加えて、接続された画像入出力手段が変更されない限りは、情報の取得を行うための処理が不要となる。
【００１９】
第４の手段は、第１ないし第３の手段において、指定された画像信号の入出力処理完了までの時間内に動作の実行を行う制御を有効にするか否かを選択する手段を更に備えたことを特徴とする。接続される記憶装置の構成、画像入出力手段の特性上、処理時間指定の動作要求や画像信号転送時間の認識や情報取得の処理が不要な場合、すなわち接続される各構成要素の処理性能が向上し、処理時間の判定の必要がない場合や、処理時間の判断ができない場合などに、処理時間の判定や、実行中の動作状態の管理などの制御を選択的に実行するか否かを指定する手段によって、例えば画像形成装置の構成に応じて冗長な制御に関わる処理を行う必要がなくなる。よって、例えば画像形成装置の構成に応じて最適な制御が可能でかつ汎用的な制御手段を提供することが可能になる。
【００２０】
第５の手段は、第１の手段において、前記１次記憶部は半導体メモリであり、前記２次記憶部はハードディスク装置であることを特徴とする。このように２次記憶部に転送速度の遅いハードディスク装置を使用した場合においても画像入力手段や画像出力手段の構成に限定されることなく制御を行うことができる。
【００２１】
第６の手段は、第１ないし第５の手段に係る画像処理装置と、記録媒体に可視画像を形成する画像形成手段とから画像形成装置を構成したことを特徴とする。このように構成すると、画像形成装置を構成する記憶装置、画像出力手段の構成、性能に応じて最適かつ詳細な生産性の実現と管理を行うための手段を提供することができる。
【００２２】
なお、以下の実施形態では、画像入出力手段の画像信号転送速度を認識する手段、画像入出力手段の画像信号転送処理完了時間を算出する手段、前記指定する手段により指定された画像信号の入出力処理完了までの時間内にデータ入出力の操作が可能な否かを判定する手段、及び判定結果を画像入力手段側に通知する手段はそれぞれメモリ制御部４３に対応し、判定結果を画像入力手段側に通知する手段は操作部６とシステム制御部５に対応する。また、画像入出力手段は画像入出力ＤＭＡＣ４１に、画像入出力手段固有の装置情報を取得して記憶する手段及び前記画像入出力手段より取得した画像信号転送速度を認識する情報を保存する手段は１次記憶装置（画像メモリ４３）にそれぞれ対応し、前記情報はシステム制御部５によって格納される。
【００２３】
【発明の実施の形態】
以下、図面を参照し、本発明の実施の形態について説明する。
【００２４】
図１は本発明の実施の形態に係るデジタル複写機の概略構成を示す図、図２は読取部の原稿台の平面図、図３は画像同期信号を説明するためのタイミングチャート、図４は記憶部の構成を示すブロック図、図５はメモリ制御部の内部構成を示すブロック図である。
【００２５】
図１に示すように、デジタル複写機は大きく分けて、読取部１、像形成部２、ファクシミリ（以下、ＦＡＸと称する）部３、これらをシステム的に制御するためのシステム制御部４及び記憶部５から構成されている。システム制御部４には操作部６が接続されている。また、読取部１とＦＡＸ部３はセレクタ部７を介して像形成部２、システム制御部４、記憶部５などに選択的に接続されるようになっている。
【００２６】
ここで、読取部１の読み取りプロセスを簡単に説明する。読み取りプロセスでは、原稿１１を原稿台１２に沿って可動な露光ランプ１３によって副走査方向にスキャン露光を行い、その反射光を反射ミラー１４によりイメージセンサーであるＣＣＤ１５に導き、ＣＣＤ１５で光電変換を行い、光の強弱に応じた電気信号とする。ＩＰＵ（Ｉｍａｇｅ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１６により、その電気信号に対してシェーディング補正等の処理を行いＡ／Ｄ変換し、８ビットのデジタル信号とし、さらに変倍処理、ディザ処理等の画像処理を行い、画像同期信号と共に画像信号を像形成部２に送る。スキャナ制御部１７は以上のプロセスを実行するために、各種センサーの検知、駆動モータ等の制御を行い、また、ＩＰＵ１６に各種パラメータの設定を行う。
【００２７】
次に像形成部２の像形成プロセスを簡単に説明する。像形成部２では、帯電チャージャ２１によって一様に帯電された一定回転する感光体２２を、書込部２３からの画像データによって変調されたレーザー光により露光する。感光体２２には静電潜像ができ、それを現像装置２４によりトナーで現像することにより顕像化したトナー像となる。あらかじめ給紙コロ２５によって給紙トレイ２６より給紙搬送され、レジストローラ２７で待機していた転写紙（図示しない）を、感光体２２とタイミングを図って搬送し、転写チャージャ２８によって感光体２２上のトナーを転写紙に静電転写し、分離チャージャ２９によって転写紙を感光体２２より分離する。その後、転写紙上のトナー像を定着装置３０により加熱定着し、排紙ローラ３１により排紙トレイ３２に排紙する。
【００２８】
一方、静電転写後の感光体２２に残留したトナー像は、クリーニング装置３３が感光体２２に圧接、除去し、感光体２２は除電チャージャ３４により除電される。プロッタ制御部３５は以上のプロセスを実行するために、各種センサーの検知、駆動モータ等の制御を行う。以上が像形成プロセスである。
【００２９】
ここで、読取部１のＩＰＵ１６より出力される画像同期信号の様子を図３により説明する。フレームゲート信号（／ＦＧＡＴＥ）は、副走査方向の画像エリアに対しての画像有効範囲を表す信号であり、この信号がローレベル（ローアクティブ）の間の画像データが有効とされる。また、このフレームゲート信号は、ライン同期信号（／ＬＳＹＮＣ）の立ち下がりエッジでアサート、あるいはネゲートされる。ライン同期信号は、画素同期信号（ＰＣＬＫ）の立ち上がりエッジで所定クロック数だけアサートされ、この信号の立ち上がり後、そして所定クロック後に主走査方向の画像データが有効とされる。送られてくる画像データは、画素同期信号の１周期に対して１つであり、図２の矢印部分より４００ＤＰＩ相当に分割されたものである。画像データは矢印部分を先頭にラスタ形式のデータとして送出される。また、画像データの副走査有効範囲は、通常、転写紙サイズによって決まる。
【００３０】
システム制御部４は、オペレータによる操作部への入力状態を検知し、読取部１、像形成部２、ＦＡＸ部３、記憶部５への各種パラメータの設定、プロセス実行指示などを通信にて行う。また、システム全体の状態を操作部６に設けられた表示部（図示しない）にて表示する。システム制御部４への指示は、オペレータの操作部６へのキー入力によってなされる。なお、操作部６が画像信号入出力動作の要求時に画像信号の入出力処理完了までの時間を指定する手段に対応するが、操作部６からは原稿のサイズが入力され、システム制御部４で原稿サイズに基づいて画像信号入出力動作の要求時に画像信号の入出力処理完了までの時間が算出され、この算出された時間がメモリ制御部４３側に指定されることになる。この場合、制御部６とシステム制御部４によって指定する手段が構成される。
【００３１】
ＦＡＸ部３は、システム制御部４からの指示により、送られてきた画像データをＧ３、Ｇ４などＦＡＸのデータ転送規定に基づき２値圧縮を行い、電話回線へ転送する。また、電話回線よりＦＡＸ部３に転送されたデータは復元されて２値の画像データとされ、像形成部２の書込部２３へ送られ顕像化される。
【００３２】
セレクタ部７は、システム制御部４からの指示により、セレクタ部７の状態を変化させ、像形成を行う画像データのソースを読取部１、ＦＡＸ部３、記憶部５の何れかから選択する。
【００３３】
記憶部５は、通常はＩＰＵ１６から入力される原稿１１の画像データを記憶することによってリピートコピー、回転コピーなどの複写アプリケーションに使用される。また、ＦＡＸ部３からの２値画像データを一時記憶させるバッファメモリとしても使用する。さらに、入出力装置の固有情報を記憶する手段としても使用される。これらデータ記憶の指示はシステム制御部４によってなされる。
【００３４】
記憶部５は、図４に示すように画像入出力ＤＭＡＣ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌｌｅｒ）４１、ページメモリなどで構成された画像メモリ４２、メモリ制御部４３、画像転送ＤＭＡＣ４４、符号転送ＤＭＡＣ４５、圧縮伸長器４６、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）コントローラ４７、そしてＨＤ（Ｈａｒｄ　Ｄｉｓｋ）４８とから構成されている。
【００３５】
画像入出力ＤＭＡＣ４１はＣＰＵ及びロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、画像入出力ＤＭＡＣ４１の状態を知らせるためステータス情報としてメモリ制御部４３に送信する。画像入力のコマンドを受けた場合、入力画像データを入力画像同期信号に従って８画素単位のメモリデータとしてパッキングして、メモリ制御部４３にメモリアクセス信号と共に随時出力する。画像出力のコマンドを受けた場合、メモリ制御部４３からの画像データを出力画像同期信号に同期させて出力する。
【００３６】
画像メモリ４２は画像データを記憶するところで、ＤＲＡＭ（Ｄｙｎａｍｉｃ　ＲＡＭ）などの半導体記憶素子で構成され、メモリ量の合計は４００ＤＰＩ、２値画像データのＡ３サイズ分の４Ｍバイトと、電子ソート蓄積用のメモリ４Ｍバイトの合計８Ｍバイトとしている。この画像メモリ４２はメモリ制御部４３によって読み出し、書き込みが制御される。
【００３７】
メモリ制御部４３はＣＰＵ及びロジックで構成され、システム制御部４と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、記憶部５の状態を知らせるためステータス情報として送信する。
【００３８】
システム制御部４からの動作コマンドには、画像入力、画像出力、圧縮、伸長などがあり、画像入力、画像出力のコマンドは画像入出力ＤＭＡＣ４１に、圧縮関連のコマンドは画像転送ＤＭＡＣ４４、符号転送ＤＭＡＣ４５、圧縮伸長器に送信される。
【００３９】
ここで、図５により、上述したメモリ制御部４３のアドレス発生部及び比較部の構成とそれらの機能を説明する。メモリ制御部４３は、入出力画像アドレスカウンタ５１、転送画像アドレスカウンタ５２、ライン設定部５３、差分算出部５４、差分比較部５５、アドレスセレクタ５６、アービタ５７、要求マスク５８、アクセス制御回路５９を備えている。入出力画像アドレスカウンタ５１は、入出力メモリアクセス要求信号に応じてカウントアップするアドレスカウンタで、入出力画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。この入出力画像アドレスカウンタ５１はメモリアクセス開始時にアドレスはいったん初期化される。転送画像アドレスカウンタ５２は、転送メモリアクセス許可信号に応じてカウントアップするアドレスカウンタで、転送画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。転送画像アドレスカウンタ５２は、メモリアクセス開始時にいったんアドレスは初期化される。
【００４０】
ライン設定部５３は、画像入力時のバッファとして半導体メモリを使用する場合の、差分比較部５５で差分算出部５４から出力された入力処理ラインと転送ラインの差分結果と比較する値をシステム制御部４から設定する。この値は、任意の値を設定することが可能である。差分算出部５４は、画像入力時には、圧縮伸長器４６が出力する転送処理ライン数から画像入出力ＤＭＡＣ４１が出力する入出力処理ライン数を減算し、結果を差分比較部５５に出力する。この差分比較部５５は、画像入力時には、差分算出部５４が出力する差分ライン数と、ライン設定部５３が出力する設定値とを大小比較し、差分ライン数＝設定値となったならばエラー信号を出力し、また、差分ライン数が０となったならばアービタ５７に出力する比較結果の転送要求マスク信号をアクティブとする。それ以外、または入出力画像が動作中でない状態では、アクティブを出力しない。
【００４１】
アドレスセレクタ５６は、アービタ５７により選択されるセレクタで、入力画像または転送画像のアドレスのどちらが選択される。アービタ５７は、圧縮伸張器４６のアクセスのためのメモリアクセス許可信号を出力するものである。アドレス比較信号がアクティブで入出力メモリアクセス信号が非アクティブの条件でメモリアクセス許可信号を出力する。要求マスク５８は、差分比較部５５からの比較結果にて、圧縮伸張部４６のアクセスのための転送メモリアクセス要求信号をマスク（ディスイネーブル状態とすること）し、転送処理を停止させる。
【００４２】
アクセス制御回路５９は、入力される物理アドレスをアクセス制御回路５９からの信号により半導体メモリであるＤＲＡＭに対応したロウアドレス、カラムアドレスに分割し、１１ビットのアドレスバスに出力する。また、アービタ５７からのアクセス開始信号に従い、ＤＲＡＭ制御信号（ＲＡＳ、ＣＡＳ、ＷＥ）を出力する。
【００４３】
このような各部により構成されたメモリ制御部４３は、システム制御部４からの画像入力指示により初期化され、画像データの待ち状態となり、読取部１あるいはＦＡＸ部３が動作することにより、記憶部５に画像データが入力される。入力された画像データはいったん半導体メモリ（画像メモリ４２）に書き込まれる。また、書き込まれた画像データの処理ライン数は画像入出力ＤＭＡＣ４１で計数され、メモリ制御部４３へと入力される。圧縮伸長器４６は、画像転送のコマンドを受けて転送メモリアクセス要求信号を出力しているが、メモリ制御部４３の要求マスク部５８により要求信号がマスクされ、実際のメモリアクセスは行われていない。画像入出力ＤＭＡＣ４１からの入力データが１ライン終了することで、転送メモリアクセス要求信号のマスクが解除され、半導体メモリ（画像メモリ４２）の読み出しが行われ画像データの圧縮伸長部への転送動作が開始される。また、動作中も差分算出部で２つの処理ライン数の差を算出し、０となればアドレスの追い越しがない様に転送メモリアクセス要求信号にマスクをかけている。
【００４４】
以上がメモリ制御部４３の構成の説明である。
【００４５】
再び図４に戻り、画像転送ＤＭＡＣ４４について説明すると、画像転送ＤＭＡＣ４４はＣＰＵ及びロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報として送信する。圧縮のコマンドを受けた場合、メモリ制御部４３にメモリアクセス要求信号を出力し、メモリアクセス許可信号がアクティブの場合に画像データを受け取って圧縮伸長器４６に転送する。また、メモリアクセス要求信号に応じてカウントアップするアドレスカウンタ（図失しない）を内蔵し、画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。
【００４６】
一方、符号転送ＤＭＡＣ４５も、ＣＰＵ及びロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報として送信する。伸長のコマンドを受けた場合、メモリ制御部４３にメモリアクセス要求信号を出力し、メモリアクセス許可信号がアクティブの場合に画像データを受け取って圧縮伸長器４６に転送する。また、メモリアクセス要求信号に応じてカウントアップするアドレスカウンタを内蔵し、画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。なお、ＤＭＡＣのディスクリプタアクセス動作については後述する。
【００４７】
次に圧縮伸長器４６について説明すると、この圧縮伸長器４６もＣＰＵ及びロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報として送信する。２値データをＭＨ符号化方法にて処理する。また、ＨＤＤコントローラ４７もＣＰＵ及びロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報として送信する。ＨＤ４８のステータスのリード、データ転送を行う。ＨＤ４８は２次記憶装置としてのハードディスクである。
【００４８】
以上が記憶部５の構成の説明である。記憶部５の全体の動作としては、画像入力及びデータ蓄積に際してはシステム制御部４からの指示により、画像データを画像メモリ４２の所定の画像領域に画像転送ＤＭＡＣ４４により書き込んだり、読み出したりする。このとき画像転送ＤＭＡＣ４４では画像ライン数をカウントしている。
【００４９】
次に図６により、画像入出力ＤＭＡＣ４１のディスクリプタアクセス動作、及びデータ転送動作を説明する。図中の画像データは４つのバンドに分割されており、各バンドで設定されているライン数の画像データを転送するようになっている。
【００５０】
画像入出力ＤＭＡＣ４１が転送コマンドを受けるとＤＭＡが起動し、あらかじめ内部のディスクリプタ格納レジスタ６１にＣＰＵによって設定されたチェーン先アドレス（ａ）にディスクリプタ１をリードアクセスし、メモリ中のディスクリプタ１の内容をディスクリプタ格納レジスタ６１にロードする。そのロードされた内容には、４ワードで構成されており、次のディスクリプタの格納アドレスを示すチェーン先アドレス、転送するデータの先頭アドレスを示すデータ転送先すなわちデータ格納先アドレス、転送するデータのデータ量をライン数で示すデータ転送ライン数、及び設定されたライン数転送が終了した場合、ＣＰＵ割り込みを発生するか否かのフォーマット情報がある。フォーマット情報の最下位ビットには、設定されたライン数転送終了の場合にＣＰＵ割り込みを発生させるか否かを表わすビットが配置されている。０でＣＰＵ割り込みを発生、１でＣＰＵ割り込みをマスクする。これらの制御は画像入出力ＤＭＡＣ４１の内部のデータ転送制御部６２において行われる。
【００５１】
図６の例では、画像を４つのバンドに分割し、各ディスクリプタのフォーマット情報の最下位１ビットには１から４まで順に、０、０、０、０となっている。各バンドの画像データ転送が終了するとＣＰＵ割り込みが発生し、その割り込み発生により、各ディスクリプタに設定されているライン数を加算することにより転送終了タイミング、及びライン数を検出しながら転送可能である。
【００５２】
同様にして画像メモリ４２から、圧縮伸長器４６を通してＨＤ４８にデータを転送、すなわち、１次記憶装置から２次記憶装置に転送する場合、画像転送ＤＭＡＣ４４のディスクリプタの設定は１バンドで転送するため、ディスクリプタのライン数の設定は画像ライン数として設定し転送を行う。そのときに符号転送ＤＭＡＣ４５の転送先をＨＤＤコントローラ４７に設定する。ＨＤＤコントローラ４７には格納アドレスを設定し、画像メモリ４２→画像転送ＤＭＡＣ４４→圧縮伸長器４６→符号転送ＤＭＡＣ４５→ＨＤＤコントローラ４７→ＨＤ４８というパスを通して画像データの転送を行うことが可能となる。データ転送終了後に、ＨＤＤコントローラ４７よりＨＤ４８へ蓄積した際の使用データ量が通知され、このＨＤ４８へ格納したアドレスと使用データ量を２次記憶装置に確保しているＨＤＤ管理領域に記憶しておく。また、メモリ制御部４３は画像データの圧縮伸長器４６への転送が、画像入力ＤＭＡＣからの転送を追い越さないように転送メモリアクセス要求にマスクをかけている。すなわち、２次記憶装置へのデータ転送が画像入力のデータ転送を追い越さないように制御している。
【００５３】
逆にＨＤ４８から圧縮伸長器４６を通して画像メモリ４２にデータを転送、すなわち（２次記憶装置→１次記憶装置）する場合、１次記憶装置に確保しているＨＤＤ管理領域に記憶しているＨＤ４８へ蓄積した際の格納アドレスと使用データ量を取得し、ＨＤＤコントローラ４７に格納アドレスを設定し、符号転送ＤＭＡＣ４５には使用データ量を、画像転送ＤＭＡＣ４４には伸長後のライン数を設定して、ＨＤ４８→ＨＤＤコントローラ４７→符号転送ＤＭＡＣ４５→圧縮伸長器４６→画像転送ＤＭＡＣ４４→画像メモリ４２というパスを通して画像データの転送を行うことが可能となる。
【００５４】
画像読取部１から画像メモリ４２への転送速度（画像入力手段−１次記憶部の転送速度）は読取部１の読取速度で決定され、その速度は読取部１のハードウェアに依存する。読取部１では読取速度を固有データとして持っており、システム制御部４は読取部１との通信によりその読取速度を読取部１から取得することができる。システム制御部４では読取部１から取得した読取速度を読取部１の固有データとして、１次記憶部である記憶部５に格納しておくことができる。読取部１の装置名と共に格納しておくことにより、読取部１が変更されなければ、再度読取速度を取得しなくても済む。
【００５５】
システム制御部４で圧縮伸長器４６のデバイス名、バージョン、そのデータ処理速度をデータテーブルとしてプログラムしておく、システムの初期設定時に圧縮伸長器４６のデバイス名、バージョンを圧縮伸長デバイスより読み出すことにより、圧縮伸長器４６の処理速度を取得することができる。システム制御部４は取得した圧縮伸長器４６の処理速度をプロセス実行指示に入れて記憶部５にプロセスの指示を行う
また、画像メモリ４２とＨＤ４８間の転送スピードはＨＤ４８の転送スピードに依存し、その転送速度もＨＤＤコントローラ４７との通信により、ＨＤ４８のモデル名より取得する。すなわち、使用するＨＤ４８のモデル名と転送スピードを予めデータテーブルとしてプログラミングしておき、モデル名より転送スピードを取得する。
【００５６】
画像メモリ４２から画像形成部２への転送速度も画像書き込み速度で決定され、読取部１と同様に、画像形成部２より取得することができ、取得した読取速度を読取部１固有データとして記憶部５の２次記憶装置に格納しておくことができる。
【００５７】
システム制御部４より原稿１１のサイズや原稿変倍率を設定して、画像の読取プロセス要求を読取部１、記憶部５に行う。また、画像読取部１では入力画像転送終了までにデータ入力操作が可能かをシステム部に通信を通して問い合わせを行う。
【００５８】
ここで、読取部１、像形成部２あるいはＦＡＸ部３などの画像入出力装置から画像信号転送速度取得を図７のフローチャートにより説明する。図７は画像入出力装置から画像信号の転送速度を取得するための制御を説明するフローチャートである。画像入出力装置から画像信号の転送速度ＳＲ１を取得可能か否かをチェックする（ステップ７０１）。取得可能な場合は取得したＳＲ１と画像入出力装置の認識ＩＤを記憶部５に格納し（ステップ７０２）、取得が不可能な場合はデフォルトの転送速度をＳＲ１とする（ステップ７０３）。
【００５９】
次に、図８のフローチャートと共に処理時間の判断ついて説明する。図８は処理時間を判断するための制御を説明するためのフローチャートである。システム制御部４では、読取部１、像形成部２あるいはＦＡＸ部３など画像入出力主ｄ何に応じた処理時間の制御を行う否かをチェックする（ステップ８０１）。制御を行う場合は、１次記憶装置である記憶部５に格納してある読取速度ＳＲ１と原稿サイズより画像の読取時間ＴＲ１を算出する（ステップ８０２）。例えばＡ４原稿（主走査方向２１０ｍｍ、副走査方向２９７ｍｍ）の読取時間は、読取線速を３５０ｍｍ／秒とするとＴＲ１＝２９７ｍｍ÷３５０ｍｍ／ｓｅｃ＝０．８５ｓｅｃとなる。また、システム制御部４では原稿サイズ、変倍率より入力画像データ量であるデータ転送量Ｄ１（ｂｙｔｅ）を算出する（ステップ８０３）。
【００６０】
次に、原稿サイズと偏倍率よりデータ転送量Ｄ１を算出し、また１次記憶装置から２次記憶装置へのデータ転送速度Ｓ３を求める（ステップ８０４）。すなわち、画像入力手段と１次記憶装置間のデータ転送速度をＳ１ｂｙｔｅ／秒、データ変換速度をＣ１ｂｙｔｅ／秒、１次記憶装置と２次記憶装置間のデータ転送速度Ｓ２ｂｙｔｅ／秒とすると、１次記憶装置である記憶部５内の画像メモリ４２から圧縮伸長器４６そして２次記憶装置であるＨＤ４８までの転送速度Ｓ３は、データ変換速度をＣ１　と１次記憶装置−２次記憶装置のデータ転送速度Ｓ２の速度に依存するために、Ｃ１とＳ２を比較し遅い方のＳ３となる。
【００６１】
そして、１次記憶装置から２次記憶装置への入力画像データ量Ｄ１の転送時間ＴＳ１を算出する（ステップ８０５）。転送時間ＴＳ１はＴＳ１＝Ｄ１／Ｓ３（ｓｅｃ）となる。ＴＳ１とＴＲ１を比較してＴＳ１≦ＴＲ１であるか否かをチェックする（ステップ８０６）。ＴＳ１≦ＴＲ１ならば入力画像転送終了までにデータ入力操作が可能と判断して読取部１に通知する（ステップ８０７）。ＴＳ１≦ＴＲ１でない場合は、入力データ転送までにデータが入力不可能であることを読取部１に通知する（ステップ８０９）。このようにして、動作中２次の原稿の読取プロセスが来た場合に、入力画像転送終了までにデータ入力操作が可能と通知されていれば、次の原稿読取プロセスは、読取動作を中断することなく移行可能となる。
【００６２】
【発明の効果】
以上のように、本発明によれば、記憶装置、及び画像入出力手段の構成に応じて画像処理装置あるいは画像形成装置の生産性に関わる処理時間の指定と、要求された処理時間内の動作実行が可能かを判定することが可能となるため、画像処理装置あるいは画像形成装置を構成する記憶装置、画像出力手段の構成、性能に応じて最適かつ詳細な生産性の実現と管理を行うための手段を提供することが可能になる。
【００６３】
さらに、画像入出力手段の画像信号転送速度を認識する手段を設けているので、各画像入出力手段毎に画像信号転送時間（性能）を認識（計測手段等）する手段が不要となり、かつ画像転送処理に関わる時間等の性能を記憶装置が一元的に把握し管理することが可能となる。特にＤＭＡを利用した記憶装置においては特別な構成を追加することなく画像信号転送速度を認識ができるため、機能実現のために特別な手段の追加が不要で、かつ信頼性の高い画像信号動作の制御を実現するための手段を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るデジタル複写機の概略構成を説明するための図である。
【図２】読取部の原稿台を上方から見た図である。
【図３】画像同期信号を説明するためのタイミングチャートである。
【図４】記憶部の構成を説明するための図である。
【図５】メモリ制御部の内部構成を示すブロック図である。
【図６】画像入出力ＤＭＡＣのディスクリプタアクセス動作及びデータ転送動作を説明するため図である。
【図７】画像入出力装置から画像信号の転送速度を取得するための制御を説明するフローチャートである。
【図８】処理時間を判断するための制御を説明するためのフローチャートである。
【符号の説明】
１　読取部
２　像形成部
３　ＦＡＸ部
４　システム制御部
５　記憶部
６　操作部
４１　画像入出力ＤＭＡＣ
４２　画像メモリ
４３　メモリ制御部
４４　画像転送ＤＭＡＣ
４５　符号転送ＤＭＡＣ
４６　圧縮伸長器
４７　ＨＤＤコントローラ
４８　ＨＤ
５１　入出力画像アドレスカウンタ
５２　転送画像アドレスカウンタ
５４　差分算出部
５５　差分比較部
５６　アドレスセレクタ
５９　アクセス制御回路

Claims (6)

1. 画像入力手段から入力された１つ以上の画像信号を記憶するための１次記憶部及び該１次記憶部の画像信号を保存するための２次記憶部から構成される記憶装置と、前記２次記憶部に保存された画像信号を読み出して１次記憶部に記憶し、画像出力手段に出力する手段とを有する画像処理装置において、
   画像入出力手段の画像信号転送速度を認識する手段と、
   前記画像入出力手段の画像信号転送処理完了時間を算出する手段と、
   画像信号入出力動作の要求時に画像信号の入出力処理完了までの時間を指定する手段と、
   前記指定する手段により指定された画像信号の入出力処理完了までの時間内にデータ入出力の操作が可能な否かを判定する手段と、
   判定結果を画像入力手段側に通知する手段と、
   を備えていることを特徴とする画像処理装置。
2. 前記画像入出力手段が画像信号転送速度を認識し通知する手段を備え、
   前記通知する手段が前記画像信号転送速度を取得することを特徴とする請求項１記載の画像処理装置。
3. 前記画像入出力手段固有の装置情報を取得して記憶する手段と、
   前記画像入出力手段より取得した画像信号転送速度を認識する情報を保存する手段と、
   を更に備えたことを特徴とする請求項２記載の画像処理装置。
4. 指定された画像信号の入出力処理完了までの時間内に動作の実行を行う制御を有効にするか否かを選択する手段を更に備えたことを特徴とする請求項１ないし３のいずれか１項に記載の画像処理装置。
5. 前記１次記憶手段はページメモリであり、前記２次記憶装置はハードディスク装置であることを特徴とする請求項１記載の画像処理装置。
6. 請求項１ないし５のいずれか１項に記載の画像処理装置と、
   記録媒体に可視画像を形成する画像形成手段と、
   を備えていることを特徴とする画像形成装置。

Images