JP4087107B2 - 半導体素子の薄膜トランジスタ製造方法 - Google Patents
半導体素子の薄膜トランジスタ製造方法 Download PDFInfo
- Publication number
- JP4087107B2 JP4087107B2 JP2001372346A JP2001372346A JP4087107B2 JP 4087107 B2 JP4087107 B2 JP 4087107B2 JP 2001372346 A JP2001372346 A JP 2001372346A JP 2001372346 A JP2001372346 A JP 2001372346A JP 4087107 B2 JP4087107 B2 JP 4087107B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- silicon thin
- crystal silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010408 film Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 53
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 6
- 239000007790 solid phase Substances 0.000 description 16
- 238000002425 crystallisation Methods 0.000 description 15
- 230000008025 crystallization Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の薄膜トランジスタ製造方法に係り、特にＳＲＡＭ(Static Random Access Memory) 製造工程中において単結晶の駆動トランジスタ上にシリコン薄膜を蒸着して負荷(Load)トランジスタを形成する３次元積層(stack)工程を用いた半導体素子の薄膜トランジスタ製造方法に関する。
【０００２】
【従来の技術】
最近、ノートブックコンピュータとＰＤＡｓ(Personal Digital Assistants)の発展と伴い、低電力、高速、高集積のランダムアクセスメモリ(Random Access Memory；ＲＡＭ)に対する要求がさらに大きくなっている。ＤＲＡＭの場合、高集積は可能であるけれども速度が遅い。
【０００３】
これに対し、ＳＲＡＭは逆にセル面積が広くて高集積化に不利である。セル面積を減少させるために、ＳＲＡＭは単結晶の駆動トランジスタ上に多結晶シリコン薄膜を蒸着して負荷トランジスタを形成する３次元積層工程を導入した。汎用ＳＲＡＭの標準的なメモリセルとして、多結晶シリコン負荷抵抗セルが１６ＫｂＳＲＡＭから普及されて用いられてきた。
【０００４】
そして、４ＭｂからはＰＭＯＳの多結晶シリコン薄膜トランジスタを用いた、いわゆるＴＦＴ型セルを採用した。ＴＦＴ型セルを使用すると、データ保持(hold)時の消費電流を１μＡ以下に維持できるという長所の他にも、高速動作において多くのソフトエラーにも強いという利点がある。
【０００５】
特に、積層(stacking)技術によって既存の多結晶シリコン負荷抵抗セルを用いる場合に比べてセルの大きさを小さく維持できるという長所もある。ところが、現在使用されている多結晶シリコン薄膜トランジスタは、多結晶薄膜内に不均一に存在する結晶境界によって素子特性がばらつき、信頼度が低いという問題がある。
【０００６】
これはトランジスタのアクティブ領域で不均一に結晶境界が形成されるためであり、素子のスケーリングダウン(scaling down)が進行するほど、無作為結晶境界の影響はさらに大きくなり、これにより歩留まりが低下する。これはメモリの集積度が高くなるほど、さらに致命的な要因になる。最も好ましいのは、負荷トランジスタとして単結晶シリコン素子を用いることであるが、現在の技術では単結晶シリコン積層負荷トランジスタの製作が難しいので、面積の面において不利であっても一平面上に６つのトランジスタを製作する構造を採用している。
【０００７】
多結晶シリコントランジスタの他の問題点は、基板がフロート(floating)されている点であるが、この場合、接合漏洩電流によって形成された正孔が基板に積んでボディ(Body)の電位を高めることにより、基板を介した漏洩電流(subthreshold leakage current)を増加させ、これにより待機電源(Stand-by power)が増加するという問題点がある。
【０００８】
【発明が解決しようとする課題】
従って、本発明はかかる問題点を解決するためのもので、その目的は単結晶の駆動トランジスタ上部の層間絶縁膜上に非晶質シリコンの固相結晶化を用いて単結晶シリコン薄膜を形成し、単結晶シリコン薄膜に単結晶シリコン薄膜トランジスタ(Single Crystal Silicon Thin Film Transistor;Ｃ-Ｓｉ ＴＦＴ)を形成して負荷トランジスタとして使用し、駆動トランジスタのドレインと負荷トランジスタのドレインとを連結するコンタクトプラグをＳＰＣ(Solid Phase Crystallization)プラグとして活用することにより、負荷トランジスタの均一性及び信頼性を向上させることが可能な半導体素子の薄膜トランジスタ製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体素子の薄膜トランジスタ製造方法は、半導体基板にアクセストランジスタ及び駆動トランジスタのそれぞれを多数形成した後、前記全体構造上に層間絶縁膜を形成する段階と、前記層間絶縁膜上に所定のパターンでゲートを形成した後、全体上部にゲート酸化膜を形成する段階と、前記ゲート酸化膜及び層間絶縁膜の所定の領域をエッチングして前記駆動トランジスタのドレインを露出させる段階と、全体上部に非晶質シリコン薄膜を形成する段階と、アニーリング工程で、前記駆動トランジスタのドレインの単結晶シリコンをシードとして、前記非晶質シリコン薄膜を固相結晶化させて単結晶シリコン薄膜にする段階と、前記ゲート上部の前記単結晶シリコン薄膜を除いた所定の領域に不純物を注入してソース／ドレインを形成する段階とからなることを特徴とする。
【００１０】
本発明に係る半導体素子の薄膜トランジスタ製造方法の他の実施例は、半導体基板に接合領域、アクセストランジスタ及び駆動トランジスタのそれぞれを多数形成した後、前記全体構造上に層間絶縁膜を形成する段階と、前記層間絶縁膜の所定の領域をエッチングして前記接合領域及び前記駆動トランジスタのドレインを露出させる段階と、全体上部に非晶質シリコン薄膜を形成する段階と、アニーリング工程で、前記駆動トランジスタのドレインの単結晶シリコンをシードとして、前記非晶質シリコン薄膜を固相結晶化させて単結晶シリコン薄膜にする段階と、前記接合領域上部の単結晶シリコン薄膜上に所定のパターンでゲート酸化膜及びゲートを形成する段階と、前記ゲートをイオン注入マスクとして用いる不純物イオン注入工程によって前記単結晶シリコン薄膜にソース／ドレインを形成する段階とからなることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【００１２】
図１はＳＲＡＭの構造を説明するための回路図である。一般に、ＳＲＡＭの単位セルは、電源電圧端子Ｖｃｃと第１ノードＮ１１との間に接続され、ゲート端子が第２ノードＮ１２に接続される第１負荷トランジスタＴL1と、第１ノードＮ１１と接地電圧端子Ｖｓｓとの間に接続され、ゲート端子が第２ノードＮ１２に接続される第１駆動トランジスタＴD1と、電源電圧端子Ｖｃｃと第２ノードＮ１２との間に接続され、ゲート端子が第１ノードＮ１１に接続される第２負荷トランジスタＴL2と、第２ノードＮ１２と接地電圧端子Ｖｓｓとの間に接続され、ゲート端子が第１ノードＮ１１に接続される第２駆動トランジスタＴD2と、第１ノードＮ１１と反転ビットライン端子／ＢLとの間に接続され、ワードライン端子ＷLがゲート端子に接続される第１アクセストランジスタＴA1と、第２ノードＮ１２と非反転ビットライン端子ＢLとの間に接続され、ワードライン端子ＷLがゲート端子に接続される第２アクセストランジスタＴA2とから構成される。
【００１３】
前記構成を有するＳＲＡＭの単位セルを製造する工程において、第１負荷トランジスタＴL1は第１駆動トランジスタＴD1の上部に形成され、第２負荷トランジスタＴL2は第２駆動トランジスタＴD2の上部に形成される。
【００１４】
さらに詳しく説明すると、駆動トランジスタの上部に負荷トランジスタを形成するためには、駆動トランジスタを含んだ全体上部に形成された絶縁膜上に負荷トランジスタのチャネル領域及びソース／ドレインを形成するための単結晶シリコン薄膜を形成しなければならない。
【００１５】
次に、図２（ａ）〜図２（ｄ）を参照して層間絶縁膜上に単結晶シリコン薄膜を形成する方法の第１実施例を説明する。図２（ａ）を参照すると、所定の工程を経ていろいろの要素（図示せず）が形成された半導体基板２１の全体上部に層間絶縁膜２２を形成した後、層間絶縁膜２２の上部に所定のパターンでフォトレジストパターン２３を形成する。
【００１６】
図２（ｂ）を参照すると、フォトレジストパターン２３をエッチングマスクとするエッチング工程で層間絶縁膜２２の露出部分を除去する。その後、フォトレジストパターンを除去する。これにより、半導体基板２１の所定の領域が露出される。
【００１７】
図２（ｃ）を参照すると、露出した半導体基板２１の表面を含んだ層間絶縁膜２２の上部に非晶質シリコン薄膜２４を形成した後、化学的機械的研磨のような平坦化工程によって非晶質シリコン薄膜２４の上部表面を平坦化する。層間絶縁膜２２が除去された領域では非晶質シリコン柱Ａによって非晶質シリコン薄膜２４と半導体基板２１とが接する。
【００１８】
図２（ｄ）を参照すると、所定の熱処理工程で非晶質シリコン薄膜の固相結晶化(Solid Phase Crystallization;ＳＰＣ)を促進させ、層間絶縁膜２２上に単結晶シリコン薄膜２５を形成する。
【００１９】
次に、図３（ａ）〜図３（ｅ）を参照して、層間絶縁膜上に単結晶シリコン薄膜を形成する方法の第２実施例を説明する。図３（ａ）を参照すると、所定の工程を経ていろいろの要素（図示せず）が形成された半導体基板３１の全体上部に第１絶縁膜３２を形成した後、第１絶縁膜３２上に所定のパターンでフォトレジストパターン３３を形成する。
【００２０】
図３（ｂ）を参照すると、フォトレジストパターン３３をエッチングマスクとするエッチング工程で第１絶縁膜３２及び半導体基板３１を所定の深さまでエッチングする。その後、フォトレジストパターン３３及び第１絶縁膜３２を除去する。前記エッチング工程により、フォトレジストパターンが形成された領域の半導体基板３１はエッチングされず、単結晶シリコン柱Ｂが形成される。
【００２１】
図３（ｃ）を参照すると、全体上部に第２絶縁膜３４を形成した後、化学的機械的研磨のような平坦化工程を行って単結晶シリコン柱Ｂの上部表面を露出させる。単結晶シリコン柱Ｂは、後続工程で第２絶縁膜３４の上部に形成される要素と半導体基板３１とのプラグの役割を果たす。
【００２２】
図３（ｄ）を参照すると、単結晶シリコン柱Ｂを含んだ第２絶縁膜３４上に非晶質シリコン薄膜３５を形成する。
【００２３】
図３（ｅ）を参照すると、所定の熱処理工程で非晶質シリコン薄膜の固相結晶化(Solid Phase Crystallization;ＳＰＣ)を促進させ、層間絶縁膜３４上に単結晶シリコン薄膜３６を形成する。
【００２４】
従来の固相結晶化は、通常、絶縁膜上に非晶質シリコン層のみがあり、熱処理以後にそれぞれ結晶方向の異なる多結晶シリコン層に変わる。しかし、本願発明では、非晶質シリコン薄膜（図２（ｃ）の２４または図３（ｄ）の３５）が、図２（ｃ）に示すように非晶質シリコン柱Ａによって単結晶シリコンの半導体基板２１と接するか、或いは図３（ｄ）に示すように単結晶シリコン柱（Ｂ）によって単結晶シリコンの半導体基板３１と接することになる。
【００２５】
この接合界面では核形成活性エネルギー(Nucleation activation energy)が小さいため、単結晶シリコン層の結晶をシード(seed)として結晶成長が発生する。即ち、熱処理過程中において接合面の単結晶シリコンがシードになり、非晶質シリコンの固相結晶化が促進されることにより、絶縁層の上部に単結晶シリコン薄膜が形成される。特に６００℃以下のファーネスアニーリング(furnace annealing)によって固相結晶化を促進させる場合、熱工程に対する熱負担が少なくて３次元積層構造の実現時に有利である。
【００２６】
次に、図４及び図５を参照して、非晶質シリコンの固相結晶化を用いて駆動トランジスタの上部に負荷トランジスタを形成する本発明に係る半導体素子の薄膜トランジスタ製造方法を説明する。
【００２７】
図４（ａ）を参照すると、半導体基板４１の所定の領域にフィールド酸化膜４２を形成した後、イオン注入工程によってｐウェル４３を形成する。その後、通常の工程で第１ゲート酸化膜４４、第１ゲート４５及びソース／ドレイン４６を形成する。これにより、第１ゲート酸化膜４４、第１ゲート４５及びソース／ドレイン４６からなる駆動トランジスタが製造される。
【００２８】
図４（ｂ）を参照すると、全体上部に層間絶縁膜４７を形成した後、第１ゲート４５上部の層間絶縁膜４７上に所定のパターンで第２ゲート４８を形成する。
【００２９】
図４（ｃ）を参照すると、第２ゲート４８を含んだ層間絶縁膜４７上に薄い酸化膜で第２ゲート酸化膜４９を形成する。第２ゲート酸化膜４９は第２ゲート４８の上部表面及び側壁が露出されないように、全体上部に均一に形成される。その後、第２ゲート酸化膜４９及び層間絶縁膜４７の所定の領域をエッチングしてドレイン４６が露出されるようにする。
【００３０】
図５（ａ）を参照すると、層間絶縁膜４７のエッチングされた領域が完全に埋め込まれるように、露出したドレイン４６を含んだ全体上部に非晶質シリコン薄膜５０を形成する。その後、化学的機械的研磨のような平坦化工程を行って非晶質シリコン薄膜５０の上部表面を平坦化させる。
【００３１】
図５（ｂ）を参照すると、所定のアニーリング工程で非晶質シリコン薄膜の固相結晶化(Solid Phase Crystallization;ＳＰＣ)を促進させ、非晶質シリコン薄膜を単結晶シリコン薄膜５１にする。アニーリング工程は、約６００℃以下の低温ファーネスアニーリング工程または熱負担の少ないレーザアニーリング工程とする。低温ファーネスアニーリング工程またはレーザアニーリング工程は、３次元積層構造の製造時に有利である。
【００３２】
この際、非晶質シリコン薄膜は、層間絶縁膜４７がエッチング工程によって除去された領域を介して単結晶シリコンのドレイン４６と接し、単結晶シリコンをシードとし、非晶質シリコンの固相結晶化を促進させることにより、単結晶シリコン薄膜５１にする。
【００３３】
その後、第２ゲート４８の上部にフォトレジスタパターン（図示せず）を形成した後、所定のイオン注入工程及びイオン注入された不純物の活性化熱処理を行って単結晶シリコン薄膜５１の所定の領域にソース／ドレイン５２を形成する。ソース／ドレイン５２を形成した後、フォトレジストパターンを除去する。
【００３４】
図５（ｃ）を参照すると、エッチング工程で単結晶シリコン薄膜５１の不要な部分を除去してパターニングする。これにより、第１ゲート酸化膜４４、第１ゲート４５及びソース／ドレイン４６からなる駆動トランジスタＴDの上部に、第２ゲート４８、第２ゲート酸化膜４９及びソース／ドレイン５２からなる負荷トランジスタＴLの単結晶シリコン薄膜トランジスタが製造される。第２ゲート４８上部の単結晶シリコン薄膜５１は、イオン注入工程が行われず、負荷トランジスタのチャネル領域５３になる。
【００３５】
前述の工程は、既存の下部ゲートポリシリコン薄膜トランジスタ(Bottom gate poly-Si Thin Film Transistor)を負荷トランジスタとして使用した既存の構造と同一であり、単に駆動トランジスタのドレインと負荷トランジスタのドレインとを連結するコンタクトプラグを負荷トランジスタのアクティブレイヤ(Active layer)である非晶質シリコン薄膜を単結晶に固相化させるための固相結晶化プラグ(Solid Phase Crystallization Plug;図５（ｃ）のＣ)として活用する。
【００３６】
これにより、既存の工程をそのまま維持しながら素子特性を向上させることができるという長所がある。ここで、非晶質シリコンの蒸着及び固相結晶化が６００℃以下の低い温度で行われるので、熱処理の際に不純物拡散(Dopant Diffusion)は大きく問題にならない。
【００３７】
図６を参照すると、半導体基板６１にフィールド酸化膜６２を形成し、ｐウェル６３及びｎウェル６４を形成した後、図４（ａ）に示すように、通常の工程で第１ゲート酸化膜６５、第１ゲート６６及びソース／ドレイン６７を形成して駆動トランジスタを形成する。
【００３８】
この際、ｎウェル６４にはｐ型の接合領域６８が形成される。その後、全体上部に層間絶縁膜６９を形成した後、ｐ型の接合領域６８及びドレイン６７が露出されるように、層間絶縁膜６９の所定の領域をエッチングして除去する。露出したｐ型の接合領域６８及びドレイン６７を含んだ全体上部に非晶質シリコン薄膜を形成した後、所定のアニーリング工程を行って非晶質シリコン薄膜を単結晶シリコン薄膜７０にする。
【００３９】
アニーリング工程は約６００℃以下の低温ファーネスアニーリング工程または熱負担の少ないレーザアニーリング工程で行う。低温ファーネスアニーリング工程またはレーザアニーリング工程は、３次元積層構造の製造時に有利である。単結晶シリコン薄膜７０の上部には通常の工程を経て第２ゲート酸化膜７１及び第２ゲート７２を所定のパターンで形成する。
【００４０】
その後、イオン注入工程で単結晶シリコン薄膜７０にソース／ドレイン７３を形成して第２ゲート酸化膜７１、第２ゲート７２及びソース／ドレイン７３からなる負荷トランジスタを製造する。第２ゲート７２の下部の単結晶シリコン薄膜７０は負荷トランジスタのチャネル領域７４になる。
【００４１】
本発明では、シードとして使用した単結晶シリコン柱を負荷トランジスタのボディコンタクトとすることにより、サブスレッショルド電流(subthreshold current)を減少させることができる。
【００４２】
即ち、駆動トランジスタのドレイン６７と負荷トランジスタのドレイン７３とを連結するコンタクトプラグをＳＰＣプラグＥとして活用すると共に、ボディコンタクトのために別にｎウェル６４を形成した後、これをＳＰＣプラグＤとして活用することができる。この場合は上部ゲート(Top gate)ＴＦＴ構造であるが、既存の積層ＳＲＡＭの場合と同様に、下部ゲート(Bottom gate)またはダブルゲート(double gate)ＴＦＴにも実現することが可能である。
【００４３】
【発明の効果】
上述したように、本発明は、単結晶の駆動トランジスタ上部の層間絶縁膜上に非晶質シリコンの固相結晶化を用いて単結晶シリコン薄膜を形成し、単結晶シリコン薄膜に単結晶シリコン薄膜トランジスタを形成して負荷トランジスタとして使用し、駆動トランジスタのドレインと負荷トランジスタのドレインとを連結するコンタクトプラグをＳＰＣプラグとして活用することにより、面積損失及び追加費用なく高性能、高集積の３次元積層ＳＲＡＭ製作が可能であり、ＳＰＣプラグのための領域を別に作るとしても、これを負荷トランジスタのボディコンタクトとして活用することにより、素子特性を向上させることができる。
【図面の簡単な説明】
【図１】ＳＲＡＭの構造を説明するための回路図である。
【図２】（ａ）〜（ｄ）は単結晶シリコン薄膜を形成する方法の第１実施例を説明するための素子の断面図である。
【図３】（ａ）〜（ｅ）は単結晶シリコン薄膜を形成する方法の第２実施例を説明するための素子の断面図である。
【図４】（ａ）〜（ｃ）は本発明に係る半導体素子の薄膜トランジスタ製造方法を説明するために順次示す素子の断面図である。
【図５】（ａ）〜（ｃ）は本発明に係る半導体素子の薄膜トランジスタ製造方法を説明するために順次示す素子の断面図である。
【図６】本発明に係る半導体素子の薄膜トランジスタ製造方法の他の実施例を説明するための素子の断面図である。
【符号の説明】
２１、３１、４１、６１ 半導体基板
２２、４７、６９ 層間絶縁膜
３２ 第１絶縁膜
２３、３３ フォトレジストパターン
３４ 第２絶縁膜
２４、３５、５０ 非晶質シリコン薄膜
２５、３６、５１、７０ 単結晶シリコン薄膜
４２、６２ フィールド酸化膜
４３、６３ ｐウェル
４４、６５、７１ 第１ゲート酸化膜
４５、６６、７２ 第１ゲート
４６、６７ ソース／ドレイン
４８ 第２ゲート
４９ 第２ゲート酸化膜
５２、７３ ソース／ドレイン
５３、７４ チャネル領域
６４ ｎウェル
６８ ｐ型接合領域
Ａ 非晶質シリコン柱
Ｂ 単結晶シリコン柱
Ｃ、Ｄ、Ｅ 固相結晶化プラグ
ＴD 駆動トランジスタ
ＴL 負荷トランジスタ
【発明の属する技術分野】
本発明は、半導体素子の薄膜トランジスタ製造方法に係り、特にＳＲＡＭ(Static Random Access Memory) 製造工程中において単結晶の駆動トランジスタ上にシリコン薄膜を蒸着して負荷(Load)トランジスタを形成する３次元積層(stack)工程を用いた半導体素子の薄膜トランジスタ製造方法に関する。
【０００２】
【従来の技術】
最近、ノートブックコンピュータとＰＤＡｓ(Personal Digital Assistants)の発展と伴い、低電力、高速、高集積のランダムアクセスメモリ(Random Access Memory；ＲＡＭ)に対する要求がさらに大きくなっている。ＤＲＡＭの場合、高集積は可能であるけれども速度が遅い。
【０００３】
これに対し、ＳＲＡＭは逆にセル面積が広くて高集積化に不利である。セル面積を減少させるために、ＳＲＡＭは単結晶の駆動トランジスタ上に多結晶シリコン薄膜を蒸着して負荷トランジスタを形成する３次元積層工程を導入した。汎用ＳＲＡＭの標準的なメモリセルとして、多結晶シリコン負荷抵抗セルが１６ＫｂＳＲＡＭから普及されて用いられてきた。
【０００４】
そして、４ＭｂからはＰＭＯＳの多結晶シリコン薄膜トランジスタを用いた、いわゆるＴＦＴ型セルを採用した。ＴＦＴ型セルを使用すると、データ保持(hold)時の消費電流を１μＡ以下に維持できるという長所の他にも、高速動作において多くのソフトエラーにも強いという利点がある。
【０００５】
特に、積層(stacking)技術によって既存の多結晶シリコン負荷抵抗セルを用いる場合に比べてセルの大きさを小さく維持できるという長所もある。ところが、現在使用されている多結晶シリコン薄膜トランジスタは、多結晶薄膜内に不均一に存在する結晶境界によって素子特性がばらつき、信頼度が低いという問題がある。
【０００６】
これはトランジスタのアクティブ領域で不均一に結晶境界が形成されるためであり、素子のスケーリングダウン(scaling down)が進行するほど、無作為結晶境界の影響はさらに大きくなり、これにより歩留まりが低下する。これはメモリの集積度が高くなるほど、さらに致命的な要因になる。最も好ましいのは、負荷トランジスタとして単結晶シリコン素子を用いることであるが、現在の技術では単結晶シリコン積層負荷トランジスタの製作が難しいので、面積の面において不利であっても一平面上に６つのトランジスタを製作する構造を採用している。
【０００７】
多結晶シリコントランジスタの他の問題点は、基板がフロート(floating)されている点であるが、この場合、接合漏洩電流によって形成された正孔が基板に積んでボディ(Body)の電位を高めることにより、基板を介した漏洩電流(subthreshold leakage current)を増加させ、これにより待機電源(Stand-by power)が増加するという問題点がある。
【０００８】
【発明が解決しようとする課題】
従って、本発明はかかる問題点を解決するためのもので、その目的は単結晶の駆動トランジスタ上部の層間絶縁膜上に非晶質シリコンの固相結晶化を用いて単結晶シリコン薄膜を形成し、単結晶シリコン薄膜に単結晶シリコン薄膜トランジスタ(Single Crystal Silicon Thin Film Transistor;Ｃ-Ｓｉ ＴＦＴ)を形成して負荷トランジスタとして使用し、駆動トランジスタのドレインと負荷トランジスタのドレインとを連結するコンタクトプラグをＳＰＣ(Solid Phase Crystallization)プラグとして活用することにより、負荷トランジスタの均一性及び信頼性を向上させることが可能な半導体素子の薄膜トランジスタ製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体素子の薄膜トランジスタ製造方法は、半導体基板にアクセストランジスタ及び駆動トランジスタのそれぞれを多数形成した後、前記全体構造上に層間絶縁膜を形成する段階と、前記層間絶縁膜上に所定のパターンでゲートを形成した後、全体上部にゲート酸化膜を形成する段階と、前記ゲート酸化膜及び層間絶縁膜の所定の領域をエッチングして前記駆動トランジスタのドレインを露出させる段階と、全体上部に非晶質シリコン薄膜を形成する段階と、アニーリング工程で、前記駆動トランジスタのドレインの単結晶シリコンをシードとして、前記非晶質シリコン薄膜を固相結晶化させて単結晶シリコン薄膜にする段階と、前記ゲート上部の前記単結晶シリコン薄膜を除いた所定の領域に不純物を注入してソース／ドレインを形成する段階とからなることを特徴とする。
【００１０】
本発明に係る半導体素子の薄膜トランジスタ製造方法の他の実施例は、半導体基板に接合領域、アクセストランジスタ及び駆動トランジスタのそれぞれを多数形成した後、前記全体構造上に層間絶縁膜を形成する段階と、前記層間絶縁膜の所定の領域をエッチングして前記接合領域及び前記駆動トランジスタのドレインを露出させる段階と、全体上部に非晶質シリコン薄膜を形成する段階と、アニーリング工程で、前記駆動トランジスタのドレインの単結晶シリコンをシードとして、前記非晶質シリコン薄膜を固相結晶化させて単結晶シリコン薄膜にする段階と、前記接合領域上部の単結晶シリコン薄膜上に所定のパターンでゲート酸化膜及びゲートを形成する段階と、前記ゲートをイオン注入マスクとして用いる不純物イオン注入工程によって前記単結晶シリコン薄膜にソース／ドレインを形成する段階とからなることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【００１２】
図１はＳＲＡＭの構造を説明するための回路図である。一般に、ＳＲＡＭの単位セルは、電源電圧端子Ｖｃｃと第１ノードＮ１１との間に接続され、ゲート端子が第２ノードＮ１２に接続される第１負荷トランジスタＴL1と、第１ノードＮ１１と接地電圧端子Ｖｓｓとの間に接続され、ゲート端子が第２ノードＮ１２に接続される第１駆動トランジスタＴD1と、電源電圧端子Ｖｃｃと第２ノードＮ１２との間に接続され、ゲート端子が第１ノードＮ１１に接続される第２負荷トランジスタＴL2と、第２ノードＮ１２と接地電圧端子Ｖｓｓとの間に接続され、ゲート端子が第１ノードＮ１１に接続される第２駆動トランジスタＴD2と、第１ノードＮ１１と反転ビットライン端子／ＢLとの間に接続され、ワードライン端子ＷLがゲート端子に接続される第１アクセストランジスタＴA1と、第２ノードＮ１２と非反転ビットライン端子ＢLとの間に接続され、ワードライン端子ＷLがゲート端子に接続される第２アクセストランジスタＴA2とから構成される。
【００１３】
前記構成を有するＳＲＡＭの単位セルを製造する工程において、第１負荷トランジスタＴL1は第１駆動トランジスタＴD1の上部に形成され、第２負荷トランジスタＴL2は第２駆動トランジスタＴD2の上部に形成される。
【００１４】
さらに詳しく説明すると、駆動トランジスタの上部に負荷トランジスタを形成するためには、駆動トランジスタを含んだ全体上部に形成された絶縁膜上に負荷トランジスタのチャネル領域及びソース／ドレインを形成するための単結晶シリコン薄膜を形成しなければならない。
【００１５】
次に、図２（ａ）〜図２（ｄ）を参照して層間絶縁膜上に単結晶シリコン薄膜を形成する方法の第１実施例を説明する。図２（ａ）を参照すると、所定の工程を経ていろいろの要素（図示せず）が形成された半導体基板２１の全体上部に層間絶縁膜２２を形成した後、層間絶縁膜２２の上部に所定のパターンでフォトレジストパターン２３を形成する。
【００１６】
図２（ｂ）を参照すると、フォトレジストパターン２３をエッチングマスクとするエッチング工程で層間絶縁膜２２の露出部分を除去する。その後、フォトレジストパターンを除去する。これにより、半導体基板２１の所定の領域が露出される。
【００１７】
図２（ｃ）を参照すると、露出した半導体基板２１の表面を含んだ層間絶縁膜２２の上部に非晶質シリコン薄膜２４を形成した後、化学的機械的研磨のような平坦化工程によって非晶質シリコン薄膜２４の上部表面を平坦化する。層間絶縁膜２２が除去された領域では非晶質シリコン柱Ａによって非晶質シリコン薄膜２４と半導体基板２１とが接する。
【００１８】
図２（ｄ）を参照すると、所定の熱処理工程で非晶質シリコン薄膜の固相結晶化(Solid Phase Crystallization;ＳＰＣ)を促進させ、層間絶縁膜２２上に単結晶シリコン薄膜２５を形成する。
【００１９】
次に、図３（ａ）〜図３（ｅ）を参照して、層間絶縁膜上に単結晶シリコン薄膜を形成する方法の第２実施例を説明する。図３（ａ）を参照すると、所定の工程を経ていろいろの要素（図示せず）が形成された半導体基板３１の全体上部に第１絶縁膜３２を形成した後、第１絶縁膜３２上に所定のパターンでフォトレジストパターン３３を形成する。
【００２０】
図３（ｂ）を参照すると、フォトレジストパターン３３をエッチングマスクとするエッチング工程で第１絶縁膜３２及び半導体基板３１を所定の深さまでエッチングする。その後、フォトレジストパターン３３及び第１絶縁膜３２を除去する。前記エッチング工程により、フォトレジストパターンが形成された領域の半導体基板３１はエッチングされず、単結晶シリコン柱Ｂが形成される。
【００２１】
図３（ｃ）を参照すると、全体上部に第２絶縁膜３４を形成した後、化学的機械的研磨のような平坦化工程を行って単結晶シリコン柱Ｂの上部表面を露出させる。単結晶シリコン柱Ｂは、後続工程で第２絶縁膜３４の上部に形成される要素と半導体基板３１とのプラグの役割を果たす。
【００２２】
図３（ｄ）を参照すると、単結晶シリコン柱Ｂを含んだ第２絶縁膜３４上に非晶質シリコン薄膜３５を形成する。
【００２３】
図３（ｅ）を参照すると、所定の熱処理工程で非晶質シリコン薄膜の固相結晶化(Solid Phase Crystallization;ＳＰＣ)を促進させ、層間絶縁膜３４上に単結晶シリコン薄膜３６を形成する。
【００２４】
従来の固相結晶化は、通常、絶縁膜上に非晶質シリコン層のみがあり、熱処理以後にそれぞれ結晶方向の異なる多結晶シリコン層に変わる。しかし、本願発明では、非晶質シリコン薄膜（図２（ｃ）の２４または図３（ｄ）の３５）が、図２（ｃ）に示すように非晶質シリコン柱Ａによって単結晶シリコンの半導体基板２１と接するか、或いは図３（ｄ）に示すように単結晶シリコン柱（Ｂ）によって単結晶シリコンの半導体基板３１と接することになる。
【００２５】
この接合界面では核形成活性エネルギー(Nucleation activation energy)が小さいため、単結晶シリコン層の結晶をシード(seed)として結晶成長が発生する。即ち、熱処理過程中において接合面の単結晶シリコンがシードになり、非晶質シリコンの固相結晶化が促進されることにより、絶縁層の上部に単結晶シリコン薄膜が形成される。特に６００℃以下のファーネスアニーリング(furnace annealing)によって固相結晶化を促進させる場合、熱工程に対する熱負担が少なくて３次元積層構造の実現時に有利である。
【００２６】
次に、図４及び図５を参照して、非晶質シリコンの固相結晶化を用いて駆動トランジスタの上部に負荷トランジスタを形成する本発明に係る半導体素子の薄膜トランジスタ製造方法を説明する。
【００２７】
図４（ａ）を参照すると、半導体基板４１の所定の領域にフィールド酸化膜４２を形成した後、イオン注入工程によってｐウェル４３を形成する。その後、通常の工程で第１ゲート酸化膜４４、第１ゲート４５及びソース／ドレイン４６を形成する。これにより、第１ゲート酸化膜４４、第１ゲート４５及びソース／ドレイン４６からなる駆動トランジスタが製造される。
【００２８】
図４（ｂ）を参照すると、全体上部に層間絶縁膜４７を形成した後、第１ゲート４５上部の層間絶縁膜４７上に所定のパターンで第２ゲート４８を形成する。
【００２９】
図４（ｃ）を参照すると、第２ゲート４８を含んだ層間絶縁膜４７上に薄い酸化膜で第２ゲート酸化膜４９を形成する。第２ゲート酸化膜４９は第２ゲート４８の上部表面及び側壁が露出されないように、全体上部に均一に形成される。その後、第２ゲート酸化膜４９及び層間絶縁膜４７の所定の領域をエッチングしてドレイン４６が露出されるようにする。
【００３０】
図５（ａ）を参照すると、層間絶縁膜４７のエッチングされた領域が完全に埋め込まれるように、露出したドレイン４６を含んだ全体上部に非晶質シリコン薄膜５０を形成する。その後、化学的機械的研磨のような平坦化工程を行って非晶質シリコン薄膜５０の上部表面を平坦化させる。
【００３１】
図５（ｂ）を参照すると、所定のアニーリング工程で非晶質シリコン薄膜の固相結晶化(Solid Phase Crystallization;ＳＰＣ)を促進させ、非晶質シリコン薄膜を単結晶シリコン薄膜５１にする。アニーリング工程は、約６００℃以下の低温ファーネスアニーリング工程または熱負担の少ないレーザアニーリング工程とする。低温ファーネスアニーリング工程またはレーザアニーリング工程は、３次元積層構造の製造時に有利である。
【００３２】
この際、非晶質シリコン薄膜は、層間絶縁膜４７がエッチング工程によって除去された領域を介して単結晶シリコンのドレイン４６と接し、単結晶シリコンをシードとし、非晶質シリコンの固相結晶化を促進させることにより、単結晶シリコン薄膜５１にする。
【００３３】
その後、第２ゲート４８の上部にフォトレジスタパターン（図示せず）を形成した後、所定のイオン注入工程及びイオン注入された不純物の活性化熱処理を行って単結晶シリコン薄膜５１の所定の領域にソース／ドレイン５２を形成する。ソース／ドレイン５２を形成した後、フォトレジストパターンを除去する。
【００３４】
図５（ｃ）を参照すると、エッチング工程で単結晶シリコン薄膜５１の不要な部分を除去してパターニングする。これにより、第１ゲート酸化膜４４、第１ゲート４５及びソース／ドレイン４６からなる駆動トランジスタＴDの上部に、第２ゲート４８、第２ゲート酸化膜４９及びソース／ドレイン５２からなる負荷トランジスタＴLの単結晶シリコン薄膜トランジスタが製造される。第２ゲート４８上部の単結晶シリコン薄膜５１は、イオン注入工程が行われず、負荷トランジスタのチャネル領域５３になる。
【００３５】
前述の工程は、既存の下部ゲートポリシリコン薄膜トランジスタ(Bottom gate poly-Si Thin Film Transistor)を負荷トランジスタとして使用した既存の構造と同一であり、単に駆動トランジスタのドレインと負荷トランジスタのドレインとを連結するコンタクトプラグを負荷トランジスタのアクティブレイヤ(Active layer)である非晶質シリコン薄膜を単結晶に固相化させるための固相結晶化プラグ(Solid Phase Crystallization Plug;図５（ｃ）のＣ)として活用する。
【００３６】
これにより、既存の工程をそのまま維持しながら素子特性を向上させることができるという長所がある。ここで、非晶質シリコンの蒸着及び固相結晶化が６００℃以下の低い温度で行われるので、熱処理の際に不純物拡散(Dopant Diffusion)は大きく問題にならない。
【００３７】
図６を参照すると、半導体基板６１にフィールド酸化膜６２を形成し、ｐウェル６３及びｎウェル６４を形成した後、図４（ａ）に示すように、通常の工程で第１ゲート酸化膜６５、第１ゲート６６及びソース／ドレイン６７を形成して駆動トランジスタを形成する。
【００３８】
この際、ｎウェル６４にはｐ型の接合領域６８が形成される。その後、全体上部に層間絶縁膜６９を形成した後、ｐ型の接合領域６８及びドレイン６７が露出されるように、層間絶縁膜６９の所定の領域をエッチングして除去する。露出したｐ型の接合領域６８及びドレイン６７を含んだ全体上部に非晶質シリコン薄膜を形成した後、所定のアニーリング工程を行って非晶質シリコン薄膜を単結晶シリコン薄膜７０にする。
【００３９】
アニーリング工程は約６００℃以下の低温ファーネスアニーリング工程または熱負担の少ないレーザアニーリング工程で行う。低温ファーネスアニーリング工程またはレーザアニーリング工程は、３次元積層構造の製造時に有利である。単結晶シリコン薄膜７０の上部には通常の工程を経て第２ゲート酸化膜７１及び第２ゲート７２を所定のパターンで形成する。
【００４０】
その後、イオン注入工程で単結晶シリコン薄膜７０にソース／ドレイン７３を形成して第２ゲート酸化膜７１、第２ゲート７２及びソース／ドレイン７３からなる負荷トランジスタを製造する。第２ゲート７２の下部の単結晶シリコン薄膜７０は負荷トランジスタのチャネル領域７４になる。
【００４１】
本発明では、シードとして使用した単結晶シリコン柱を負荷トランジスタのボディコンタクトとすることにより、サブスレッショルド電流(subthreshold current)を減少させることができる。
【００４２】
即ち、駆動トランジスタのドレイン６７と負荷トランジスタのドレイン７３とを連結するコンタクトプラグをＳＰＣプラグＥとして活用すると共に、ボディコンタクトのために別にｎウェル６４を形成した後、これをＳＰＣプラグＤとして活用することができる。この場合は上部ゲート(Top gate)ＴＦＴ構造であるが、既存の積層ＳＲＡＭの場合と同様に、下部ゲート(Bottom gate)またはダブルゲート(double gate)ＴＦＴにも実現することが可能である。
【００４３】
【発明の効果】
上述したように、本発明は、単結晶の駆動トランジスタ上部の層間絶縁膜上に非晶質シリコンの固相結晶化を用いて単結晶シリコン薄膜を形成し、単結晶シリコン薄膜に単結晶シリコン薄膜トランジスタを形成して負荷トランジスタとして使用し、駆動トランジスタのドレインと負荷トランジスタのドレインとを連結するコンタクトプラグをＳＰＣプラグとして活用することにより、面積損失及び追加費用なく高性能、高集積の３次元積層ＳＲＡＭ製作が可能であり、ＳＰＣプラグのための領域を別に作るとしても、これを負荷トランジスタのボディコンタクトとして活用することにより、素子特性を向上させることができる。
【図面の簡単な説明】
【図１】ＳＲＡＭの構造を説明するための回路図である。
【図２】（ａ）〜（ｄ）は単結晶シリコン薄膜を形成する方法の第１実施例を説明するための素子の断面図である。
【図３】（ａ）〜（ｅ）は単結晶シリコン薄膜を形成する方法の第２実施例を説明するための素子の断面図である。
【図４】（ａ）〜（ｃ）は本発明に係る半導体素子の薄膜トランジスタ製造方法を説明するために順次示す素子の断面図である。
【図５】（ａ）〜（ｃ）は本発明に係る半導体素子の薄膜トランジスタ製造方法を説明するために順次示す素子の断面図である。
【図６】本発明に係る半導体素子の薄膜トランジスタ製造方法の他の実施例を説明するための素子の断面図である。
【符号の説明】
２１、３１、４１、６１ 半導体基板
２２、４７、６９ 層間絶縁膜
３２ 第１絶縁膜
２３、３３ フォトレジストパターン
３４ 第２絶縁膜
２４、３５、５０ 非晶質シリコン薄膜
２５、３６、５１、７０ 単結晶シリコン薄膜
４２、６２ フィールド酸化膜
４３、６３ ｐウェル
４４、６５、７１ 第１ゲート酸化膜
４５、６６、７２ 第１ゲート
４６、６７ ソース／ドレイン
４８ 第２ゲート
４９ 第２ゲート酸化膜
５２、７３ ソース／ドレイン
５３、７４ チャネル領域
６４ ｎウェル
６８ ｐ型接合領域
Ａ 非晶質シリコン柱
Ｂ 単結晶シリコン柱
Ｃ、Ｄ、Ｅ 固相結晶化プラグ
ＴD 駆動トランジスタ
ＴL 負荷トランジスタ
Claims (5)
- 半導体基板にアクセストランジスタ及び駆動トランジスタのそれぞれを多数形成した後、前記全体構造上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に所定のパターンでゲートを形成した後、全体上部にゲート酸化膜を形成する段階と、
前記ゲート酸化膜及び層間絶縁膜の所定の領域をエッチングして前記駆動トランジスタのドレインを露出させる段階と、
全体上部に非晶質シリコン薄膜を形成する段階と、
アニーリング工程で、前記駆動トランジスタのドレインの単結晶シリコンをシードとして、前記非晶質シリコン薄膜を固相結晶化させて単結晶シリコン薄膜にする段階と、
前記ゲート上部の前記単結晶シリコン薄膜を除いた所定の領域に不純物を注入してソース／ドレインを形成する段階とからなることを特徴とする半導体素子の薄膜トランジスタ製造方法。 - 前記アニーリング工程は６００℃以下の低温ファーネスアニーリングまたはレーザアニーリングとすることを特徴とする請求項１記載の半導体素子の薄膜トランジスタ製造方法。
- 半導体基板に接合領域、アクセストランジスタ及び駆動トランジスタのそれぞれを多数形成した後、前記全体構造上に層間絶縁膜を形成する段階と、
前記層間絶縁膜の所定の領域をエッチングして前記接合領域及び前記駆動駆動トランジスタのドレインを露出させる段階と、
全体上部に非晶質シリコン薄膜を形成する段階と、
アニーリング工程で、前記駆動トランジスタのドレインの単結晶シリコンをシードとして、前記非晶質シリコン薄膜を固相結晶化させて単結晶シリコン薄膜にする段階と、
前記接合領域上部の単結晶シリコン薄膜上に所定のパターンでゲート酸化膜及びゲートを形成する段階と、
前記ゲートをイオン注入マスクとして用いる不純物イオン注入工程によって前記単結晶シリコン薄膜にソース／ドレインを形成する段階とからなることを特徴とする半導体素子の薄膜トランジスタ製造方法。 - 前記アニーリング工程は６００℃以下の低温ファーネスアニーリングまたはレーザアニーリングとすることを特徴とする請求項３記載の半導体素子の薄膜トランジスタ製造方法。
- 前記接合領域上部の前記層間絶縁膜に埋め込まれた前記単結晶シリコン薄膜は、ボディコンタクトプラグとして用いられることを特徴とする請求項３記載の半導体素子の薄膜トランジスタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035567A KR100418089B1 (ko) | 2001-06-21 | 2001-06-21 | 반도체 소자의 박막 트랜지스터 제조 방법 |
| KR2001-35567 | 2001-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017708A JP2003017708A (ja) | 2003-01-17 |
| JP4087107B2 true JP4087107B2 (ja) | 2008-05-21 |
Family
ID=19711196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372346A Expired - Fee Related JP4087107B2 (ja) | 2001-06-21 | 2001-12-06 | 半導体素子の薄膜トランジスタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6723589B2 (ja) |
| JP (1) | JP4087107B2 (ja) |
| KR (1) | KR100418089B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247528B2 (en) * | 2004-02-24 | 2007-07-24 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques |
| US7312110B2 (en) * | 2004-04-06 | 2007-12-25 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices having thin film transistors |
| KR100519801B1 (ko) | 2004-04-26 | 2005-10-10 | 삼성전자주식회사 | 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들 |
| KR100712101B1 (ko) * | 2004-06-30 | 2007-05-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| US7315466B2 (en) * | 2004-08-04 | 2008-01-01 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method for arranging and manufacturing the same |
| KR100678461B1 (ko) | 2004-11-08 | 2007-02-02 | 삼성전자주식회사 | 상부 및 하부 셀 게이트 패턴들과 접촉하는 랜딩 패드를갖는 에스 램들 및 그 형성방법들 |
| KR100678462B1 (ko) | 2004-11-16 | 2007-02-02 | 삼성전자주식회사 | 단결정 박막 트랜지스터들을 갖는 반도체 집적회로 소자들및 그 제조방법들 |
| KR100583972B1 (ko) | 2004-11-26 | 2006-05-26 | 삼성전자주식회사 | 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들 |
| KR100566675B1 (ko) | 2004-12-14 | 2006-03-31 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
| KR100580640B1 (ko) | 2004-12-17 | 2006-05-16 | 삼성전자주식회사 | 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법 |
| KR100663360B1 (ko) * | 2005-04-20 | 2007-01-02 | 삼성전자주식회사 | 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들 |
| KR100607413B1 (ko) | 2005-04-27 | 2006-08-01 | 삼성전자주식회사 | 스택형 반도체 장치 및 그 제조 방법 |
| KR100718265B1 (ko) * | 2005-05-23 | 2007-05-14 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR100676201B1 (ko) * | 2005-05-24 | 2007-01-30 | 삼성전자주식회사 | 원자층 적층법을 이용한 반도체 디바이스 제조방법 |
| KR100611076B1 (ko) | 2005-07-15 | 2006-08-09 | 삼성전자주식회사 | 스택형 반도체 장치 및 그 제조 방법 |
| KR101209041B1 (ko) | 2005-11-25 | 2012-12-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR100773096B1 (ko) * | 2006-01-20 | 2007-11-02 | 삼성전자주식회사 | 도펀트 도핑 영역을 포함하는 반도체 소자의 형성 방법 |
| JP2007329200A (ja) * | 2006-06-06 | 2007-12-20 | Toshiba Corp | 半導体装置の製造方法 |
| US20080070423A1 (en) * | 2006-09-15 | 2008-03-20 | Crowder Mark A | Buried seed one-shot interlevel crystallization |
| KR100790761B1 (ko) | 2006-09-29 | 2008-01-03 | 한국전자통신연구원 | 인버터 |
| US7816735B2 (en) | 2006-10-13 | 2010-10-19 | Samsung Electronics Co., Ltd. | Integrated circuit devices including a transcription-preventing pattern |
| KR100816498B1 (ko) | 2006-12-07 | 2008-03-24 | 한국전자통신연구원 | 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법 |
| JP5526529B2 (ja) * | 2008-11-18 | 2014-06-18 | 株式会社ニコン | 積層半導体装置及び積層半導体装置の製造方法 |
| KR101486426B1 (ko) | 2009-01-30 | 2015-01-26 | 삼성전자주식회사 | 스택형 로드리스 반도체 메모리 소자 |
| CN102668063B (zh) | 2009-11-20 | 2015-02-18 | 株式会社半导体能源研究所 | 半导体装置 |
| WO2011074408A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Non-volatile latch circuit and logic circuit, and semiconductor device using the same |
| WO2012127769A1 (ja) * | 2011-03-22 | 2012-09-27 | パナソニック株式会社 | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 |
| KR102053348B1 (ko) | 2013-09-05 | 2019-12-06 | 삼성전자주식회사 | 반도체 소자 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940009608B1 (ko) * | 1991-11-30 | 1994-10-15 | 삼성전자 주식회사 | 반도체 메모리장치 및 그 제조방법 |
| JP2689038B2 (ja) * | 1991-12-04 | 1997-12-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5156987A (en) * | 1991-12-18 | 1992-10-20 | Micron Technology, Inc. | High performance thin film transistor (TFT) by solid phase epitaxial regrowth |
| JPH05235304A (ja) * | 1992-02-25 | 1993-09-10 | Sony Corp | Ｔｆｔ負荷型ｓｒａｍ |
| JPH06334148A (ja) * | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5675185A (en) * | 1995-09-29 | 1997-10-07 | International Business Machines Corporation | Semiconductor structure incorporating thin film transistors with undoped cap oxide layers |
| KR100215851B1 (ko) * | 1995-12-26 | 1999-08-16 | 구본준 | 반도체 소자의 구조 |
| JP2950232B2 (ja) * | 1996-03-29 | 1999-09-20 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| KR100249156B1 (ko) * | 1997-05-13 | 2000-03-15 | 김영환 | 에스램(sram)셀및그제조방법 |
| US6271542B1 (en) * | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
| KR100470186B1 (ko) * | 1997-12-31 | 2005-07-18 | 주식회사 하이닉스반도체 | 스태틱랜덤액세스메모리셀의제조방법 |
| JP3414662B2 (ja) * | 1999-01-19 | 2003-06-09 | 株式会社半導体エネルギー研究所 | Ｓｒａｍセル及びその製造方法 |
-
2001
- 2001-06-21 KR KR10-2001-0035567A patent/KR100418089B1/ko not_active IP Right Cessation
- 2001-12-06 JP JP2001372346A patent/JP4087107B2/ja not_active Expired - Fee Related
- 2001-12-27 US US10/026,956 patent/US6723589B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020197794A1 (en) | 2002-12-26 |
| KR100418089B1 (ko) | 2004-02-11 |
| JP2003017708A (ja) | 2003-01-17 |
| US6723589B2 (en) | 2004-04-20 |
| KR20020096743A (ko) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4087107B2 (ja) | 半導体素子の薄膜トランジスタ製造方法 | |
| US7183611B2 (en) | SRAM constructions, and electronic systems comprising SRAM constructions | |
| US7190028B2 (en) | Semiconductor-on-insulator constructions | |
| US6958263B2 (en) | Methods of forming devices, constructions and systems comprising thyristors | |
| US6882010B2 (en) | High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters | |
| KR100724560B1 (ko) | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 | |
| JP4927321B2 (ja) | 半導体記憶装置 | |
| US8106449B2 (en) | Semiconductor device | |
| US7387919B2 (en) | Methods of fabricating a semiconductor device having a node contact structure of a CMOS inverter | |
| US7521715B2 (en) | Node contact structures in semiconductor devices | |
| US20020137271A1 (en) | Flash memory with ultra thin vertical body transistors | |
| JP5364108B2 (ja) | 半導体装置の製造方法 | |
| JP2013521649A (ja) | サイリスタベースメモリセル、デバイス及びそれらを含むシステム、そしてそれらを形成する方法 | |
| JP2004527901A (ja) | キャビティ内に部分的に製造されたコンデンサ構造を備えたｄｒａｍセル及びその作動方法 | |
| JP2004096065A (ja) | 半導体記憶装置およびその製造方法 | |
| JPWO2007063990A1 (ja) | 半導体装置およびその製造方法 | |
| JP2004165197A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW201813059A (zh) | Ｓｏｉ記憶體裝置 | |
| KR100568871B1 (ko) | 에스램 제조방법 | |
| WO2007063988A1 (ja) | 半導体装置およびその製造方法 | |
| KR100566311B1 (ko) | 씨모스 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 | |
| KR20030053968A (ko) | 에스램 셀의 제조방법 | |
| JP2009141296A (ja) | 半導体装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |