JP4080324B2 - 強誘電体メモリの駆動装置及び方法 - Google Patents
強誘電体メモリの駆動装置及び方法 Download PDFInfo
- Publication number
- JP4080324B2 JP4080324B2 JP2002380801A JP2002380801A JP4080324B2 JP 4080324 B2 JP4080324 B2 JP 4080324B2 JP 2002380801 A JP2002380801 A JP 2002380801A JP 2002380801 A JP2002380801 A JP 2002380801A JP 4080324 B2 JP4080324 B2 JP 4080324B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- address
- write
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は、強誘電体に関するもので、特に、チップ駆動時に該当アドレスのリード/ライトサイクル時間を十分に確保できるようにした強誘電体メモリの駆動装置及び方法に関する。
【0002】
【従来の技術】
一般に、不揮発性強誘電体メモリ装置すなわち、FRAM(Ferroelectric Random Access Memory)はDRAM程度のデータ処理速度を有し、電源のオフ時にもデータが保存される特性のため次世代記憶素子として注目を浴びている。
【0003】
FRAMはDRAMとほとんど同じ構造を有する記憶素子であって、キャパシタの材料として強誘電体を用いたことが異なる。強誘電体の特性である高い残留分極を利用したものである。
この残留分極特性によって電界を除去してもデータが消えない。すなわち、不揮発性素子である。
【0004】
図1は一般的な強誘電体の特性のヒステリシスループ特性図である。
図1のように、電界によって誘起された分極が電界を除去しても残留分極(又は自発分極)の存在によって消滅せず一定量(d、a状態)を保持していることが分かる。
不揮発性強誘電体のメモリセルは前記d、a状態を各々1,0に対応させて記憶素子として応用したものである。
【0005】
以下添付図面を参考して従来技術の強誘電体メモリに関して説明する。
図2は一般的な不揮発性強誘電体のメモリ装置による単位セルを示している。
図2のように、一方向にビットラインB/Lが形成され、そのビットラインと交差する方向にワードラインが形成され、ワードライン(W/L)と一定の間隔を保って平行にプレートライン(P/L)が形成され、ゲートがワードラインに連結されソースがビットラインに連結されるトランジスタT1を設け、二つの端子のうち、第1端子がトランジスタT1のドレインに連結され、第2端子はプレートライン(P/L)に連結されるように強誘電体キャパシタ(FCI)を設けている。
【0006】
このような不揮発性強誘電体メモリ素子のデータ入/出力動作は次の通りである。
図3aは一般的なの不揮発性強誘電体メモリ装置のライトモード動作を示すタイミング図であり、図3bはリードモードの動作を示すタイミング図である。
先ず、ライトモードの場合、外部から印加されるチップイネーブル信号(CSBpad)がハイからローに活性化され、同時にライトイネーブル信号(WEBpad)をハイからローに遷移させるとライトモードが開始される。
【0007】
次に、ライトモードでアドレスデコーディングが開始されると該当ワードラインに印加されるパルスがローからハイに遷移されてセルが選択される。
このようにワードラインがハイ状態を保持している期間で該当プレートラインには順に一定期間のハイ信号と一定期間のロー信号が印加される。また、選択されたセルにロジック値“1”又は“0”を書き込むために該当ビットラインにライトイネーブル信号に同期される“ハイ”又は“ロー”信号を印加する。
すなわち、ビットラインにハイ信号を印加し、ワードラインに印加される信号がハイ状態の期間でプレートラインに印加される信号がローであれば、強誘電体キャパシタではロジック値“1”が記録される。また、ビットラインにロー信号を印加しプレートラインに印加される信号がハイ信号であれば強誘電体キャパシタにはロジック値“0”と記録される。
【0008】
次に、セル格納されたデータを読みとるための動作は次の通りである。
外部でチップイネーブル信号をハイからローに活性化させると該当ワードラインが選択されるが、その前に全てのビットラインは等化信号によってロー電圧ににされる。
【0009】
また、各ビットラインを非活性化させた後、アドレスをデコーディングする。デコーディングされたアドレスによってローであった該当ワードラインがハイに遷移されて該当セルを選択する。選択されたセルのプレートラインにハイ信号を印加して強誘電体メモリに格納されたロジック値“1”に対応するデータ(Qs)を破壊させる。
【0010】
もし、強誘電体メモリにロジック値“0”が格納されていたら、それに応ずるデータ(Qns)は破壊されない。このように破壊されたデータと破壊されないデータは前記したヒステリシスループの原理によって互いに異なる値を出力することになってセンスアンプはロジック値“1”又は“0”をセンシングする。
【0011】
すなわち、データが破壊された場合には図1のヒステリシスループのようにdからfに変更される場合であり、データが破壊されない場合はaからfに変更される場合である。
従って、一定時間経過した後にセンスアンプがイネーブルされると、データが破壊された場合は増幅されてロジック値“1”を出力し、データが破壊されない場合は増幅されてロジック値“0”を出力する。
このように、センスアンプでデータを増幅した後には元のデータに復元しなければならないので該当ワードラインにハイ信号を印加した状態でプレートラインをハイからローに非活性化させる。
このようなリードライト動作をする強誘電体メモリではアドレスを変えて新しいアドレスが設定されるとそのアドレスに対して正常なリード/ライト動作が完了できる十分な時間が要求される。
すなわち、該当アドレス期間がサイクル時間より小さいとメモリセルデータが損失されることがある。
【0012】
【発明が解決しようとする課題】
前記のような従来の強誘電体メモリは次のような問題がった。
リード/ライト動作において、該当するアドレスで正常な動作が完了できる十分な時間が要求されるが、従来技術では他のアドレスが入ってくるとそれを阻止できず、該当アドレスのサイクル時間が保障されないという問題がある。
このように、該当アドレスのサイクル時間が保障されない場合にはアドレスショートパルスノイズ(address short pulse noise)の発生でチップ動作に影響を与えデータの損失のおそれがある。
【0013】
本発明は、上記従来技術の問題点を解決するためのもので、チップ駆動時に該当アドレスのリード/ライトサイクル時間を十分に確保できるようにした強誘電体メモリの駆動装置及び方法を提供することが目的である。
【0014】
【課題を解決するための手段】
上記目的を達成するための本発明による強誘電体メモリの駆動装置は、バッファリングされたアドレス信号をフィードバックされるセル動作パルスによってラッチするアドレスラッチブロックと、アドレス信号の変化を感知してアドレス遷移検出信号ATDを発生させ複数のアドレスによって発生されたATDパルスを合算して出力するATDSUM出力ブロックと、前記ATDSUMのパルス幅を拡張し拡張されたパルス信号を用いてチップ制御パルスを出力するパルス幅拡張/制御パルス発生ブロックと、前記チップ制御パルスを用いてリード/ライトチップ動作に必要とするパルス幅を有するセル動作パルスを発生させるセル動作パルス発生ブロックを含んでおり、前記アドレスに該当するセル動作パルスのアクティブ期間では他のアドレスのATDパルスが発生しないようにすることを特徴とする。
【0015】
本発明による強誘電体メモリの駆動方法は、強誘電体のチップ動作を制御するための動作パルス発生における一つのサイクル時間をt0,t1,t2,t3,t4,t5の期間に分ける場合に、t0期間の終端部分からアドレス遷移が発生するとt1期間の開始点からATDパルスを発生させるステップと、前記ATDパルスを合算(ATDSUM)して出力するステップと、(ATDSUM)パルスの後エッジタイムがt3期間まで拡張されるようにパルス幅を拡張しこれを用いて制御パルス(CP)を作るステップと、制御パルスによってt2からt5期間までのセル動作パルスを作って該期間の間正常なリード/ライト動作が行われるようにしセル動作パルスの活性化期間で新しいアドレスが入ってもATDパルスの発生を阻止することを特徴とする。
【0016】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【0017】
データセンシング過程ではセルデータが破壊されるので破壊されたデータを復旧する期間が必要である。
このように破壊されたデータを復旧する期間まで含む単位期間を“サイクル時間”と定義するとき、本発明は該当アドレスのサイクル時間の間には他のアドレスが入ってもこれを阻止してチップ動作に影響を与えないようにして、十分なチップ動作時間を確保できるようにしたものである。
【0018】
図4は本発明の第1実施形態による強誘電体メモリの駆動装置の構成ブロック図であり、図5は図4の強誘電体メモリ駆動装置の動作タイミングである。
本発明の強誘電体メモリではセル動作パルスを発生させるための回路は、アドレス信号が印加されるアドレスパッド41と、アドレスパッド41に印加されたアドレス信号をバッファリングして出力するアドレスバッファ42と、バッファリングされたアドレス信号(AN)、(ANB)が入力されてアドレスの入力不一致を取り除くためにアドレス信号をラッチ出力するアドレスラッチブロック(AL)43とを備えている。このバッファリングされたアドレス信号が入力されるとアドレス信号の変化を感知してアドレス遷移検出信号を発生させるアドレス遷移検出ブロック44と、複数のアドレスによって発生されたATDパルスを合算して出力するATDパルス合算部45とからなるATDSUM出力ブロック46がアドレスバッファ42とアドレスラッチブロック43に連結されている。さらに本実施形態は、非正常な小さいパルス幅を有するATDSUM信号によって正常なサイクル時間が保障されないことから発生するデータ損失を抑制するためにATDSUM出力ブロック46の出力信号(ATDSUM)のパルス幅を拡張し、拡張されたパルス信号を用いてチップ制御パルスを出力するパルス幅拡張/制御パルス発生ブロック47を含む。
【0019】
ここで、パルス幅拡張/制御パルス発生ブロック47はパルス幅が拡張されたパルス信号の開始エッジを受けて制御パルスCPを生成し、これを更にATDSUM出力ブロック46のATDパルス合算部45にフィードバックさせて制御パルスCP期間でパルス幅が拡張されたパルス信号を安定化させるためのものである。
また、パルス幅拡張/制御パルス発生ブロック47の制御パルスCPはセル動作パルス発生ブロック48に入力される。このセル動作パルス発生ブロック48では制御パルスCPに基づいて正常なリード/ライトチップ動作に必要とするパルス幅を有するセル動作パルスOPを発生させる。
【0020】
ここで、セル動作パルス発生ブロック48のセル動作パルスOPはアドレス遷移検出ブロック44にフィードバックされてアドレス遷移検出時の制御信号(ATDCON)として用いられる。
これはセル動作パルスOPの開始エッジで後端部のエッジまでATD信号の入力を阻止するためである。
【0021】
また、セル動作パルスOPはアドレスラッチブロック43にフィードバックされるが、これはセル動作パルスOPの開始エッジでアドレス信号をラッチするためである。
【0022】
このようにセル動作パルスOPの開始エッジでアドレスをラッチする理由は、アドレスパッド41に入力されるアドレス入力時間差のマージンを確保するためでアドレスの入力不一致(スキュー)が発生してもこれがチップ動作に影響を与えることを抑制するためである。
また、アドレスラッチブロック43から出力される信号(AAN、AABN)はプリデコーダーに出力される。
【0023】
このような本発明の第1実施形態による強誘電体メモリの駆動装置の全体的なセル動作パルス発生過程について図5を参照して説明する。
図5のようにt0期間の終端部分でアドレス遷移が発生するとt1期間の開始点からATDパルスが発生する。
次にこのATDパルスは、ATDパルス合算部45によって合算出力されてパルス幅拡張/制御パルス発生ブロック47によって後エッジがt3期間まで拡張される。また、このATDパルスは制御パルスCPを発生させる。このCPパルスによってセル動作パルスOPが発生する。
このセル動作パルスOPによってATD出力を非活性化するとともにアドレスラッチALを動作させる。
このように、本実施形態ではATD出力を非活性化させているので、セル動作パルスOP期間すなわち、t4、t5期間に新しいアドレスが入ってもATDパルスが発生することがないので新しいアドレスは有効にはならない。
【0024】
このような動作を行うセル動作パルス発生に関係する各ブロックの詳細構成及び動作に関して説明する。
図6は本発明によるアドレスバッファの実施形態の詳細構成図である。
アドレスバッファはESDトランジスタ61を有する第1入力端にアドレスパッド信号が印加され、第2入力端にチップイネーブル制御信号CEBCONが印加されてこれらの信号をNOR演算する論理演算手段62と、論理演算手段62の出力信号を反転する第1インバータ63と、第1インバータ63の出力信号を更に反転してリセットのための/アドレス信号を出力する第2インバータ64と、第2インバータ64の出力信号を反転してアドレス信号ANを出力する第3インバータ65とからなる。
【0025】
また、本発明によるアドレスラッチの実施形態の詳細構成は、図7のように、アドレスバッファ42の出力信号ANをセル動作パルスOP、セル動作パルスOPBによって選択的にスイッチング出力する第1伝送ゲート71と、第1伝送ゲート71の出力端に直列連結される第1、2インバータ73、74とからなり第1伝送ゲート71の出力信号をラッチするラッチ手段と、そのラッチ手段によってフィードバックされる出力信号をセル動作パルスOPとセル動作パルスOPBによって選択的にスイッチングして第1伝送ゲート71の出力端に出力する第2伝送ゲート72と、第1インバータ73の出力信号を反転して反転された信号(AAN)をプリデコーダーに出力する第3インバータ75と、第1インバータ73の出力信号を反転する第4インバータ76と、第4インバータの出力信号を反転して反転された信号AABNをプリデコーダーに出力する第5インバータ77とからなる。
【0026】
また、ATDSUM出力ブロックの実施形態の詳細構成は次の通りである。
図8は本実施形態によるATDSUM出力ブロック46の構成図であり、図9はその動作タイミング図である。
直列に構成されるn個のインバータを備えアドレスバッファ42のアドレス信号ANBを一定時間遅延させるアドレス遅延ブロック81と、アドレス遅延ブロック81のn−1番目のインバータの出力信号を反転する第1インバータ82と、第1インバータ82の出力信号を反転する第2インバータ83と、アドレスバッファ42の出力アドレス信号(AN)、アドレス遅延ブロック81の出力信号、セル動作パルス発生ブロック48からのセル動作パルス(ATDCON)を入力して論理演算する第1NORゲート84と、第2インバータ83の出力信号、アドレスバッファ42の他方のアドレス信号(ANB)、セル動作パルス発生ブロック48のセル動作パルス(ATDCON)を入力して論理演算する第2NORゲート85と、ATDSUMを出力する第1、2出力トランジスタ86、87とからなる。これらの出力トランジスタ86、87は直列に連結され、その共通の接続点が出力端であり、一方86のゲートが第1NORゲート84の出力に、他方87のゲートが第2NORゲート85の出力に接続されている。
【0027】
このようなATDSUM出力ブロック46は図9のように、ATDCONパルスがローの状態のとき、アドレスが遷移されるとアドレスバッファ42のアドレス(AN)、アドレス(ANB)信号が各々ハイからローに、ローからハイに遷移する。同時にATD信号が立ち上がる。
また、図8のノード(1)ではアドレス遅延ブロック81によって一定時間遅延されてローからハイに遷移する。次のアドレスの遷移時にハイからローに遷移する。
【0028】
また、ノード(3)ではノード(1)とは逆にハイからアドレス遅延ブロック81によって一定時間遅延されてローに遷移し、次のアドレスの遷移時にハイからローに遷移する。
また、ノード(2)ではアドレス遷移が発生してアドレス遅延ブロック81によって遅延させられている間だけハイレベルである。一方、ノード(4)では次のアドレス遷移時に遅延期間の間だけハイレベルとなる。従って、最終出力端におけるATDSUMパルスはノード(2)とノード(4)のレベルがハイの期間だけハイが出力される。すなわち“ON”となる。
【0029】
また、本発明によるパルス幅拡張/制御パルス発生ブロックに関して説明すると次の通りである。
図10は本発明によるパルス幅拡張/制御パルス発生ブロックの実施形態の構成図であり、図11はその動作タイミング図である。
パルス幅拡張/制御パルス発生ブロック47は、ATDSUM出力ブロック46から出力されるATDSUMパルスを反転させる第1インバータ101と、複数のインバータが直列連結されて反転されたATDSUMパルスを一定時間遅延させるATDSUM遅延ブロック102と、そのATDSUM遅延ブロック102によって遅延された反転ATDSUMパルスと遅延されない入力ATDSUMパルスをNOR演算するNORゲート103と、一方の電極には電源電圧が印加され他方の電極にはATDSUMパルスが印加されNORゲート103の出力信号がゲートに印加される第1PMOSトランジスタ104と、一方の電極に電源電圧が印加され他方の電極にはATDSUMパルスが印加されゲートに反転されたATDSUMパルスが印加される第2PMOSトランジスタ105と、ゲートに反転されたATDSUMパルスが印加され一方の電極が前記第1、2PMOSトランジスタ104、105の他方の電極に連結される第1NMOSトランジスタ106と、前記第1NMOSトランジスタ106に直列に連結され他方の電極には接地電圧が印加されゲートがNORゲート103の出力端に連結される第2NMOSトランジスタ107と、NORゲート103の出力端に連結されてNORゲートの出力信号を反転する第2インバータ108と、第2インバータ108の出力信号を反転して制御パルスCPを出力する第3インバータ109とからなる。
【0030】
このようなパルス幅拡張/制御パルス発生ブロック47の制御パルス発生動作を図11に示す。
まず、ATDパルスの遷移時点から拡張されるATDSUMパルスはノード(5)から第1インバータ101によって反転され、ノード(7)ではATDSUM遅延ブロック102によってローレベルのまま一定時間遅延された後にハイレベルに遷移する。
また、ノード(6)ではATDSUMパルスの遷移が発した時点でハイになりノード(7)における遅延後に遷移した時点でローになる。その間ハイレベルを維持する。
また、ノード(8)の第1PMOSトランジスタ104はノード(6)におけるパルスレベルがハイである期間だけOFF状態となる。
ノード(6)のパルスは第2、3インバータ108、109を経てパルスCPとして出力され、その制御パルスは図4のセル動作パルス発生ブロック48によってセル動作パルスATDCONとして出力される。
【0031】
このような構成を有する本実施形態による強誘電体メモリの駆動装置の全体的な動作は次の通りである。
図12は本実施形態による制御パルスCPに関係する信号における“0”ライトに関係する波形の詳細動作タイミング図である。
制御パルスCPの後エッジ部分を用いて新しい(next)アドレスのWL(next)とPL(next)を活性化させる。
また、以前の(previous)アドレスのWL(previous)、PL(previous)も制御パルスCPの後エッジ部分を用いて非活性化させる。
従って、制御パルスCPの活性化期間ではtWR(Write Recovery Time)が保障される。すなわち、/WE(Write Enable)信号がローレベルからハイに遷移される時点を制御パルスCPの後エッジ部分まで遅延させることができる。
【0032】
図12の動作タイミング図において、t0,t1,t2期間が以前サイクルのライトモード期間で“0”ライト期間である。また、t3,t4,t5期間が新しいサイクルのリードモード期間でt3期間がセンシング期間であり、t4期間が“1”再格納期間、t5期間が“0”再格納期間である。
t1期間の開始点で新しいアドレスが入力されているにもかかわらず/WEパルスの遷移時点の遅延によってtWR(Write Recovery Time)が保障されることが分かるであろう。
【0033】
図13は本実施形態による制御パルスCPによって関係される信号における“0”再格納に関係する波形の詳細動作タイミング図である。
新しいサイクルの制御パルスCPのハイ期間で以前のサイクルのアドレスが有効であるので、制御パルスCP期間のリードモードで“0”再格納期間として活用できることが分かるであろう。
【0034】
また、図14は本実施形態による制御パルスCPに関係する信号において参照パルス発生に関する詳細動作タイミング図である。
制御パルスCP期間の間にREF_EQとREF_PLを用いて参照キャパシタに参照チャージを充電させる。
図14はその充電されたチャージをt3期間の間参照ビットラインに供給する過程を示したものである。
図14における参照パルス発生のための参照パルス発生回路の一例に対して下記に説明する。
勿論、参照発生回路の構成は以下で説明する図15の構造以外に他の構造に構成できることは勿論である。
【0035】
図15は本発明において採択する参照パルス発生回路の一実施形態を示す回路図である。
参照パルス発生回路は一方向に構成される複数のビットライン(BL1,BL2,BL3,、、BLn)と、ビットライン(BL1,BL2,BL3,、、BLn)に直交する方向に構成される第1,2参照ワードライン(REF_W/L_1)と、(REF_W/L_2)と、第1、2参照ワードライン(REF_W/L_1)と、(REF_W/L_2)と同一の方向に構成される参照プレートライン(REF_W/L_1)と、第1電極が参照プレートライン(REF_W/L_1)に連結され第2電極が参照セルのストレージノード(SN)に連結されて互いに並列に構成される複数の参照キャパシタ(FC1,FC2,FC3,..FCn)と、ゲートに参照セル等化制御信号(REF_EQ)が印加され、一方の電極は接地端子VSSに他方の電極はストレージノードSNに連結されるNMOSトランジスタT2と、一方の電極がそれぞれ異なるビットラインBL1、BL2・・・に連結され、他方の電極は参照キャパシタのストレージノード(SN)に連結され、ゲートが第1参照ワードライン(REF_W/L_1)と第2参照ワードライン(REF_W/L_2)に図面上左側のものから順に交互に連結され、一つおきに共通に連結される複数のNMOSトランジスタ(T1―1、T1―2、T1―3,...T1−n)とからなるスイッチングブロックを備えている。
図15の参照チャージ発生回路は折り返し型ビットライン(Folded B/L)の場合にもREF_WL_1とREF_WL_2を互いに変えて該当ビットラインが参照するときに活性化させることになる。
【0036】
以上説明した本発明の第1実施形態はATDパルスを用いて該当アドレスのサイクル時間を確保できるようにしたものである。ATDパルスだけでなく、WTDパルスをも用いて該当アドレスのサイクル時間を十分に確保できるようにすることも可能であり、それを実現した本発明の第2実施形態を以下説明する。
図16は本発明の第2実施形態による強誘電体メモリの駆動装置の詳細構成図であり、図17は図16の強誘電体メモリ駆動装置の動作タイミング図である。
【0037】
本発明の第2実施形態はアドレス信号を変化することなく/WE信号を用いてライトサイクル動作を行う場合の回路構成を示すもので、同じアドレスにおいてリード動作後にすぐライト動作を行う場合のセル動作パルスの発生のためのブロックを示すものである。
その具体的構成は、アドレス信号が印加されるアドレスパッド161と、アドレスパッド161に印加されたアドレス信号をバッファリングして出力するアドレスバッファ162と、バッファリングされたアドレス信号(AN、ANB)が入力されてアドレススキューを除去するためにアドレス信号をラッチして出力するアドレスラッチブロック(AL)163と、前記バッファリングされたアドレス信号が入力されるとアドレス信号の変化を感知してアドレス遷移検出信号を発生させるアドレス遷移検出ブロック164、複数のアドレスによって発生されたATDパルスを合算して出力するATDパルス合算部165からなるATDSUM出力ブロック166と、非正常な小さいパルス幅を有するATDSUM信号によって正常なサイクル時間が保障されないことから発生されるデータ損失を抑制するためにATDSUM出力ブロック166の出力信号(ATDSUM)のパルス幅を拡張し、拡張されたパルス信号を用いてチップ制御パルスを出力するパルス幅拡張/制御パルス発生ブロック167を含む。
【0038】
制御パルス発生ブロック167はパルス幅が拡張されたパルス信号の開始エッジを受けて制御パルスCPを生成し、これを更にATDSUM出力ブロック166のATDパルス合算部165にフィードバックさせて制御パルスCP期間でパルス幅が拡張されたパルス信号を安定させている。
制御パルス発生ブロック167の制御パルスCPはセル動作パルス発生ブロック168に入力され、セル動作パルス発生ブロック168では正常なリードライトチップ動作に必要なパルス幅を有するセル動作パルスOPを発生させる。
【0039】
セル動作パルス発生ブロック168のセル動作パルスOPはアドレス遷移検出ブロック164にフィードバックされてアドレス遷移検出時の制御信号ATDCONとして用いられる。これはセル動作パルスOPの開始エッジで後端のエッジまでATD信号の入力を阻止するためである。
また、セル動作パルスOPはアドレスラッチブロック163にフィードバックされるが、これはセル動作パルスOPの開始エッジからアドレス信号がラッチされるようにするためである。
【0040】
このようにセル動作パルスOP発生ブロックが構成され、アドレスが変化することなくライトサイクル動作を行うためのブロックとしては/ライトイネーブル信号(/WE)が印加される/ライトイネーブルパッド169と、/ライトイネーブル信号(/WE)をバッファリングして出力するライトイネーブルバッファ170と、/ライトイネーブル信号及びセル動作パルスOPを入力してセル動作パルスOPがハイ状態でだけライト遷移検出信号(WTD)を出力するライト遷移検出ブロック171と、ライト遷移検出信号によって正常なライト動作を行うためにライト制御パルスWCPを出力するライト制御パルス発生ブロック172と、ライト制御パルス発生ブロック172から出力されるライト制御パルスWCPによってローレベルの期間で他の動作を阻止してライト動作だけを行わせるライト動作パルスを出力するライト動作パルス発生ブロック173を含む。
【0041】
このような図16の回路は同一アドレスでリード動作後にすぐライト動作を行う場合であるので、/WE信号によってWTD(Write Transition Detection)パルスを作るときに、セル動作パルスOPの状況によってWTDパルスの発生を決めるようにしたものである。
もし、セル動作パルスOPがローの場合にはチップATDパルスによって正常に動作しているものと判断してWTDパルスが発生しないようにし、セル動作パルスOPがハイの期間だけWTDパルスを発生させる。
【0042】
WTDパルスは正常にライト動作が行われるようにライト制御パルスWCPを生成する。
図17から見ると、一つのサイクル時間の間にアドレスが変化することなく、セル動作パルスOPがハイの期間の間に/WE信号だけを用いてWTDパルスを検出し、これを用いて正常なライト動作タイムすなわち、t2,t3,t4,t5期間を確保することを示している。
【0043】
このような本発明の第2実施形態による強誘電体メモリの駆動装置において/WEを用いてWOPを発生する各ブロックの詳細構成は次の通りである。
図18はライトイネーブルバッファの詳細構成図であり、図19はライト遷移検出ブロックの詳細構成図である。
ライトイネーブルバッファは図18のように、ESDトランジスタ181を有する第1入力端にラインイネーブルパッド信号(WEB_Pad)が印加され、第2入力端に/チップイネーブル信号(CEB)が印加されて、これらの信号をNOR演算する論理演算手段182と、論理演算手段182の出力信号を反転する第1インバータ183と、第1インバータ183の出力信号を更に反転しえ第1ライトイネーブル信号(WEB_LH)を出力する第2インバータ184と、第2インバータ184の出力信号を反転して第2ライトイネーブル信号(WEB_LL)を出力する第3インバータ185とからなる。
【0044】
また、ライト遷移検出ブロックは図19のように、ライトイネーブルバッファの第2ライトイネーブル信号(WEB_LL)を反転する第1インバータ191と、直列連結されるn個のインバータからなり反転された第2ライトイネーブル信号(WEB_LL)を一定時間遅延する/ライトイネーブル信号遅延ブロック192と、/ライトイネーブル信号遅延ブロック192のn−1番目のインバータの出力信号を反転する第2インバータ193と、第2インバータ193の出力信号を反転する第3インバータ194と、第2ライトイネーブル信号(WEB_LL)、/ライトイネーブル信号遅延ブロック192の出力信号、セル動作パルス発生ブロック168のセル動作パルス(ATDCON)を入力して論理演算する第1NORゲート195と、第3インバータ193の出力、第2ライトイネーブル信号(WEB_LL)、セル動作パルス(ATDCON)を入力して論理演算する第2NORゲート196と、一方の電極がATDSUMの出力端子となりゲートに第1NORゲート195の出力信号が印加され、他方の電極が接地端子に連結される第1出力トランジスタ197と。前記第1出力トランジスタ197に直列連結されてゲートに第2NORゲート196の出力信号が印加され一方の電極は第1出力トランジスタ197の他方電極と共通に接地端子に連結され、その他方電極が選択信号(opt)入力端子となる第2出力トランジスタ198とからなる。
【0045】
また、該当アドレスで正常なリード/ライト動作が完了されるように他のアドレスが入ってもこれを阻止して該当アドレスのサイクル時間を十分に保障できるようにするためにチップイネーブル信号(CEB1_con)を用いる場合には次のようなチップイネーブル信号遷移検出ブロックが用いられる。
【0046】
図20はそのチップイネーブル信号遷移検出ブロックの詳細構成図であり、図21はCTD(又はWTD)の動作タイミング図である。
チップイネーブル信号遷移検出ブロックはチップイネーブル(CEB1_con)を反転する第1インバータ201と、直列連結されて構成されるn個のインバータとからなり反転されたチップイネーブル信号(CEB1_con)を一定時間遅延するチップイネーブル信号遅延ブロック202と、チップイネーブル信号遅延ブロック202のn−1番目のインバータの出力信号を反転する第2インバータ203と、第2インバータ203の出力信号を反転する第3インバータ204と、チップイネーブル信号(CEB1_con)チップイネーブル信号遅延ブロック202の出力信号、セル動作パルス発生ブロック168のセル動作パルス(ATDCON)を入力して論理演算する第1NORゲート205と、第3インバータ204の出力信号、反転されたチップイネーブル信号(CEB1_con)、セル動作パルス(ATDCON)を入力され論理演算する第2NOR206と、一方の電極がATDSUMの出力端子となり、ゲートに第1NORゲート205の出力信号が印加され、他方の電極が接地端子に連結される第1出力トランジスタ207と、第1出力トランジスタ207に直列連結されてゲートに第2NORゲート206の出力信号が印加され一方の電極は第1出力トランジスタ207の他方電極と共通で接地端子に連結され、その他方の電極が選択信号(opt)入力端子となる第2出力トランジスタ208とからなる。
【0047】
このようなチップイネーブル信号遷移検出ブロックのATDSUM出力動作は次の通りである。
チップイネーブル信号遷移検出ブロックとライト遷移検出ブロックの動作は、ATDSUMを出力するためのソース信号でチップイネーブル信号又はライトイネーブル信号を使用する他は先の例と基本的には同一である。
チップイネーブル信号を用いる場合、ATDパルスがローレベルで待機状態にあり、その状態でチップイネーブル信号(CEB_con)が遷移するとノード(a)ではチップイネーブル信号遅延ブロック202によって一定時間遅延されて遷移が発生する。
【0048】
また、ノード(b)では入力されるチップイネーブル信号(CEB_con)と同一に遷移が発生する。
従って、ノード(c)ではノード(b)の遷移が発生する時点でハイレベルに遷移され、このハイレベルを保持した状態でノード(a)で遷移が発生する時点でローレベルへの遷移が発生する。
このようなノード(c)における遷移はチップイネーブル信号(CEB_con)の次回の遷移が発生する時点で同様に発生する。
ノード(d)の第1出力トランジスタ207はチップイネーブル信号(CEB_con)の一回目の遷移が発生する時点でONされてATDSUMを出力する。
【0049】
【発明の効果】
以上説明したように、本発明の強誘電体メモリの駆動装置によると、次のような効果がある。
強誘電体メモリを含むメモリ装置では該当アドレスで正常なリード/ライト動作が完了できるように他のアドレスが入ってもこれを阻止して該当アドレスのサイクル時間を十分に保障できる。
これは該当アドレスのリード/ライトサイクル時間を保障し、アドレスショートパルスノイズを除去してチップ動作を安定化し、データの損失を抑制する効果がある。
【0050】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに
限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【図面の簡単な説明】
【図1】一般的な強誘電体のヒステリシスループ特性図である。
【図2】一般的な強誘電体のメモリの単位セル構成図である。
【図3】a:強誘電体のメモリのライトモードの動作タイミング図である。b:強誘電体のメモリのリードモードの動作タイミング図である。
【図4】本発明の第1実施形態による強誘電体のメモリの駆動装置の構成ブロック図である。
【図5】図4の強誘電体のメモリの駆動装置の動作タイミング図である。
【図6】本発明によるアドレスバッファの詳細構成図である。
【図7】本発明によるアドレスラッチの詳細構成図である。
【図8】本発明によるATDSUM出力ブロックの構成図である。
【図9】ATDSUM出力ブロックの動作タイミング図である。
【図10】本発明によるパルス幅拡張/制御パルス発生ブロックの構成図である。
【図11】パルス幅拡張/制御パルス発生ブロックの動作タイミング図である。
【図12】本発明による制御パルスCPに関係される信号で“0”ライトに関係される波形の詳細動作タイミング図である。
【図13】本発明による制御パルスCPに関係される信号で“0”再格納に関係する波形の詳細動作タイミング図である。
【図14】本発明による制御パルスCPに関係される信号で参照パルス発生に関する詳細動作タイミング図である。
【図15】本発明で採択する参照パルス発生回路の1実施形態を示す回路図である。
【図16】本発明の第2実施形態による強誘電体メモリの駆動装置の構成ブロック図である。
【図17】図16の強誘電体メモリ駆動装置の動作タイミング図である。
【図18】ライトイネーブルバッファの詳細構成図である。
【図19】ライト遷移検出ブロックの詳細構成図である。
【図20】チップイネーブル信号遷移検出ブロックの詳細構成図である。
【図21】CTD(又はWTD)の動作タイミング図である。
【符号の説明】
41 アドレスパッド
42 アドレスバッファ
43 アドレスラッチブロック
44 アドレス遷移検出ブロック
45 ATD パルス合算部
46 ATDSUM出力ブロック
47 パルス幅拡張/制御パルス発生ブロック
48 セル動作パルス発生ブロック
Claims (14)
- 強誘電体チップの非揮発性セルデータを保護するためのセルアクティブ動作を制御するための動作パルスを生成する駆動回路において、
入力されたアドレス信号をバッファリングして出力するアドレスバッファであって、アドレス信号をバッファリングするためにESDトランジスタを有する第1入力端にアドレスパッド信号(AN_Pad)が与えられ、第2入力端にチップイネーブル制御信号が与えられてこれらの信号をNOR演算する論理演算手段、前記論理演算手段の出力信号を反転する第1インバータ、前記第1インバータの出力信号を更に反転してリセットのための/アドレス信号(ANB)を出力する第2インバータ、前記第2インバータの出力信号を反転してアドレス信号(AN)を出力する第3インバータを有するアドレスバッファと、
バッファリングされたアドレス信号をフィードバックされるセル動作パルスによってラッチするアドレスラッチブロックと、
前記バッファリングされた信号が入力されてアドレス信号の変化を感知してアドレス遷移検出信号(ATD)を発生させ、複数のアドレスによって発生されたATDパルスを合算して出力するATDSUM出力ブロックと、
前記ATDSUMのパルス幅を拡張し拡張されたパルス信号を用いてチップ制御パルスを出力するパルス幅拡張/制御パルス発生ブロックと、
前記チップ制御パルスを用いてリード/ライトチップ動作に必要とするパルス幅を有する前記セル動作パルスを発生させるセル動作パルス発生ブロックを含み、
前記アドレスに該当するセル動作パルスのアクティブ期間では他のアドレスのATDパルスが発生しないようにすることを特徴とする強誘電体メモリの駆動装置。 - アドレスラッチブロックはアドレスバッファの出力信号(AN)をセル動作パルス(OP)と/セル動作パルス(OPB)によって選択的にスイッチング出力する第1伝送ゲートと、
前記伝送ゲートの出力端に直列連結される第1、2インバータからなり前記第1伝送ゲートの出力信号をラッチするラッチ手段と、
前記ラッチ手段によってフィードバックされる出力信号をセル動作パルス(OP)と/セル動作パルス(OPB)によって選択的にスイッチングして前記第1伝送ゲートの出力端に出力する第2伝送ゲートと、
前記第1インバータの出力信号を反転して反転された信号(AAN)をプリデコーダーに出力する第3インバータと、
前記第1インバータの出力信号を反転する第4インバータと、
前記第4インバータの出力信号を反転して反転された信号(AABN)をプリデコーダーに出力する第5インバータとからなることを特徴とする請求項1に記載の強誘電体メモリの駆動装置。 - ATDSUM出力ブロックは直列連結構成されるn個のインバータからなりアドレスバッファ/アドレス信号(ANB)を一定時間遅延させるアドレス遅延ブロックと、
前記アドレス遅延ブロックのn−1番目のインバータの出力信号を反転する第1インバータと、
前記第1インバータの出力信号を反転する第2インバータと、
前記アドレスバッファの出力アドレス信号、前記アドレス遅延ブロックの出力信号、セル動作パルス(ATDCON)を入力して論理演算する第1NORゲートと、
前記第2インバータの出力信号、前記アドレスバッファの/アドレス信号(ANB)セル動作パルスを入力して論理演算する第2NORゲートと、
各々の一方の電極がATDSUMを出力する出力端に共通に連結され各々のゲートに第1、2NORゲートの出力信号が印加され各々の他方電極には接地電圧が印加される第1、2出力トランスミッションと、
からなることを特徴とする請求項1に記載の強誘電体メモリの駆動装置。 - パルス幅拡張/制御発生ブロックは前記ATDSUM出力ブロックから出力されるATDSUMパルスを反転させる第1インバータと、
複数のインバータが直列連結されて反転されたATDSUMパルスを一定時間遅延するATDSUM遅延ブロックと、
前記ATDSUM遅延ブロックによって遅延された反転ATDSUMパルスと遅延されない入力ATDSUMパルスをNOR演算するNORゲートと、
一方の電極には電源電圧が印加され他方の電極にはATDSUMパルスが印加され前記NORゲートの出力信号がゲートに印加される第1PMOSトランジスタと、
一方の電極には電源電圧が印加され他方の電極にはATDSUMパルスが印加され前記NORゲートの出力信号がゲートに印加される第2PMOSトランジスタと、
ゲートに反転されたATDSUMパルスが印加され一方の電極が前記第1、2PMOSトランジスタの他方電極に連結される第1NMOSトランジスタと、
前記第1NMOSトランジスタに直列連結され他方の電極には接地電圧が印加されゲートが前記NORゲートの出力端に連結される第2NMOSトランジスタと、
前記NORゲートの出力端に連結されNORゲートの出力信号を反転する第2インバータと、
前記第2インバータの出力信号を反転して制御パルス(CP)を出力する第3インバータと
からなることを特徴とする請求項1に記載の強誘電体メモリの駆動装置。 - 強誘電体チップの非揮発性セルデータを保護するためのセルアクティブ動作を制御するための動作パルスを生成する駆動回路において、アドレス信号の変化を感知してアドレス遷移検出信号(ATD)を発生させ複数のアドレスによって発生されたATDパルスを合算して出力ATDSUM出力ブロックと、
前記ATDSUMのパルス幅を拡張し拡張されたパルス信号を用いてチップ制御パルスを出力するパルス幅拡張/制御パルス発生ブロックと、
前記チップ制御パルスを用いてリード/ライトチップ動作に必要とするパルス幅を有するセル動作パルスを発生させるセル動作パルス発生ブロックと、
ライトイネーブル信号のバッファリングのためにESDトランジスタを有する第1入力端にライトイネーブルパッド信号(WEB_Pad)が印加され、第2入力端に/チップイネーブル信号(CEB)が印加されてこれらの信号をNOR演算する論理演算手段、前記論理演算手段の出力信号を反転する第1インバータ、前記第1インバータの出力信号を更に反転して第1ライトイネーブル信号(WEB_LH)を出力する第2インバータ、前記第2インバータの出力信号を反転して第2ライトイネーブル信号(WEB_LL)を出力する第3インバータからなるライトイネーブルバッファによってバッファリングされた/ライトイネーブル信号及びセル動作パルスを入力してセル動作パルスの活性化期間でだけライト遷移検出信号を出力するライト遷移検出ブロックと、
前記ライト遷移検出信号によってライト制御パルス(WCP)を出力するライト制御パルス発生ブロックと、
前記ライト制御パルス(WCP)によってローレベルの期間で他の動作を阻止しライト動作だけが行われるようにするライト動作パルスを出力するライト動作パルス発生ブロックと、
を含むことを特徴とする強誘電体メモリの駆動装置。 - ライト遷移検出信号によるライト動作パルス(WOP)の発生は該当アドレスを変化することなく成される連続的なライト動作時に成されることを特徴とする請求項5に記載の強誘電体メモリの駆動装置。
- セル動作パルスがローの場合にはチップがATDパルスによって正常に動作している場合にはWTDパルスが発生できないようにし、セル動作パルス(OP)がハイ期間でだけWTDパルスが発生するようにすることを特徴とする請求項5に記載の強誘電体メモリの駆動装置。
- 強誘電体チップの非揮発性セルデータを保護するためのセルアクティブ動作を制御するための動作パルスを生成する駆動回路において、
入力されたアドレス信号をバッファリングして出力するアドレスバッファであって、アドレス信号をバッファリングするためにESDトランジスタを有する第1入力端にアドレスパッド信号(AN_Pad)が与えられ、第2入力端にチップイネーブル制御信号が与えられてこれらの信号をNOR演算する論理演算手段、前記論理演算手段の出力信号を反転する第1インバータ、前記第1インバータの出力信号を更に反転してリセットのための/アドレス信号(ANB)を出力する第2インバータ、前記第2インバータの出力信号を反転してアドレス信号(AN)を出力する第3インバータを有するアドレスバッファと、
バッファリングされたアドレス信号をフィードバックされるセル動作パルスによってラッチするアドレスラッチブロックと、
前記バッファリングされた信号が入力されてアドレス信号の変化を感知してアドレス遷移検出信号ATDを発生させ、複数のアドレスによって発生されたATDパルスを合算して出力するATDSUM出力ブロックと、
前記ATDSUMのパルス幅を拡張し拡張されたパルス信号を用いてチップ制御パルスを出力するパルス幅拡張/制御パルス発生ブロックと、
前記チップ制御パルスを用いてリード/ライトチップ動作に必要とするパルス幅を有する前記セル動作パルスを発生させるセル動作パルス発生ブロックを含み、
前記アドレスに該当するセル動作パルスのアクティブ期間では他のアドレスのATDパルスが発生しないようにすることを特徴とする強誘電体メモリの駆動方法であって、
強誘電体のチップ動作を制御するための動作パルス発生における一つのサイクル時間をt0,t1,t2,t3,t4,t5の期間に分けるときに、
t0期間の終端部分でアドレス遷移が発生するとt1期間の開始点でATDパルスを発生させるステップと、
前記ATDパルスを合算したATDSUMパルスを出力するステップと、
ATDSUMパルスの後エッジがt3期間まで拡張されるようにパルス幅を拡張しこれを用いて制御パルス(CP)を作るステップと、
制御パルスによってt2からt5期間までのセル動作パルスを作ってその期間に正常なリード/ライト動作が行われるようにし、セル動作パルスの活性化期間で新しいアドレスが入ってもATDパルスの発生を阻止することを特徴とする強誘電体メモリの駆動方法。 - 前記ATDSUMパルスを出力するために、
フィードバックされるセル動作パルスを制御信号ATDCONとして使用し、そのATDCONパルスがローの状態でアドレスが遷移されてATD信号が検出されると、入力されるアドレス信号を一定時間遅延させて遷移させるステップと、
アドレス信号の遅延期間の間だけハイレベルを有するATDSUMパルスを出力し、該当遅延期間が終了される時点でローレベルに遷移してこれを保持するステップと、
ATDSUMパルスのローレベル保持期間で次回のアドレスの遷移が発生すると更に一定時間遅延させてアドレス信号を遷移させ前記遅延の間だけハイレベルを有するようにATDSUMパルスを出力するステップと、
からなることを特徴とする請求項8に記載の強誘電体メモリの駆動方法。 - 制御パルスを出力するために、
入力されるATDSUMパルスをATDパルスの遷移始点からパルス幅を拡張した後反転及び遅延するステップと、
前記ATDSUMパルスをローレベルに保持した状態で遅延期間の終了始点からハイレベルに遷移させるステップと、
前記ATDパルスの遷移始点からATDSUMパルスのハイレベルへの遷移始点までの間制御パルスをハイレベルで出力するステップと、
からなることを特徴とする請求項8に記載の強誘電体メモリの駆動方法。 - 制御パルスを用いたロジック“0”ライト動作時に、制御パルスの後エッジ部分を用いて該当アドレスのワードライン(WL)、プレート(PL)駆動信号を非活性化させ、新しいアドレスのワードライン、プレート駆動信号を活性化させ、
/WE(ライトイネーブル)信号をローレベルからハイレベルに遷移される始点を制御パルスの後エッジ部分まで遅延させて次のサイクルの開始までの時間tWRが保障されるようにすることを特徴とする請求項に記載8の強誘電体メモリの駆動方法。 - 制御パルスのハイ期間において次のアドレスの入力に関わらず以前のサイクルのアドレスの有効化したものを用いて制御パルス活性化期間のリードモードで該当期間をロジック“0”の再格納期間として用いることを特徴とする請求項11に記載の強誘電体メモリの駆動方法。
- 強誘電体チップの非揮発性セルデータを保護するためのセルアクティブ動作を制御するための動作パルスを生成する駆動回路において、アドレス信号の変化を感知してアドレス遷移検出信号(ATD)を発生させ複数のアドレスによって発生されたATDパルスを合算して出力ATDSUM出力ブロックと、
前記ATDSUMのパルス幅を拡張し拡張されたパルス信号を用いてチップ制御パルスを出力するパルス幅拡張/制御パルス発生ブロックと、
前記チップ制御パルスを用いてリード/ライトチップ動作に必要とするパルス幅を有するセル動作パルスを発生させるセル動作パルス発生ブロックと、
ライトイネーブル信号のバッファリングのためにESDトランジスタを有する第1入力端にライトイネーブルパッド信号(WEB_Pad)が印加され、第2入力端に/チップイネーブル信号(CEB)が印加されてこれらの信号をNOR演算する論理演算手段、前記論理演算手段の出力信号を反転する第1インバータ、前記第1インバータの出力信号を更に反転して第1ライトイネーブル信号(WEB_LH)を出力する第2インバータ、前記第2インバータの出力信号を反転して第2ライトイネーブル信号(WEB_LL)を出力する第3インバータからなるライトイネーブルバッファによってバッファリングされた/ライトイネーブル信号及びセル動作パルスを入力してセル動作パルスの活性化期間でだけライト遷移検出信号を出力するライト遷移検出ブロックと、
前記ライト遷移検出信号によってライト制御パルス(WCP)を出力するライト制御パルス発生ブロックと、
前記ライト制御パルス(WCP)によってローレベルの期間で他の動作を阻止しライト動作だけが行われるようにするライト動作パルスを出力するライト動作パルス発生ブロックと、
を含み、強誘電体メモリの強誘電体チップの動作を制御するにあたって、同じアドレスにおいてリード動作後にすぐライト動作を行う場合の当該ライト動作パルスを発生させる方法において、
一つのサイクル時間をt0,t1,t2,t3,t4,t5の期間に分けととき、
アドレスの変化がない状態で、t0期間の終端部分においてATDパルスを用いて出力されるセル動作パルス(OP)がハイレベルの期間で/WE信号がローレベルに遷移されると、
t1期間の開始点でライト遷移検出信号をハイレベルに遷移させ、これをt1期間の間保持するステップと、
前記ライト遷移検出信号を用いてライト制御パルス(WCP)をt1期間の開始点でハイレベルに遷移させてt2期間の終了始点までハイレベルに保持するステップと、
ライト遷移検出信号がハイレベルからローレベルに遷移するt1期間の終了始点から/WE信号が更にハイレベルに遷移するt5の終了始点までローレベルを有するライト動作パルス(WOP)を発生させるステップと、
からなることを特徴とする強誘電体メモリの強誘電体チップの動作を制御するにあたって、同じアドレスにおいてリード動作後にすぐライト動作を行う場合の当該ライト動作パルスを発生させる方法。 - 前記サイクル時間はアドレスを変化させることなくリード動作後にすぐにライト動作を行う期間であることを特徴とする請求項13に記載の強誘電体メモリの強誘電体チップの動作を制御するための動作パルスの発生方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0005150A KR100463606B1 (ko) | 2002-01-29 | 2002-01-29 | 강유전체 메모리의 구동 장치 및 방법 |
KR2002-5150 | 2002-01-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003288782A JP2003288782A (ja) | 2003-10-10 |
JP4080324B2 true JP4080324B2 (ja) | 2008-04-23 |
Family
ID=27607042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002380801A Expired - Fee Related JP4080324B2 (ja) | 2002-01-29 | 2002-12-27 | 強誘電体メモリの駆動装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6754096B2 (ja) |
JP (1) | JP4080324B2 (ja) |
KR (1) | KR100463606B1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100487919B1 (ko) * | 2002-08-30 | 2005-05-09 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 제어 장치 |
KR100482995B1 (ko) * | 2002-09-06 | 2005-04-15 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
KR100502411B1 (ko) * | 2002-10-17 | 2005-07-19 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그것의 제어 방법 |
KR100665841B1 (ko) * | 2004-12-14 | 2007-01-09 | 삼성전자주식회사 | 강유전체 메모리장치의 구동회로 |
KR100562646B1 (ko) * | 2004-12-22 | 2006-03-20 | 주식회사 하이닉스반도체 | 저전압용 반도체 메모리 장치 |
KR100892674B1 (ko) * | 2007-09-07 | 2009-04-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리드 신호 생성 회로 |
US10043577B2 (en) * | 2016-03-08 | 2018-08-07 | Toshiba Memory Corporation | Semiconductor memory device |
US10373665B2 (en) * | 2016-03-10 | 2019-08-06 | Micron Technology, Inc. | Parallel access techniques within memory sections through section independence |
CN112349319B (zh) * | 2020-11-09 | 2023-12-29 | 无锡舜铭存储科技有限公司 | 存储器读写控制电路及其操作方法 |
CN116743705B (zh) * | 2023-06-15 | 2023-12-05 | 北京显芯科技有限公司 | 一种地址配置方法、背光控制装置及显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4636991A (en) * | 1985-08-16 | 1987-01-13 | Motorola, Inc. | Summation of address transition signals |
DE69317927T2 (de) * | 1992-02-28 | 1998-11-19 | Sony Corp | Halbleiterspeicheranordnung mit einer Adressübergangsabfühlschaltung |
US5268863A (en) * | 1992-07-06 | 1993-12-07 | Motorola, Inc. | Memory having a write enable controlled word line |
JPH07122093A (ja) | 1993-10-20 | 1995-05-12 | Hitachi Ltd | 半導体装置 |
KR960004566B1 (ko) * | 1994-01-28 | 1996-04-09 | 금성일렉트론주식회사 | 스태틱 램(sram)의 어드레스 입력회로 |
US5493538A (en) * | 1994-11-14 | 1996-02-20 | Texas Instruments Incorporated | Minimum pulse width address transition detection circuit |
US5757718A (en) * | 1996-02-28 | 1998-05-26 | Nec Corporation | Semiconductor memory device having address transition detection circuit for controlling sense and latch operations |
US6091623A (en) * | 1997-12-12 | 2000-07-18 | Lg Semicon Co., Ltd. | Split word line ferroelectric memory |
JP3627647B2 (ja) * | 2000-10-27 | 2005-03-09 | セイコーエプソン株式会社 | 半導体メモリ装置内のワード線の活性化 |
JP4458699B2 (ja) * | 2001-03-06 | 2010-04-28 | 株式会社東芝 | 半導体集積回路 |
-
2002
- 2002-01-29 KR KR10-2002-0005150A patent/KR100463606B1/ko active IP Right Grant
- 2002-12-17 US US10/320,611 patent/US6754096B2/en not_active Expired - Lifetime
- 2002-12-27 JP JP2002380801A patent/JP4080324B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030142531A1 (en) | 2003-07-31 |
US6754096B2 (en) | 2004-06-22 |
KR100463606B1 (ko) | 2004-12-29 |
JP2003288782A (ja) | 2003-10-10 |
KR20030065017A (ko) | 2003-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5094813B2 (ja) | 不揮発性強誘電体メモリの制御装置 | |
KR20040033256A (ko) | 2개의 메모리 셀에 1비트 데이터를 저장하는 모드를구비하는 반도체 기억 장치와 그 제어 방법 | |
JPH11186511A (ja) | 不揮発性強誘電体メモリ及びその製造方法 | |
JP3959341B2 (ja) | 半導体集積回路装置 | |
JP4619394B2 (ja) | 強誘電体メモリ装置のプログラム方法 | |
JP2009205794A (ja) | 不揮発性強誘電体メモリ装置の駆動方法 | |
JP4331804B2 (ja) | 不揮発性強誘電体メモリ装置の駆動回路 | |
JP4080324B2 (ja) | 強誘電体メモリの駆動装置及び方法 | |
JP2004213856A (ja) | 不揮発性強誘電体メモリを利用したインタリーブ制御装置 | |
JP2006190460A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
JP2001229668A (ja) | 不揮発性強誘電体メモリ装置並びにそれによる駆動方法 | |
JP2002367367A (ja) | 不揮発性強誘電体メモリ装置の昇圧発生回路及びその発生方法 | |
JP4974521B2 (ja) | 強誘電体メモリ装置の駆動回路 | |
JP4110481B2 (ja) | 記憶装置及び半導体装置 | |
JP2009271991A (ja) | 半導体記憶装置 | |
KR100520585B1 (ko) | 불휘발성 강유전체 메모리 셀 및 이를 이용한 메모리 장치 | |
JP2004094908A (ja) | 不揮発性強誘電体メモリ制御装置 | |
JP4553453B2 (ja) | 不揮発性強誘電体メモリ装置 | |
JP2004288351A (ja) | 非揮発性強誘電体メモリ装置 | |
JP2004199238A (ja) | 半導体装置及びその起動方法 | |
JP3847975B2 (ja) | Swl強誘電体メモリ装置及びその駆動回路 | |
JP2005310197A (ja) | 半導体集積回路装置及びそのデータ書き込み方法 | |
JP2004227686A (ja) | 半導体記憶装置とデータ書き込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071030 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |