HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung:
-
Die vorliegende Erfindung bezieht sich auf eine
Halbleiterspeichervorrichtung gemäß dem Oberbegriff des unabhängigen Patentanspruches 1.
Eine derartige Halbleiterspeichervorrichtung ist aus EP-A2-0 322 901
bekannt.
Beschreibung des Standes der Technik:
-
Bisher ist eine Technologie bekannt, die eine Zugriffzeit eines SRAM
beispielsweise durch Verwenden eines ATD (Adreßübergangsdetektor)
vermindern kann.
-
Wie in Fig. 1 der beigefügten Zeichnungen dargestellt ist, umfaßt die ATD-
Schaltung eine Vielzahl von Eingangsanschlüssen φ&sub1;, φ&sub2;, ... φn, in die
beispielsweise Zeilenadressen eingegeben sind, und exklusive ODER-
Schaltungen XOR&sub1;, XOR&sub2;,..., XORn, die entsprechend an die
Eingangsanschlüsse φ&sub1;, φ&sub2;, ..., φn angeschlossen sind. Die exklusiven ODER-
Schaltungen XOR&sub1;, XOR&sub2;, ..., XORn sind jeweils mit
Verzögerungsadreßsignalen Ssa1, Ssa2, ..., Ssan von den entsprechenden Eingangsanschlüssen φ&sub1;,
φ&sub2;, ..., φn und Verzögerungsadreßsignalen dSa1, dSa2, ..., dSan die auf einer
Verarbeitung der Adreßsignale Sa1, Sa2, ..., San durch Inverterspalten von
mehreren Stufen beruhen (Inverter von vier Stufen sind in dem gezeigten
Beispiel angeschlossen), gespeist. Die jeweiligen exklusiven ODER-
Schaltungen XOR&sub1;, XOR&sub2;,..., XORn liefern Bezugsimpulssignale Pa1, Pa2,
..., Pan der Adreßerfassungssignale, die weiter unten näher beschrieben
sind. Der Betrieb der ATD-Schaltung wird anhand eines Fig. 2 bildenden
Zeitdiagrammes beschrieben. Wenn das Adreßsignal Sa1 zu einem
Zeitpunkt t&sub1; verändert wird, steigt das Impulssignal Pa1 von der ATD-
Schaltung im Zeitpunkt t&sub1; an. Im Zeitpunkt t&sub2;, nachdem eine
Verzögerungszeit T&sub1; der Inverterspalte abgelaufen ist, fällt das Impulssignal Pa1
abhängig von dem Verzögerungsadreßsignal dSa1 ab und wird ein
Impulssignal mit einer vorbestimmten Breite T&sub1;.
-
Ein Speicher mit der obigen ATD-Schaltung und einer Peripherieschaltung
wird im folgenden anhand der Fig. 3 beschrieben.
-
In Fig. 3 bezeichnet ein Bezugszeichen 101 einen Allgemeinzweck-
Zeilendekodierer, 102 einen Allgemeinzweck-Spaltendekodierer, 103 und
104 eine Bitleitung bzw. eine invertierende Bitleitung, 105 bis 105
Speicherzellen, 108 und 109 Spaltendekodier-Kopplungstransistoren, 110 eine
Bitleitung-Ausgleichschaltung, 112 eine Ausgleich-Logikschaltung, 113
eine Zeilenadreß-Übergangserfassungs-(ATD-) und Steuerschaltung (im
folgenden einfach als Zeilen-ATD-Steuerschaltung bezeichnet), 114 eine
Spaltenadreß-Übergangserfassungs-(ATD-) und Steuerschaltung (im
folgenden einfach als Spalten-ATD-Steuerschaltung bezeichnet), 116 und
117 Datenleitungen und 118,..., 118, Wortleitungen.
-
Die Bitleitung-Ausgleichschaltung 110 umfaßt zwei N-Kanal-Transistoren
122, 123 und einen P-Kanal-Transistor 124. Die
Datenleitung-Ausgleichschaltung 111 umfaßt zwei N-Kanal-Transistoren 126, 127 und einen P-
Kanal-Transistor 128. Die Ausgleich-Logikschaltung 112 umfaßt vier
Inverter 131 bis 134, zwei N-Kanal-Transistoren 136, 137 und einen P-
Kanal-Transistor 138.
-
Jede der Speicherzellen 105, ..., 105 ist ein herkömmlicher SRAM, bei dem
ein Eingang hiervon jeweils mit den Wortleitungen 118, ... 118 verbunden
ist und komplementäre Ausgänge jeweils an die Bitleitung 103 und die
invertierende Bitleitung 104 angeschlossen sind.
-
Von den Dekodier-Kopplungstransistoren 108 und 109 ist ein Gate des
Transistors 108 mit dem Ausgang des Spaltendekodierers 102 verbunden,
eine Elektrode aus den Source- und Drain-Elektroden hiervon ist an die
Bitleitung 103 angeschlossen, und die andere Elektrode hiervon ist mit
der Datenleitung 116 verbunden. Ein Gate des anderen Spaltendekodier-
Kopplungstransistors 109 ist an den Ausgang des Spaltendekodierers 102
angeschlossen, eine Elektrode aus den Source- und Drain-Elektroden
hiervon ist mit der invertierenden Bitleitung 104 verbunden, und die
andere Elektrode ist an die Datenleitung 117 angeschlossen.
-
Von den beiden Transistoren 122 und 123, die die
Bitleitung-Ausgleichschaltung 110 aufbauen, ist eine Drain-Elektrode des Transistors 122 mit
dem positiven Spannungsquellenanschluß Vcc verbunden, ein
Vorladungssignal Sp, das durch die Ausgleich-Logikschaltung 112 erzeugt ist,
liegt an Gate hiervon, und eine Source-Elektrode hiervon ist mit der
Bitleitung 103 verbunden. Eine Drain-Elektrode des anderen N-Kanal-
Transistors 123 ist mit dem positiven Spannungsquellenanschluß Vcc
verbunden, das durch die Ausgleich-Logikschaltung 112 erzeugte
Vorladungssignal Sp liegt an Gate hiervon, und eine Source-Elektrode hiervon
ist mit der invertierenden Bitleitung 104 verbunden.
-
Eine Elektrode aus den Source- und Drain-Elektroden des die Bitleitung-
Ausgleichschaltung 110 zusammen mit den obigen beiden N-Kanal-
Transistoren 122, 123 bildenden P-Kanal-Transistors 124 ist an die
Bitleitung 103 angeschlossen, die andere Elektrode hiervon ist mit der
invertierenden Bitleitung 104 verbunden, und ein Ausgleichsignal *Sp, das
durch die Ausgleich-Logikschaltung 112 erzeugt ist, liegt an Gate hiervon.
-
Von den die Datenleitung-Ausgleichschaltung 111 bildenden beiden N-
Kanal-Transistoren 126 und 127 ist eine Drain-Elektrode des Transistors
126 mit dem positiven Spannungsquellenanschluß Vcc verbunden, eine
Source-Elektrode hiervon ist an die Datenleitung 116 angeschlossen, und
das Vorladungssignal Sp von der Ausgleich-Logikschaltung 112 liegt an
einem Gate hiervon. Eine Drain-Elektrode des anderen N-Kanal-
Transistors 127 ist mit dem positiven Spannungsquellenanschluß Vcc
verbunden, eine Source-Elektrode hiervon ist an die Datenleitung 117
angeschlossen, und das Vorladungssignal Sp von der
Ausgleich-Logikschaltung 112 ist einem Gate hiervon zugeführt.
-
In dem P-Kanal-Transistor 128, der die Datenleitung-Ausgleichschaltung
111 zusammen mit den beiden N-Kanal-Transistoren 126, 127 bildet, ist
eine Elektrode hiervon an die Datenleitung 116 angeschlossen, die andere
Elektrode hiervon ist mit der Datenleitung 117 verbunden, und das
invertierte Vorladungssignal *Sp von der Ausgleich-Logikschaltung 112 ist
einem Gate hiervon zugeführt.
-
Von den vier Invertem 131 bis 134, die die Ausgleich-Logikschaltung 112
bilden, ist der erste Inverter 131 mit einem
Zeilenadreß-Übergangserfassungssignal (im folgenden einfach als ein Zeilen-ATD-Signal bezeichnet)
*RX, das von der Zeilen-ATD-Steuerschaltung 113 erzeugt ist,
beaufschlagt
und liefert ein invertiertes Signal RX. Der zweite Inverter 132
verbindet seinen Eingang mit dem Ausgang des ersten Inverters 131 und
liefert ein Ausgleichsignal *SEq.
-
Transistoren, die die Ausgleich-Logikschaltung 112 bilden, werden im
folgenden beschrieben. Eine Source-Elektrode des ersten N-Kanal-
Transistors 136 ist geerdet, eine Gate-Elektrode hiervon ist mit dem
Ausgang des Inverters verbunden, und eine Drain-Elektrode hiervon ist an
eine Eingangsleitung 139 des dritten Inverters 133 angeschlossen. Ein Gate
des zweiten N-Kanal-Transistors 137 ist mit dem Ausgleichsignal *Seq von
dem Inverter 132 versorgt, eine Elektrode aus den Source- und Drain-
Elektroden hiervon ist mit der Eingangsleitung 139 verbunden, und die
andere Elektrode ist angeschlossen, um ein Spaltenadreß-
Übergangserfassungssignal (im folgenden einfach als ein Spalten-ATD-
Signal bezeichnet) *CX, das von der Spalten-ATD-Steuerschaltung 114
erzeugt ist, zu empfangen.
-
Ein Gate des P-Kanal-Transistors 138 ist mit dem Gate des N-Kanal-
Transistors 136 verbunden, eine Elektrode aus den Source- und Drain-
Elektroden ist an die Eingangsleitung 139 des Inverters 133
angeschlossen, und die andere Elektrode ist mit dem Spalten-ATD-Signal *CX von
der Spalten-ATD-Steuerschaltung 114 beaufschlagt.
-
Ein Eingang des dritten Inverters 133 ist mit der Eingangsleitung 139
verbunden und liefert das Vorladungssignal Sp. Ein Eingang des vierten
Inverters 134 ist mit dem Ausgang des Inverters 133 verbunden und liefert
das invertierte Signal *Sp des Vorladungssignales Sp.
-
Die Zeilen-ATD-Steuerschaltung 113 erfaßt die Änderung eines beliebigen
Zeilenadreßsignales der von dem Zellenadreßbus 141 eingespeisten
Zeilenadreßsignale. Wenn zu dieser Zeit die Schaltung 113 keine
Adreßverzerrung erfaßt, liefert die Schaltung 113 einen Impuls (Zeilen-ATD-Signal)
*RX von negativer Polarität mit einer Signalbreite von beispielsweise 5 bis
6 ns. Wenn eine Adreßverzerrung vorliegt, wird die Signalbreite des ATD-
Signales mehr gedehnt. Die Zeilen-ATD-Steuerschaltung 113 liefert ein
Freigabesignal RD zu dem Zeilendekodierer 101. Das Freigabesignal RD
einer logischen "0" stellt den abgeschalteten Zustand dar, und das
Freigabesignal RD einer logischen "1" stellt den freigegebenen Zustand dar.
Der Zeilendekodierer 101 wird durch das Freigabesignal RD gesteuert.
-
In ähnlicher Weise erfaßt die Spalten-ATD-Steuerschaltung 114 die
Änderung in dem von dem Spaltenadreßbus 142 gelieferten Spaltenadreßsignal
und gibt einen Impuls einer negativen Polarität (Spalten-ATD-Signal) ab.
Auch steuert die Schaltung 114 den Spaltendekodierer 102 durch ein
Freigabesignal CD.
-
Bei Freigabe wählt der Zeilendekodierer 101 eine Wortleitung aus den
Wortleitungen 118, ..., 118, bestimmt durch den Zeilendekodierer 101. In
ähnlicher Weise wählt bei Freigabe der Spaltendekodierer 102
Transistoren, die durch den Spaltendekodierer 102 bestimmt sind, beispielsweise
Transistoren 108 und 109 in dem veranschaulichten Beispiel.
-
Während des Ausgleichbetriebes (wenn das Zeilen-ATD-Signal bei einer
logischen "0" ist), geht das Freigabesignal RD auf eine logische "0", um
den Zeilendekodierer 102 in einen Nicht-Wählzustand zu setzen. Die
Ursache hierfür ist die folgende. Wenn das Freigabesignal RD beispielsweise
auf eine logische "1" übergeht und eine beliebige Wortleitung der
Wortleitungen
118 gewählt wird, fließt ein unnötiger Strom zu der durch die
Wortleitung 118 gewählten Speicherzelle 105 während der
Ausgleichperiode. Demgemäß wird das Freigabesignal RD auf eine logische "O" gesetzt,
so daß der oben erwähnte Nachteil vermieden werden kann.
-
Weiterhin wird beim Übergang der Spaltenadresse (Spalten-ATD-Signal ist
bei einer logischen "O") oft beobachtet, daß, wenn die Zeilenadresse nicht
verändert wird, die Bitleitungen 103 und die mit den Datenleitungen 116
und 117 verbundene invertierende Bitleitung 104 ersetzt werden. Folglich
werden die Potentiale der Bitleitung 103 und der invertierenden Bitleitung
104 invertiert. Es besteht dann die Gefahr, daß ein schlechter Einfluß auf
die Datenauslesegeschwindigkeit ausgeübt wird. Demgemaß wird das
Freigabesignal CD bei einer logischen "O" gehalten, bis die Ausgleichope
ration der Datenleitungen 116, 117 beendet ist, um so den
Spaltendekodierer 102 in den gesamten Nicht-Wählzustand zu setzen.
-
Wie oben beschrieben ist, werden bei dem Adreßübergang die ATD-Signale
(Impulssignale) *RX und *CX erzeugt, die Bitleitung 103 und die
invertierende Bitleitung 104 werden ausgeglichen, die Potentiale der
komplementären Bitleitung 103 und der invertierenden Bitleitung 104 werden
gleich gemacht, und sodann werden die Speicherzellen 105, ... 105
aktiviert, um dadurch die Auslesegeschwindigkeit des Speichers zu erhöhen.
-
Wenn jedoch, wie in Fig. 2 gezeigt ist, ein impulsförmiges Signal mit einer
Impulsbreite Δt, die kürzer als die Verzögerungszeit T1 ist, als das
Adreßsignal Sa1 beispielsweise zu einem Zeitpunkt 2 eingespeist wird, werden
zwei Impulssignale mit einer Impulsbreite Δt nacheinander in einem
Intervall der Verzögerungszeit T1 erzeugt.
-
Das heißt, es werden ein Impulssignal, das in einem Zeitpunkt t2 ansteigt
und in einem Zeitpunkt t3 abfällt, und ein Impulssignal, das in einem
Zeitpunkt t4 (= t2 + t1) ansteigt und in einem Zeitpunkt t5 (= t4 + Δt)
abfällt, erzeugt. Wenn die interne Schaltung des SRAM mittels dieser
Impulssignale initialisiert wird, kann die Initialisierung nicht mit einer
ausreichenden Zeit ausgeführt werden, und in einem schlimmsten Fall tritt
eine Fehlfunktion auf.
-
In EP-A2-0 322 901 ist eine in Fig. 38 gezeigte und in Spalte 36, Zeile 38
bis Spalte 37, Zeile 34, beschriebene Impulsgeneratorschaltung nach einer
Synthesizerschaltung gekoppelt, die beispielsweise in deren Fig. 10 mit
dem Bezugszeichen 142 gezeigt ist (vgl. beispielsweise deren Fig. 32). Wie
in den Fig. 38 und 39 der EP-A2-0 322 901 gezeigt ist, ist die
Hauptfunktion der Impulsgeneratorschaltung der bekannten
Halbleiterspeichervorrichtung ein Unterdrücken von Ausgangsimpulsen P der
Synthesizerschaltung mit einer schmalen Impulsbreite, beispielsweise in deren Fig.
39, erste Zeile, der zweite Impuls mit der Impulsbreite T2. Diese Funktion
der Impulsgeneratorschaltung 26 (genannt: "Impulsbreiten-
Detektorschaltung") der bekannten Halbleitervorrichtung ist gemäß der
Aufgabendefinition von EP-A2-0 322 901 in Spalte 4, Zeilen 13 bis 18:
-
"Die vorliegende Erfindung wurde gemacht, um ein Problem zu
lösen, daß ein Operationsfehler verursacht wird in einer internen
Schaltung eines IC nach einer Spannungsquellenänderung während
einer Änderung in Ausgangsdaten oder nach Einspeisung externen
Rauschens, und dieser Operationsfehler veranlaßt einen
Ausgangspuffer, fehlerhafte Daten auszugeben."
-
Gemäß der generellen Feststellung der Erfindung der EP-A2-0 322 901 in
Spalte 4, Zeilen 37 bis 42, ist die Datenübertragungs-Steuereinrichtung
der bekannten Halbleiterspeichervorrichtung so gesteuert, daß sie eine
längere Verzögerungszeit hat, während ein Impulssignal nicht durch den
Impulssignalgenerator erzeugt wird (vgl. eine in der in Fig. 32 gezeigten
Schaltung 25 eingeschlossene Synthesizerschaltung).
-
Dieser Zweck der Impulssignal-Generatoreinrichtung der bekannten
Halbleiterspeichervorrichtung ist sehr verschieden von den Aufgaben der
vorliegenden Erfindung, wie dies unten beschrieben wird.
-
EP-A3-0 155 787 beschreibt eine Impulsgeneratorschaltung (vgl. deren
Fig. 11), die eine Flip-Flop-Schaltung und eine Verzögerungsschaltung
aulweist, wobei die Flip-Flop-Schaltung einen ersten Eingangsanschluß S
hat, in den ein Steuersignal zum Setzen eines Ausgangssignales Q der
Flip-Flop-Schaltung auf einen ersten logischen Weret als ein
Triggerimpulssignal eingespeist ist, einen zweiten Eingangsanschluß R aufweist, in
den ein Steuersignal zum Setzen des Ausgangssignales Q auf einen
zweiten logischen Wert eingegeben ist, und wobei ein Signal, das auf der
Verzögerungsschaltung D beruht, in den zweiten Eingangsanschluß der Flip-
Flop-Schaltung FF eingespeist ist. In der EP-A3-0 155 787 wird die
bekannte Impulsgeneratorschaltung als ein Rücksetzsignalgenerator
verwendet, um ein Rücksetzsignal zum Rücksetzen von Signalleitungen auf
ein gleiches Potential zu erzeugen, wenn eine
Halbleiterspeichervorrichtung in einen Nicht-Wählzustand gebracht ist.
AUFGABEN UND ZUSAMMENFASSUNG DER ERFINDUNG
-
Es ist eine Aufgabe der vorliegenden Erfindung, eine
Halbleiterspeichervorrichtung mit Adreßübergangs-Detektorschaltungen zu schaffen, die ein
ATD-Signal hervorrufen, in welcher, wenn eine interne Schaltung eines
SRAM durch Verwenden eines ATD-Signales initialisiert wird, ein
Impulssignal
mit einer konstanten Impulsbreite unabhängig von einer
Wellenform eines Adreßsignales erhalten werden kann und das ein Bezugs-ATD-
Signal abhängig lediglich von der Änderung einer Adresse wird.
-
Es ist eine andere Aufgabe der vorliegenden Erfindung, eine derartige
Halbleiterspeichervorrichtung mit
Adreßübergangs-Erfassungsschaltungen mit einer Impulsbreiten-Vergrößerungsschaltung zu schaffen, die ein
Impulssignal (ein Signal, das ein Bezug eines ATD-Signales wird) mit einer
Impulsbreite erhalten kann, so daß eine Initialisierung mit einer
ausreichenden Zeit ausgeführt werden kann, wenn eine interne Schaltung des
SRAM beispielsweise durch Verwenden des ATD-Signales initialisiert wird.
-
Gemäß einem ersten Aspekt der Erfindung ist eine
Halbleiterspeichervorrichtung mit Adreßübergangs-Detektorschaltungen, die jeweils mit einer
Vielzahl von Adreßleitungen verbunden sind, wobei jede der
Adreßübergangs-Detektorschaltungen eine erste Verzögerungsschaltung aufweist,
und mit einer Synthesizer-Schaltung, die mit einer folgenden Stufe der
Adreßübergangs-Detektorschaltungen verbunden ist und eine Summe von
Adreßübergangs-Detektorsignalen aus den jeweiligen Adreßübergangs-
Detektorschaltungen berechnet, um dadurch eine interne Schaltung der
Halbleiterspeichervorrichtung auf der Grundlage eines Ausgangssignales
von der Synthesizer-Schaltung rückzusetzen oder auszugleichen, dadurch
gekennzeichnet, daß eine Impulsgeneratorschaltung jeweils zwischen den
Adreßübergangs-Detektorschaltungen und der Synthesizer-Schaltung
vorgesehen ist, wobei die Impulsgeneratorschaltung abhängig von jedem
eingegebenen Adreßübergangs-Detektorsignal ein Ausgangssignal mit einer
konstanten Impulsbreite erzeugt und auf die erste Änderung des
Adreßsignales der jeweiligen Adreßleitung anspricht (Patentanspruch 1).
-
Weitere Entwicklungen der Halbleiterspeichervorrichtung gemäß der
vorliegenden Erfindung werden durch die abhängigen Patentansprüche 2 und
3 angegeben.
-
Eine Impulsgeneratorschaltung A umfaßt ein Flip-Flop A und eine
Verzögerungsschaltung 3. Die Flip-Flop-Schaltung A umfaßt einen ersten
Eingangsanschluß S, in den ein Steuersignal zum Setzen eines
Ausgangssignales P auf einen ersten logischen Wert eingegeben ist, einen zweiten
Eingangsanschluß R, in den ein Steuersignal zum Setzen des
Ausgangssignales P auf einen zweiten logischen Wert eingegeben ist, und einen
Ausgangsanschluß Q, von welchem das Ausgangssignal P ausgegeben
wird. Ein Triggerimpulssignal Pa wird in den ersten Eingangsanschluß S
eingespeist, und ein Verzögerungssignal dP, das auf einem Verzögern des
Ausgangssignales P der Flip-Flop-Schaltung FF durch die
Verzögerungsschaltung 3 beruht, wird in den zweiten Eingangsanschluß R eingegeben.
-
Eine Impulsbreiten-Vergrößerungsschaltung C umfaßt eine Einrichtung
12, die eine Vielzahl von Eingangsanschlüssen hat und eine Summe der
zu den jeweiligen Eingangsanschlüssen gespeisten Eingangssignale
berechnet, sowie die Impulsgeneratorschaltung A. Das Ausgangssignal P der
Impulsgeneratorschaltung A und wenigstens nein Verzögerungssignal von
einem Ausgangssignal P werden in die Eingangsanschlüsse der
Einrichtung 12 eingespeist.
-
Eine Impulssummen-Generatorschaltung D umfaßt eine Einrichtung 12,
die eine Vielzahl von Eingangsanschlüssen hat und eine Summe der
Eingangssignale berechnet, die in die jeweiligen Eingangsan schlüsse
eingespeist sind, sowie eine Vielzahl von Impulsgeneratorschaltungen A1, A2,
A3, ..., An Ausgangssignale P1, P2, P3, ..., Pn der jeweiligen
Impulsgeneratorschaltungen A1,
A2, A3, ..., An werden in die
Eingangsanschlüsse der Einrichtung 12 eingespeist, die eine Summe der Eingangssignale
berechnet.
-
Eine Impulssummen-Generatorschaltung E umfaßt eine Einrichtung 21,
die eine Vielzahl von Eingangsanschlüssen hat und eine Summe von
Eingangssignalen berechnet, die in die jeweiligen Eingangsanschlüsse
eingespeist sind, sowie eine Vielzahl von
Impulsbreiten-Vergrößerungsschaltungen C1, C2, C3, ..., Cn. Ausgangssignale Pc1, Pc2, ....... Pcn der
jeweiligen Impulsbreiten-Vergrößerungsschaltungen C1, C2, C3 ..., Cn werden
in die Eingangsanschlüsse der Einrichtung 21 eingespeist, die eine
Summe der Eingangssignale berechnet.
-
Gemäß der Impulsgeneratorschaltung A wird das Impulssignal Pa, das
eine Bezugsgröße des ATD-Signales wird, in den ersten Eingangsanschluß S
eingespeist, und das Signal dP, das auf einem Verzögern des
Ausgangssignales P der Flip-Flop-Schaltung FF beruht, wird in den zweiten
Eingangsanschluß R eingespeist, wodurch das Ausgangssignal P des Flip-
Flops FF durch das Impulssignal Pa invertiert wird, das erzeugt wird,
wenn die Adresse sich verändert. Nach einer durch die
Verzögerungsschaltung 3 bestimmten konstanten Verzögerungszeit T2 wird das
Ausgangssignal P der Flip-Flop-Schaltung F wieder invertiert. Diese
Impulsgeneratorschaltung A spricht auf die erste Änderung des Adreßsignales Sa
an, sie spricht jedoch nicht auf das Adreßsignal Sa, das sich wieder
innerhalb der konstanten Verzögerungszeit T2 verändert hat, an. Daher
liefert diese Impulsgeneratorschaltung A das Impulssignal (Signal, das eine
Bezugsgröße des ATD-Signales wird) P, das eine konstante Impulsbreite
hat, welche auf die erste Änderung des Adreßsignales Sa anspricht.
-
Da das Ausgangssignal P der Impulsgeneratorschaltung A und das
verzögerte Signal von wenigstens einem Ausgangssignal P in den
Eingangsanschluß der Einrichtung 12 eingespeist werden, die eine Summe der
Eingangssignale berechnet, kann gemäß der
Impulsbreiten-Verzögerungsschaltung C eine Impulsbreite T2 des Impulssignales P mit der konstanten
Breite von der Impulsgeneratorschaltung A einfach vergrößert werden.
Demgemäß wird diese Impulsbreiten-Vergrößerungsschaltung C wirksam,
wenn das Impulssignal P mit der konstanten Breite von der
Impulsgeneratorschaltung A nicht eine Impulsbreite hat, die ausreichend ist, so daß
beispielsweise die interne Schaltung des SRAM initialisiert werden kann.
-
Gemäß der Impulssummen-Generatorschaltung D werden die
Ausgangssignale P1, P2, C3 ..., Pn von einer Vielzahl von
Impulsgeneratorschaltungen A1, A2, A3, ..., An jeweils in die Eingangsanschlüsse der Einrichtung
12 eingegeben, die eine Summe der Eingangssignale berechnet. Wenn die
Impulsgeneratorschaltungen A, die in der Anzahl den Adressen
entsprechen, vorbereitet sind, um eine Vielzahl von Impulssignalen P1, P2, P3, ...,
Pn zu erhalten, und wenn die jeweiligen Impulssignale P1, P2, P3, ..., Pn
in die Einrichtung 12 eingegeben sind, die eine Summe der
Eingangssignale berechnet, kann die Einrichtung 12 das ATD-Signal erzeugen, das
verwendet wird, um beispielsweise die interne Schaltung des SRAM
abhängig von einer Änderung von wenigstens einer Adresse zu initialisieren.
Das heißt, wenn eine Vielzahl von Adressen verändert wird, kann das
ATD-Signal mit der konstanten Breite abhängig von einem Adreßsignal
von einer Vielzahl der Adreßsignale Sa1, Sa2, Sa3, ..., San erhalten
werden.
-
Da gemäß der Impulssummen-Generatorschaltung E die Ausgangssignale
Pc1, Pc2, Pc3, ..., Pcn von einer Vielzahl von
Impulsbreiten-Vergrößerungsschaltungen C1,
C2, C3 ..., Cn jeweils in die Eingangsanschlüsse
der Einrichtung 21 eingespeist sind, die eine Summe der Eingangssignale
abhängig von der Änderung von wenigstens einem Adreßsignal einer
Vielzahl von Adreßsignalen Sa1, Sa2, Sa3, ..., San berechnet, kann das
ODER-Gatter 21 ein beliebiges Impulssignal (ATD-Signal) Pe erzeugen, das
ausreichend ist, so daß die interne Schaltung von beispielsweise dem
SRAM initialisiert werden kann.
-
Wie oben beschrieben ist, kann bei der Impulsgeneratorschaltung A, der
Impulsbreiten-Vergrößerungsschaltung C und den Impulssummen-
Generatorschaltungen D und E der vorliegenden Erfindung selbst dann,
wenn das Impulssignal, das eine Impulsbreite hat, die unzureichend ist,
so daß die interne Schaltung von beispielsweise dem SRAM nicht
initialisiert werden kann, als das Adreßsignal eingegeben wird, das ATD-Signal
(d.h. ein Signal, das eine Bezugsgröße zum Initialisieren der internen
Schaltung wird) erhalten werden, das die notwendige Impulsbreite hat.
Selbst wenn daher das Adreßsignal in einen kurzen Zyklus verändert wird
oder wenn sogar ein Rauschen in den Adreßeingangsanschluß eingespeist
wird, kann die interne Schaltung mit ausreichender Zeit initialisiert
werden. Somit kann eine Schwankung der Zugriffzeit aufgrund der
Wellenform des Adreßsignales entfernt werden, und weiterhin kann die
Betriebsgeschwindigkeit des SRAM erhöht werden.
-
Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden
Erfindung werden aus der folgenden Detailbeschreibung von
veranschaulichten Ausführungsbeispielen hiervon offenbar, welche im
Zusammenhang mit den begleitenden Zeichnungen auszuwerten sind, in welchen
gleiche Bezugszeichen verwendet werden, um die gleichen oder ähnliche
Teile der verschiedenen Darstellungen zu identifizieren.
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Fig. 1 ist ein Schaltungsdiagramm, das ein Beispiel einer herkömmlichen
ATD-Schaltung zeigt;
-
Fig. 2 ist ein Zeitdiagramm, das einen Betrieb der herkömmlichen ATD-
Schaltung zeigt;
-
Fig. 3 ist ein Schaltungsdiagramm, das eine Bitleitung und eine
Datenleitung-Ausgleichschaltung des SRAM und von Peripherieschaltungen
zeigt;
-
Fig. 4 ist ein Blockdiagramm, das eine Impulsgeneratorschaltung gemäß
einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
-
Fig. 5 ist ein Zeitdiagramm, das einen Betrieb der
Impulsgeneratorschaltung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung
veranschaulicht;
-
Fig. 6 ist ein Blockdiagramm, das eine
Impulsbreiten-Vergrößerungsschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden
Erfindung zeigt;
-
Fig. 7 ist ein Zeitdiagramm, das einen Betrieb der Impulsbreiten-
Vergrößerungsschaltung gemäß dem zweiten Ausführungsbeispiel der
vorliegenden Erfindung zeigt;
-
Fig. 8 ist ein Blockdiagramm, das eine Impulsbreiten-Generatorschaltung
gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung
zeigt;
-
Fig. 9 ist ein Zeitdiagramm, das einen Betrieb der Impulssummen-
Generatorschaltung gemaß dem dritten Ausführungsbeispiel der
vorliegenden Erfindung veranschaulicht;
-
Fig. 10 ist ein Blockdiagramm, das eine
Impulssummen-Generatorschaltung gemäß einem vierten Ausführungsbeispiel der vorliegenden
Erfindung veranschaulicht;
-
Fig. 11 ist ein Zeitdiagramm, das einen Betrieb der Impulssummen-
Generatorschaltung gemäß dem vierten Ausführungsbeispiel der
vorliegenden Erfindung zeigt;
-
Fig. 12 ist ein Blockdiagramm, das eine
Impulssummen-Generatorschaltung gemaß einem fünften Ausführungsbeispiel der vorliegenden
Erfindungzeigt;
-
Fig. 13 ist ein Schaltungsdiagramm, das einen Hauptteil einer
Halbleiterspeichervorrichtung gemäß einem sechsten Ausführungsbeispiel der
vorliegenden Erfindung, insbesondere eine Schaltungsanordnung, die ein
Initialisierungssignal zum Initialisieren einer internen Schaltung liefert,
zeigt;
-
Fig. 14 ist ein Zeitdiagramm, das einen Betrieb einer
Schaltungsanordnung veranschaulicht, die ein Initialisierungssignal zum Initialisieren
einer
internen Schaltung der Halbleiterspeichervorrichtung gemäß dem
sechsten Ausführungsbeispiel der vorliegenden Erfindung erzeugt;
-
Fig. 15 ist ein Blockdiagramm, das eine Wellenform-Ausdehnschaltung
gemäß dem sechsten Ausführungsbeispiel der vorliegenden Erfindung
veranschaulicht;
-
Fig. 16 ist ein Zeitdiagramm, das einen Betrieb der
Wellenform-Ausdehnschaltung gemäß dem sechsten Ausführungsbeispiel der vorliegenden
Erfindung zeigt;
-
Fig. 17A ist ein Kennliniengraph, der die Änderung einer ATD-Signalbreite
relativ zu der Adreßrauschbreite gemäß dem Stand der Technik zeigt;
-
Fig. 17B ist ein Kennliniengraph, der die Änderung der
Initialisierungssignalbreite relativ zu der Adreßrauschbreite gemäß dem Stand der
Technik zeigt;
-
Fig. 18A ist ein Kennliniengraph, der die Änderung der ATD-Signalbreite
relativ zu dem Adreßrauschen gemaß dem sechsten Ausführungsbeispiel
der vorliegenden Erfindung zeigt; und
-
Fig. 18B ist ein Kennliniengraph, der die Änderung der
Initialisierungssignalbreite relativ zu dem Adreßrauschen gemäß dem sechsten
Ausführungsbeispiel der vorliegenden Erfindung zeigt.
DETAILBESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSBEISPIELE
-
Ausführungsbeispiele der vorliegenden Erfindung werden im folgenden
anhand der Fig. 4 bis 18 beschrieben.
-
Fig. 4 ist ein Blockdiagramm, das eine Impulsgeneratorschaltung A gemäß
einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
-
Diese Impulsgeneratorschaltung A ist mit der rückwärtigen Stufe der
herkömmlichen Adreßübergangs-Detektorschaltung (im folgenden einfach als
ATD-Schaltung bezeichnet) B verbunden. Eine Schaltungsanordnung der
ATD-Schaltung B wird nunmehr beschrieben. Die ATD-Schaltung B
umfaßt eine exklusive ODER-Schaltung 1 mit zwei Eingängen sowie eine erste
Verzögerungsschaltung 2, die eine Verzögerungszeit T&sub1; hat. Ein
Adreßsignal Sa von dem Adreßbus wird in einen Eingangsanschluß der
exklusiven ODER-Schaltung 1 eingespeist, und ein Verzögerungssignal dSa, das
auf einem Verzögern des Adreßsignales Sa durch die erste Verzögerungs
schaltung 2 beruht, wird in den anderen Eingangsanschluß hiervon
eingegeben.
-
Die Impulsgeneratorschaltung A gemäß diesem Ausführungsbeispiel
umfaßt eine Flip-Flop-Schaltung mit Setz- und
Rücksetz-Eingangsanschlüssen (im folgenden einfach als eine Flip-Flop-Schaltung bezeichnet) FF und
eine zweite Verzögerungsschaltung 3. Ein Ausgangsanschluß der ATD-
Schaltung B ist mit dem Setz-Eingangsanschluß der Flip-Flop-Schaltung
FF verbunden, und das Ausgangssignal P der Flip-Flop-Schaltung FF wird
in die zweite Verzögerungsschaltung 3 mit einer Verzögerungszeit T&sub2;
eingegeben. Ein Verzögerungssignal dP von der zweiten
Verzögerungsschaltung
3 wird zu dem Rücksetzanschluß R des Flip-Flops FF gespeist. Ein
Ausgangsanschluß Q der Flip-Flop-Schaltung FF ist über einen Kontakt,
wie einen Ausgangsanschluß φa der Impulsgeneratorschaltung A nach
außen geführt.
-
In der so aufgebauten Impulsgeneratorschaltung A wird das
Ausgangssignal P der Flip-Flop-Schaltung FF automatisch auf [0] rückgesetzt Das
heißt, wenn das Ausgangssignal P auf einem logischen Wert [1] ist, dann
wird das Signal einer logischen [1] über die zweite Verzögerungsschaltung
3 zu dem Rücksetzeingangsanschluß R der Flip-Flop-Schaltung FF
übertragen, so daß das Ausgangssignal P auf [0] rückgesetzt ist. Demgemäß
sollte bemerkt werden, daß die Impulsgeneratorschaltung A die Schaltung
ist, die auf [0] mit der Verzögerungszeit T&sub2; der zweiten
Verzögerungsschaltung 3 nach dem Anstieg des Ausgangssignales P rückgesetzt ist.
-
Der Betrieb der Impulsgeneratorschaltung A gemäß dem ersten
Ausführungsbeispiel der vorliegenden Erfindung wird nunmehr anhand eines
Zeitdiagrammes von Fig. 5 beschrieben.
-
Wenn das Adreßsignal Sa, das in den Eingangsanschluß φin der ATD-
Schaltung B eingespeist ist, zu einem Zeitpunkt t&sub1; verändert wird, wird
aus dem ähnlichen Grund, der anhand des Betriebes des herkömmlichen
Beispiels mit den Fig. 1 und 2 erläutert wurde, das Impulssignal einer
positiven Polarität mit einer Impulsbreite T&sub1; (Signal, das eine Bezugsgröße
des ATD-Signales wird), nämlich ein Signal Pa ausgegeben und auch in
den Setz-Eingangsanschluß S der Flip-Flop-Schaltung FF eingespeist.
-
Wie oben beschrieben ist, wird das Impulssignal Pa in den
Setz-Eingangsanschluß S der Flip-Flop-Schaltung FF eingespeist, wodurch das
Ausgangssignal
P der Flip-Flop-Schaltung FF zu einer logischen [1] invertiert
wird.
-
Das Ausgangssignal der Flip-Flop-Schaltung FF wird durch die
Verzögerungszeit T&sub2; der zweiten Verzögerungsschaltung 3 verzögert und dann in
den Rücksetz-Eingangsanschluß R der Flip-Flop-Schaltung FF
eingespeist, so daß das Ausgangssignal P der Flip-Flop-Schaltung FF zu einer
logischen [0] invertiert wird. Somit wird das Impulssignal Pa mit der
konstanten Impulsbreite t&sub2; von dem Ausgangsanschluß φa der
Impulsgeneratorschaltung A ausgegeben.
-
Wenn das impulsförmige Signal mit einer Impulsbreite Δt, die kürzer als
die Verzögerungszeit T&sub1; der ersten Verzögerungsschaltung 2 ist, in den
Eingangsanschluß φin der ATD-Schaltung B eingespeist wird, so werden
zwei Impulssignale mit der Impulsbreite Δt kontinuierlich von dem
Ausgangsanschluß der ATD-Schaltung B zu einem Zeitintervall von T&sub1;
ausgegeben, und gleichzeitig werden die beiden kontinuierlichen Impulssignale
in den Setz-Eingangsanschluß S der Flip-Flop-Schaltung FF eingespeist.
-
Obwohl zu dieser Zeit das Ausgangssignal P zu einer logischen [1]
abhängig von dem ersten Impulssignal invertiert ist, spricht ein derartiges
Ausgangssignal nicht auf den zweiten Impuls an. Die Ursache hierfür liegt
darin, daß eine Beziehung zwischen der Verzögerungszeit T&sub1; der ersten
Verzögerungsschaltung 2 und der Verzögerungszeit T&sub2; der zweiten
Verzögerungsschaltung 3 so eingestellt ist, daß T&sub2; > T&sub1; vorliegt. Selbst wenn
daher das Potential an dem Setz-Eingangsanschluß S innerhalb der
Verzögerungszeit T&sub2; verändert wird, wirkt sich die Änderung des Potentials nicht
auf das Ausgangssignal P aus.
-
Das Ausgangssignal P von dem Ausgangsanschluß Q der Flip-Flop-
Schaltung FF wird um die Verzögerungszeit T&sub2; der zweiten
Verzögerungsschaltung 3 verzögert und in den Rücksetz-Eingangsanschluß R der Flip-
Flop-Schaltung FF eingespeist, so daß das Ausgangssignal P der Flip-
Flop-Schaltung FF zu einer logischen [0] invertiert wird. Somit wird
ähnlich zu dem Fall des Zeitpunktes t&sub1; das Impulssignal P mit der konstanten
Impulsbdreite T&sub2; von dem Ausgangsanschluß φa der
Impulsgeneratorschaltung A ausgegeben.
-
Da, wie oben beschrieben ist, gemaß der Impulsgeneratorschaltung A des
ersten Ausführungsbeispiels das Impulssignal (Signal, das eine
Bezugsgröße für das ATD-Signal wird) von der ATD-Schaltung B in den Setz-
Eingangsanschluß S eingespeist ist und das Ausgangssignal dP, das auf
einem Verzögern des Ausgangssignales P der Flip-Flop-Schaltung FF
durch die zweite Verzögerungsschaltung 3 beruht, in den Rücksetz-
Eingangsanschluß R eingespeist ist, wird das Ausgangssignal P von der
Flip-Flop-Schaltung FF an der Vorderfianke des ersten Adreßsignales Sa
invertiert, das bei der Änderung einer Adresse erzeugt ist. Folglich wird
nach der durch die zweite Verzögerungsschaltung 3 bestimmten
konstanten Verzögerungszeit T&sub2; das Ausgangssignal der Flip-Flop-Schaltung FF
erneut invertiert.
-
Das heißt, obwohl die Impulsgeneratorschaltung A auf die erste Änderung
des Adreßsignales Sa anspricht, spricht sie nicht auf das Adreßsignal Sa
an, das sich wieder innerhalb der konstanten Verzögerungszeit T&sub2;
verändert. Demgemäß liefert die Impulsgeneratorschaltung A das Impulssignal
P (Signal, das eine Bezugsgröße für das ATD-Signal wird) mit der
konstanten Impulsbreite T&sub2; abhängig von lediglich der ersten Änderung des
Adreßsignales Sa.
-
Eine Impulsbreiten-Vergrößerungs- bzw. Dehnschaltung C gemäß einem
zweiten Ausführungsbeispiel der vorliegenden Erfindung wird im
folgenden anhand der Fig. 6 und 7 beschrieben. In den Fig. 6 und 7 sind
ähnliche Teile, die Teilen von Fig. 4 entsprechen, mit den gleichen
Bezugszeichen versehen.
-
Wie in Fig. 6 gezeigt ist, umfaßt die Impulsbreiten-Dehnschaltung C eine
Vielzahl von in Fig. 4 gezeigten Impulsgeneratorschaltungen A&sub1;, A&sub2;, A&sub3;, ...,
An, die in Reihe über einer dritten Verzögerungsschaltung 11
angeschlossen sind, und eine ODER-Schaltung 12, die mit Ausgangsanschlüssen von
diesen Impulsgeneratorschaltungen A&sub1;, A&sub2;, A&sub3;, ... An verbunden sind. Eine
Verzögerungszeit T&sub3; der dritten Verzögerungsschaltung 11 ist so
eingestellt, daß T&sub3; < T&sub2; vorliegt. Die herkömmliche ATD-Schaltung B (vgl. Fig. 1)
ist mit der vorangehenden Stufe der Impulsgeneratorschaltung A&sub1; der
ersten Stufe verbunden.
-
Der Betrieb der Impulsbreiten-Dehnschaltung C wird im folgenden
anhand eines Zeitdiagrammes von Fig. 7 beschrieben. Wenn, wie in Fig.7
gezeigt ist, das zu dem Eingangsanschluß φin der ATD-Schaltung B
gespeiste Adreßsignal Sa verändert wird, wird gleichzeitig ein Impulssignal P&sub1;
mit einer Impulsbreite T&sub2; von der Impulsgeneratorschaltung A&sub1; der ersten
Stufe ausgegeben. Zu dieser Zeit wird das Impulssignal P&sub1; in die ODER-
Schaltung 12 eingespeist, und ein Ausgangssignal Pc von dem
Ausgangsanschluß φc der ODER-Schaltung 12 wird beispielsweise auf einen hohen
Pegel invertiert.
-
Das Impulssignal P&sub1; von der Impulsgeneratorschaltung A&sub1; der ersten Stufe
wird um die Verzögerungszeit T&sub3; der dritten Verzögerungsschaltung 11
verzögert und in die Impulsgeneratorschaltung A&sub2; der zweiten Stufe
eingespeist. Daher liefert die Impulsgeneratorschaltung A&sub1; ein Impulssignal P&sub2;,
das zu einer mit der Zeit T&sub3; von der Vorderflanke des ersten
Impulssignales P&sub1; verzögerten Zeit ansteigt und das eine Impulsbreite T&sub2; hat. Da in
diesem Fall die Verzögerungszeit T&sub3; kürzer als die Impulsbreite T&sub2;
eingestellt ist, überlappen das erste Impulssignal P&sub1; und das zweite
Impulssignal P&sub2; einander teilweise unter einem zeitlichen Gesichtspunkt.
Demgemäß wird das Ausgangssignal Pc von der ODER-Schaltung 12 noch auf
einem hohen Pegel gehalten.
-
Ähnlich werden Impulssignale P&sub3;, ..., Pn sequentiell mit der
Verzögerungszeit t&sub3; von der Impulsgeneratorschaltung A&sub3; zu der
Impulsgeneratorschaltung An der n-ten Stufe (Endstufe) ausgegeben. Wenn dann kein
Ausgangssignal von der Impulsgeneratorschaltung An der letzten Stufe
ausgegeben wird, wird das Ausgangssignal Pc von der ODER-Schaltung 12
invertiert und nimmt einen niedrigen Pegel an. Demgemäß kann ein
Impulssignal Pc, das an der Vorderflanke des Impulssignales P&sub1; von der
Impulsgeneratorschaltung A&sub1; der ersten Stufe ansteigt, d.h., das gleichzeitig
an der Vorderflanke des ATD-Signales Pa von der ATD-Schaltung B
ansteigt und das eine Impulsbreite T&sub2; + (n-1)T&sub3; hat, von dem
Ausgangsanschluß φc der ODER-Schaltung 12 erhalten werden.
-
Da das Impulssignal P von der Impulsgeneratorschaltung A und die
Signale, die auf einem sequentiellen Verzögern des Ausgangssignales P
beruhen, gemäß der Impulsbreiten-Dehnschaltung C der vorliegenden
Erfindung in die ODER-Schaltung 12 eingespeist werden, kann die
Impulsbreite des Impulssignales P mit der konstanten Breite von der
Impulsgeneratorschaltung A einfach vergrößert werden. Daher wird die
Impulsbreiten-Dehnschaltung C wirksam, wenn das Impulssignal P mit der
konstanten
Breite von der Impulsgeneratorschaltung A nicht eine
Impulsbreite aufweist, die ausreichend ist, so daß die interne Schaltung von
beispielsweise dem SRAM nicht initialisiert werden kann.
-
Wenn in dem zweiten Ausführungsbeispiel der vorliegenden Erfindung die
Impulsgeneratorschaltungen A&sub2;, A&sub3;, ..., An der zweiten Stufe und der
folgenden Stufen weggelassen werden, können die gleichen Ergebnisse
erhalten werden. In diesem Fall kann wirksam vermieden werden, daß die
Schaltungsanordnung komplex wird.
-
Eine Impulssummen-Generatorschaltung D gemäß einem dritten
Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden anhand der
Fig. 8 und 9 beschrieben. In den Fig. 8 und 9 sind ähnliche Teile, die
Teilen von Fig. 4 und 6 entsprechen, mit den gleichen Bezugszeichen
versehen.
-
Wie in Fig. 8 gezeigt ist, umfaßt die Impulssummen-Generatorschaltung D
eine Vielzahl von Impulsgeneratorschaltungen A&sub1;, A&sub2;, A&sub3;, ..., An und eine
ODER-Schaltung 12. Ausgangsanschlüsse von den
Impulsgeneratorschaltungen A&sub1;, A&sub2;, A&sub3;, ..., An sind parallel mit der ODER-Schaltung 12
verbunden. Entsprechende ATD-Schaltungen B&sub1;, B&sub2;, B&sub3;, ..., Bn sind mit
den Impulsgeneratorschaltungen A&sub1;, A&sub2;, A&sub3;, ..., An verbunden.
-
Der Betrieb der Impulssummen-Generatorschaltung D wird im folgenden
anhand eines Zeitdiagrammes von Fig. 9 beschrieben. Wenn lediglich das
Adreßsignal Sa1 zu einem Zeitpunkt t&sub1; verändert wird, wird das
Impulssignal P&sub1; mit der Impulsbreite T&sub2; von der ersten Impulsgeneratorschaltung
A&sub1; ausgegeben, und ein Ausgangssignal Pd mit der gleichen Wellenform
wie die Wellenform des Impulssignales P&sub1; wird von dem
Ausgangsanschluß φd der ODER-Schaltung 12 geliefert.
-
Wenn das Adreßsignal Sa1 wieder zu einem Zeitpunkt t&sub2; verändert wird
und das Adreßsignal Sa3 nach einer Zeit Δt (Δt < T&sub2;) geändert wird, so wird
wiederum das Impulssignal P&sub1; von der ersten Impulsgeneratorschaltung
A&sub1; ausgegeben, und das Impulssignal P&sub3; mit der Impulsbreite T&sub2; wird von
der dritten Impulsgeneratorschaltung A&sub3; nach einer Zeit Δt ausgegeben.
Demgemäß wird das Ausgangssignal Pd, das zu einem Zeitpunkt t&sub2;
ansteigt und das die Impulsbreite T&sub2; + Δt hat, von dem Ausgangsanschluß φd
der ODER-Schaltung 12 geliefert.
-
Wenn lediglich das Adreßsignal Sa1 zu einem Zeitpunkt t&sub4; verändert wird,
wird das Impulssignal P&sub2; mit der Impulsbreite T&sub2; von der zweiten
Impulsgeneratorschaltung A&sub2; ausgegeben, und das Ausgangssignal Pd, das die
gleiche Wellenform wie diejenige des Impulssignales P&sub2; hat, wird von dem
Ausgangsanschluß φd der ODER-Schaltung 12 abgegeben.
-
Wie oben beschrieben ist, kann die ODER-Schaltung 12 das Impulssignal
Pd mit der konstanten Impulsbreite abhängig von der Änderung von
wenigstens einem Adreßsignal einer Vielzahl von Adreßsignalen Sa1, Sa2, Sa3,
..., San erzeugen.
-
Wenn das Ausgangssignal Pd von der Impulssummen-Generatorschaltung
D in das Signal einer negativen Polarität umgesetzt und als das ATD-
Signal *RX oder *CX von der Zeilen-ATD-Steuerschaltung 113 oder der
Spalten-ATD-Steuerschaltung 114 verwendet wird, wie dies in Fig. 3
gezeigt ist, dann kann die interne Schaltung des SRAM ausreichend
initialisiert
werden, und die Zugriffzeit des SRAM kann wirksam gesteigert
werden.
-
Eine Impulssummen-Generatorschaltung E gemäß einem vierten
Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden anhand der
Fig. 10 und 11 beschrieben. In den Fig. 10 und 11 sind ähnliche Teile, die
denjenigen der Fig. 6 und 8 entsprechen, mit den gleichen Bezugszeichen
versehen.
-
Wie in Fig. 10 gezeigt ist, umfaßt die Impulssummen-Generatorschaltung
E eine Vielzahl von Impulsbreiten-Dehnschaltungen C&sub1;, C&sub2;, C&sub3;, ..., Cn des
zweiten Ausführungsbeispiels und eine ODER-Schaltung 21.
Ausgangsanschlüsse der Impulsbreiten-Dehnschaltungen C&sub1;, C&sub2;, C&sub3;, ..., Cn sind mit
der ODER-Schaltung 21 parallel verbunden. Entsprechende ATD-
Schaltungen B&sub1;, B&sub2;, B&sub3;, ..., Bn sind jeweils mit den Impulsbreiten-
Dehnschaltungen C&sub1;, C&sub2;, C&sub3;, ..., Cn verbunden.
-
Der Betrieb der Impulssummen-Generatorschaltung E wird im folgenden
anhand eines Zeitdiagrammes von Fig. 11 erläutert. Wenn, wie in Fig. 11
gezeigt ist, lediglich das Adreßsignal Sa1 zu einem Zeitpunkt t&sub1; verändert
wird, so erzeugt die erste Impulsbreiten-Vergrößerungsschaltung C&sub1; ein
Impulssignal Pc1 mit der Impulsbreite T&sub2; + (n-1)T&sub3; (vgl. die Beschreibung
des Betriebes der Impulsbreiten-Dehnschaltung C des zweiten
Ausführungsbeispiels, das anhand der Fig. 6 und 7 erläutert ist). Ein
Ausgangssignal Pe mit der gleichen Wellenform wie diejenige des Impulssignales Pc1
wird von dem Ausgangsanschluß φe der ODER-Schaltung 21 ausgegeben.
-
Wenn das Adreßsignal Sa1 wieder im Zeitpunkt t&sub2; verändert wird und das
Adreßsignal Sa3 nach einer Zeit Δt (beispielsweise Δt < T&sub2;) geändert wird, so
wird das Impulssignal Pc1 wieder von der ersten Impulsbreiten-
Dehnschaltung C&sub1; ausgegeben, und das Impuissignal Pc3 mit der
Impulsbreite T&sub2; + (n-1)T&sub3; wird von der dritten Impulsbreiten-Dehnschaltung C3
nach einer Zeit Δt geliefert. Demgemäß wird das Ausgangssignal Pe, das
zu einem Zeitpunkt t&sub2; ansteigt und das die Impulsbreite Δt + T&sub2; + (n-1)T&sub3;
hat, von dem Ausgangsanschluß φe der ODER-Schaltung 21 abgegeben.
-
Wenn lediglich das Adreßsignal Sa2 zu einem Zeitpunkt t&sub4; verändert wird,
wird das Impulssignal der Impulsbreite T&sub2; + (n-1)T&sub3; von der zweiten
Impulsbreiten-Dehnschaltung C2 ausgegeben, und das Ausgangssignal Pe
mit der gleichen Wellenform wie diejenige des Impulssignales Pc2 wird von
dem Ausgangsanschluß φe der ODER-Schaltung 21 geliefert.
-
Auch im vierten Ausführungsbeispiel kann ähnlich wie im dritten
Ausführungsbeispiel abhängig von der Änderung von wenigstens einem
Adreßsignal einer Vielzahl von Adreßsignalen Sa1, Sa2, Sa3, ..., San die ODER-
Schaltung 21 das Impulssignal (ATD-Signal) Pe mit der beliebigen
Impulsbreite so ausreichend erzeugen, daß die interne Schaltung von
beispielsweise dem SRAM initialisiert werden kann.
-
Eine Impulssummen-Generatorschaltung F gemäß einem fünften
Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden anhand der
Fig. 12 beschrieben. In Fig. 12 sind ähnliche Teile, die Teilen von Fig. 6
und 8 entsprechen, mit den gleichen Bezugszeichen versehen.
-
Wie in Fig. 12 gezeigt ist, umfaßt die Impulssummen-Generatorschaltung
F eine Vielzahl von Impulsgeneratorschaltungen A&sub1;, A&sub2;, A&sub3;, ..., An, eine
ODER-Schaltung 12 und eine Impulsbreiten-Dehnschaltung C.
Ausgangsanschlüsse der Impulsgeneratorschaltungen A&sub1;, A&sub2;, A&sub3;, ..., An sind mit der
ODER-Schaltung 12 verbunden, und der Ausgangsanschluß der ODER-
Schaltung 12 ist an die Impulsbreiten-Dehnschaltung C angeschlossen.
Die entsprechenden ATD-Schaltungen B&sub1;, B&sub2;, B&sub3;, ..., Bn sind jeweils mit
den Impulsgeneratorschaltungen A&sub1;, A&sub2;, A, ..., An verbunden.
-
Auch in der Impulssummen-Generatorschaltung F gemäß dem fünften
Ausführungsbeispiel kann das Impulssignal Pf ähnlich zu demjenigen des
vierten Ausführungsbeispiels von dem Ausgangsanschluß φf der
Impulsbreiten-Dehnschaltung C erhalten werden. Abhängig von der Änderung
von wenigstens einem Adreßsignal einer Vielzahl von Adreßsignalen Sa1,
Sa2, Sa3, ..., San kann die Impulsbreiten-Dehnschaltung C das Impulssignal
(ATD-Signal) Pf mit der beliebigen Impulsbreite so ausreichend erzeugen,
daß die interne Schaltung von beispielsweise dem SRAM initialisiert
werden kann.
-
Eine Impulsgeneratorschaltung G gemäß einem sechsten
Ausführungsbeispiel der vorliegenden Erfindung wird anhand der Fig. 13 beschrieben.
Fig. 13 ist ein Blockdiagramm, das einen Hauptteil einer
Halbleiterspeichervorrichtung gemäß dem sechsten Ausführungsbeispiel, insbesondere
eine Schaltungsanordnung, zeigt, die ein Initialisierungssignal zum
Initialisieren der internen Schaltung der Halbleiterspeichervorrichtung
erzeugen kann.
-
Eine Schaltung, die ein Initialisierungssignal erzeugt, umfaßt
Adreßübergangs-Detektorschaltungen (im folgenden einfach als ATD-Schaltungen
bezeichnet) 21, die entsprechend mit einer Vielzahl von Adreßleitungen (in
diesem Ausführungsbeispiel lediglich einer Adreßleitung AL&sub1;, wie dies zur
Vereinfachung gezeigt ist) und einer Synthesizerschaltung 22 zum
Berechnen einer Summe der ATD-Signale von den jeweiligen ATD-
Schaltungen 21 verbunden sind. In Fig. 13 gibt ein Bezugszeichen 23
einen Adreßpuffer an.
-
Die ATD-Schaltung 21 umfaßt eine exklusive ODER-Schaltung 24 mit zwei
Eingängen und eine erste Verzögerungsschaltung 25 mit einer
Verzögerungszeit T&sub1;. Ein Adreßsignal Sa1 von der Adreßleitung AL&sub1; wird in den
Eingangsanschluß der exklusiven ODER-Schaltung 24 eingespeist, und
ein Verzögerungssignal dS, das auf einem Verzögern des Adreßsignales Sa1
durch die erste Verzögerungsschaltung 25 beruht, wird in den anderen
Eingangsanschluß hiervon eingespeist. Ein ATD-Signal (ATD-Signal ist
durch das Bezugssymbol Pa1 bezeichnet, da die erste Adreßleitung in
diesem Ausführungsbeispiel beschrieben ist) entsprechend der Änderung der
Adresse wird von dem Ausgangsanschluß der ATD-Schaltung 21
ausgegeben. Die Synthesizerschaltung 22 wird aus beispielsweise einer NAND-
Schaltung gebildet. Die Synthesizerschaltung 22 berechnet allgemein eine
Summe der ATD-Signale aus den jeweiligen ATD-Schaltungen 21 und
setzt auch das Signal in das Signal einer negativen Polarität um und
liefert dasselbe als das in Fig. 3 gezeigte Initialisierungssignal *RD oder *CD.
-
In diesem Ausführungsbeispiel liegt eine Impulsgeneratorschaltung 26, die
die Impulsbreite des ATD-Signales konstant macht, zwischen den ATD-
Schaltungen 21 und der Synthesizerschaltung 22 (lediglich eine
Impulsgeneratorschaltung 26 entsprechend einer Adreßschaltung AL&sub1; ist in Fig.
13 gezeigt). Wie in Fig. 13 gezeigt ist, umfaßt die
Impulsgeneratorschaltung 26 eine Verriegelungsschaltung 27, gebildet aus zwei N-Kanal-
Transistoren Q1, Q2, einem P-Kanal-Transistor Q3 und zwei Invertern G1,
G2, sowie eine Verzögerungsschaltung 28, die aus drei Invertern G3, G4,
G5 gebildet ist.
-
Von den beiden N-Kanal-Transistoren Q1 und Q2 ist ein Gate von einem
Transistor Q1 an den Ausgang der ATD-Schaltung 21 angeschlossen, eine
Source-Elektrode hiervon ist mit der Eingangsleitung der
Verriegelungsschaltung 27 über einen Knoten a verbunden, und eine Drain-Elektrode
hiervon ist an eine Drain-Elektrode des anderen N-Kanal-Transistors Q2
angeschlossen. Eine Source-Elektrode des Transistors Q2 ist geerdet, und
eine Gate-Elektrode hiervon ist mit dem Ausgang der zweiten
Verzögerungsschaltung 28 über einen Knoten d verbunden.
-
Eine Drain-Elektrode des P-Kanal-Transistors Q3 ist mit dem positiven
Spannungsquellenanschluß Vcc verbunden, eine Source-Elektrode
hiervon ist an die Eingangsleitung der Verriegelungsschaltung 27 über den
Knoten a angeschlossen, und ein Gate hiervon ist mit dem Ausgang der
zweiten Verzögerungsschaltung 28 verbunden.
-
In dieser Impulsgeneratorschaltung 26 sind die Verriegelungsschaltung 27
und die zweite Verzögerungsschaltung 28 über einen Knoten b verbunden,
und der Ausgangsanschluß hiervon ist nach außen von dem Zwischenteil
der zweiten Verzögerungsschaltung 28, d.h. dem Ausgang des zweiten
Inverters G4 der die zweite Verzögerungsschaltung 28 verbindenden drei
Inverter G3, G4, G5 über einen Knoten c geführt.
-
Der Betrieb der Impulsgeneratorschaltung 26 wird anhand eines
Zeitdiagrammes von Fig. 14 näher beschrieben.
-
Unter der Bedingung, daß das zu dem Eingangsanschluß φin der
Adreßleitung AL&sub1; gespeiste Adreßsignal Sa1 keine Änderung aufweist, d.h., unter
der Bedingung, daß keine Adreßänderung vorliegt, sind die Knoten a und
d beide auf einem hohen Pegel, so daß die Transistoren Q3 und Q2
aus-
bzw. eingeschaltet werden. Die Pegel der Knoten a und d sind durch die
Verriegelungsschaltung 27 stabilisiert.
-
Wenn die Adreßänderungen zu einem Zeitpunkt t&sub1; auftreten und das ATD-
Signal Pa1 von der ATD-Schaltung 21 in Gate des Transistors Q1
eingespeist wird, so wird der Transistor Q1 eingeschaltet, so daß der Knoten a
auf einen niedrigen Pegel invertiert wird. Diese Pegeländerung wird über
den Inverter G1 der Verriegelungsschaltung 27 und die drei Inverter G3,
G4, G5 der zweiten Verzögerungsschaltung 28 zu dem Knoten d
übertragen, so daß der Knoten d auf einen niedrigen Pegel invertiert wird.
-
Wenn der Knoten d auf einen niedrigen Pegel übergeht, wird der
Transistor Q3 eingeschaltet, und der Transistor Q2 wird ausgeschaltet, so daß
der Knoten a auf die Hochpegelseite angehoben wird. Wenn der Knoten a
auf den hohen Pegel übergeht, so wird diese Pegeländerung über den
Inverter G1 der Verriegelungsschaltung 27 und die drei Inverter G3, G4, G5
der zweiten Verzögerungsschaltung 28 zu dem Knoten d übertragen, so
daß der Transistor Q3 ausgeschaltet wird und eine Betriebsreihe endet.
Während dieses Betriebes wird ein Impulssignal P&sub1; von dem Knoten c
erzeugt und dann von dem Ausgangsanschluß ausgegeben. Dieses
Impulssignal P&sub1; hat eine Impulsbreite, die durch eine Zeit t&sub2; bestimmt wird,
während welcher sich das Impulssignal P&sub1; über die Knoten b, c und d zu dem
Knoten a ausbreitet. Eine derartige Impulsbreite wird eine konstante
Impulsbreite.
-
Wenn das impulsförmige Signal mit der Impulsbreite Δt, die kürzer als die
Verzögerungszeit T&sub1; der ersten Verzögerungsschaltung 22 ist, in die ATD-
Schaltung 21 zu einem Zeitpunkt t&sub2; eingespeist wird, so liefert die ATD-
Schaltung 21 kontinuierlich zwei Ausgangssignale mit der Impulsbreite Δt
zu einem Zeitintervall der Verzögerungszeit T&sub1;. Zur selben Zeit werden die
beiden kontinuierlichen Impulse in das Gate des Transistors Q1
eingespeist.
-
Obwohl zu dieser Zeit der Pegel des Knotens c auf Hoch durch das erste
Impulssignal invertiert ist, spricht er nicht auf das zweite Impulssignal an.
Die Ursache hierfür liegt darin, daß, nachdem die Änderung des Knotens
auf den niedrigen Pegel durch das erste Impulssignal über die Knoten b, c
und d übertragen ist und der Knoten a auf einen hohen Pegel übergeht,
diese Pegeländerung wiederum über die Knoten b und c zu dem Knoten d
übertragen wird. Obwohl daher das Potential am Gate des Transistors Q1
innerhalb einer Zeit T&sub3; (> T&sub1;) verändert wird, während welcher der
Transistor Q2 eingeschaltet wird, so wirkt sich eine derartige Änderung nicht auf
den Pegel des Knotens c aus. Dann wird der Transistor Q2 eingeschaltet,
und eine Betriebsreihe endet. Während dieses Betriebs wird ein
Impulssignal P&sub1; von dem Knoten c erzeugt und dann von dem Ausgangsanschluß
ausgegeben. Dieses Impulssignal P&sub1; hat eine Impulsbreite, die durch die
Zeit T&sub2; bestimmt ist, während welcher sich das Signal am Knoten a zu
dem Knoten a wieder über die Knoten b, c und d ausbreitet. Eine derartige
Impulsbreite wird eine konstante Impulsbreite.
-
Impulssignale P (P&sub1;, P&sub2;, ..., Pn) von den Impulsgeneratorschaltungen 26, die
zusammen mit einer Vielzahl von Adreßleitungen vorgesehen sind, werden
zu der Synthesizerschaltung 22 der folgenden Stufe gespeist, und ein
Initialisierungssignal S wird von der Synthesizerschaltung 22 ausgegeben.
-
Wenn die Impulssignale (P&sub1;, P&sub2;, ..., Pn) von den jeweiligen
Impulsgeneratorschaltungen 26 nicht ausreichende Impulsbreiten haben, so daß die
interne Schaltung der Halbleiterspeichervorrichtung initialisiert werden
kann, kann eine Wellenform-Dehnschaltung 29 an die folgende Stufe der
Impulsgeneratorschaltung 26 angeschlossen werden, wie dies in Fig. 13
gezeigt ist. Da in diesem Fall die Impulsbreite des Impulssignales P&sub1; von
der Impulsgeneratorschaltung 26 garantiert ist, kann die Wellenform-
Dehnschaltung 29 aus einer einfachen Schaltung gebildet werden.
-
Wie beispielsweise in Fig. 15 gezeigt ist, umfaßt die Wellenform-
Dehnschaltung 29 eine Konstantstromquelle 31, die aus P-Kanal-
Transistoren einer Mehrfachstufe in Reihenschaltung gebildet ist, eine
Schalteinheit 32, die aus einer Anzahl von parallel verbundenen N-Kanal-
Transistoren besteht, und einen Kondensator C, der durch die Auslegung
der Verdrahtung erzeugt ist. Die Schalteinheit 32 und die
Konstantstromquelle 31 sind mit dem Knoten e verbunden, und ein Ausgangssignal von
dem Knoten e wird zu einem negativen Anschluß eines Vergleichers 33 der
rückwärtigen Stufe gespeist. Ein Bezugspotential Vr liegt an einem
positiven Anschluß des Vergleichers 33.
-
In diesem Ausführungsbeispiel ist eine Vielzahl von Adreßleitungen in
Blöcke von jeweils mehreren Blöcken getrennt, und eine Wellenform-
Dehnschaltung 29 ist bei jedem Block vorgesehen. Die Impulssignale P&sub1;,
P&sub2;, ..., Pj von den Impulsgeneratorschaltungen 26 in den entsprechenden
Blöcken werden in die jeweiligen Wellenform-Dehnschaltungen 29
eingespeist. Demgemäß sind zu der Synthesizerschaltung 22 der folgenden
Stufe Impulssignale Pa1, Ps2, ..., Psm von den jeweiligen Wellenform-
Dehnschaltungen 29 gespeist.
-
Der Betrieb der Wellenform-Dehnschaltung 29 wird im folgenden anhand
eines Zeitdiagrammes von Fig. 16 beschrieben.
-
Unter der Bedingung, daß keine Adreßänderung vorliegt, ist das
Ausgangssignal von dem Knoten e auf einem hohen Pegel, so daß das
Ausgangssignal Ps1 des Vergleichers 33 auf einen hohen Pegel übergeht. Wenn
beispielsweise das zu der Adreßleitung AL&sub1; gespeiste Adreßsignal Sa1
verändert wird, wie dies oben beschrieben ist, wird ein Impulssignal P mit der
konstanten Impulsbreite T&sub2; von der Impulsgeneratorschaltung 26
ausgegeben. Als eine Folge geht der Knoten e auf einen niedrigen Pegel auf der
Grundlage der Vorderflanke o des Impulssignales P&sub1; über. Wenn der Pegel
des Knotens e unter das Bezugspotential VR abgesenkt wird, wird der
Pegel des Vergleichers 33 nach niedrig invertiert. Wenn der Pegel des
Impulssignales P&sub1; wieder nach der Zeit T&sub2; abgesenkt wird, wird der
entsprechende Transistor der Schalteinheit 22 ausgeschaltet, um den Pegel des
Knotens e auf die Hochpegelseite anzuheben.
-
Zu dieser Zeit wird durch die durch den Innenwiderstand des P-Kanal-
Transistors, der die Konstantstromquelle bildet, und den Kondensator c
bestimmte Zeitkonstante die Vorderflanke des Knotens e abgeschwächt,
um so eine gewisse Zeit zu erfordern, bis der Pegel des Knotens e höher
als das Bezugspotential Vr wird. Indem diese Zeit als Zeit T&sub4; bestimmt
wird, wird die Zeit T&sub4; länger als die Breite T&sub2; des Impulssignales P&sub1; von der
Impulsgeneratorschaltung 26 eingestellt, indem in geeigneter Weise die
Anzahl der Stufen des P-Kanal-Transistors gewählt wird.
-
Wenn, wie oben beschrieben ist, der Pegel des Knotens e höher als das
Bezugspotential Vr wird, dann wird das Ausgangssignal Ps1 des
Vergleichers 33 auf einen hohen Pegel invertiert, und eine Betriebsreihe wird
beendet. Während dieses Betriebes liefert der Vergleicher 33 ein
Impulssignal Ps1 einer negativen Polarität mit einer Impulsbreite T&sub4;. Die
Wellenform-Dehnschaltung 29 dient auch als eine Schaltung, die eine Summe
der Impulssignale P&sub1;, P&sub2;, ..., Pn von den jeweiligen
Impulsgeneratorschaltungen 26 berechnet. Nachdem eine Adresse verändert ist, wird, wenn
eine solche Adresse innerhalb der Zeit T&sub4; geändert wird oder wenn eine
andere Adresse verändert wird, die Breite des Impuissignales Ps1, das von
dem Vergleicher 33 ausgegeben ist, zu einer Breite, die auf einem
Addieren einer Zeit von der ersten Adreßänderung zu der nächsten
Adreßänderung zu der Zeit T&sub4; beruht.
-
Die Synthesizerschaltung 22 der folgenden Stufe empfängt die
Impulssignale P&sub1;, P&sub2;, ..., Pn von den Impulsgeneratorschaltungen 26
entsprechend einer Vielzahl von Adreßleitungen oder die Impulssignale Ps1, Ps2,
Psn von den Wellenform-Dehnschaltungen 29. Dann berechnet die
Synthesizerschaltung 29 eine Summe von diesen Impulssignalen und gibt
dieselbe als das Initialisierungssignal S für die interne Schaltung der
Halbleiterspeichervorrichtung aus. Unter der Annahme, daß das
Initialisierungssignal S mit dem Signal *RX oder *CX, wie in Fig. 3 gezeigt ist, angepaßt
ist, kann in diesem Fall, wenn die Impulssignale P (P&sub1;, P&sub2;, ....) von den
Impulsgeneratorschaltungen 26 oder Impulssignale Ps (Ps1, Ps2, ...) von den
Wellenform-Dehnschaltungen 29 in der Polarität negativ sind, die
Synthesizerschaltung 22 aus einer Mehreingang-NAND-Schaltung und einem
Inverter gebildet werden. Wenn weiterhin die Impulssignale P (P&sub1;, P&sub2;, ...) von
der Impulsgeneratorschaltung 26 oder der Impulssignale Ps (Ps1, Ps2, ...)
von der Wellenform-Dehnschaltung 29 in der Polarität negativ sind, kann
die Synthesizerschaltung 22 aus einer Mehreingang-NOR-Schaltung
gebildet werden.
-
Weiterhin können die Impulssignale P&sub1;, P&sub2;, ..., Pn von den
Impulsgeneratorschaltungen 26 bezüglich allen Adreßleitungen in die Wellenform-
Dehnschaltung 29 eingespeist werden. In diesem Fall kann eine
Synthesizerschaltung 22 vorgesehen werden.
-
Da, wie oben beschrieben ist, gemäß diesem Ausführungsbeispiel die
Impuisgeneratorschaltung 26 zum Konstantmachen der Impulsbreite des
ATD-Signales Pa1 zwischen der ATD-Schaltung 21 und der
Synthesizerschaltung 22 angeschlossen ist, ist es möglich, die konstante Impulsbreite
des ATD-Signales Pa1 als eine Bezugsgröße für das Initialisierungssignal S
zu nehmen, das zum Initialisieren (Rücksetzen und Ausgleichen) der
internen Schaltung der Halbleiterspeichervorrichtung notwendig ist.
-
Als ein Ergebnis kann das Initialisierungssignal S mit der ausreichenden
Impulsbreite erhalten werden, so daß die interne Schaltung der
Halbleiterspeichervorrichtung initialisieret werden kann. Selbst wenn daher das
Impulssignal, das eine Impulsbreite hat, die unzureichend ist, damit die
interne Schaltung der Halbleiterspeichervorrichtung initialisiert werden
kann, als das Adreßsignal eingespeist wird, ist es möglich, das
Initialisierungssignal S mit der notwendigen Impulsbreite zu erhalten.
-
Da in der herkömmlichen ATD-Schaltung 21, wie dies in einer
Kennlinienkurve von Fig. 17A gezeigt ist, die Impulsbreite des ATD-Signales Pa
kontinuierlich bezüglich der Änderung der Breite eines Adreßrauschens
verändert wird, wird auch das Initialisierungssignal S kontinuierlich in
ähnlicher Weise zu dem ATD-Signal Pa verändert (vgl. Fig. 17B). Wenn
insbesondere ein Adreßrauschen (beispielsweise ein feiner Einbruch oder
ein Zufallsfehler mit einer Breite von etwa 5 ns) in einem
Strichlinienbereich eingegeben wird, können das ATD-Signal Pa mit der für die
Initialisierung der internen Schaltung notwendigen Breite und das
Initialisierungssignal S nicht erhalten werden.
-
Obwohl die Impulsbreite des ATD-Signales Pa kontinuierlich bezüglich der
Änderung der Breite des Adreßrauschens verändert wird, wie dies in einer
charakteristischen Kurve von Fig. 18A gezeigt ist, wird andererseits gemäß
diesem Ausführungsbeispiel die Impulsbreite des ATD-Signales Pa durch
die Impulsgeneratorschaltung 26 der folgenden Stufe auf einen
konstanten Wert korrigiert. Daher wird, wie in einer charakteristischen Kurve von
Fig. 18B gezeigt ist, die Impulsbreite des Initialisierungssignales S in einer
diskreten Weise verändert, so daß, selbst wenn das Adreßrauschen mit
der Breite von etwa 5 ns eingegeben wird, die Impulsbreite des
Initialisierungssignales S konstant wird und das Initialisierungssignal S mit einer
Impulsbreite erhalten werden kann, die ausreichend ist, damit die interne
Schaltung der Halbleiterspeichervorrichtung initialisiert werden kann.
-
Wenn demgemäß das Adreßsignal in einem kurzen Zyklus verändert wird
oder wenn ein Rauschen in den Adreßeingangsanschluß eingegeben wird,
so kann die interne Schaltung mit ausreichender Zeit initialisiert werden.
Somit können eine Fluktuation einer Zugriffzeit und eine Fehlfunktion
aufgrund der Wellenform des Adreßsignales entfernt werden. Auch kann
die Halbleiterspeichervorrichtung mit hoher Geschwindigkeit betrieben
werden. Wenn weiterhin ein PWL- bzw. Leistungspegel-Zeitgeber
verwendet und durch das Initialisierungssignal aktiviert wird, kann ein Fehler im
Auslesebetrieb aufgrund der unzureichenden Betriebsperiode des PWL-
Zeitgebers verhindert werden.
-
Während bevorzugte Ausführungsbeispiele der Erfindung anhand der
begleitenden Zeichnungen beschrieben sind, ist es selbstverständlich, daß
die Erfindung nicht auf diese genauen Ausführungsbeispiele beschränkt
ist und daß verschiedene Änderungen und Modifikationen durch den
Fachmann vorgenommen werden können, ohne von dem Bereich der
Erfindung abzuweichen, wie dieser in den beigefügten Patentansprüchen
festgelegt ist.