JP3976156B2 - シングル及びダブルデータ転送兼用の半導体メモリ装置 - Google Patents
シングル及びダブルデータ転送兼用の半導体メモリ装置 Download PDFInfo
- Publication number
- JP3976156B2 JP3976156B2 JP18107598A JP18107598A JP3976156B2 JP 3976156 B2 JP3976156 B2 JP 3976156B2 JP 18107598 A JP18107598 A JP 18107598A JP 18107598 A JP18107598 A JP 18107598A JP 3976156 B2 JP3976156 B2 JP 3976156B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- transfer mode
- response
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、シングルデータ転送（SINGLE DATA RATE、以下SDRと称する）モードとダブルデータ転送（DOUBLE DATA RATE、以下DDRと称する）モードとを兼ね備える半導体メモリ装置に関するものである。
【０００２】
【従来の技術】
一般に、コンピュータシステムは、与えられた作業に対する指令を実行するための中央処理装置（CPU）と、CPUが要求するデータ、プログラムなどを保存するための主メモリとを有している。したがって、コンピュータシステムの性能向上のためには、CPUの動作速度を速めることと、CPUが待機時間なしに動作し、主メモリへのアクセス時間を可能なかぎり短くすることが求められる。この要求に応えて、システムクロックに制御されて動作し、主メモリへのアクセス時間が非常に短い同期式DRAM（SDRAM）が出現するようになった。
【０００３】
通常SDRAMは、システムクロックの遷移により生じるパルス信号に応答して動作が制御される。システムクロックの遷移によるパルス信号の発生方式は、SDRモードとDDRモードとに類別される。SDRモードは、システムクロックが"ハイ（HIGH）からロー（LOW）へ"あるいは"ローからハイへ"の内いずれか一方向の遷移に対してのみパルス信号を生じ、DRAM素子を動作せしめる方式である。一方、DDRモードは、システムクロックが"ハイからローへ"あるいは"ローからハイへ"の両方向の遷移に対して共にパルス信号を生じ、DRAM素子を動作せしめる方式である。
【０００４】
DDRモードでは倍の周期でデータの出力あるいは入力動作が行われるため、広範な動作可能な周波数帯域（BAND WIDTH）特性を有する。したがって、DDRモードは超高速SDRAMを実現する上で非常に有効である。しかし、DDRモードをチップ上に実現するには、設計面積が増加するなどの問題が伴う。すなわち、まずDDRモードはSDRモードに比べ２倍のデータを入出力するので、データラインの数が２倍となる。従って、チップサイズの増加は必然的である。そして、DDRモードでは、SDRモードに比べて入力及び出力時にデータとクロック間のセットアップ時間（set-up time）やデータ保持時間（hold time）が大幅に短縮するので、外部クロックを遅延させる補助回路が必須である。これらもメモリチップサイズを大きくする要因になる。そこで、通常の設計方式においては、特に超高速システムに使用されるメモリ素子に関してはDDRモードを採用する反面、そうでないメモリ素子に関してはSDRモードを採用している。
【０００５】
【発明が解決しようとする課題】
ところが、従来より、DDRモード及びSDRモードを採択する半導体メモリ装置を、オプション（OPTION）方式を用いず、別々の素子として製品の製造工程を進めるために、生産性の面では効率が劣化し、生産コストが上がるといった問題があった。
【０００６】
そこで、本発明の目的は、SDRモード及びDDRモードの両方に適用可能な半導体メモリ装置を提供することにある。
【０００７】
【課題を解決するための手段】
前記本発明の目的を達成するために、本発明は下記の如き特徴を有する。
【０００８】
第１に、本発明の半導体メモリ装置は、ロー及びカラムに配列される複数のメモリセルアレイを有し、外部クロックに同期して動作する半導体メモリ装置において、シングルデータ転送モードでは、一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、又は、第２のデータを第２のグローバルデータラインを介して、前記メモリセルとデータの入出力を行い、ダブルデータ転送モードでは、特定のカラムアドレスを除いた残余の前記一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、且つ、第２のデータを第２のグローバルデータラインを介して、前記メモリセルと入出力を行なうコア部と、外部とデータの入出力を行なう第１及び第２のデータラインと、前記特定のカラムアドレスに応答して、シングルデータ転送モードでは、前記コア部の第１又は第２のグローバルデータラインと前記第１のデータラインとの間のデータ伝送を制御し、ダブルデータ転送モードでは、前記コア部の第１及び第２のグローバルデータラインと前記第１及び第２のデータラインとのそれぞれの間のデータ伝送を制御する伝送部と、シングルデータ転送モードでは、前記第１のデータラインのデータを外部に伝送し、外部から入力されるデータを前記外部クロック信号の立ち上がり端部に応答して、前記第１のデータラインに伝送し、ダブルデータ転送モードでは、前記第１及び第２のデータラインのデータを順次データに変形して外部に伝送し、外部から順次入力されるデータを前記外部クロック信号の立ち上がり端部及び立ち下がり端部のそれぞれに応答して、交互に前記第１又は第２のデータラインに伝送する入出力制御部とを備えることを特徴とする。
【０００９】
第２に、本発明の半導体メモリ装置のデコーダは、半導体メモリ装置のデコーダであって、所定のモード選択信号に基づき特定アドレスの応答有無が決まる特定アドレス応答部であって、シングルデータ転送モードでは、前記特定アドレスの有無を出力信号に出力し、ダブルデータ転送モードでは、前記特定アドレスの有無に関係なく出力信号を所定レベルに維持する特定アドレス応答部と、シングルデータ転送モードでは、前記特定アドレス応答部からの前記特定アドレスの有無に対応する出力信号及び前記特定アドレスを除いた一群のカラムアドレスに応答し、前記半導体メモリ装置のローまたはカラムを選択する選択信号を生じ、ダブルデータ転送モードでは、前記特定アドレス応答部からの前記特定アドレスの有無に関係なく所定レベルに維持された出力信号及び前記特定アドレスを除いた一群のカラムアドレスに応答し、前記半導体メモリ装置のローまたはカラムを選択する選択信号を生じる選択信号発生部とを備えることを特徴とする。
【００１０】
第３に、本発明の出力伝送回路は、１つの入力データを第１または第２のデータラインに出力する出力伝送回路であって、特定アドレスの第１の論理状態に応答し、前記入力データを前記第１のデータラインに伝送するノーマル伝送部と、ダブルデータ転送モードでは、前記特定アドレスの第２の論理状態に応答し、入力データを前記第２のデータラインに伝送する一方、シングルデータ転送モードでは、前記入力データを伝送しない選択伝送部とを備えることを特徴とする。
【００１１】
第４に、本発明の入力ドライバーは、１つの入力データを第１または第２のデータラインに出力する入力ドライバーであって、ダブルデータ転送モードで、且つ、特定アドレスがイネーブルされるときに、前記入力データを第１のデータラインに伝送する第１の入力部と、前記ダブルデータ転送モードで、且つ、前記特定アドレスの反転信号がイネーブルされるときに、前記入力データを第２のデータラインに伝送する第２の入力部とを備えることを特徴とする。
【００１２】
第５に、本発明の入力マルチプレクサは、共通の入力線を介して入力される１つの入力データまたは順次入力される第１及び第２の入力データを外部クロックに同期して、第１または第２のデータラインに出力する入力マルチプレクサであって、シングルデータ転送モードでは、前記外部クロックに同期された第１のクロック信号に同期して、前記入力データを前記第１のデータラインに伝送する第１の伝送部と、ダブルデータ転送モードでは、前記外部クロックの立ち上がり端部に同期された第１のクロック信号及び前記外部クロックの立ち下がり端部に同期された第２のクロック信号に同期して、前記第１及び第２の入力データを前記第１及び第２のデータラインに伝送する第２の伝送部とを備えることを特徴とする。
【００１３】
第６に、本発明の出力マルチプレクサは、第１及び第２のデータラインを介して入力される第１及び第２のデータを外部クロックに同期して、共通出力線に出力する出力マルチプレクサであって、シングルデータ転送モードまたはダブルデータ転送モードで前記外部クロックの立ち上がり端部に同期し、シングルデータ転送モードでは、前記第１のデータラインを介して入力される前記第１のデータを前記共通出力線に伝送し、ダブルデータ転送モードでは、前記第１のデータラインを介して入力される前記第１のデータを前記共通出力線に伝送するノーマル出力マルチプレクサ部と、ダブルデータ転送モードで、前記ノーマル出力マルチプレクサ部が前記第１のデータを前記共通出力線に伝送した同じ外部クロックの立ち下がり端部に同期し、前記第２のデータラインを介して入力される前記第２のデータを前記共通出力線に伝送する選択出力マルチプレクサ部とを備えることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付した図面に基づき詳細に説明する。しかし、本発明の実施の形態は種々の相異なる形態に変形でき、本発明の範囲が下記の実施の形態に限定されるものと解釈することはできない。以下に説明する実施の形態は、当業界において通常の知識を有した者に対して、本発明をさらに完全に説明するために提供されるものに過ぎない。
【００１５】
１．データパス
図１は、本実施の形態の汎用データ転送モードを備えた半導体メモリ装置のデータパスを概略的に示す図面であって、特定の場合のデータパスを表す。図１では、説明の簡便性のために、一本のカラム選択ラインが選択され、一本のカラム選択ラインには一本のビットライン対が対応する構造を例に取って説明する。
【００１６】
本実施の形態では、特定カラムアドレスCAiが"ロー"状態の時には、第１のメモリセルアレイ117のカラム選択ラインであるCSLFが"アクティブ"される一方、特定カラムアドレスCAiが"ハイ"状態の時には、第２のメモリセルアレイ119のカラム選択ラインであるCSLSが"アクティブ"される場合である。すなわち、SDRモード動作においては、外部カラムアドレスによりCSLFもしくはCSLSが選択され、DDRモードでは、外部カラムアドレスによりCSLF及びCSLSが選択される。ここで、SDRモードあるいはDDRモードかを選択する信号はモード選択信号PSDRである。つまり、前記PSDRが"ハイ"の時にはSDRモードが選択され、前記PSDRが"ロー"の時にはDDRモードが選択される。
【００１７】
図１を参照すれば、本実施の形態の半導体メモリ装置は、コア部101、第１及び第２のデータラインDIOF、DIOS、伝送部103、及び入出力制御部105を備える。説明への便宜上、前記特定カラムアドレスCAiが"ロー"の場合を一例に、前記コア部101及び前記伝送部103の動作を説明すれば、以下の通りである。
【００１８】
前記コア部101は、SDRモードで前記カラム選択信号CSLFが活性化するによって、ローカルデータラインLIOF及びグローバルデータラインGIOFから形成されるデータパスを介しデータの入出力が行われる。前記コア部101は、DDRモードでは前記カラム選択信号CSLF及びカラム選択信号CSLSが選択される。前記カラム選択信号CSLFが選択されデータの入出力が行われるのはSDRモードと同様である。そして、前記カラム選択信号CSLSが活性化するによって、ローカルデータラインLIOS及びグローバルデータラインGIOSから形成されるデータパスを介しデータの入出力が行われる。したがって、DDRモードでは２つのデータが入出力される。
【００１９】
前記伝送部103は、特定カラムアドレスCAiに応答して、前記コア部101と前記第１及び第２のデータラインDIOF、DIOSとの間のデータ伝送を制御する。前記伝送部103は、SDRモードの出力モードでは、前記GIOFのデータを第１出力伝送回路107を介して第１のデータラインDIOFに伝送する。そして、前記伝送部103は、SDRモードの入力モードでは、前記第１のデータラインDIOFのデータを第１入力ドライバー111を介して前記コア部101のメモリセルに保存する。
【００２０】
前記伝送部103は、DDRモードの出力モードでは、前記GIOFのデータを第１出力伝送回路107を介して第１のデータラインDIOFに伝送するが、これはSDRモードの出力モードと同様である。また、前記伝送部103は、DDRモードの出力モードでは、GIOSのデータを第２出力伝送回路109を介して第２のデータラインDIOSに伝送される。前記伝送部103は、DDRモードの入力モードでは、前記第１のデータラインDIOFのデータを第１入力ドライバー111を介してGIOFに伝送し、最終的に前記コア部101のメモリセルへ保存される。そして、前記伝送部103は、DDRモードの入力モードでは、前記第２のデータラインDIOSのデータを第２入力ドライバー113を介してGIOSに伝送し、最終的に前記コア部101のメモリセルへ保存される。
【００２１】
前記入出力制御部105は、DDRモードの出力モードでは、前記第１及び第２のデータラインDIOF、DIOSのデータを順次データに変形し、外部へ伝送する。また、前記入出力制御部105は、DDRモードの入力モードでは、外部から順次入力されるデータを前記第１及び第２のデータラインDIOF、DIOSに伝送する。
【００２２】
尚、前記特定カラムアドレスCAiが"ハイ"の場合の前記コア部101及び前記伝送部103の動作は、以下の前記コア部101及び前記伝送部103の詳細な構成及び動作の説明から明らかなので、ここでは重複を省く。
【００２３】
２．PSDR発生部
図２は、モード選択信号PSDR発生部の例を示す図面である。
【００２４】
本実施の形態ではMOSトランジスタ201とヒューズ203とを備える。前記MOSトランジスタ201は、ソースが接地電圧VSSに電気的に連結されるNMOSトランジスタである。そして、前記MOSトランジスタ201のゲートには電源電圧VCCが印加され、常に"ターンオン"になる。さらに、前記ヒューズ203は、第１の端子は前記電源電圧VCCに電気的に連結され、第２の端子は前記MOSトランジスタ201のドレインと電気的に連結され、最終的に前記モード選択信号PSDRを出力する。なお、前記ヒューズ203は、外部から切断可能である。したがって、前記ヒューズを切断しない場合には、前記PSDRが"ハイ"状態になり、SDRモードが選択される。一方、前記ヒューズを切断する場合には、前記PSDRが"ロー"の状態になり、DDRモードが選択される。本実施の形態ではNMOSトランジスタ及びヒューズでモード選択信号部を構成しているが、PMOSトランジスタ及びヒューズでも構成可能であることは当業者にとって明らかであり、図２の回路に限定されない。
【００２５】
図１において前記コア部101はカラムデコーダブロック115を有する。前記カラムデコーダブロック115は、SDRモードでは前記特定カラムアドレスCAiを含む一群のカラムアドレスに応答し、前記半導体メモリ装置のカラムを選択する。そして、前記カラムデコーダブロック115は、DDRモードでは前記特定アドレスCAiを除いた前記一群のカラムアドレスに応答して、前記半導体メモリ装置のカラムを選択する。
【００２６】
３．カラムデコーダ
図３は、図１のカラムデコーダブロック115のうち、第１のメモリセルアレイ117に対応するカラムデコーダ300を示す図面である。
【００２７】
図３を参照すれば、前記カラムデコーダ300は、特定アドレス応答部301及びカラム選択部303を備える。前記特定アドレス応答部301は、SDRモード、すなわち、PSDRが"ハイ"の時には、前記特定カラムアドレスCAiの第１の論理状態に応答する。図３の実施の形態は前記CAiが"ロー"のとき（すなわち、／CAiが"ハイ"の時）、出力端N302の信号が"ハイ"に活性化される。そして、前記特定アドレス応答部301は、DDRモード、すなわち、PSDRが"ロー"の時には前記／CAiに応答しない。つまり、前記／CAiの論理状態と無関係に出力端N302の信号は"ハイ"になる。
【００２８】
前記カラム選択部303は、前記特定アドレス応答部301の出力N302信号及び前記特定カラムアドレスCAiを除いた残余の一群のカラムアドレスCAj、CAk、CAlに応答して、前記半導体メモリ装置のカラムを選択するカラム選択信号CSLFを生じる。図３の実施の形態につき説明すれば、以下の通りである。前記特定アドレス応答部301の出力N302信号が"ハイ"の時、前記CAj、CAk、CAlが"ハイ"の状態を有する場合に、前記カラム選択信号CSLFが"ハイ"になり、１つのカラムを選択する。
【００２９】
図４は、図１のカラムデコーダブロック115の第２のメモリセルアレイ119のカラムデコーダ400の例を示す図面である。
【００３０】
図４のカラムデコーダ400は、図３のカラムデコーダ300とほぼ同一の構造になっている。但し、特定アドレス応答部401は、SDRモードで前記CAiが"ハイ"の時に、その出力が"ハイ"になる。また前記カラムデコーダ400の出力信号CSLSは、前記第２のメモリセルアレイ119のカラムを選択する。
【００３１】
図１の前記伝送部103は、第１及び第２出力伝送回路107、109と第１及び第１入力ドライバー111、113とを備える。前記第１出力伝送回路107は、SDRモードでは、前記CAiの第１の論理状態に応答して、前記GIOFのデータを前記第１のデータラインDIOFに伝送する。本実施の形態において前記CAiの第１の論理状態は"ロー"状態を表す。そして、前記第１出力伝送回路107は、DDRモードでは、前記コア部101のGIOFのデータを前記CAiの第１の論理状態に応答して前記DIOFへ、第２の論理状態に応答して前記DIOSへ伝送する。本実施の形態において前記CAiの第２の論理状態は"ハイ"の状態を表す。
【００３２】
そして、前記第２出力伝送回路109は、SDRモードでは、前記CAiの第２の論理状態に応答して前記コア部101のGIOSのデータを前記DIOFに伝送する。また、前記第２出力伝送回路109は、DDRモードでは、前記コア部101のGIOSのデータを前記CAiの第２の論理状態に応答して前記DIOFに、第１の論理状態に応答して前記DIOSに伝送する。
【００３３】
さらに、前記第１入力ドライバー111は、SDRモードもしくはDDRモードでは、前記DIOFのデータを前記CAiの第１の論理状態に応答して前記GIOFに、第２の論理状態に応答して前記GIOSに伝送する。前記第２入力ドライバー113は、DDRモードでは前記CAiの第２の論理状態に応答して前記DIOSのデータを前記GIOFに、前記CAiの第１の論理状態に応答して前記DIOSのデータを前記GIOSに伝送する。そして、前記第2入力ドライバー111は、SDRモードではデータを伝送しない。
【００３４】
４．出力伝送回路
図５は、図１の第１出力伝送回路107の例を示す図面である。図５を参照して前記第１出力伝送回路107を具体的に説明すれば、以下の通りである。
【００３５】
前記第１出力伝送回路107は、ノーマル伝送部501及び選択伝送部503を備える。前記ノーマル伝送部501は、前記CAiの"ロー"状態に応答して前記GIOFのデータを前記DIOFに伝送する。すなわち、前記CAiの反転信号の／CAiが"ハイ"になると、前記／CAiの遅延信号／CADiが"ハイ"になる。このとき、前記GIOFが"ハイ"レベルであれば、PMOSトランジスタ509が"ターンオン"になり、前記DIOFは"ハイ"になる。そして、前記GIOFが"ロー"レベルであれば、NMOSトランジスタ511が"ターンオン"になり、前記DIOFは"ロー"になる。
【００３６】
また、前記選択伝送部503は、DDRモードでは前記CAiの"ハイ"状態に応答して、前記GIOFのデータを前記DIOSに伝送する。すなわち、前記CAiが"ハイ"になると、前記CAiの遅延信号CADiが"ハイ"になる。このとき、前記GIOFが"ハイ"レベルであれば、PMOSトランジスタ513が"ターンオン"になり、前記DIOSは"ハイ"になる。なお、前記GIOFが"ロー"レベルであれば、NMOSトランジスタ515が"ターンオン"になり、前記DIOSは"ロー"になる。そして前記GIOFが"ロー"レベルであれば、前記NMOSトランジスタ515はSDRモードで"ターンオフ"になる。
【００３７】
したがって、前記PSDRが"ハイ"レベルで、且つ前記CAiが"ロー"のとき、前記GIOFのデータは第１のデータラインDIOFに伝送される。そして、前記PSDRが"ロー"レベルで、且つ前記CAiが"ロー"のとき、前記GIOFのデータは第１のデータラインDIOFに伝送される。前記PSDRが"ロー"レベルで、且つ前記CAiが"ハイ"のとき、前記GIOFのデータは第２のデータラインDIOSに伝送される。
【００３８】
前記選択伝送部503は、モード選択部505及び選択データ伝送部507を備える。前記モード選択部505は、PSDR及びCAiの遅延信号であるCADiを入力信号とする。SDRモード、すなわち、前記PSDRが"ロー"のとき、前記CAiが"ハイ"になると、前記モード選択部505の出力N506信号が"ハイ"に活性化される。そして、前記選択データ伝送部507は、前記モード選択部505の出力N506信号が"ハイ"に活性化されると、前記GIOFのデータを前記第２のデータラインDIOSに伝送する。
【００３９】
図６は、図１の第２出力伝送回路109の例を示す図面である。これを参照して前記第２出力伝送回路109を具体的に説明すれば、以下の通りである。
【００４０】
前記第２出力伝送回路109は、ノーマル伝送部601及び選択伝送部603を備える。前記ノーマル伝送部601は、前記CAiの"ハイ"に応答して前記GIOSのデータを前記DIOFに伝送する。すなわち、前記CAiが"ハイ"になると、前記CAiの遅延信号CADiが"ハイ"になる。このとき、前記GIOSが"ハイ"レベルであれば、PMOSトランジスタ609が"ターンオン"になり、前記DIOFは"ハイ"になる。そして、前記GIOSが"ロー"レベルであれば、NMOSトランジスタ611が"ターンオン"になり、前記DIOFは"ロー"になる。
【００４１】
また、前記選択伝送部603は、DDRモードでは前記CAiの"ロー"状態に応答して、前記GIOSのデータを前記DIOSに伝送する。すなわち、前記／CAiが"ハイ"になると、前記CADiが"ハイ"になる。このとき、前記GIOSが"ハイ"レベルであれば、PMOSトランジスタ613が"ターンオン"になり、前記DIOSは"ハイ"になる。なお、前記GIOSが"ロー"レベルであれば、NMOSトランジスタ615が"ターンオン"になり、前記DIOSは"ロー"になる。そして、前記選択伝送部603は、SDRモードではデータを伝送しない。
【００４２】
したがって、前記PSDRが"ハイ"レベルで、且つ前記CAiが"ハイ"のとき、前記GIOSのデータは第１のデータラインDIOFに伝送される。また、前記PSDRが"ロー"レベルで、且つ前記CAiが"ハイ"のとき、前記GIOSのデータは第１のデータラインDIOFに伝送される。前記PSDRが"ロー"レベルで、且つ前記CAiが"ロー"のとき、前記GIOSのデータは第２のデータラインDIOSに伝送される。
【００４３】
前記選択伝送部603は、モード選択部605及び選択データ伝送部607を備える。前記モード選択部605は、PSDR及び／CAiの遅延信号である／CADiを入力信号とする。SDRモード、すなわち、前記PSDRが"ロー"のとき、前記／CAiが"ハイ"になると、前記モード選択部605の出力N606信号が"ハイ"に活性化される。そして、前記選択データ伝送部607は、前記モード選択部605の出力N606信号が"ハイ"に活性化されると、前記GIOSのデータを前記第２のデータラインDIOSに伝送する。
【００４４】
５．入力ドライバー
図７は、図１の第１入力ドライバー111の例を示す図面である。
【００４５】
図７を参照すれば、前記第１入力ドライバー111は、第１の入力部701及び第２の入力部703を備える。前記第１の入力部701は、前記CAiの第１の論理状態に応答して、前記DIOFのデータを前記GIOFに伝送する。すなわち、前記／CAiが"ハイ"で、且つ前記DIOFが"ハイ"レベルであれば、PMOSトランジスタ705が"ターンオン"になり、前記GIOFは"ハイ"になる。そして、前記／CAiが"ハイ"で、且つ前記DIOFが"ロー"レベルであれば、NMOSトランジスタ707が"ターンオン"になり、前記GIOFは"ロー"になる。前記第２の入力部703は、前記CAiの第２の論理状態に応答して、前記DIOFのデータを前記GIOSに伝送する。すなわち、前記CAiが"ハイ"で、且つ前記DIOFが"ハイ"レベルであれば、PMOSトランジスタ709が"ターンオン"になり、前記GIOSは"ハイ"になる。そして、前記CAiが"ハイ"で、且つ前記DIOFが"ロー"レベルであれば、NMOSトランジスタ711が"ターンオン"になり、前記GIOSは"ロー"になる。
【００４６】
図８は、図１の第２入力ドライバー113の例を示す図面である。
【００４７】
図８を参照すれば、前記第２入力ドライバー113は、第１の入力部801及び第２の入力部803を備える。前記第１の入力部801は、DDRモードで前記CAiの第２の論理状態に応答し、前記DIOSのデータを前記GIOFに伝送する一方、SDRモードでは前記DIOSのデータを伝送しない。前記第１の入力部801は、第１の制御部805及び第１のデータ伝送部807を有する。前記第１の制御部805は、DDRモードでCAiが"ハイ"のとき、その出力N806信号が"ハイ"になる。そして、第１のデータ伝送部807は、前記第１の制御部805の出力N806信号が"ハイ"にイネーブルされるとき、前記DIOSのデータを前記GIOFに伝送する。すなわち、前記PSDRが"ロー"であり、前記CAiが"ハイ"で、前記DIOSが"ハイ"レベルであれば、PMOSトランジスタ809が"ターンオン"になり、前記GIOFは"ハイ"になる。そして、前記PSDRが"ロー"であり、前記CAiが"ハイ"で、前記DIOSが"ロー"レベルであれば、NMOSトランジスタ811が"ターンオン"になり、前記GIOFは"ロー"になる。
前記第２の入力部803は、DDRモードで前記CAiの第１の論理状態に応答し、前記DIOSのデータを前記GIOSに伝送する一方、SDRモードでは前記DIOSのデータを伝送しない。前記第２の入力部803は、第２の制御部813及び第２のデータ伝送部815を有する。前記第２の制御部813は、DDRモードで／CAiが"ハイ"のとき、その出力N814信号が"ハイ"になる。そして、第２のデータ伝送部815は、前記第２の制御部813の出力N814信号が"ハイ"にイネーブルされるとき、前記DIOSのデータを前記GIOSに伝送する。すなわち、前記PSDRが"ロー"であり、前記／CAiが"ハイ"で、前記DIOSが"ハイ"レベルであれば、PMOSトランジスタ817が"ターンオン"になり、前記GIOSは"ハイ"となる。そして、前記PSDRが"ロー"であり、前記／CAiが"ハイ"で、前記DIOSが"ロー"レベルであれば、NMOSトランジスタ819が"ターンオン"になり、前記GIOSは"ロー"となる。
さらに、前記PSDRが"ハイ"の場合には、前記PMOSトランジスタ809、817及び前記NMOSトランジスタ811、819がいずれも"ターンオフ"になり、前記DIOSのデータは前記GIOF及びGIOSに伝送されない。
【００４８】
６．入出力制御部
図１の入出力制御部105は、出力マルチプレクサ121及び入力マルチプレクサ123を備える。前記出力マルチプレクサ121は、SDRモードでは、前記DIOFのデータを前記外部クロックCLKに同期して最終的に外部へ出力する。そして、前記出力マルチプレクサ121は、DDRモードでは、前記DIOF及びDIOSのデータを前記外部クロックCLKの立ち上がり端部及び立ち下がり端部に応答して順次出力する。前記入力マルチプレクサ123は、SDRモードでは、外部から入力されるデータを前記外部クロックCLKに同期して前記DIOFに伝送する一方、DDRモードでは、外部から入力される第１及び第２の入力データを前記外部クロックCLKの立ち上り端部及び立ち下り端部に応答して、前記DIOF及びDIOSへそれぞれ伝送する。
【００４９】
図９は、図１の出力マルチプレクサ121の例を示す図面である。
【００５０】
図９を参照すれば、前記出力マルチプレクサ121は、ノーマル出力マルチプレクサ部901及び選択出力マルチプレクサ部903を備える。そして、前記ノーマル出力マルチプレクサ部901は、制御信号発生部907及び伝送ゲート909を備える。前記制御信号発生部907は、SDRモードで、つまり、PSDRが"ハイ"のときはCLKDQに同期し、その出力N908信号が"ロー"になる。前記CLKDQは、SDRモードで外部クロックCLKに同期して発生する信号である。そして、前記制御信号発生部907は、DDRモードで、つまり、PSDRが"ロー"のときはCLKDQFに同期し、その出力N908信号が"ロー"になる。前記CLKDQFは、DDRモードで外部クロックCLKの立ち上がり端部に同期して発生する信号である。また、前記伝送ゲート909は、前記制御信号発生部907の出力N908信号が"ロー"になるとき、前記DIOFのデータを伝送する。結局前記DIOFのデータは、SDRモードで外部クロックCLKに同期するか、あるいはDDRモードで外部クロックCLKの立ち上がり端部に同期して、前記DIOFのデータを最終的に外部のデータラインDOIへ伝送する。
【００５１】
さらに、前記選択出力マルチプレクサ部903は、制御信号発生部911及び伝送ゲート913を備える。前記制御信号発生部911は、DDRモードで、つまり、PSDRが"ロー"のときはCLKDQSに同期し、その出力N912信号が"ロー"になる。前記CLKDQSは、DDRモードで外部クロックCLKの立ち下がり端部に同期して発生する信号である。そして、前記伝送ゲート913は、前記制御信号発生部911の出力N912信号が"ロー"になるとき、前記DIOSのデータを伝送する。結局、前記DIOSのデータは、DDRモードで外部クロックCLKの立ち下がり端部に同期し、前記DIOSのデータを最終的に外部のデータラインDOIへ伝送する。また、前記ノーマル出力マルチプレクサ部901及び前記選択出力マルチプレクサ部903の共通出力端N910のレベルはバッファ905を介して前記DOIに出力される。
【００５２】
図１０は、図１の入力マルチプレクサ123の例を示す図面である。
【００５３】
図１０を参照すれば、前記入力マルチプレクサ121は、第１の伝送部1001及び第２の伝送部1003を備える。そして、前記第１の伝送部1001は、前記PSDRが"ハイ"で、且つPCLKが"ハイ"に活性化されるとき、外部入力データラインDIのデータを前記DIOFに伝送する。前記PCLKは、SDRモードで外部クロックCLKに同期して発生する信号である。
【００５４】
前記第２の伝送部1003は、伝送ラッチ部1005及び出力伝送部1007を備える。前記伝送ラッチ部1005は、前記PSDRが"ロー"で、且つCLKDIFが"ハイ"に活性化されるとき、外部入力データラインDIのデータをラッチして出力する。前記CLKDIFは、DDRモードで外部クロックCLKの立ち上がり端部に同期して発生する信号である。前記出力伝送部1007は、前記PSDRが"ロー"で、且つCLKDISが"ハイ"に活性化されるとき、前記伝送ラッチ部1005の出力N1006信号を前記DIOFに出力する。そして、この時に入力される前記DIのデータは前記DIOSに出力される。ここで、前記CLKDISは、DDRモードで外部クロックCLKの立ち下がり端部に同期して発生する信号である。従って、DDRモードではDIを介して先に入力される第１の入力データは前記DIOFに伝送され、相次いで入力される第２の入力データは前記DIOSに入力される。また、SDRモードでは入力データが前記DIOFにのみ入力される。
【００５５】
７．SDR及びDDRモードの入出力動作のタイミング図
図１１は、DDRモードの出力動作における主要端子及びデータのタイミング図である。
【００５６】
図１１を参照すれば、前記CLKDQF及び前記CLKDQSは、外部クロックCLKに同期して発生する。そして、特定カラムアドレスCAiの論理状態によらずに、２本のカラム選択ラインCSLF及びCSLSが活性化する。前記CSLF及び前記CSLSにより選択されたデータはGIOF及びGIOSを介してDIOFとDIOSとに伝送される。さらに、前記DIOFのデータは前記CLKDQFに応答してDOIに出力され、前記DIOSのデータは前記CLKDQSに応答してDOIに出力される。
【００５７】
図１２は、DDRモードの入力動作における主要端子及びデータのタイミング図である。
【００５８】
図１２を参照すれば、前記CLKDIF及び前記CLKDISは外部クロックCLKに同期して発生する。そして、特定カラムアドレスCAiの論理状態によらずに、２本のカラム選択ラインCSLF及びCSLSが活性化する。また、順次入力されるDIのデータは、前記CLKDIFに応答してDIOFへ、前記CLKDISに応答してDIOSへ伝送される。また、前記DIOFのデータは、前記CSLFにより選択されたカラムのメモリセルに入力される。なお、前記DIOSのデータは、前記CSLSにより選択されたカラムのメモリセルに入力される。
【００５９】
図１３は、SDRモードの出力動作における主要端子及びデータのタイミング図である。
【００６０】
図１３を参照すれば、前記CLKDQは外部クロックCLKに同期して発生する。そして、１クロック周期中に1本のカラム選択ラインCSLFが活性化する。前記CSLFにより選択されたデータはGIOFを介してDIOFに伝送される。また前記DIOFのデータは、前記CLKDQに応答してDOIに出力される。
【００６１】
図１４は、SDRモードの入力動作における主要端子及びデータのタイミング図である。
【００６２】
図１４を参照すれば、前記PCLKは、外部クロックCLKに同期して発生する。そして、1クロック周期中に1本のカラム選択ラインCSLFが活性化する。また入力されるDIのデータは、前記PCLKに応答してDIOFに伝送される。そして前記DIOFのデータは、前記CSLFにより選択されたカラムのメモリセルに入力される。
【００６３】
図面及び明細書には本発明の最適な実施の形態が開示されている。ここで特定の用語が使われているが、これは単なる本発明を説明するための目的から使われたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限しようとすることはない。したがって、本技術分野における通常の知識を有した者なら、この開示より種々の変形及び均等な他実施の形態が可能であることが理解できる。よって、本発明の真の技術的保護範囲は添付された特許請求の範囲の技術的思想により決まるべきである。
【００６４】
【発明の効果】
以上述べたように、本発明のシングル及びダブルデータ転送兼用の半導体メモリ装置によると、SDRモード及びDDRモード共に適用可能であり、生産性が上がると共に、生産コストのダウンを図ることができる。
【００６５】
【図面の簡単な説明】
【図１】本実施の形態の汎用データ転送モードを備えた半導体メモリ装置のデータパスを概略的に示す図面である。
【図２】モード選択信号PSDR発生部の例を示す図面である。
【図３】図１のカラムデコーダブロック115の第１のメモリセルアレイ117に対応するカラムデコーダ300の例を示す図面である。
【図４】図１のカラムデコーダブロック115の第２のメモリセルアレイ119に対応するカラムデコーダ400の例を示す図面である。
【図５】図１の第１出力伝送回路107の例を示す図面である。
【図６】図１の第２出力伝送回路109の例を示す図面である。
【図７】図１の第１入力ドライバー111の例を示す図面である。
【図８】図１の第２入力ドライバー113の例を示す図面である。
【図９】図１の出力マルチプレクサ121の例を示す図面である。
【図１０】図１の入力マルチプレクサ123の例を示す図面である。
【図１１】 DDRモードの出力動作における主要端子及びデータのタイミング図である。
【図１２】 DDRモードの入力動作における主要端子及びデータのタイミング図である。
【図１３】 SDRモードの出力動作における主要端子及びデータのタイミング図である。
【図１４】 SDRモードの入力動作における主要端子及びデータのタイミング図である。
【符号の説明】
101 コア部
103 伝送部
105 入出力制御部
117 第１のメモリセルアレイ
119 第２のメモリセルアレイ
CAi 特定カラムアドレス
CSLF 第１のメモリセルアレイのカラム選択ライン
CSLS 第２のメモリセルアレイのカラム選択ライン
PSDR モード選択信号
DIOF、DIOS 第１及び第２のデータライン
LIOF、LIOS ローカルデータライン
GIOF、GIOS グローバルデータライン
DI 外部入力データライン
DOI 外部出力データライン
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、シングルデータ転送（SINGLE DATA RATE、以下SDRと称する）モードとダブルデータ転送（DOUBLE DATA RATE、以下DDRと称する）モードとを兼ね備える半導体メモリ装置に関するものである。
【０００２】
【従来の技術】
一般に、コンピュータシステムは、与えられた作業に対する指令を実行するための中央処理装置（CPU）と、CPUが要求するデータ、プログラムなどを保存するための主メモリとを有している。したがって、コンピュータシステムの性能向上のためには、CPUの動作速度を速めることと、CPUが待機時間なしに動作し、主メモリへのアクセス時間を可能なかぎり短くすることが求められる。この要求に応えて、システムクロックに制御されて動作し、主メモリへのアクセス時間が非常に短い同期式DRAM（SDRAM）が出現するようになった。
【０００３】
通常SDRAMは、システムクロックの遷移により生じるパルス信号に応答して動作が制御される。システムクロックの遷移によるパルス信号の発生方式は、SDRモードとDDRモードとに類別される。SDRモードは、システムクロックが"ハイ（HIGH）からロー（LOW）へ"あるいは"ローからハイへ"の内いずれか一方向の遷移に対してのみパルス信号を生じ、DRAM素子を動作せしめる方式である。一方、DDRモードは、システムクロックが"ハイからローへ"あるいは"ローからハイへ"の両方向の遷移に対して共にパルス信号を生じ、DRAM素子を動作せしめる方式である。
【０００４】
DDRモードでは倍の周期でデータの出力あるいは入力動作が行われるため、広範な動作可能な周波数帯域（BAND WIDTH）特性を有する。したがって、DDRモードは超高速SDRAMを実現する上で非常に有効である。しかし、DDRモードをチップ上に実現するには、設計面積が増加するなどの問題が伴う。すなわち、まずDDRモードはSDRモードに比べ２倍のデータを入出力するので、データラインの数が２倍となる。従って、チップサイズの増加は必然的である。そして、DDRモードでは、SDRモードに比べて入力及び出力時にデータとクロック間のセットアップ時間（set-up time）やデータ保持時間（hold time）が大幅に短縮するので、外部クロックを遅延させる補助回路が必須である。これらもメモリチップサイズを大きくする要因になる。そこで、通常の設計方式においては、特に超高速システムに使用されるメモリ素子に関してはDDRモードを採用する反面、そうでないメモリ素子に関してはSDRモードを採用している。
【０００５】
【発明が解決しようとする課題】
ところが、従来より、DDRモード及びSDRモードを採択する半導体メモリ装置を、オプション（OPTION）方式を用いず、別々の素子として製品の製造工程を進めるために、生産性の面では効率が劣化し、生産コストが上がるといった問題があった。
【０００６】
そこで、本発明の目的は、SDRモード及びDDRモードの両方に適用可能な半導体メモリ装置を提供することにある。
【０００７】
【課題を解決するための手段】
前記本発明の目的を達成するために、本発明は下記の如き特徴を有する。
【０００８】
第１に、本発明の半導体メモリ装置は、ロー及びカラムに配列される複数のメモリセルアレイを有し、外部クロックに同期して動作する半導体メモリ装置において、シングルデータ転送モードでは、一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、又は、第２のデータを第２のグローバルデータラインを介して、前記メモリセルとデータの入出力を行い、ダブルデータ転送モードでは、特定のカラムアドレスを除いた残余の前記一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、且つ、第２のデータを第２のグローバルデータラインを介して、前記メモリセルと入出力を行なうコア部と、外部とデータの入出力を行なう第１及び第２のデータラインと、前記特定のカラムアドレスに応答して、シングルデータ転送モードでは、前記コア部の第１又は第２のグローバルデータラインと前記第１のデータラインとの間のデータ伝送を制御し、ダブルデータ転送モードでは、前記コア部の第１及び第２のグローバルデータラインと前記第１及び第２のデータラインとのそれぞれの間のデータ伝送を制御する伝送部と、シングルデータ転送モードでは、前記第１のデータラインのデータを外部に伝送し、外部から入力されるデータを前記外部クロック信号の立ち上がり端部に応答して、前記第１のデータラインに伝送し、ダブルデータ転送モードでは、前記第１及び第２のデータラインのデータを順次データに変形して外部に伝送し、外部から順次入力されるデータを前記外部クロック信号の立ち上がり端部及び立ち下がり端部のそれぞれに応答して、交互に前記第１又は第２のデータラインに伝送する入出力制御部とを備えることを特徴とする。
【０００９】
第２に、本発明の半導体メモリ装置のデコーダは、半導体メモリ装置のデコーダであって、所定のモード選択信号に基づき特定アドレスの応答有無が決まる特定アドレス応答部であって、シングルデータ転送モードでは、前記特定アドレスの有無を出力信号に出力し、ダブルデータ転送モードでは、前記特定アドレスの有無に関係なく出力信号を所定レベルに維持する特定アドレス応答部と、シングルデータ転送モードでは、前記特定アドレス応答部からの前記特定アドレスの有無に対応する出力信号及び前記特定アドレスを除いた一群のカラムアドレスに応答し、前記半導体メモリ装置のローまたはカラムを選択する選択信号を生じ、ダブルデータ転送モードでは、前記特定アドレス応答部からの前記特定アドレスの有無に関係なく所定レベルに維持された出力信号及び前記特定アドレスを除いた一群のカラムアドレスに応答し、前記半導体メモリ装置のローまたはカラムを選択する選択信号を生じる選択信号発生部とを備えることを特徴とする。
【００１０】
第３に、本発明の出力伝送回路は、１つの入力データを第１または第２のデータラインに出力する出力伝送回路であって、特定アドレスの第１の論理状態に応答し、前記入力データを前記第１のデータラインに伝送するノーマル伝送部と、ダブルデータ転送モードでは、前記特定アドレスの第２の論理状態に応答し、入力データを前記第２のデータラインに伝送する一方、シングルデータ転送モードでは、前記入力データを伝送しない選択伝送部とを備えることを特徴とする。
【００１１】
第４に、本発明の入力ドライバーは、１つの入力データを第１または第２のデータラインに出力する入力ドライバーであって、ダブルデータ転送モードで、且つ、特定アドレスがイネーブルされるときに、前記入力データを第１のデータラインに伝送する第１の入力部と、前記ダブルデータ転送モードで、且つ、前記特定アドレスの反転信号がイネーブルされるときに、前記入力データを第２のデータラインに伝送する第２の入力部とを備えることを特徴とする。
【００１２】
第５に、本発明の入力マルチプレクサは、共通の入力線を介して入力される１つの入力データまたは順次入力される第１及び第２の入力データを外部クロックに同期して、第１または第２のデータラインに出力する入力マルチプレクサであって、シングルデータ転送モードでは、前記外部クロックに同期された第１のクロック信号に同期して、前記入力データを前記第１のデータラインに伝送する第１の伝送部と、ダブルデータ転送モードでは、前記外部クロックの立ち上がり端部に同期された第１のクロック信号及び前記外部クロックの立ち下がり端部に同期された第２のクロック信号に同期して、前記第１及び第２の入力データを前記第１及び第２のデータラインに伝送する第２の伝送部とを備えることを特徴とする。
【００１３】
第６に、本発明の出力マルチプレクサは、第１及び第２のデータラインを介して入力される第１及び第２のデータを外部クロックに同期して、共通出力線に出力する出力マルチプレクサであって、シングルデータ転送モードまたはダブルデータ転送モードで前記外部クロックの立ち上がり端部に同期し、シングルデータ転送モードでは、前記第１のデータラインを介して入力される前記第１のデータを前記共通出力線に伝送し、ダブルデータ転送モードでは、前記第１のデータラインを介して入力される前記第１のデータを前記共通出力線に伝送するノーマル出力マルチプレクサ部と、ダブルデータ転送モードで、前記ノーマル出力マルチプレクサ部が前記第１のデータを前記共通出力線に伝送した同じ外部クロックの立ち下がり端部に同期し、前記第２のデータラインを介して入力される前記第２のデータを前記共通出力線に伝送する選択出力マルチプレクサ部とを備えることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付した図面に基づき詳細に説明する。しかし、本発明の実施の形態は種々の相異なる形態に変形でき、本発明の範囲が下記の実施の形態に限定されるものと解釈することはできない。以下に説明する実施の形態は、当業界において通常の知識を有した者に対して、本発明をさらに完全に説明するために提供されるものに過ぎない。
【００１５】
１．データパス
図１は、本実施の形態の汎用データ転送モードを備えた半導体メモリ装置のデータパスを概略的に示す図面であって、特定の場合のデータパスを表す。図１では、説明の簡便性のために、一本のカラム選択ラインが選択され、一本のカラム選択ラインには一本のビットライン対が対応する構造を例に取って説明する。
【００１６】
本実施の形態では、特定カラムアドレスCAiが"ロー"状態の時には、第１のメモリセルアレイ117のカラム選択ラインであるCSLFが"アクティブ"される一方、特定カラムアドレスCAiが"ハイ"状態の時には、第２のメモリセルアレイ119のカラム選択ラインであるCSLSが"アクティブ"される場合である。すなわち、SDRモード動作においては、外部カラムアドレスによりCSLFもしくはCSLSが選択され、DDRモードでは、外部カラムアドレスによりCSLF及びCSLSが選択される。ここで、SDRモードあるいはDDRモードかを選択する信号はモード選択信号PSDRである。つまり、前記PSDRが"ハイ"の時にはSDRモードが選択され、前記PSDRが"ロー"の時にはDDRモードが選択される。
【００１７】
図１を参照すれば、本実施の形態の半導体メモリ装置は、コア部101、第１及び第２のデータラインDIOF、DIOS、伝送部103、及び入出力制御部105を備える。説明への便宜上、前記特定カラムアドレスCAiが"ロー"の場合を一例に、前記コア部101及び前記伝送部103の動作を説明すれば、以下の通りである。
【００１８】
前記コア部101は、SDRモードで前記カラム選択信号CSLFが活性化するによって、ローカルデータラインLIOF及びグローバルデータラインGIOFから形成されるデータパスを介しデータの入出力が行われる。前記コア部101は、DDRモードでは前記カラム選択信号CSLF及びカラム選択信号CSLSが選択される。前記カラム選択信号CSLFが選択されデータの入出力が行われるのはSDRモードと同様である。そして、前記カラム選択信号CSLSが活性化するによって、ローカルデータラインLIOS及びグローバルデータラインGIOSから形成されるデータパスを介しデータの入出力が行われる。したがって、DDRモードでは２つのデータが入出力される。
【００１９】
前記伝送部103は、特定カラムアドレスCAiに応答して、前記コア部101と前記第１及び第２のデータラインDIOF、DIOSとの間のデータ伝送を制御する。前記伝送部103は、SDRモードの出力モードでは、前記GIOFのデータを第１出力伝送回路107を介して第１のデータラインDIOFに伝送する。そして、前記伝送部103は、SDRモードの入力モードでは、前記第１のデータラインDIOFのデータを第１入力ドライバー111を介して前記コア部101のメモリセルに保存する。
【００２０】
前記伝送部103は、DDRモードの出力モードでは、前記GIOFのデータを第１出力伝送回路107を介して第１のデータラインDIOFに伝送するが、これはSDRモードの出力モードと同様である。また、前記伝送部103は、DDRモードの出力モードでは、GIOSのデータを第２出力伝送回路109を介して第２のデータラインDIOSに伝送される。前記伝送部103は、DDRモードの入力モードでは、前記第１のデータラインDIOFのデータを第１入力ドライバー111を介してGIOFに伝送し、最終的に前記コア部101のメモリセルへ保存される。そして、前記伝送部103は、DDRモードの入力モードでは、前記第２のデータラインDIOSのデータを第２入力ドライバー113を介してGIOSに伝送し、最終的に前記コア部101のメモリセルへ保存される。
【００２１】
前記入出力制御部105は、DDRモードの出力モードでは、前記第１及び第２のデータラインDIOF、DIOSのデータを順次データに変形し、外部へ伝送する。また、前記入出力制御部105は、DDRモードの入力モードでは、外部から順次入力されるデータを前記第１及び第２のデータラインDIOF、DIOSに伝送する。
【００２２】
尚、前記特定カラムアドレスCAiが"ハイ"の場合の前記コア部101及び前記伝送部103の動作は、以下の前記コア部101及び前記伝送部103の詳細な構成及び動作の説明から明らかなので、ここでは重複を省く。
【００２３】
２．PSDR発生部
図２は、モード選択信号PSDR発生部の例を示す図面である。
【００２４】
本実施の形態ではMOSトランジスタ201とヒューズ203とを備える。前記MOSトランジスタ201は、ソースが接地電圧VSSに電気的に連結されるNMOSトランジスタである。そして、前記MOSトランジスタ201のゲートには電源電圧VCCが印加され、常に"ターンオン"になる。さらに、前記ヒューズ203は、第１の端子は前記電源電圧VCCに電気的に連結され、第２の端子は前記MOSトランジスタ201のドレインと電気的に連結され、最終的に前記モード選択信号PSDRを出力する。なお、前記ヒューズ203は、外部から切断可能である。したがって、前記ヒューズを切断しない場合には、前記PSDRが"ハイ"状態になり、SDRモードが選択される。一方、前記ヒューズを切断する場合には、前記PSDRが"ロー"の状態になり、DDRモードが選択される。本実施の形態ではNMOSトランジスタ及びヒューズでモード選択信号部を構成しているが、PMOSトランジスタ及びヒューズでも構成可能であることは当業者にとって明らかであり、図２の回路に限定されない。
【００２５】
図１において前記コア部101はカラムデコーダブロック115を有する。前記カラムデコーダブロック115は、SDRモードでは前記特定カラムアドレスCAiを含む一群のカラムアドレスに応答し、前記半導体メモリ装置のカラムを選択する。そして、前記カラムデコーダブロック115は、DDRモードでは前記特定アドレスCAiを除いた前記一群のカラムアドレスに応答して、前記半導体メモリ装置のカラムを選択する。
【００２６】
３．カラムデコーダ
図３は、図１のカラムデコーダブロック115のうち、第１のメモリセルアレイ117に対応するカラムデコーダ300を示す図面である。
【００２７】
図３を参照すれば、前記カラムデコーダ300は、特定アドレス応答部301及びカラム選択部303を備える。前記特定アドレス応答部301は、SDRモード、すなわち、PSDRが"ハイ"の時には、前記特定カラムアドレスCAiの第１の論理状態に応答する。図３の実施の形態は前記CAiが"ロー"のとき（すなわち、／CAiが"ハイ"の時）、出力端N302の信号が"ハイ"に活性化される。そして、前記特定アドレス応答部301は、DDRモード、すなわち、PSDRが"ロー"の時には前記／CAiに応答しない。つまり、前記／CAiの論理状態と無関係に出力端N302の信号は"ハイ"になる。
【００２８】
前記カラム選択部303は、前記特定アドレス応答部301の出力N302信号及び前記特定カラムアドレスCAiを除いた残余の一群のカラムアドレスCAj、CAk、CAlに応答して、前記半導体メモリ装置のカラムを選択するカラム選択信号CSLFを生じる。図３の実施の形態につき説明すれば、以下の通りである。前記特定アドレス応答部301の出力N302信号が"ハイ"の時、前記CAj、CAk、CAlが"ハイ"の状態を有する場合に、前記カラム選択信号CSLFが"ハイ"になり、１つのカラムを選択する。
【００２９】
図４は、図１のカラムデコーダブロック115の第２のメモリセルアレイ119のカラムデコーダ400の例を示す図面である。
【００３０】
図４のカラムデコーダ400は、図３のカラムデコーダ300とほぼ同一の構造になっている。但し、特定アドレス応答部401は、SDRモードで前記CAiが"ハイ"の時に、その出力が"ハイ"になる。また前記カラムデコーダ400の出力信号CSLSは、前記第２のメモリセルアレイ119のカラムを選択する。
【００３１】
図１の前記伝送部103は、第１及び第２出力伝送回路107、109と第１及び第１入力ドライバー111、113とを備える。前記第１出力伝送回路107は、SDRモードでは、前記CAiの第１の論理状態に応答して、前記GIOFのデータを前記第１のデータラインDIOFに伝送する。本実施の形態において前記CAiの第１の論理状態は"ロー"状態を表す。そして、前記第１出力伝送回路107は、DDRモードでは、前記コア部101のGIOFのデータを前記CAiの第１の論理状態に応答して前記DIOFへ、第２の論理状態に応答して前記DIOSへ伝送する。本実施の形態において前記CAiの第２の論理状態は"ハイ"の状態を表す。
【００３２】
そして、前記第２出力伝送回路109は、SDRモードでは、前記CAiの第２の論理状態に応答して前記コア部101のGIOSのデータを前記DIOFに伝送する。また、前記第２出力伝送回路109は、DDRモードでは、前記コア部101のGIOSのデータを前記CAiの第２の論理状態に応答して前記DIOFに、第１の論理状態に応答して前記DIOSに伝送する。
【００３３】
さらに、前記第１入力ドライバー111は、SDRモードもしくはDDRモードでは、前記DIOFのデータを前記CAiの第１の論理状態に応答して前記GIOFに、第２の論理状態に応答して前記GIOSに伝送する。前記第２入力ドライバー113は、DDRモードでは前記CAiの第２の論理状態に応答して前記DIOSのデータを前記GIOFに、前記CAiの第１の論理状態に応答して前記DIOSのデータを前記GIOSに伝送する。そして、前記第2入力ドライバー111は、SDRモードではデータを伝送しない。
【００３４】
４．出力伝送回路
図５は、図１の第１出力伝送回路107の例を示す図面である。図５を参照して前記第１出力伝送回路107を具体的に説明すれば、以下の通りである。
【００３５】
前記第１出力伝送回路107は、ノーマル伝送部501及び選択伝送部503を備える。前記ノーマル伝送部501は、前記CAiの"ロー"状態に応答して前記GIOFのデータを前記DIOFに伝送する。すなわち、前記CAiの反転信号の／CAiが"ハイ"になると、前記／CAiの遅延信号／CADiが"ハイ"になる。このとき、前記GIOFが"ハイ"レベルであれば、PMOSトランジスタ509が"ターンオン"になり、前記DIOFは"ハイ"になる。そして、前記GIOFが"ロー"レベルであれば、NMOSトランジスタ511が"ターンオン"になり、前記DIOFは"ロー"になる。
【００３６】
また、前記選択伝送部503は、DDRモードでは前記CAiの"ハイ"状態に応答して、前記GIOFのデータを前記DIOSに伝送する。すなわち、前記CAiが"ハイ"になると、前記CAiの遅延信号CADiが"ハイ"になる。このとき、前記GIOFが"ハイ"レベルであれば、PMOSトランジスタ513が"ターンオン"になり、前記DIOSは"ハイ"になる。なお、前記GIOFが"ロー"レベルであれば、NMOSトランジスタ515が"ターンオン"になり、前記DIOSは"ロー"になる。そして前記GIOFが"ロー"レベルであれば、前記NMOSトランジスタ515はSDRモードで"ターンオフ"になる。
【００３７】
したがって、前記PSDRが"ハイ"レベルで、且つ前記CAiが"ロー"のとき、前記GIOFのデータは第１のデータラインDIOFに伝送される。そして、前記PSDRが"ロー"レベルで、且つ前記CAiが"ロー"のとき、前記GIOFのデータは第１のデータラインDIOFに伝送される。前記PSDRが"ロー"レベルで、且つ前記CAiが"ハイ"のとき、前記GIOFのデータは第２のデータラインDIOSに伝送される。
【００３８】
前記選択伝送部503は、モード選択部505及び選択データ伝送部507を備える。前記モード選択部505は、PSDR及びCAiの遅延信号であるCADiを入力信号とする。SDRモード、すなわち、前記PSDRが"ロー"のとき、前記CAiが"ハイ"になると、前記モード選択部505の出力N506信号が"ハイ"に活性化される。そして、前記選択データ伝送部507は、前記モード選択部505の出力N506信号が"ハイ"に活性化されると、前記GIOFのデータを前記第２のデータラインDIOSに伝送する。
【００３９】
図６は、図１の第２出力伝送回路109の例を示す図面である。これを参照して前記第２出力伝送回路109を具体的に説明すれば、以下の通りである。
【００４０】
前記第２出力伝送回路109は、ノーマル伝送部601及び選択伝送部603を備える。前記ノーマル伝送部601は、前記CAiの"ハイ"に応答して前記GIOSのデータを前記DIOFに伝送する。すなわち、前記CAiが"ハイ"になると、前記CAiの遅延信号CADiが"ハイ"になる。このとき、前記GIOSが"ハイ"レベルであれば、PMOSトランジスタ609が"ターンオン"になり、前記DIOFは"ハイ"になる。そして、前記GIOSが"ロー"レベルであれば、NMOSトランジスタ611が"ターンオン"になり、前記DIOFは"ロー"になる。
【００４１】
また、前記選択伝送部603は、DDRモードでは前記CAiの"ロー"状態に応答して、前記GIOSのデータを前記DIOSに伝送する。すなわち、前記／CAiが"ハイ"になると、前記CADiが"ハイ"になる。このとき、前記GIOSが"ハイ"レベルであれば、PMOSトランジスタ613が"ターンオン"になり、前記DIOSは"ハイ"になる。なお、前記GIOSが"ロー"レベルであれば、NMOSトランジスタ615が"ターンオン"になり、前記DIOSは"ロー"になる。そして、前記選択伝送部603は、SDRモードではデータを伝送しない。
【００４２】
したがって、前記PSDRが"ハイ"レベルで、且つ前記CAiが"ハイ"のとき、前記GIOSのデータは第１のデータラインDIOFに伝送される。また、前記PSDRが"ロー"レベルで、且つ前記CAiが"ハイ"のとき、前記GIOSのデータは第１のデータラインDIOFに伝送される。前記PSDRが"ロー"レベルで、且つ前記CAiが"ロー"のとき、前記GIOSのデータは第２のデータラインDIOSに伝送される。
【００４３】
前記選択伝送部603は、モード選択部605及び選択データ伝送部607を備える。前記モード選択部605は、PSDR及び／CAiの遅延信号である／CADiを入力信号とする。SDRモード、すなわち、前記PSDRが"ロー"のとき、前記／CAiが"ハイ"になると、前記モード選択部605の出力N606信号が"ハイ"に活性化される。そして、前記選択データ伝送部607は、前記モード選択部605の出力N606信号が"ハイ"に活性化されると、前記GIOSのデータを前記第２のデータラインDIOSに伝送する。
【００４４】
５．入力ドライバー
図７は、図１の第１入力ドライバー111の例を示す図面である。
【００４５】
図７を参照すれば、前記第１入力ドライバー111は、第１の入力部701及び第２の入力部703を備える。前記第１の入力部701は、前記CAiの第１の論理状態に応答して、前記DIOFのデータを前記GIOFに伝送する。すなわち、前記／CAiが"ハイ"で、且つ前記DIOFが"ハイ"レベルであれば、PMOSトランジスタ705が"ターンオン"になり、前記GIOFは"ハイ"になる。そして、前記／CAiが"ハイ"で、且つ前記DIOFが"ロー"レベルであれば、NMOSトランジスタ707が"ターンオン"になり、前記GIOFは"ロー"になる。前記第２の入力部703は、前記CAiの第２の論理状態に応答して、前記DIOFのデータを前記GIOSに伝送する。すなわち、前記CAiが"ハイ"で、且つ前記DIOFが"ハイ"レベルであれば、PMOSトランジスタ709が"ターンオン"になり、前記GIOSは"ハイ"になる。そして、前記CAiが"ハイ"で、且つ前記DIOFが"ロー"レベルであれば、NMOSトランジスタ711が"ターンオン"になり、前記GIOSは"ロー"になる。
【００４６】
図８は、図１の第２入力ドライバー113の例を示す図面である。
【００４７】
図８を参照すれば、前記第２入力ドライバー113は、第１の入力部801及び第２の入力部803を備える。前記第１の入力部801は、DDRモードで前記CAiの第２の論理状態に応答し、前記DIOSのデータを前記GIOFに伝送する一方、SDRモードでは前記DIOSのデータを伝送しない。前記第１の入力部801は、第１の制御部805及び第１のデータ伝送部807を有する。前記第１の制御部805は、DDRモードでCAiが"ハイ"のとき、その出力N806信号が"ハイ"になる。そして、第１のデータ伝送部807は、前記第１の制御部805の出力N806信号が"ハイ"にイネーブルされるとき、前記DIOSのデータを前記GIOFに伝送する。すなわち、前記PSDRが"ロー"であり、前記CAiが"ハイ"で、前記DIOSが"ハイ"レベルであれば、PMOSトランジスタ809が"ターンオン"になり、前記GIOFは"ハイ"になる。そして、前記PSDRが"ロー"であり、前記CAiが"ハイ"で、前記DIOSが"ロー"レベルであれば、NMOSトランジスタ811が"ターンオン"になり、前記GIOFは"ロー"になる。
前記第２の入力部803は、DDRモードで前記CAiの第１の論理状態に応答し、前記DIOSのデータを前記GIOSに伝送する一方、SDRモードでは前記DIOSのデータを伝送しない。前記第２の入力部803は、第２の制御部813及び第２のデータ伝送部815を有する。前記第２の制御部813は、DDRモードで／CAiが"ハイ"のとき、その出力N814信号が"ハイ"になる。そして、第２のデータ伝送部815は、前記第２の制御部813の出力N814信号が"ハイ"にイネーブルされるとき、前記DIOSのデータを前記GIOSに伝送する。すなわち、前記PSDRが"ロー"であり、前記／CAiが"ハイ"で、前記DIOSが"ハイ"レベルであれば、PMOSトランジスタ817が"ターンオン"になり、前記GIOSは"ハイ"となる。そして、前記PSDRが"ロー"であり、前記／CAiが"ハイ"で、前記DIOSが"ロー"レベルであれば、NMOSトランジスタ819が"ターンオン"になり、前記GIOSは"ロー"となる。
さらに、前記PSDRが"ハイ"の場合には、前記PMOSトランジスタ809、817及び前記NMOSトランジスタ811、819がいずれも"ターンオフ"になり、前記DIOSのデータは前記GIOF及びGIOSに伝送されない。
【００４８】
６．入出力制御部
図１の入出力制御部105は、出力マルチプレクサ121及び入力マルチプレクサ123を備える。前記出力マルチプレクサ121は、SDRモードでは、前記DIOFのデータを前記外部クロックCLKに同期して最終的に外部へ出力する。そして、前記出力マルチプレクサ121は、DDRモードでは、前記DIOF及びDIOSのデータを前記外部クロックCLKの立ち上がり端部及び立ち下がり端部に応答して順次出力する。前記入力マルチプレクサ123は、SDRモードでは、外部から入力されるデータを前記外部クロックCLKに同期して前記DIOFに伝送する一方、DDRモードでは、外部から入力される第１及び第２の入力データを前記外部クロックCLKの立ち上り端部及び立ち下り端部に応答して、前記DIOF及びDIOSへそれぞれ伝送する。
【００４９】
図９は、図１の出力マルチプレクサ121の例を示す図面である。
【００５０】
図９を参照すれば、前記出力マルチプレクサ121は、ノーマル出力マルチプレクサ部901及び選択出力マルチプレクサ部903を備える。そして、前記ノーマル出力マルチプレクサ部901は、制御信号発生部907及び伝送ゲート909を備える。前記制御信号発生部907は、SDRモードで、つまり、PSDRが"ハイ"のときはCLKDQに同期し、その出力N908信号が"ロー"になる。前記CLKDQは、SDRモードで外部クロックCLKに同期して発生する信号である。そして、前記制御信号発生部907は、DDRモードで、つまり、PSDRが"ロー"のときはCLKDQFに同期し、その出力N908信号が"ロー"になる。前記CLKDQFは、DDRモードで外部クロックCLKの立ち上がり端部に同期して発生する信号である。また、前記伝送ゲート909は、前記制御信号発生部907の出力N908信号が"ロー"になるとき、前記DIOFのデータを伝送する。結局前記DIOFのデータは、SDRモードで外部クロックCLKに同期するか、あるいはDDRモードで外部クロックCLKの立ち上がり端部に同期して、前記DIOFのデータを最終的に外部のデータラインDOIへ伝送する。
【００５１】
さらに、前記選択出力マルチプレクサ部903は、制御信号発生部911及び伝送ゲート913を備える。前記制御信号発生部911は、DDRモードで、つまり、PSDRが"ロー"のときはCLKDQSに同期し、その出力N912信号が"ロー"になる。前記CLKDQSは、DDRモードで外部クロックCLKの立ち下がり端部に同期して発生する信号である。そして、前記伝送ゲート913は、前記制御信号発生部911の出力N912信号が"ロー"になるとき、前記DIOSのデータを伝送する。結局、前記DIOSのデータは、DDRモードで外部クロックCLKの立ち下がり端部に同期し、前記DIOSのデータを最終的に外部のデータラインDOIへ伝送する。また、前記ノーマル出力マルチプレクサ部901及び前記選択出力マルチプレクサ部903の共通出力端N910のレベルはバッファ905を介して前記DOIに出力される。
【００５２】
図１０は、図１の入力マルチプレクサ123の例を示す図面である。
【００５３】
図１０を参照すれば、前記入力マルチプレクサ121は、第１の伝送部1001及び第２の伝送部1003を備える。そして、前記第１の伝送部1001は、前記PSDRが"ハイ"で、且つPCLKが"ハイ"に活性化されるとき、外部入力データラインDIのデータを前記DIOFに伝送する。前記PCLKは、SDRモードで外部クロックCLKに同期して発生する信号である。
【００５４】
前記第２の伝送部1003は、伝送ラッチ部1005及び出力伝送部1007を備える。前記伝送ラッチ部1005は、前記PSDRが"ロー"で、且つCLKDIFが"ハイ"に活性化されるとき、外部入力データラインDIのデータをラッチして出力する。前記CLKDIFは、DDRモードで外部クロックCLKの立ち上がり端部に同期して発生する信号である。前記出力伝送部1007は、前記PSDRが"ロー"で、且つCLKDISが"ハイ"に活性化されるとき、前記伝送ラッチ部1005の出力N1006信号を前記DIOFに出力する。そして、この時に入力される前記DIのデータは前記DIOSに出力される。ここで、前記CLKDISは、DDRモードで外部クロックCLKの立ち下がり端部に同期して発生する信号である。従って、DDRモードではDIを介して先に入力される第１の入力データは前記DIOFに伝送され、相次いで入力される第２の入力データは前記DIOSに入力される。また、SDRモードでは入力データが前記DIOFにのみ入力される。
【００５５】
７．SDR及びDDRモードの入出力動作のタイミング図
図１１は、DDRモードの出力動作における主要端子及びデータのタイミング図である。
【００５６】
図１１を参照すれば、前記CLKDQF及び前記CLKDQSは、外部クロックCLKに同期して発生する。そして、特定カラムアドレスCAiの論理状態によらずに、２本のカラム選択ラインCSLF及びCSLSが活性化する。前記CSLF及び前記CSLSにより選択されたデータはGIOF及びGIOSを介してDIOFとDIOSとに伝送される。さらに、前記DIOFのデータは前記CLKDQFに応答してDOIに出力され、前記DIOSのデータは前記CLKDQSに応答してDOIに出力される。
【００５７】
図１２は、DDRモードの入力動作における主要端子及びデータのタイミング図である。
【００５８】
図１２を参照すれば、前記CLKDIF及び前記CLKDISは外部クロックCLKに同期して発生する。そして、特定カラムアドレスCAiの論理状態によらずに、２本のカラム選択ラインCSLF及びCSLSが活性化する。また、順次入力されるDIのデータは、前記CLKDIFに応答してDIOFへ、前記CLKDISに応答してDIOSへ伝送される。また、前記DIOFのデータは、前記CSLFにより選択されたカラムのメモリセルに入力される。なお、前記DIOSのデータは、前記CSLSにより選択されたカラムのメモリセルに入力される。
【００５９】
図１３は、SDRモードの出力動作における主要端子及びデータのタイミング図である。
【００６０】
図１３を参照すれば、前記CLKDQは外部クロックCLKに同期して発生する。そして、１クロック周期中に1本のカラム選択ラインCSLFが活性化する。前記CSLFにより選択されたデータはGIOFを介してDIOFに伝送される。また前記DIOFのデータは、前記CLKDQに応答してDOIに出力される。
【００６１】
図１４は、SDRモードの入力動作における主要端子及びデータのタイミング図である。
【００６２】
図１４を参照すれば、前記PCLKは、外部クロックCLKに同期して発生する。そして、1クロック周期中に1本のカラム選択ラインCSLFが活性化する。また入力されるDIのデータは、前記PCLKに応答してDIOFに伝送される。そして前記DIOFのデータは、前記CSLFにより選択されたカラムのメモリセルに入力される。
【００６３】
図面及び明細書には本発明の最適な実施の形態が開示されている。ここで特定の用語が使われているが、これは単なる本発明を説明するための目的から使われたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限しようとすることはない。したがって、本技術分野における通常の知識を有した者なら、この開示より種々の変形及び均等な他実施の形態が可能であることが理解できる。よって、本発明の真の技術的保護範囲は添付された特許請求の範囲の技術的思想により決まるべきである。
【００６４】
【発明の効果】
以上述べたように、本発明のシングル及びダブルデータ転送兼用の半導体メモリ装置によると、SDRモード及びDDRモード共に適用可能であり、生産性が上がると共に、生産コストのダウンを図ることができる。
【００６５】
【図面の簡単な説明】
【図１】本実施の形態の汎用データ転送モードを備えた半導体メモリ装置のデータパスを概略的に示す図面である。
【図２】モード選択信号PSDR発生部の例を示す図面である。
【図３】図１のカラムデコーダブロック115の第１のメモリセルアレイ117に対応するカラムデコーダ300の例を示す図面である。
【図４】図１のカラムデコーダブロック115の第２のメモリセルアレイ119に対応するカラムデコーダ400の例を示す図面である。
【図５】図１の第１出力伝送回路107の例を示す図面である。
【図６】図１の第２出力伝送回路109の例を示す図面である。
【図７】図１の第１入力ドライバー111の例を示す図面である。
【図８】図１の第２入力ドライバー113の例を示す図面である。
【図９】図１の出力マルチプレクサ121の例を示す図面である。
【図１０】図１の入力マルチプレクサ123の例を示す図面である。
【図１１】 DDRモードの出力動作における主要端子及びデータのタイミング図である。
【図１２】 DDRモードの入力動作における主要端子及びデータのタイミング図である。
【図１３】 SDRモードの出力動作における主要端子及びデータのタイミング図である。
【図１４】 SDRモードの入力動作における主要端子及びデータのタイミング図である。
【符号の説明】
101 コア部
103 伝送部
105 入出力制御部
117 第１のメモリセルアレイ
119 第２のメモリセルアレイ
CAi 特定カラムアドレス
CSLF 第１のメモリセルアレイのカラム選択ライン
CSLS 第２のメモリセルアレイのカラム選択ライン
PSDR モード選択信号
DIOF、DIOS 第１及び第２のデータライン
LIOF、LIOS ローカルデータライン
GIOF、GIOS グローバルデータライン
DI 外部入力データライン
DOI 外部出力データライン
Claims (25)
- ロー及びカラムに配列される複数のメモリセルアレイを有し、外部クロックに同期して動作する半導体メモリ装置において、
シングルデータ転送モードでは、一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、又は、第２のデータを第２のグローバルデータラインを介して、前記メモリセルとデータの入出力を行い、ダブルデータ転送モードでは、特定のカラムアドレスを除いた残余の前記一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、且つ、第２のデータを第２のグローバルデータラインを介して、前記メモリセルと入出力を行なうコア部と、
外部とデータの入出力を行なう第１及び第２のデータラインと、
前記特定のカラムアドレスに応答して、シングルデータ転送モードでは、前記コア部の第１又は第２のグローバルデータラインと前記第１のデータラインとの間のデータ伝送を制御し、ダブルデータ転送モードでは、前記コア部の第１及び第２のグローバルデータラインと前記第１及び第２のデータラインとのそれぞれの間のデータ伝送を制御する伝送部と、
シングルデータ転送モードでは、前記第１のデータラインのデータを外部に伝送し、外部から入力されるデータを前記外部クロック信号の立ち上がり端部に応答して、前記第１のデータラインに伝送し、ダブルデータ転送モードでは、前記第１及び第２のデータラインのデータを順次データに変形して外部に伝送し、外部から順次入力されるデータを前記外部クロック信号の立ち上がり端部及び立ち下がり端部のそれぞれに応答して、交互に前記第１又は第２のデータラインに伝送する入出力制御部とを備えることを特徴とする半導体メモリ装置。 - 前記コア部は、シングルデータ転送モードでは、前記特定のカラムアドレスを含む一群のカラムアドレスに応答し、前記半導体メモリ装置のカラムを選択する一方、ダブルデータ転送モードでは、前記特定のアドレスを除いた前記一群のカラムアドレスに応答し、前記半導体メモリ装置のカラムを選択するカラムデコーダを備えることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記カラムデコーダは、
シングルデータ転送モードでは、前記特定のカラムアドレスに応答する一方、
ダブルデータ転送モードでは、前記特定のカラムアドレスに応答しない特定アドレス応答部と、
前記特定アドレス応答部の出力信号及び前記特定のカラムアドレスを除いた残余一群のカラムアドレスに応答し、前記半導体メモリ装置のカラムを選択するカラム選択信号を生じるカラム選択部とを備えることを特徴とする請求項２に記載の半導体メモリ装置。 - 前記伝送部は、
シングルデータ転送モードでは、所定の特定カラムアドレスの第１の論理状態に応答し、前記コア部の第１のデータを前記第１のデータラインに伝送する一方、ダブルデータ転送モードでは、前記コア部の第１のデータを前記特定カラムアドレスの第１の論理状態に応答して前記第１のデータラインに、第２の論理状態に応答して前記第２のデータラインに伝送する第１出力伝送回路と、
シングルデータ転送モードでは、前記特定カラムアドレスの第２の論理状態に応答し、前記コア部の第２のデータを前記第１のデータラインに伝送する一方、ダブルデータ転送モードでは、前記コア部の第２のデータを前記特定カラムアドレスの第１の論理状態に応答して前記第２のデータラインに、第２の論理状態に応答して前記第１のデータラインに伝送する第２出力伝送回路と、
シングルデータ転送モードまたはダブルデータ転送モードでは、前記第１のデータラインのデータを、前記特定カラムアドレスの第１の論理状態に応答して前記第１のグローバルデータラインに、第２の論理状態に応答して前記第２のグローバルデータラインに伝送する第１入力ドライバーと、
ダブルデータ転送モードでは、前記特定カラムアドレスの第２の論理状態に応答して、前記第２のデータラインのデータを前記第１のグローバルデータラインに、前記特定カラムアドレスの第１の論理状態に応答して、前記第２のデータラインのデータを前記第２のグローバルデータラインに伝送する一方、シングルデータ転送モードではデータを伝送しない第２入力ドライバーとを備えることを特徴とする請求項１に記載の半導体メモリ装置。 - 前記第１出力伝送回路は、
前記特定カラムアドレスの第１の論理状態に応答し、前記コア部の第１のデータを前記第１のデータラインに伝送するノーマル伝送部と、
ダブルデータ転送モードでは、前記特定カラムアドレスの第２の論理状態に応答し、前記コア部の第１のデータを前記第２のデータラインに伝送する一方、シングルデータ転送モードでは前記第１のデータを伝送しない選択伝送部とを備えることを特徴とする請求項４に記載の半導体メモリ装置。 - 前記第２出力伝送回路は、
前記特定カラムアドレスの第２の論理状態に応答し、前記コア部の第２のデータを前記第１のデータラインに伝送するノーマル伝送部と、
ダブルデータ転送モードでは前記特定カラムアドレスの第１の論理状態に応答し、前記コア部の第２のデータを前記第２のデータラインに伝送する一方、シングルデータ転送モードでは前記第２のデータを伝送しない選択伝送部とを備えることを特徴とする請求項４に記載の半導体メモリ装置。 - 前記第１入力ドライバーは、
前記特定カラムアドレスの第１の論理状態に応答し、前記第１のデータラインのデータを前記第１のグローバルデータラインに伝送する第１の入力部と、
前記特定カラムアドレスの第２の論理状態に応答し、前記第１のデータラインのデータを前記第２のグローバルデータラインに伝送する第２の入力部とを備えることを特徴とする請求項４に記載の半導体メモリ装置。 - 前記第２入力ドライバーは、
ダブルデータ転送モードで前記特定カラムアドレスの第２の論理状態に応答し、前記第２のデータラインのデータを前記第１のグローバルデータラインに伝送する一方、シングルデータ転送モードでは前記第２のデータラインのデータを伝送しない第１の入力部と、
ダブルデータ転送モードで前記特定カラムアドレスの第１の論理状態に応答し、前記第２のデータラインのデータを前記第２のグローバルデータラインに伝送する一方、シングルデータ転送モードでは前記第２のデータラインのデータを伝送しない第２の入力部とを備えることを特徴とする請求項４に記載の半導体メモリ装置。 - 前記入出力制御部は、
シングルデータ転送モードでは、前記第１のデータラインのデータを前記外部クロックに同期して最終的に外部へ出力する一方、ダブルデータ転送モードでは、前記第１のデータライン及び第２のデータラインのデータを前記外部クロックの立ち上がり端部及び立ち下がり端部に応答して順次出力する出力マルチプレクサと、
シングルデータ転送モードでは、外部から入力されるデータを前記外部クロックに同期して最終的に前記第１のデータラインに伝送する一方、ダブルデータ転送モードでは、外部から入力される第１及び第２の入力データを前記外部クロックの立ち上がり端部及び立ち下がり端部に応答して前記第１のデータライン及び第２のデータラインにそれぞれ伝送する入力マルチプレクサとを備えることを特徴とする請求項１に記載の半導体メモリ装置。 - 前記出力マルチプレクサは、
シングルデータ転送モード及びダブルデータ転送モードで、前記外部クロックの立ち上がり端部に応答し、前記第１のデータラインのデータを最終的に外部へ出力するノーマル出力マルチプレクサ部と、
ダブルデータ転送モードで、前記外部クロックの立ち下がり端部に応答し、前記第２のデータラインのデータを最終的に外部へ出力する選択出力マルチプレクサ部とを備えることを特徴とする請求項９に記載の半導体メモリ装置。 - 前記入力マルチプレクサは、
シングルデータ転送モードで前記外部クロックに同期し、外部から入力されるデータを最終的に前記第１のデータラインに伝送する第１の伝送部と、
ダブルデータ転送モードで前記外部クロックの立ち上がり端部及び立ち下がり端部に応答し、前記第１の入力データ及び第２の入力データを前記第１のデータライン及び第２のデータラインにそれぞれ伝送する第２の伝送部とを備えることを特徴とする請求項９に記載の半導体メモリ装置。 - シングルデータ転送モードまたはダブルデータ転送モードのうちいずれか一方を選択するモード選択信号を生じるモード選択信号部をさらに備えることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記モード選択信号部は、
ソースが、電源電圧または接地電圧のうちいずれか一方に電気的に連結されるMOSトランジスタと、
第１の端子は前記電源電圧または接地電圧のうちいずれか他方に電気的に連結され、第２の端子は前記MOSトランジスタのドレインと電気的に連結され、最終的に前記モード選択信号を出力し、外部で切断可能なヒューズとを備えることを特徴とする請求項１２に記載の半導体メモリ装置。 - 半導体メモリ装置のデコーダであって、
所定のモード選択信号に基づき特定アドレスの応答有無が決まる特定アドレス応答部であって、シングルデータ転送モードでは、前記特定アドレスの有無を出力信号に出力し、ダブルデータ転送モードでは、前記特定アドレスの有無に関係なく出力信号を所定レベルに維持する特定アドレス応答部と、
シングルデータ転送モードでは、前記特定アドレス応答部からの前記特定アドレスの有無に対応する出力信号及び前記特定アドレスを除いた一群のカラムアドレスに応答し、前記半導体メモリ装置のローまたはカラムを選択する選択信号を生じ、ダブルデータ転送モードでは、前記特定アドレス応答部からの前記特定アドレスの有無に関係なく所定レベルに維持された出力信号及び前記特定アドレスを除いた一群のカラムアドレスに応答し、前記半導体メモリ装置のローまたはカラムを選択する選択信号を生じる選択信号発生部とを備えることを特徴とするデコーダ。 - １つの入力データを第１または第２のデータラインに出力する出力伝送回路であって、
特定アドレスの第１の論理状態に応答し、前記入力データを前記第１のデータラインに伝送するノーマル伝送部と、
ダブルデータ転送モードでは、前記特定アドレスの第２の論理状態に応答し、入力データを前記第２のデータラインに伝送する一方、シングルデータ転送モードでは、前記入力データを伝送しない選択伝送部とを備えることを特徴とする出力伝送回路。 - 前記選択伝送部は、
ダブルデータ転送モードで前記特定アドレスの第２の論理状態に応答し、その出力が活性化するモード選択部と、
前記モード選択部の出力が活性化するとき、前記入力データを前記第２のデータラインに伝送する選択データ伝送部とを備えることを特徴とする請求項１５に記載の出力伝送回路。 - １つの入力データを第１または第２のデータラインに出力する入力ドライバーであって、
ダブルデータ転送モードで、且つ、特定アドレスがイネーブルされるときに、前記入力データを第１のデータラインに伝送する第１の入力部と、
前記ダブルデータ転送モードで、且つ、前記特定アドレスの反転信号がイネーブルされるときに、前記入力データを第２のデータラインに伝送する第２の入力部とを備えることを特徴とする入力ドライバー。 - 前記第１の入力部は、
前記ダブルデータ転送モードで、且つ、前記特定アドレスがイネーブルされるときに、その出力信号がイネーブルされる第１の制御部と、
前記第１の制御部の出力信号がイネーブルされる時に、前記入力データを第１のデータラインに伝送する第１のデータ伝送部とを備えることを特徴とする請求項１７に記載の入力ドライバー。 - 前記第２の入力部は、
前記ダブルデータ転送モードで、且つ、前記特定アドレスの反転信号がイネーブルされる時に、その出力信号がイネーブルされる第２の制御部と、
前記第２の制御部の出力信号がイネーブルされる時、前記入力データを第２のデータラインに伝送する第２のデータ伝送部とを備えることを特徴とする請求項１７に記載の入力ドライバー。 - 共通の入力線を介して入力される１つの入力データまたは順次入力される第１及び第２の入力データを外部クロックに同期して、第１または第２のデータラインに出力する入力マルチプレクサであって、
シングルデータ転送モードでは、前記外部クロックに同期された第１のクロック信号に同期して、前記入力データを前記第１のデータラインに伝送する第１の伝送部と、
ダブルデータ転送モードでは、前記外部クロックの立ち上がり端部に同期された第１のクロック信号及び前記外部クロックの立ち下がり端部に同期された第２のクロック信号に同期して、前記第１及び第２の入力データを前記第１及び第２のデータラインに伝送する第２の伝送部とを備えることを特徴とする入力マルチプレクサ。 - 前記第２の伝送部は、
ダブルデータ転送モードで前記外部クロックの立ち上がり端部に同期された第１のクロック信号に同期し、前記第１の入力データを伝送してラッチする伝送ラッチ部と、
ダブルデータ転送モードで前記外部クロックの立ち下がり端部に同期された第２のクロック信号に同期し、前記伝送ラッチ部の出力信号及び前記第２の入力データを前記第１及び第２のデータラインに伝送する出力伝送部とを備えることを特徴とする請求項２０に記載の入力マルチプレクサ。 - 第１及び第２のデータラインを介して入力される第１及び第２のデータを外部クロックに同期して、共通出力線に出力する出力マルチプレクサであって、
シングルデータ転送モードまたはダブルデータ転送モードで前記外部クロックの立ち上がり端部に同期し、シングルデータ転送モードでは、前記第１のデータラインを介して入力される前記第１のデータを前記共通出力線に伝送し、ダブルデータ転送モードでは、前記第１のデータラインを介して入力される前記第１のデータを前記共通出力線に伝送するノーマル出力マルチプレクサ部と、
ダブルデータ転送モードで、前記ノーマル出力マルチプレクサ部が前記第１のデータを前記共通出力線に伝送した同じ外部クロックの立ち下がり端部に同期し、前記第２のデータラインを介して入力される前記第２のデータを前記共通出力線に伝送する選択出力マルチプレクサ部とを備えることを特徴とする出力マルチプレクサ。 - 前記ノーマル出力マルチプレクサ部は、
前記シングルデータ転送モードまたは前記ダブルデータ転送モードで前記外部クロックの立ち上がり端部に同期し活性化する制御信号発生部と、
前記制御信号発生部の出力信号に応答して、前記第１のデータを最終的に前記共通出力線に伝送する伝送ゲートとを備えることを特徴とする請求項２２に記載の出力マルチプレクサ。 - 前記選択出力マルチプレクサ部は、
前記ダブルデータ転送モードで前記外部クロックの立ち下がり端部に同期し活性化する制御信号発生部と、
前記制御信号発生部の出力信号に応答して、前記第２のデータを最終的に前記共通出力線に伝送する伝送ゲートとを備えることを特徴とする請求項２２に記載の出力マルチプレクサ。 - ロー及びカラムに配列される複数のメモリセルアレイを有し、外部クロックに同期して動作する半導体メモリ装置において、
シングルデータ転送モードでは、一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、又は、第２のデータを第２のグローバルデータラインを介して、第１のデータラインと接続し、読み出し処理は、前記第１のデータラインのデータを外部に伝送し、書込み処理は、外部から入力されるデータを前記外部クロック信号の立ち上がり端部に応答して、前記第１のデータラインに伝送して、前記メモリセルとデータの入出力を行い、
ダブルデータ転送モードでは、特定のカラムアドレスを除いた残余の前記一群のカラムアドレスにより、第１のデータを第１のグローバルデータラインを介して、且つ、第２のデータを第２のグローバルデータラインを介して、第１及び第２のいずれかのデータラインと接続し、読み出し処理は、前記第１及び第２のデータラインのデータを順次データに変形して外部に伝送し、書込み処理は、外部から順次入力されるデータを前記外部クロック信号の立ち上がり端部及び立ち下がり端部のそれぞれに応答して、交互に前記第１又は第２のデータラインに伝送することを特徴とする半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077743A KR100252057B1 (ko) | 1997-12-30 | 1997-12-30 | 단일 및 이중 데이터 율 겸용 반도체 메모리 장치 |
| KR97-77743 | 1997-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11203868A JPH11203868A (ja) | 1999-07-30 |
| JP3976156B2 true JP3976156B2 (ja) | 2007-09-12 |
Family
ID=19529640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18107598A Expired - Fee Related JP3976156B2 (ja) | 1997-12-30 | 1998-06-26 | シングル及びダブルデータ転送兼用の半導体メモリ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6094375A (ja) |
| JP (1) | JP3976156B2 (ja) |
| KR (1) | KR100252057B1 (ja) |
| DE (1) | DE19821641A1 (ja) |
| GB (1) | GB2332964B (ja) |
| TW (1) | TW503369B (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252057B1 (ko) * | 1997-12-30 | 2000-05-01 | 윤종용 | 단일 및 이중 데이터 율 겸용 반도체 메모리 장치 |
| JP3948141B2 (ja) * | 1998-09-24 | 2007-07-25 | 富士通株式会社 | 半導体記憶装置及びその制御方法 |
| KR100507866B1 (ko) | 1999-06-28 | 2005-08-18 | 주식회사 하이닉스반도체 | 디디알 에스디램의 파이프래치 출력단 프리차지 구조 |
| US6516363B1 (en) | 1999-08-06 | 2003-02-04 | Micron Technology, Inc. | Output data path having selectable data rates |
| JP3416083B2 (ja) * | 1999-08-31 | 2003-06-16 | 株式会社日立製作所 | 半導体装置 |
| US6240042B1 (en) * | 1999-09-02 | 2001-05-29 | Micron Technology, Inc. | Output circuit for a double data rate dynamic random access memory, double data rate dynamic random access memory, method of clocking data out from a double data rate dynamic random access memory and method of providing a data strobe signal |
| US6694416B1 (en) | 1999-09-02 | 2004-02-17 | Micron Technology, Inc. | Double data rate scheme for data output |
| JP3492268B2 (ja) * | 2000-01-18 | 2004-02-03 | 日本電気株式会社 | 半導体記憶装置 |
| JP2002007200A (ja) * | 2000-06-16 | 2002-01-11 | Nec Corp | メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体 |
| JP4446137B2 (ja) * | 2000-07-31 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| US7061941B1 (en) * | 2000-11-28 | 2006-06-13 | Winbond Electronics Corporation America | Data input and output circuits for multi-data rate operation |
| US6356509B1 (en) * | 2000-12-05 | 2002-03-12 | Sonicblue, Incorporated | System and method for efficiently implementing a double data rate memory architecture |
| TW527537B (en) * | 2001-01-03 | 2003-04-11 | Leadtek Research Inc | Conversion device of SDR and DDR, and interface card, motherboard and memory module interface using the same |
| KR20020066761A (ko) * | 2001-02-13 | 2002-08-21 | 리드테크 리서치 인코포레이티드 | 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스 |
| US6795360B2 (en) | 2001-08-23 | 2004-09-21 | Integrated Device Technology, Inc. | Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes |
| US7082071B2 (en) * | 2001-08-23 | 2006-07-25 | Integrated Device Technology, Inc. | Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes |
| JP4694067B2 (ja) * | 2001-09-28 | 2011-06-01 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| KR100543906B1 (ko) * | 2001-12-29 | 2006-01-23 | 주식회사 하이닉스반도체 | 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자 |
| KR100486263B1 (ko) * | 2002-09-19 | 2005-05-03 | 삼성전자주식회사 | Ｓｄｒ/ｄｄｒ 겸용 반도체 메모리 장치의 데이터 출력 회로 |
| US6791889B2 (en) * | 2003-02-04 | 2004-09-14 | Intel Corporation | Double data rate memory interface |
| US6894531B1 (en) * | 2003-05-22 | 2005-05-17 | Altera Corporation | Interface for a programmable logic device |
| US7120075B1 (en) | 2003-08-18 | 2006-10-10 | Integrated Device Technology, Inc. | Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching |
| US7734282B2 (en) * | 2003-08-28 | 2010-06-08 | Qwest Communications International Inc | System and method for provisioning customer premises equipment |
| DE10345549B3 (de) * | 2003-09-30 | 2005-04-28 | Infineon Technologies Ag | Integrierte Speicherschaltung |
| US7133324B2 (en) * | 2003-12-24 | 2006-11-07 | Samsung Electronics Co., Ltd. | Synchronous dynamic random access memory devices having dual data rate 1 (DDR1) and DDR2 modes of operation and methods of operating same |
| US20060115016A1 (en) * | 2004-11-12 | 2006-06-01 | Ati Technologies Inc. | Methods and apparatus for transmitting and receiving data signals |
| US7218141B2 (en) * | 2004-12-07 | 2007-05-15 | Altera Corporation | Techniques for implementing hardwired decoders in differential input circuits |
| US20060184726A1 (en) * | 2005-02-11 | 2006-08-17 | Nokia Corporation | Flexible access and control of Dynamic Random Access Memory |
| KR100704037B1 (ko) * | 2005-04-15 | 2007-04-04 | 삼성전자주식회사 | 이종의 비휘발성 메모리를 가지는 데이터 저장장치와 그의구동 방법 |
| JP4896450B2 (ja) | 2005-06-30 | 2012-03-14 | 株式会社東芝 | 記憶装置 |
| US7460431B1 (en) * | 2005-10-03 | 2008-12-02 | Altera Corporation | Implementation of double data rate embedded memory in programmable devices |
| US7366029B2 (en) * | 2006-04-24 | 2008-04-29 | Sandisk Corporation | High-performance flash memory data transfer |
| US7345926B2 (en) * | 2006-04-24 | 2008-03-18 | Sandisk Corporation | High-performance flash memory data transfer |
| US7366028B2 (en) * | 2006-04-24 | 2008-04-29 | Sandisk Corporation | Method of high-performance flash memory data transfer |
| KR101458381B1 (ko) * | 2006-04-24 | 2014-11-07 | 샌디스크 테크놀로지스, 인코포레이티드 | 고성능 플래시 메모리 데이터 전송 |
| US7499369B2 (en) * | 2006-07-19 | 2009-03-03 | Sandisk Corporation | Method of high-performance flash memory data transfer |
| US7525855B2 (en) * | 2006-04-24 | 2009-04-28 | Sandisk Corporation | Method of high-performance flash memory data transfer |
| US7499339B2 (en) * | 2006-07-19 | 2009-03-03 | Sandisk Corporation | High-performance flash memory data transfer |
| US7447107B2 (en) * | 2006-06-15 | 2008-11-04 | Qimonda North America Corp. | Random access memory including multiple state machines |
| US7882322B2 (en) * | 2006-06-27 | 2011-02-01 | International Business Machines Corporation | Early directory access of a double data rate elastic interface |
| US7783911B2 (en) * | 2006-06-27 | 2010-08-24 | International Business Machines Corporation | Programmable bus driver launch delay/cycle delay to reduce elastic interface elasticity requirements |
| US7752475B2 (en) * | 2006-06-27 | 2010-07-06 | International Business Machines Corporation | Late data launch for a double data rate elastic interface |
| US7734944B2 (en) * | 2006-06-27 | 2010-06-08 | International Business Machines Corporation | Mechanism for windaging of a double rate driver |
| US7739538B2 (en) * | 2006-06-27 | 2010-06-15 | International Business Machines Corporation | Double data rate chaining for synchronous DDR interfaces |
| EP2487794A3 (en) * | 2006-08-22 | 2013-02-13 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
| CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
| US7639540B2 (en) | 2007-02-16 | 2009-12-29 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory having multiple external power supplies |
| KR100945801B1 (ko) * | 2008-06-24 | 2010-03-08 | 주식회사 하이닉스반도체 | 데이터 라인 제어 장치 및 이를 이용한 반도체 집적회로 |
| US9177650B2 (en) * | 2013-09-24 | 2015-11-03 | Integrated Silicon Solutions, Inc. | Memory device with multiple cell write for a single input-output in a single write cycle |
| US10157661B1 (en) | 2017-08-25 | 2018-12-18 | Micron Technology, Inc. | Mitigating line-to-line capacitive coupling in a memory die |
| US10580476B2 (en) | 2018-01-11 | 2020-03-03 | International Business Machines Corporation | Simulating a single data rate (SDR) mode on a dual data rate (DDR) memory controller for calibrating DDR memory coarse alignment |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| KR100230230B1 (ko) * | 1993-12-24 | 1999-11-15 | 윤종용 | 메모리 어드레싱 방법 및 장치 |
| TW307869B (en) * | 1995-12-20 | 1997-06-11 | Toshiba Co Ltd | Semiconductor memory |
| JPH09231743A (ja) * | 1996-02-22 | 1997-09-05 | Mitsubishi Electric Corp | 同期型半導体記憶装置および試験方法 |
| US5680365A (en) * | 1996-05-16 | 1997-10-21 | Mitsubishi Semiconductor America, Inc. | Shared dram I/O databus for high speed operation |
| US5973989A (en) * | 1997-08-22 | 1999-10-26 | Micron Technology, Inc. | Method and apparatus for transmitting and receiving data at both the rising edge and the falling edge of a clock signal |
| KR100252057B1 (ko) * | 1997-12-30 | 2000-05-01 | 윤종용 | 단일 및 이중 데이터 율 겸용 반도체 메모리 장치 |
| KR100278653B1 (ko) * | 1998-01-23 | 2001-02-01 | 윤종용 | 이중 데이터율 모드 반도체 메모리 장치 |
| JPH11219600A (ja) * | 1998-02-03 | 1999-08-10 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6097640A (en) * | 1998-08-05 | 2000-08-01 | Winbond Electronics Corporation | Memory and circuit for accessing data bits in a memory array in multi-data rate operation |
-
1997
- 1997-12-30 KR KR1019970077743A patent/KR100252057B1/ko not_active IP Right Cessation
-
1998
- 1998-04-24 GB GB9808824A patent/GB2332964B/en not_active Expired - Fee Related
- 1998-04-30 TW TW087106724A patent/TW503369B/zh not_active IP Right Cessation
- 1998-05-14 DE DE19821641A patent/DE19821641A1/de not_active Ceased
- 1998-06-26 JP JP18107598A patent/JP3976156B2/ja not_active Expired - Fee Related
- 1998-12-30 US US09/223,541 patent/US6094375A/en not_active Expired - Fee Related
-
2000
- 2000-05-23 US US09/576,987 patent/US6282128B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990057677A (ko) | 1999-07-15 |
| GB2332964A (en) | 1999-07-07 |
| DE19821641A1 (de) | 1999-07-01 |
| US6094375A (en) | 2000-07-25 |
| TW503369B (en) | 2002-09-21 |
| GB9808824D0 (en) | 1998-06-24 |
| US6282128B1 (en) | 2001-08-28 |
| GB2332964B (en) | 2002-01-30 |
| JPH11203868A (ja) | 1999-07-30 |
| KR100252057B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976156B2 (ja) | シングル及びダブルデータ転送兼用の半導体メモリ装置 | |
| US6771552B2 (en) | Semiconductor memory device and control method | |
| US6510095B1 (en) | Semiconductor memory device for operating in synchronization with edge of clock signal | |
| JP2697634B2 (ja) | 同期型半導体記憶装置 | |
| US7102960B2 (en) | Semiconductor memory device | |
| US20060161745A1 (en) | Methods of operating memory systems including memory devices set to different operating modes and related systems | |
| US20040240302A1 (en) | Synchronous semiconductor memory device with input-data controller advantagous to low power and high frequency | |
| US6185151B1 (en) | Synchronous memory device with programmable write cycle and data write method using the same | |
| JP2001176267A (ja) | 半導体記憶装置 | |
| JPH11162170A (ja) | 半導体メモリ装置及びカラム選択制御方法 | |
| JP2003036700A (ja) | 半導体メモリ装置 | |
| JPH07326190A (ja) | 半導体記憶装置 | |
| JP2001167575A (ja) | 半導体集積回路 | |
| KR100378271B1 (ko) | 반도체 기억 장치 | |
| JPH09320261A (ja) | 半導体記憶装置および制御信号発生回路 | |
| US6292430B1 (en) | Synchronous semiconductor memory device | |
| KR20020096867A (ko) | Ｃａｓ 레이턴시가 1 동작과 ｃａｓ 레이턴시가 2 이상인동작을 양립시키는 것이 가능한 반도체 기억 장치 | |
| US6671788B2 (en) | Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus | |
| JP3800463B2 (ja) | 同期型半導体メモリ装置 | |
| JPH10302463A (ja) | 半導体記憶装置 | |
| US20080089147A1 (en) | Circuit and method for generating column path control signals in semiconductor device | |
| JP4632121B2 (ja) | 半導体記憶装置 | |
| US6707740B2 (en) | Semiconductor memory | |
| US6246633B1 (en) | Semiconductor memory device permitting stabilized operation and high-speed access | |
| JP2003007060A (ja) | 半導体記憶装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050617 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050920 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |