KR20020066761A - 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스 - Google Patents

동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스 Download PDF

Info

Publication number
KR20020066761A
KR20020066761A KR1020010007102A KR20010007102A KR20020066761A KR 20020066761 A KR20020066761 A KR 20020066761A KR 1020010007102 A KR1020010007102 A KR 1020010007102A KR 20010007102 A KR20010007102 A KR 20010007102A KR 20020066761 A KR20020066761 A KR 20020066761A
Authority
KR
South Korea
Prior art keywords
sdr
ddr
data
commands
module
Prior art date
Application number
KR1020010007102A
Other languages
English (en)
Inventor
우쿤호
추앙하이펭
챵춘타
Original Assignee
리드테크 리서치 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리드테크 리서치 인코포레이티드 filed Critical 리드테크 리서치 인코포레이티드
Priority to KR1020010007102A priority Critical patent/KR20020066761A/ko
Publication of KR20020066761A publication Critical patent/KR20020066761A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은 동기식 동적 랜덤 액세스 메모리(SDR, synchronous dynamic random access memory) 및 이중 데이터 율 동기식 동적 랜덤 액세스 메모리(DDR, double data rate SDRAM) 변환장치 및 관련 인터페이스 카드, 마더보드 및 메모리 모듈 인터페이스에 관한 것이다. 상기 SDR 및 DDR 변환장치는 DDR 인터페이스 장치, SDR 인터페이스 장치 및 핵심(core) 변환장치를 구비한다. SDR 인터페이스 장치가 SDR 장치와 신호를 교환하는 동안 DDR 인터페이스 장치는 DDR 장치와 신호를 교환한다. 핵심 변환장치는 DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고 SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환한다.

Description

동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율 동기식 동적 랜덤 액세스 메모리 변환장치 및 관련 인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스{SDR and DDR conversion device and associated interface card, main board and memory module interface}
본 발명은 메모리 변환장치(conversion device) 및 관련 장치들에 관한 것이다. 보다 상세하게는, 본 발명은 동기식 동적 랜덤 액세스 메모리(SDRAM, synchronous dynamic random access memory) 및 이중 데이터 율 동기식 동적 랜덤 액세스 메모리(DDR SDRAM, double data rate SDRAM) 변환장치, 및 관련 인터페이스 카드, 메인보드, 메모리 모듈, 휴대용 컴퓨터 메인보드 및 휴대용 컴퓨터 메모리 모듈에 관한 것이다.
컴퓨터 제조 기술의 급속한 진보로 인하여, 중앙처리장치(CPU, central processing unit)의 처리속도는 상당히 증가했다. CPU 처리속도의 이러한 급속한 변화는 또한 메모리의 기본적인 요구사항에 몇 가지 변화의 원인이 되었다. 고용량의 메모리를 가지는 것 외에, 일반적으로 사용되는 메모리는 빠른 액세스 속도를 가져야한다. 동적 랜덤 액세스 메모리(DRAM, dynamic random access memory) 및 확장 데이터 출력 랜덤 액세스 메모리(EDO RAM, extended data output RAM)를 구비하는 초기 형태의 메모리는 더 빠른 동기식 동적 랜덤 액세스 메모리(SDRAM, synchronous dynamic random access memory)에 의해 점차적으로 교체되었다. 최근 몇 년 동안, 이중 데이터 율(DDR, double data rate) SDRAM으로 알려진 훨씬 더 빠른 형태의 메모리가 시장에 도입되었다. 이 DDR SDRAM은 전자 산업에서 급속한 성장을 누려왔다.
메모리 장치 처리 속도를 증가시키는 혁신적인 기술이 많은 장점을 가지고 있지만, 또한 새로운 종류의 단점의 원인이 된다. 분명한 단점중의 하나는 이전 장치를 급속히 대체시키는 것이다. DDR SDRAM(이하 "DDR"이라 한다)의 출현으로 인하여, SDRAM(이하 "SDR"이라 한다)은 점차적으로 대체되고 있다. 그러나, DDR 제품의 가격은 SDR 제품의 가격보다 상당히 높다. 결국, SDR 및 DDR 제품 둘 다를 유용하게 하는 변환장치가 개발되었다. 현재, 대부분의 DDR 및 SDR 변환 장치는 SDR 또는 DDR만을 사용할 수 있다. 일반적으로, 이러한 변환장치는 동시에 SDR 및 DDR 두 가지 모두의 사용을 허용하지 않는다. 그러므로, 메모리 구입자는 메모리 정합(conformity) 문제에 직면한다.
현재, 대부분의 칩 제조업자들은 자신의 제품은 SDR 및 DDR 모듈을 지원할 수 있다고 주장한다. 실무상으로, 하나의 모듈의 변환 모드가 리셋된 후에 다른 하나의 메모리 모듈이 사용될 수 있다. DDR 모듈을 지원하기 위하여, 지원 모드는 DDR로 스위칭되어야 한다. DDR 모드가 선택되어지는 경우, SDR 모듈은 더 이상 사용될 수 없다. 유사하게, SDR 모듈을 지원하기 위하여, 지원 모드는 SDR로 스위칭되어야 한다. SDR 모드가 선택되어지는 경우, DDR 모듈은 더 이상 사용될 수 없다. 바꿔 말하면, 칩이 SDR 및 DDR 모듈 둘 다를 수용할 수 있다고 하더라도, 예비 선택을 통해 단지 하나의 형태의 메모리 모듈만이 사용될 수 있다. 동시에 SDR 및 DDR 모듈 둘 다를 사용하는 것은 불가능하다.
따라서, 본 발명의 목적은 동기식 동적 랜덤 액세스 메모리(SDR, synchronous dynamic random access memory) 및 이중 데이터 율 동기식 동적 랜덤 액세스 메모리(DDR, double data rate SDRAM) 변환장치, 및 관련 인터페이스 카드, 메인보드, 및 메모리 모듈 인터페이스를 제공하는 것이다. 인터페이스 카드, 메인보드 및 휴대용 컴퓨터 마더보드(motherboard)를 구비하는 다양한 다른 장치들이 메모리 정합(conformity) 문제없이 동시에 SDR 및 DDR 모듈을 사용할 수 있도록 변환장치가 지원한다.
도 1은 본 발명의 바람직한 일 실시예에 따라 변환장치를 도시하는 블록도이다.
도 2는 본 발명의 바람직한 일 실시예에 따라 인터페이스 카드를 도시하는 블록도이다.
도 3은 본 발명의 바람직한 일 실시예에 따라 마더보드(motherboard)를 도시하는 블록도이다.
도 4는 본 발명의 바람직한 일 실시예에 따라 메모리 모듈을 도시하는 블록도이다.
도 5는 본 발명의 바람직한 제2 실시예에 따라 메모리 모듈을 도시하는 블록도이다.
도 6은 본 발명의 바람직한 일 실시예에 따라 휴대용 컴퓨터의 마더보드를 도시하는 블록도이다.
도 7은 본 발명의 바람직한 일 실시예에 따라 휴대용 컴퓨터의 메모리 모듈을 도시하는 블록도이다.
이 장점 및 다른 장점을 달성하기 위하여 본 발명의 목적에 따라, 여기서 구체화되고 넓게 설명된 것과 같이, 본 발명은 SDR 및 DDR 변환장치를 제공한다. 그 변환장치는 DDR 인터페이스 장치(interface device), SDR 인터페이스 장치, 클락 제어기(clock controller), 명령 제어기(instruction controller), 상태 레지스터 셋(state register set), 및 데이터 변환장치를 구비한다. SDR 인터페이스 장치가 SDR 장치(device)와 신호를 교환하는 동안, DDR 인터페이스 장치는 DDR 장치와 신호를 교환한다. 클락 제어기는 DDR 장치로부터 클락 신호를 수신하고 그 신호를 변환장치 및 SDR 장치간의 동작에 적합한 클락 신호로 변환한다. 클락 제어기는 또한 변환장치를 위한 내부 클락 신호를 제공한다. 명령 제어기는 DDR 명령을 가지고 와서 SDR 명령으로 변환한다. 데이터 읽기/쓰기 명령이 실행되는 경우에 데이터 변환장치가 트리거(trigger)된다. 상태 레지스터 셋은 동작중인 DDR 인터페이스 내의 모드 레지스터 셋(MRS, mode register set) 및 확장 모드 레지스터 셋(EMRS,extended mode register set)에 의해 보유한 데이터를 보유하기 위하여 사용된다. 상태 레지스터 셋은 또한 적절한 명령 및 데이터 변환을 수행하기 위하여 변환 데이터를 명령 제어기에 제공한다. 데이터 변환장치는 DDR 데이터를 SDR 데이터 모드로 변환하고 SDR 데이터를 DDR 데이터 모드로 변환한다.
본 발명의 바람직한 일 실시예에 있어서, 데이터 변환장치는 데이터 마스크 및 스트로브 제어기(data mask and strobe controller), DDR-to-SDR 데이터 변환기, 및 SDR-to-DDR 데이터 변환기를 구비한다. 데이터 마스크 및 스트로브 제어기는 DDR 장치로부터 DDR 데이터 마스크 신호(DM 신호) 및 DDR 데이터 스트로브 신호(DQS 신호)를 수신한다. 데이터 마스크 및 스트로브 제어기 내부에는, DDR 데이터 스트로브 신호가 SDR 장치를 액세스하기 위한 데이터 신호로 변환되는 동안 DDR 데이터 마스크 신호는 SDR 마스크 신호(DQM)로 변환된다. 게다가, 데이터 마스크 및 스트로브 제어기는 명령 제어기에서 제공된 명령에 따라 DDR 데이터 스트로브 신호를 DDR 장치에 전송할 수 있다. DDR-to-SDR 데이터 변환기는 명령 제어기에서 제공된 명령에 따라 DDR 장치로부터의 직렬(serial) 신호를 병렬(parallel) 신호로 변환하고 병렬 신호를 두 개의 별개의 SDR 장치로 전송한다. SDR-to-DDR 데이터 변환기는 명령 제어기에서 제공된 명령에 따라 두 개의 별개의 SDR 장치로부터의 데이터 신호를 직렬 신호로 변환하고 직렬신호를 DDR 장치로 전송한다.
간략히, 본 발명은 SDR 모듈이 DDR 지원 시스템 또는 장치에서 정상적으로 동작할 수 있도록 DDR 및 SDR 모듈간에 변환 채널의 설정을 이용한다. 바꿔 말하면, SDR 및 DDR 모듈 둘 다가 동시에 동작할 수 있도록 하기 위하여 DDR 지원 시스템 또는 장치 전체를 SDR 지원 시스템 또는 장치로 변환할 필요가 없다.
변환장치의 사용자는 DDR 모듈의 효율을 위하여 새로운 DDR 모듈을 구입할 필요가 없다. 현재의 SDR 모듈이 그 시스템내에서 재 사용될 수 있고, 메모리 업그레이드 비용을 절감할 수 있다.
반도체 제조업자는 본 발명에 따른 변환장치를 사용하는 경우 인터페이스 카드 및 마더보드와 같은 인쇄회로기판(PCB, printed circuit board)에서 더 값싼 SDR 칩을 사용할 수 있다. 더 값싼 SDR 칩을 구비함에도 불구하고 그 PCB는 더 비싼 DDR 칩을 사용하는 PCB와 동등한 품질 및 성능을 가진다.
전술한 일반적인 설명 및 다음의 자세한 설명 둘 다는 예시적인 것이고, 본 발명의 그 이상의 설명은 청구된 바와 같이 이해되어져야 한다.
지금부터 본 발명의 바람직한 실시예를 상세하게 언급할 것이다. 그 예들은 첨부한 도면에 도시되어있다. 가능한 경우, 동일한 부분을 참조하기 위하여 도면 및 설명에 동일한 참조번호를 사용한다.
도 1은 본 발명의 바람직한 일 실시예에 따라 변환장치를 도시하는 블록도이다. 도 1에 도시한 바와 같이, 동기식 동적 랜덤 액세스 메모리(SDR, synchronous dynamic random access memory) 및 이중 데이터 율 동기식 동적 랜덤 액세스 메모리(DDR, double data rate SDRAM) 변환장치(10)는 DDR 인터페이스 장치(14), SDR 인터페이스 장치(18) 및 핵심(core) 변환장치(12)를 구비한다. 변환장치(10)는 종종 "SDDR"이라는 명칭으로 언급된다. SDR 인터페이스 장치(18)가 SDR 장치와 신호를 교환하는 동안 DDR 인터페이스 장치(14)는 DDR 장치와 신호를 교환한다. 핵심변환장치(12)내의 장치들과 내부 연결들도 또한 도 1에 상세히 도시된다. 본 실시예에 있어서, 핵심 변환장치(12)는 클락 제어기(120), 명령 제어기(122), 상태 레지스터 셋(124) 및 데이터 변환장치(126)를 더 구비한다. 클락 제어기(120)는 DDR 장치로부터 클락 신호(CCK, CCK#)를 수신하고 그 신호를 변환장치(10) 및 SDR 장치간의 동작에 적합한 클락 신호(MCK)로 변환한다. 명령 제어기(122)는 (CCS, CRAS, CCAS, CBA 등을 포함하는) DDR 명령을 가지고 와서 상응하는 SDR 명령(MCS, MRAS, MCAS, MBA 등)으로 변환한다. 데이터 읽기/쓰기 명령이 실행되는 경우에 데이터 변환 장치(126)가 트리거된다. 상태 레지스터 셋(124)은 DDR 인터페이스내의 모드 레지스터 셋(MRS, mode register set) 및 확장 모드 레지스터 셋(EMRS, extended mode register set)이 동작중에 보유한 데이터를 보유하기 위하여 사용된다. 데이터 변환장치(126)는 DDR 데이터를 SDR 데이터 모드로 변환하고 SDR 데이터를 DDR 데이터 모드로 변환한다.
도 1에서, 데이터 변환장치(126)는 데이터 마스크 및 스트로브 제어기(1260), SDR-to-DDR 데이터 변환기(1262) 및 DDR-to-SDR 데이터 변환기(1264)를 더 구비한다. 데이터 마스크 및 스트로브 제어기(1260)는 DDR 장치로부터 DDR 데이터 마스크 신호(DM 신호) 및 DDR 데이터 스트로브 신호(DQS 신호)를 수신한다. 데이터 마스크 및 스트로브 제어기(1260)내에서, DDR 데이터 스트로브 신호가 SDR 장치를 액세스하기 위한 데이터 신호로 변환되는 동안 DDR 데이터 마스크 신호는 SDR 마스크 신호(DQM)로 변환된다. 게다가, 데이터 마스크 및 스트로브 제어기(1260)는 명령 제어기(122)에서 제공된 명령에 따라 DDR 데이터 스트로브 신호를 DDR 장치에 전송할 수 있다. DDR-to-SDR 데이터 변환기(1264)는 명령 제어기(122)에서 제공된 명령에 따라 DDR 장치로부터의 직렬 신호를 병렬 신호로 변환하고 병렬 신호를 두 개의 별개의 SDR 장치로 전송한다. SDR-to-DDR 데이터 변환기(1262)는 명령 제어기(122)에서 제공된 명령에 따라 두 개의 별개의 SDR 장치로부터의 데이터 신호를 직렬 신호로 변환하고 직렬신호를 DDR 장치로 전송한다.
SDR은 한 사이클에 한 비트만을 전송할 수 있지만 DDR은 한 사이클에 두 비트를 전송할 수 있기 때문에, DDR 모듈은 SDR 모듈보다 더 나은 처리 속도 및 성능을 가진다. 전술한 실시예에서, SDR 및 DDR 변환장치내에 한 쌍의 SDR 장치에 교신하는(correspond) 하나의 DDR 장치를 사용한 설계(design)가 선택된다. 각 SDR 장치대신에 하나의 DDR 장치를 사용한 SDR 및 DDR 장치의 설계도 또한 가능하지만, 분명한 성능 저하가 있다는 것을 당업자는 알 수 있다. 동일한 동작 성능을 유지하기 위하여, SDR 장치는 DDR 장치의 주파수의 두 배로 동작해야한다. 그러나, SDR 장치의 동작 주파수를 올리는 것은 어려울 뿐만 아니라, 제품 가격을 증가시킨다. 본 발명에서, 한 세트의 DDR 모듈의 효과가 요구되는 경우 두 세트의 SDR 모듈이 사용되는 것이 바람직하다.
도 2는 본 발명의 바람직한 일 실시예에 따라 인터페이스 카드를 도시하는 블록도이다. 도 2에 도시한 바와 같이, 인터페이스 카드(20)는 DDR 모듈을 지원하는 칩셋(210), 변환장치(220) 및 한 쌍의 SDR 모듈 어레이(array)(230 및 240)를 구비한다. 도면을 간단하게 하기 위하여, 변환장치(220)의 DDR 인터페이스 장치 및 SDR 인터페이스 장치, 칩셋(210) 및 SDR 모듈 어레이(230 및 240)간의 접속은 화살표로 표시된다. 이러한 형태의 접속을 가지고, 원래 DDR 모듈만을 지원하도록 설계된 인터페이스 카드상에 SDR 모듈도 또한 사용될 수 있다.
도 3은 본 발명의 바람직한 일 실시예에 따라 마더보드(motherboard)를 도시하는 블록도이다. 도 3에 도시한 바와 같이, 마더보드(30)는 DDR 모듈을 지원하는 칩셋(310), DDR 슬롯(slot)(312), 두 개의 변환장치(314 및 320), SDR 모듈/슬롯(316) 및 SDR 슬롯(322)을 구비한다.
변환장치(314 및 320) 둘 다가 동시에 구비되어있는 것이 필수 불가결한 것은 아니라는 것을 주의해야 한다. 두 가지 상태의 존재를 설명하기 위해 변환장치(314 및 320) 둘 다가 도시되어있다. 그러나, 변환장치(314)를 DDR 슬롯(312)에 끼우고(plug) 변환장치(314)상에 SDR 모듈/SDR 슬롯(316)을 제공함으로써 상태들 중의 하나가 제공될 수 있다. 변환장치(320)를 칩셋(310)에 직접 연결하고 변환장치(320)상에 SDR 슬롯(322)을 제공함으로써 다른 하나의 상태가 제공된다. 두 방법 모두 DDR 모듈만을 지원하는 칩셋(310)이 DDR 모듈 및 SDR 모듈 둘 다를 동시에 지원하도록 할 수 있다.
실제적인 응용에서, DDR 모듈은 DDR 슬롯(312)상에 끼울 수 있고 SDR 모듈은 SDR 슬롯(322)상에 끼울 수 있다. SDR 모듈이 신호를 변환장치(320)에 전송하고 DDR 칩셋에서 인식할 수 있는 신호로 변환한 후에 칩셋(310)에 전송하는 동안, DDR 모듈은 신호를 칩셋(310)에 전송한다. 이 배열은 또한 SDR 신호가 칩셋(310)에 전송되기 전에 변환장치(320 또는 314)에서 DDR 신호로 변환될 수 있기 때문에 SDR 모듈 단독으로 사용하는 것을 허용한다.
도 4는 본 발명의 바람직한 일 실시예에 따라 메모리 모듈을 도시하는 블록도이다. 도 4에 도시한 바와 같이, 메모리 모듈(40)은 변환장치(410), SDRAM(412 및 414), DDR 인터페이스 골드 핑거(gold fingers)(420) 및 변압기(transformer)(430)를 구비한다. 변환장치(410)내의 DDR 인터페이스 장치 및 SDR 인터페이스 장치는 접속라인에 의해 다른 장치들과 접속하는 도 2 및 도 3에 도시한 것과 유사하다. DDR 인터페이스 장치는 DDR 인터페이스 골드 핑거(420)와 접속된다. SDR 및 DDR은 서로 다른 동작 전압, 즉 DDR은 2.5V에서 동작하지만 SDR은 3.3V에서 동작하기 때문에, DDR 동작 모드를 지원하는 시스템은 SDR을 동작시키기 위해 필요한 전압을 공급할 수 없다. 그러므로, 외부전압을 SDRAM(412 및 414)을 동작시키기 위한 전압(약 3.3V)으로 변환시키기 위하여 변압기(430)를 설치한다. 변압기(430)는 컴퓨터의 전원에 직접 접속하거나 원래의 마더보드 설계에서 DDR 슬롯으로 인도된 전력선(power line)으로 제공할 수 있다.
도 5는 본 발명의 바람직한 제2 실시예에 따라 메모리 모듈을 도시하는 블록도이다. 동작 모드는 도 4에 도시한 메모리 모듈과 유사하다. 주된 차이점은 도 4의 SDRAM이 SDR 모듈(540, 542, 544... 546)로 대체된 것이다.
도 6은 본 발명의 바람직한 일 실시예에 따라 휴대용 컴퓨터의 마더보드를 도시하는 블록도이다. 이 실시예의 휴대용 마더보드(60)는 특별한 사양을 가지는 RAM을 사용한다는 점에서 도 3의 실시예와 상이하다. 그러므로, SO-DIMM 메모리 어레이는 변환장치의 SDR 인터페이스에 연결된다. 마더보드의 동작은 도 3에서 도시한 것과 동일하기 때문에, 자세한 설명은 생략한다.
도 7은 본 발명의 바람직한 일 실시예에 따라 휴대용 컴퓨터의 메모리 모듈을 도시하는 블록도이다. 이 실시예는 도 5에서 도시된 실시예와 거의 동일하다. 주된 차이점은 특별한 사양을 갖는 메모리 모듈(70)이 휴대용 컴퓨터내에서 사용된다는 것이다. 그러므로, 변환장치(720)를 메모리 모듈(70)에 도입하기 위하여, 메모리 모듈(70)의 높이는 증가될 것이다. 이것은 구조적인 문제가 있을 수도 있지만, 회로설계는 크게 영향을 받지 않을 것이다. 더욱이, SO-DIMM 및 SDR 모듈(740 및 742)은 동일한 전압에서 동작하기 때문에, 부가적인 변압기는 요구되지 않는다.
SDR 및 DDR의 호환성을 계속 강조하고 SDR 및 DDR 모듈의 동시 사용에 대해서는 거의 언급하지 않은 것을 주의해야 한다. 그러나, 도 3에 도시한 실시예에 따라, 변환장치(314)가 제거되고 SDR 모듈 및 DDR 모듈이 SDR 슬롯(322) 및 DDR 슬롯(312)에 각각 끼워지는 경우, SDR 슬롯(322) 및 DDR 슬롯(312) 둘 다가 동시에 동작할 수 있다. 그러므로, SDR 모듈 및 DDR 모듈은 정상적으로 함께 동작할 수 있다.
요약하면, 본 발명은 SDR 모듈이 DDR 지원 시스템 또는 장치에서 효율적으로 동작할 수 있도록 DDR 및 SDR 모듈간에 변환 채널의 설정을 이용한다.
본 발명의 범위 또는 정신에서 벗어나지 않고 본 발명의 구조에 다양한 수정 및 변형을 할 수 있다는 것은 당업자에게 명백할 것이다. 전술한 것을 고려하여, 다음의 청구항 및 그와 동등한 것의 범위내에 있는 경우에는 본 발명은 수정 및 변형을 포함하도록 의도되어진다.
변환장치의 사용자는 DDR 모듈의 효율을 위하여 새로운 DDR 모듈을 구입할 필요가 없다. 현재의 SDR 모듈이 그 시스템내에서 재 사용될 수 있고, 메모리 업그레이드 비용을 절감할 수 있다. 더욱이, 성능을 향상하기 위하여, 현존하는 SDR 모듈, 본 발명의 변환장치 및 DDR 모듈을 함께 사용할 수 있다.
반도체 제조업자는 본 발명에 따른 변환장치를 사용하는 경우 인터페이스 카드 및 마더보드와 같은 인쇄회로기판(PCB, printed circuit board)에서 더 값싼 SDR 칩을 사용할 수 있다. 더 값싼 SDR 칩을 구비함에도 불구하고 그 PCB는 더 비싼 DDR 칩을 사용하는 PCB와 동등한 품질 및 성능을 가진다. 더욱이, SDR 모듈 및 DDR 모듈이 함께 사용되거나 SDR 모듈만이 사용되는 경우라 하더라도, 모두 DDR 모듈을 사용하는 것과 동일한 성능을 만들어 낼 것이다. 그러므로, 이러한 제품은 시장 경쟁력을 확장할 수 있다.

Claims (14)

  1. 동기식 동적 랜덤 액세스 메모리(SDR, synchronous dynamic random access memory) 및 이중 데이터 율 동기식 동적 랜덤 액세스 메모리(DDR, double data rate synchronous dynamic random access memory) 변환장치(conversion device)에 있어서,
    DDR 장치와 신호를 교환하기 위한 DDR 인터페이스 장치(interface device);
    SDR 장치와 신호를 교환하기 위한 SDR 인터페이스 장치;
    상기 DDR 장치로부터 클락 신호를 수신하고 그 신호를 변환장치 및 SDR 장치간의 동작에 적합한 클락 신호로 변환하기 위한 클락 제어기(clock controller);
    DDR 명령을 수신하고, DDR 명령을 상응하는 SDR 명령으로 변환하고, 읽기/쓰기 명령이 실행중인 경우 데이터 변환 메커니즘을 트리거하기 위한 명령 제어기(instruction controller);
    동작중인 상기 DDR 인터페이스에 의해 사용되는 모드 레지스터 셋(MRS, mode register set) 및 확장 모드 레지스터 셋(EMRS, extended mode register set)으로부터의 데이터를 보유하기 위한 상태 레지스터 셋(state register set); 및
    DDR 데이터 상태를 SDR에 적합한 데이터 상태로 변환하고 SDR 데이터 상태를 DDR에 적합한 데이터 상태로 변환하기 위한 데이터 변환장치를 구비하는 것을 특징으로 하는 SDR 및 DDR 변환장치.
  2. 제 1 항에 있어서, 상기 데이터 변환장치는
    DDR 장치로부터 DDR 데이터 마스크 신호 및 DDR 데이터 스트로브 신호를 수신하고, 상기 DDR 데이터 마스크 신호를 SDR 마스크 신호로 변환하고 상기 DDR 데이터 스트로브 신호를 SDR 장치를 액세스하기 위한 신호로 변환하고, 상기 명령 제어기에서 제공된 명령에 따라 상기 DDR 데이터 스트로브 신호를 상기 DDR 장치에 전송하기 위한 데이터 마스크 및 스트로브 제어기(data mask and strobe controller);
    상기 DDR 장치로부터의 직렬(serial) 신호를 병렬(parallel) 신호로 변환하고 상기 병렬 신호를 두 개의 별개의 SDR 장치로 전송하기 위한 DDR-to-SDR 데이터 변환기; 및
    상기 명령 제어기에서 제공된 명령에 따라 두 개의 SDR 장치로부터의 데이터 신호를 상기 DDR 장치를 위한 직렬 신호로 변환하고 상기 직렬신호를 상기 DDR 장치로 전송하기 위한 SDR-to-DDR 데이터 변환기를 더 구비하는 것을 특징으로 하는 SDR 및 DDR 변환장치.
  3. 동기식 동적 랜덤 액세스 메모리(SDR) 및 이중 데이터 율 동기식 동적 랜덤 액세스 메모리(DDR) 변환장치에 있어서,
    DDR 장치와 신호를 교환하기 위한 DDR 인터페이스 장치;
    SDR 장치와 신호를 교환하기 위한 SDR 인터페이스 장치; 및
    SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환하고 상기 DDR 명령 및 데이터를 상기 DDR 인터페이스 장치를 통하여 상기 DDR 장치로 전송할 뿐 아니라, DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고 상기 SDR 명령 및 데이터를 상기 SDR 인터페이스 장치를 통하여 상기 SDR 장치로 전송하기 위한 핵심(core) 변환장치를 구비하는 것을 특징으로 하는 SDR 및 DDR 변환장치.
  4. DDR 모듈을 지원하기 위하여, DDR을 지원하는 칩셋(chipset)을 최소한 구비하는 회로 기판상에 SDR 및 DDR 변환장치를 사용하는 인터페이스 카드에 있어서,
    최소한 하나의 SDR 모듈 어레이(array); 및
    칩셋과 신호를 교환하기 위하여 회로기판에 접속된 DDR 인터페이스 장치;
    상기 SDR 모듈 어레이와 신호를 교환하기 위하여 상기 SDR 모듈 어레이에 접속된 SDR 인터페이스 장치; 및
    SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환하고 상기 DDR 명령 및 데이터를 상기 DDR 인터페이스 장치를 통하여 상기 칩셋으로 전송할 뿐 아니라, DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고 상기 SDR 명령 및 데이터를 상기 SDR 인터페이스 장치를 통하여 상기 SDR 모듈 어레이로 전송하기 위한 핵심 변환장치;를 구비하는 SDR 및 DDR 변환장치를 구비하는 것을 특징으로 하는 인터페이스 카드.
  5. SDR 및 DDR 변환장치를 사용하는 마더보드(motherboard)에 있어서,
    DDR 모듈을 지원하기 위한 칩셋; 및
    제1 SDR 및 DDR 변환장치를 구비하고,
    상기 제1 SDR 및 DDR 변환장치는
    상기 칩셋과 신호를 교환하기 위한 제1 DDR 인터페이스 장치;
    적어도 하나의 SDR 모듈 슬롯(slot)을 제공하기 위한 제1 SDR 인터페이스 장치; 및
    SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환할 뿐 아니라 DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하기 위한 제1 핵심 변환장치;를 구비하고,
    적어도 하나의 SDR 모듈이 사용되는 경우, 상기 SDR 모듈은 상기 SDR 모듈 슬롯 및 상기 제1 SDR 인터페이스 장치를 통하여 상기 SDR 데이터를 상기 제1 핵심 변환장치로 전송하고, 상기 제1 변환장치는 상기 SDR 데이터를 DDR 데이터 및 명령으로 변환해서 상기 제1 핵심 변환장치를 통하여 상기 칩셋으로 전송하고, 유사하게, 상기 제1 핵심 변환장치도 또한 상기 칩셋으로부터의 상기 DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고 상기 제1 SDR 인터페이스 장치를 통하여 상기 SDR 명령 및 데이터를 상기 SDR 모듈에 전송하는 것을 특징으로 하는 마더보드.
  6. 제 5 항에 있어서, 상기 마더보드는
    DDR 모듈에 접속되어 상기 칩셋 및 상기 DDR 모듈간에 DDR 명령 및 데이터를 전송하고, 상기 DDR 모듈은 상기 제1 SDR 및 DDR 변환장치와 함께 동작하기 위한 DDR 모듈 슬롯을 더 구비하는 것을 특징으로 하는 마더보드.
  7. 제 6 항에 있어서, 상기 마더보드는
    상기 DDR 모듈 슬롯상에 설치된 제2 DDR 인터페이스 장치와 SDR 모듈에 접속하기 위하여 적어도 하나의 SDR 모듈 슬롯을 제공하는 제2 SDR 인터페이스 장치를 구비하는 제2 SDR 및 DDR 변환장치; 및
    SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환하고 상기 제2 DDR 인터페이스 장치를 통하여 상기 DDR 명령 및 데이터를 상기 마더보드상의 상기 칩셋으로 전송할 뿐 아니라, DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고, 상기 제2 SDR 인터페이스 장치를 통하여 상기 SDR 명령 및 데이터를 상기 SDR 모듈에 전송하기 위한 제2 핵심 변환장치를 더 구비하는 것을 특징으로 하는 마더보드.
  8. SDR 및 DDR 변환장치를 사용하고 DDR 모듈 슬롯에 접속하기에 적합한 메모리 모듈에 있어서,
    적어도 두 개의 SDR 모듈 슬롯;
    상기 메모리 모듈 및 상기 DDR 모듈 슬롯에 접속하고 신호 교환을 수행하기 위한 DDR 인터페이스 장치;
    상기 SDR 모듈 슬롯에 접속하고 신호 교환을 수행하기 위한 SDR 인터페이스 장치; 및
    SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환하고 상기 DDR 명령 및 데이터를 상기 DDR 인터페이스 장치를 통해 전송할 뿐 아니라, DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고 상기 SDR 명령 및 데이터를 상기 SDR 인터페이스장치를 통해 전송하기 위한 핵심 변환장치를 구비하는 것을 특징으로 하는 메모리 모듈.
  9. 제 8 항에 있어서, 상기 메모리 모듈은
    외부 전원에서 공급된 전압을 상기 SDR 모듈 슬롯을 동작시키기에 적합한 전압으로 변환하기 위한 변압기를 더 구비하는 것을 특징으로 하는 메모리 모듈.
  10. 제 9 항에 있어서, 상기 변압기는
    DDR 모듈 슬롯에서 공급된 전압을 SDR 모듈 슬롯을 동작시키기에 적합한 전압으로 변환하는 것을 특징으로 하는 메모리 모듈.
  11. 제 8 항에 있어서, 두 개의 SDR 모듈을 접속하기 위한 한 쌍의 SDR 모듈 슬롯을 구비하는 것 대신에 한 쌍의 SDR 모듈이 직접 상기 메모리 모듈에 접속되는 것을 특징으로 하는 메모리 모듈.
  12. SDR 및 DDR 변환장치를 구비하는 휴대용 컴퓨터 마더보드에 있어서,
    DDR 모듈의 동작을 지원하는 칩셋; 및
    상기 칩셋과 신호를 교환하기 위한 DDR 인터페이스 장치, 적어도 두 개의 SO-DIMM 슬롯을 제공하는 SDR 인터페이스 장치, 및 SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환하고 상기 DDR 명령 및 데이터를 상기 DDR 인터페이스 장치를 통하여 전송할 뿐 아니라, DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고 상기 SDR 명령 및 데이터를 상기 SDR 인터페이스 장치를 통하여 전송하는 핵심 변환장치를 구비하는 SDR 및 DDR 변환장치를 구비하는 것을 특징으로 하는 휴대용 컴퓨터 마더보드.
  13. 제 12 항에 있어서, 상기 SDR 인터페이스 장치는 SDR 어레이에 연결되고 상기 SDR 어레이 및 상기 SO-DIMM간에 신호가 교환되는 것을 특징으로 하는 휴대용 컴퓨터 마더보드.
  14. SDR 및 DDR 변환장치를 사용하는 휴대용 컴퓨터 메모리 모듈에 있어서,
    적어도 두 개의 메모리 모듈; 및
    SO-DIMM 슬롯과 신호를 교환하기 위한 DDR 인터페이스 장치, 메모리 모듈과 신호를 교환하기 위한 SDR 인터페이스 장치, 및 SDR 명령 및 데이터를 DDR 명령 및 데이터로 변환하고 상기 DDR 명령 및 데이터를 상기 DDR 인터페이스 장치를 통하여 전송할 뿐 아니라, DDR 명령 및 데이터를 SDR 명령 및 데이터로 변환하고 상기 SDR 명령 및 데이터를 상기 SDR 인터페이스 장치를 통하여 전송하는 핵심 변환장치를 구비하는 SDR 및 DDR 변환장치를 구비하는 것을 특징으로 하는 휴대용 컴퓨터 메모리 모듈.
KR1020010007102A 2001-02-13 2001-02-13 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스 KR20020066761A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010007102A KR20020066761A (ko) 2001-02-13 2001-02-13 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010007102A KR20020066761A (ko) 2001-02-13 2001-02-13 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스

Publications (1)

Publication Number Publication Date
KR20020066761A true KR20020066761A (ko) 2002-08-21

Family

ID=37488887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010007102A KR20020066761A (ko) 2001-02-13 2001-02-13 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스

Country Status (1)

Country Link
KR (1) KR20020066761A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440976B1 (ko) * 2002-08-29 2004-07-21 삼성전자주식회사 확장 데이터 출력 디램의 제어신호를 이용한 동기화 디램제어방법 및 장치
KR100807593B1 (ko) * 2001-12-29 2008-02-28 주식회사 하이닉스반도체 반도체메모리장치의 데이터마스크회로
US10185661B2 (en) 2015-01-08 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077763A (ko) * 1997-04-22 1998-11-16 윤종용 반도체 메모리장치의 동작 제어장치
KR19990066271A (ko) * 1998-01-23 1999-08-16 윤종용 이중 데이터율 모드 반도체 메모리 장치
KR100252057B1 (ko) * 1997-12-30 2000-05-01 윤종용 단일 및 이중 데이터 율 겸용 반도체 메모리 장치
JP2001067870A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体装置
US6392946B1 (en) * 2001-05-15 2002-05-21 Leadtek Research Inc. SDR and QDR converter and interface card, motherboard and memory module interface using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077763A (ko) * 1997-04-22 1998-11-16 윤종용 반도체 메모리장치의 동작 제어장치
KR100252057B1 (ko) * 1997-12-30 2000-05-01 윤종용 단일 및 이중 데이터 율 겸용 반도체 메모리 장치
KR19990066271A (ko) * 1998-01-23 1999-08-16 윤종용 이중 데이터율 모드 반도체 메모리 장치
JP2001067870A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体装置
US6392946B1 (en) * 2001-05-15 2002-05-21 Leadtek Research Inc. SDR and QDR converter and interface card, motherboard and memory module interface using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807593B1 (ko) * 2001-12-29 2008-02-28 주식회사 하이닉스반도체 반도체메모리장치의 데이터마스크회로
KR100440976B1 (ko) * 2002-08-29 2004-07-21 삼성전자주식회사 확장 데이터 출력 디램의 제어신호를 이용한 동기화 디램제어방법 및 장치
US10185661B2 (en) 2015-01-08 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor device
US10678688B2 (en) 2015-01-08 2020-06-09 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6507888B2 (en) SDR and DDR conversion device and associated interface card, main board and memory module interface
KR100421319B1 (ko) Ｄｄｒ 및 ｑｄｒ 변환기와 ｄｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스
JP4142950B2 (ja) メモリ制御器とメモリ・モジュールとの間にバッファされたデイジー・チェーン接続を達成するための装置
US20200225878A1 (en) Memory buffers and modules supporting dynamic point-to-point connections
US7194593B2 (en) Memory hub with integrated non-volatile memory
US7996602B1 (en) Parallel memory device rank selection
WO2002023353A2 (en) Apparatus for implementing a buffered daisy-chain ring connection between a memory controller and memory modules
JP2002133867A (ja) 半導体メモリ装置及びこれを含むメモリモジュールを有するシステム
KR100421318B1 (ko) Ｓｄｒ 및 ｑｄｒ 변환기와 ｓｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스
US7711887B1 (en) Employing a native fully buffered dual in-line memory module protocol to write parallel protocol memory module channels
US20130297896A1 (en) Memory access control device, command issuing device, and method
JP4917746B2 (ja) 共通プラットホームを有する通信装置と通信方法
US7965575B2 (en) Semiconductor memory device and method of providing product families of the same
KR20020066761A (ko) 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스
CN110765065A (zh) 片上系统
CN113703535B (zh) 多节点服务器与ocp卡的连接配置方法、系统
KR20020019375A (ko) 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈
US8909831B2 (en) Logic device
CN213276462U (zh) 双路服务器主板及双路服务器
US20160259751A1 (en) Motherboard
US6377510B2 (en) Memory control system for controlling write-enable signals
CN1136489C (zh) 存储器转换装置及其接口卡、主机板与存储器模块接口
CN220305792U (zh) 一种转接结构及验证系统
WO2023208039A1 (zh) 一种主板、内存系统及数据传输方法
JP2008242601A (ja) メモリカード制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee