KR100421319B1 - Ｄｄｒ 및 ｑｄｒ 변환기와 ｄｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스 - Google Patents

Ｄｄｒ 및 ｑｄｒ 변환기와 ｄｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스 Download PDF

Info

Publication number
KR100421319B1
KR100421319B1 KR10-2001-0054646A KR20010054646A KR100421319B1 KR 100421319 B1 KR100421319 B1 KR 100421319B1 KR 20010054646 A KR20010054646 A KR 20010054646A KR 100421319 B1 KR100421319 B1 KR 100421319B1
Authority
KR
South Korea
Prior art keywords
qdr
ddr
signal
command
data
Prior art date
Application number
KR10-2001-0054646A
Other languages
English (en)
Other versions
KR20020088045A (ko
Inventor
우쿤호
추앙하이펭
Original Assignee
리드텍 리서치 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리드텍 리서치 인코포레이티드 filed Critical 리드텍 리서치 인코포레이티드
Publication of KR20020088045A publication Critical patent/KR20020088045A/ko
Application granted granted Critical
Publication of KR100421319B1 publication Critical patent/KR100421319B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

DDR 및 QDR 변환기와 DDR 및 QDR 변환기를 이용한 인터페이스 카드, 마더보드 및 메모리 모듈 인터페이스가 제공된다. 상기 DDR 및 QDR 변환기는 QDR 인터페이스, DDR 인터페이스 및 변환 코어를 포함한다. 상기 QDR 인터페이스는 QDR 장치들과 신호를 교환하는데 사용된다. 상기 DDR 인터페이스는 DDR 장치들과 신호를 교환하는데 사용된다. 상기 변환 코어는 QDR 명령 및 데이터 포맷들을 DDR 명령 및 데이터 포맷들로 변환하고, DDR 명령 및 데이터 포맷들을 QDR 명령 및 데이터 포맷들로 변환하는데 사용된다.

Description

ＤＤＲ 및 ＱＤＲ 변환기와 ＤＤＲ 및 ＱＤＲ 변환기를 이용한 인터페이스 카드, 마더보드 및 메모리 모듈 인터페이스{DDR and QDR converter and interface card, motherboard and memory module interface using the same}
본 발명은 메모리 변환기 및 상기 메모리 변환기를 적용하기 위한 장치에 관한 것이다. 특히, 본 발명은 DDR 및 QDR 변환기(double data rate and quadruple data rate converter)와, 상기 DDR 및 QDR 변환기를 이용한 인터페이스 카드, 마더보드, 메모리 모듈 및 휴대형 컴퓨터 마더보드에 관한 것이다.
웨이퍼 제조 및 패키지 프로세스에 대한 기술들의 진전과 함께 그리고 중앙 처리 장치(central processing unit, CPU)의 처리 속도의 급속한 성장과 더불어, 컴퓨터 메모리 관리의 다양한 변경들이 일어났다. 액세스 속도에 대한 요구는 초기 다이내믹 액세스 메모리(dynamic access memory, DRAM)로부터 확장 데이터 출력 랜덤 액세스 메모리(extended data output random access memory, EDO RAM), 그리고 현재의 싱크로너스 데이터 레이트 램(synchronous data rate RAM, SDR RAM) 및 더블 데이터 레이트 RAM(double data rate RAM, DDR RAM)까지 메모리의 발전을 강요했다. 상기 메모리의 액세스 속도의 증강은 다양한 종류의 램들에 대해 더 높은 제조 비용을 야기했다.
본 발명이 이루고자 하는 제1의 기술적 과제는, 현재의 DDR 제품들을 가지고 QDR의 처리 품질 및 효율을 달성할 수 있는, DDR 및 QDR 변환기를 제공하는 것이다.
본 발명이 이루고자 하는 제2의 기술적 과제는, 현재의 DDR 제품들을 가지고 QDR의 처리 품질 및 효율을 달성할 수 있는, DDR 및 QDR 변환기를 이용한 인터페이스 카드를 제공하는 것이다.
본 발명이 이루고자 하는 제3의 기술적 과제는, 현재의 DDR 제품들을 가지고 QDR의 처리 품질 및 효율을 달성할 수 있는, DDR 및 QDR 변환기를 이용한 마더보드를 제공하는 것이다.
본 발명이 이루고자 하는 제4의 기술적 과제는, 현재의 DDR 제품들을 가지고 QDR의 처리 품질 및 효율을 달성할 수 있는, DDR 및 QDR 변환기를 이용한 메모리 모듈을 제공하는 것이다.
본 발명이 이루고자 하는 제5의 기술적 과제는, 현재의 DDR 제품들을 가지고 QDR의 처리 품질 및 효율을 달성할 수 있는, DDR 및 QDR 변환기를 이용한 메모리 모듈 인터페이스를 제공하는 것이다.
본 발명이 이루고자 하는 제6의 기술적 과제는, 현재의 DDR 제품들을 가지고 QDR의 처리 품질 및 효율을 달성할 수 있는, DDR 및 QDR 변환기를 이용한 휴대형 컴퓨터 마더보드를 제공하는 것이다.
도 1a는 본 발명의 제1 실시예에 의한 변환기의 블록도를 보여준다.
도 1b는 도 1a에 도시된 변환기의 회로도를 보여준다.
도 2a는 본 발명의 제2 실시예에 의한 변환기의 블록도를 보여준다.
도 2b는 도 2a에 도시된 변환기의 회로도를 보여준다.
도 3a는 본 발명의 제3 실시예에 의한 변환기의 블록도를 보여준다.
도 3b 내지 도 3d는 도 3a에 도시된 변환기의 회로도들을 보여준다.
도 4는 본 발명의 제4 실시예의 블록도를 보여준다.
도 5는 본 발명의 제5 실시예의 블록도를 보여준다.
도 6은 본 발명의 제6 실시예의 블록도를 보여준다.
도 7은 본 발명의 제7 실시예의 블록도를 보여준다.
도 8은 본 발명의 제8 실시예의 블록도를 보여준다.
도 9는 본 발명의 제9 실시예의 블록도를 보여준다.
상기 제1 과제를 달성하기 위하여 본 발명은, DDR 및 QDR 변환기(double data rate and quadruple data rate converter)에 있어서, QDR 장치와 신호 교환을 수행하기 위한, QDR 인터페이스; DDR 장치와 신호 교환을 수행하기 위한, DDR 인터페이스; 상기 QDR 장치로부터 출력되는 클록 신호를 상기 DDR 및 QDR 변환기와 상기 DDR 장치에 의해 사용되는 동작 클록 신호로 변환하기 위한, 클록 제어기; QDR 장치 상태를 저장하기 위한, 상태 레지스터 세트; QDR 데이터 포맷을 적합한 DDR데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한, 데이터 변환기; 및 상기 QDR 장치로부터 QDR 명령 신호를 획득하고 상기 QDR 명령 신호를 상기 DDR 장치에 출력되는 대응 DDR 명령 신호로 처리하기 위한, 명령 제어기를 포함하는 DDR 및 QDR 변환기를 제공한다.
상기 제2 과제를 달성하기 위하여 본 발명은, QDR 모듈을 지원하는 회로 기판에 적용되고, 상기 회로는 상기 QDR 모듈을 지원하는 적어도 하나의 칩셋을 포함하는, DDR 및 QDR 변환기를 이용한 인터페이스 카드에 있어서, 상기 인터페이스 카드는, 적어도 하나의 DDR 모듈 어레이; 및 DDR 및 QDR 변환기를 포함하며, 상기 DDR 및 QDR 변환기는, 상기 칩셋과 신호 교환을 수행하기 위한, QDR 인터페이스; 상기 DDR 모듈 어레이와 신호 교환을 수행하기 위한, DDR 인터페이스; 및 QDR 명령 및 데이터 포맷을 상기 DDR 인터페이스를 통해 상기 DDR 모듈 어레이로 출력되는 DDR 명령 및 데이터 포맷으로 변환하고, DDR 명령 및 데이터 포맷을 상기 QDR 인터페이스를 통해 상기 QDR 모듈을 지원하는 상기 칩셋으로 출력되는 QDR 명령 및 데이터 포맷으로 변환하기 위한 변환 코어를 포함하는 DDR 및 QDR 변환기를 이용한 인터페이스 카드를 제공한다.
상기 제3 과제를 달성하기 위하여 본 발명은, DDR 및 QDR 변환기를 이용한 마더보드에 있어서, QDR 모듈을 지원하기 위한 칩셋; 및 DDR 및 QDR 변환기를 포함하며, 상기 DDR 및 QDR 변환기는, 적어도 하나의 DDR DIMM; 및 상기 칩셋과 신호 교환을 수행하기 위한 QDR 인터페이스와, 상기 DDR DIMM과 신호 교환을 수행하기 위한 DDR 인터페이스 및 QDR 명령 및 데이터 포맷을 상기 DDR 인터페이스를 통해상기 DDR DIMM으로 출력되는 DDR 명령 및 데이터 포맷으로 변환하고, DDR 명령 및 데이터 포맷을 상기 QDR 인터페이스를 통해 상기 QDR 모듈을 지원하는 상기 칩셋으로 출력되는 QDR 명령 및 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 DDR 및 QDR 변환기를 이용한 마더보드를 제공한다.
상기 제4 과제를 달성하기 위하여 본 발명은, QDR 메모리 모듈을 지원하는 메모리에 적용되는, DDR 및 QDR 변환기를 이용한 메모리 모듈에 있어서, 상기 메모리 모듈은, 적어도 하나의 DDR 메모리 칩셋 어레이; 및 상기 메모리와 신호 교환을 수행하기 위한 QDR 인터페이스와, 상기 DDR 메모리 칩셋 어레이와 신호 교환을 수행하기 위한 DDR 인터페이스 및 QDR 명령 및 데이터 포맷을 상기 DDR 인터페이스를 통해 상기 DDR 메모리 칩셋 어레이로 출력되는 DDR 명령 및 데이터 포맷으로 변환하고, DDR 명령 및 데이터 포맷을 상기 메모리로 출력되는 QDR 명령 및 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 DDR 및 QDR 변환기를 이용한 메모리 모듈을 제공한다.
상기 제5 과제를 달성하기 위하여 본 발명은, DDR 및 QDR 변환기를 이용한 메모리 모듈 인터페이스에 있어서, 적어도 하나의 DDR DIMM; 및 상기 메모리 모듈 인터페이스와 신호 교환을 수행하기 위한 QDR 인터페이스와, 상기 DDR DIMM과 신호 교환을 수행하기 위한 DDR 인터페이스 및 QDR 명령 및 데이터 포맷을 상기 DDR 인터페이스를 통해 상기 DDR DIMM으로 출력되는 DDR 명령 및 데이터 포맷으로 변환하고, DDR 명령 및 데이터 포맷을 상기 메모리 모듈 인터페이스로 출력되는 QDR 명령 및 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 DDR 및 QDR 변환기를 이용한 메모리 모듈 인터페이스를 제공한다.
상기 제6 과제를 달성하기 위하여 본 발명은, DDR 및 QDR 변환기를 이용한 휴대형 컴퓨터 마더보드에 있어서, QDR 모듈을 지원하는 칩셋; 및 상기 칩셋과 신호 교환을 수행하기 위한 QDR 인터페이스와, 적어도 하나의 SO-DIMM 슬롯을 제공하는 DDR 인터페이스 및 QDR 명령 및 데이터 포맷을 상기 DDR 인터페이스를 통해 상기 SO-DIMM 슬롯으로 출력되는 DDR 명령 및 데이터 포맷으로 변환하고, DDR 명령 및 데이터 포맷을 상기 QDR 인터페이스를 통해 상기 칩셋으로 출력되는 QDR 명령 및 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 DDR 및 QDR 변환기를 이용한 휴대형 컴퓨터 마더보드를 제공한다.
본 발명은 높은 제조 비용을 초래하지 않고 상기 DDR 램의 효율을 중대하게 개선하기 위하여 현재의 메모리와 비교하여 더 빠른 액세스 속도를 갖는 방법과 구조를 제공하는 것이다. 상기 구조는 "쿼드러플 데이터 레이트 램(quadruple data rate RAM, QDR)"이라 불리운다. 본 발명은 QDR 신호 시스템의 형성과 상기 DDR 및 QDR 신호 시스템들 간의 변환 방법을 포함한다. 본 발명에 의해 제공되는 상기 변환 구조 및 방법은 인터페이스 카드들, 마더보드들 및 휴대형 컴퓨터 마더보드들과 같은, RAM을 필요로 하는 모든 전자 장비에 적용될 수 있다.
본 발명에 의해 제공되는 상기 DDR 및 QDR 변환기는 QDR 인터페이스, DDR 인터페이스, 클록 제어기, 명령 제어기, 상태 레지스터 및 데이터 변환기를 구비한다. 상기 QDR 인터페이스는 QDR 장치와 신호를 교환하는데 사용된다. 상기 DDR 인터페이스는 DDR 장치와 신호를 교환하는데 사용된다. 상기 클록 제어기는 상기 QDR장치로부터 송신된 상기 클록 신호를 상기 변환기 및 상기 DDR 장치에 의해 사용되는 클록으로 변환한다. 상기 QDR 장치로부터 QDR 명령 신호를 수신한 후, 상기 명령 제어기는 상기 QDR 명령 신호를 대응하는 DDR 명령 신호로 처리하고 상기 DDR 명령 신호를 상기 DDR 장치에 출력한다. 상기 상태 레지스터는 상기 모드 레지스터 세트(mode register set, MRS)와 상기 확장 모드 레지스터 세트(extended mode register set, EMRS)의 데이터를 저장하고, 적합한 명령 및 데이터 변환을 위하여 변환 데이터를 상기 명령 제어기에 제공하는데 사용된다. 상기 데이터 변환기는 상기 QDR 데이터 포맷을 DDR 데이터 포맷으로 변환하고, 상기 DDR 데이터 포맷을 QDR 데이터 포맷으로 변환하는데 사용된다.
본 발명의 일 실시예에 있어서, 상기 데이터 변환기는 데이터 마스크 및 프로브 제어기(data mask and probe controller), QDR-DDR 데이터 변환기 및 DDR-QDR 데이터 변환기를 포함한다. 상기 데이터 마스크 및 프로브 제어기는 상기 QDR 장치의 상기 QM 신호와 DQS 신호를 획득하는데 사용된다. 그다음 상기 QM 신호는 상기 DDR 장치로 출력되는 DDR QM 신호로 변환되고, 반면에 상기 DQS 신호는 상기 DDR 장치로부터 데이터를 추출하기 위하여 상기 QDR 장치를 위한 데이터 추출 신호로 변환된다. 상기 QDR-DDR 데이터 변환기는 상기 QDR 장치의 직렬 신호를 병렬 신호로 변환한다. 상기 명령 제어기의 명령에 따라, 상기 병렬 신호가 2개의 DDR 장치들로 송신된다. 상기 DDR-QDR 데이터 변환기는 상기 DDR 장치의 2개의 데이터 신호들을 상기 QDR 장치에 의해 사용되는 직렬 신호들로 변환하는데, 그다음 상기 직렬 신호들은 상기 명령 제어기로부터 출력된 명령에 따라 상기 QDR 장치로 송신된다.
상기에 의하면, 변환 채널이 QDR 및 DDR 간에 확립되는데, 이것은 DDR이 상기 시스템 또는 장치를 DDR 지원 시스템 또는 장치로 변환하지 않고 QDR을 지원하는 시스템 또는 장치에서 정상적으로 동작할 수 있도록 한다. 따라서, 상기 DDR 및 QDR은 동시에 정상적으로 동작할 수 있다.
그러므로, 사용자는 부가적인 QDR 메모리 모듈을 구입할 필요가 없다. 본 발명은 상기 DDR과 QDR 펑션들을 둘 다 갖는 메모리 모듈로 업그레이드 하기 위해 현재의 DDR 메모리 모듈을 사용한다.
상기 QDR 데이터 처리 효과를 가진 제품을 획득하기 위하여 상기 인터페이스, 마더보드 및 관련된 인쇄 회로 기판들을 제조하는 동안, 제조자를 위해, 저렴한 DDR 칩들이 선택될 수 있다. 상기 제품의 품질과 성능은 제조 비용을 상승시키지 않고 증대될 수 있다.
전술한 일반적인 설명과 다음의 상세한 설명 모두는 예시적인 것이고 단지 설명을 위한 것이며 청구되는 바와 같이 본 발명을 제한하지 않는다.
이하, 본 발명의 다른 특징들 뿐만 아니라 상기한 특징들이 첨부된 도면들을 참조함으로써 더 명백해질 것이다.
본 발명의 제1 실시예에서의 변환기의 블록도가 도 1a에 도시된다. DDR 및 QDR 변환기(10)는 QDR 인터페이스(14), DDR 인터페이스(18) 및 변환 코어(12)를 포함한다. 상기 변환기(10)는 여기에서 "DQDR"로 지칭된다.
상기 QDR 인터페이스(14)는 상기 QDR 메모리 모듈과 상기 변환 코어(12) 간의 신호 교환을 수행한다. 상기 DDR 인터페이스(18)는 상기 DDR 메모리 모듈과 상기 변환 코어(12) 간의 신호 교환을 수행한다. 도 1a에서, 상기 변환 코어(12)의 일 실시예의 블록도가 상세히 도해된다. 본 실시예에서, 상기 변환 코어(12)는 클록 제어기(120), 명령 제어기(122), 상태 레지스터 세트(124) 및 데이터 변환기(126)를 포함한다. 상기 클록 제어기(120)는 상기 QDR 장치로부터 송신된 클록 신호들(CKn, CKn#)을 상기 변환기(10)와 상기 DDR 모듈에 의해 사용되는 클록(MCKn)으로 변환한다.
상기 명령 제어기(122)는 CSn, RAS, CAS, BAn, CAn 및 WE를 포함하여, 상기 QDR 메모리 모듈로부터 송신되는 상기 QDR 명령을 수신하는데 사용된다. 그다음 상기 QDR 명령 신호는 상기 DDR 메모리 모듈로 송신되는, MCSn, MRAS, MCAS, MBAn, MAn 및 MWE와 같은 대응 DDR 명령으로 처리된다. 상기 QDR 명령이 데이터 액세스를 포함할 때, 예를 들어, 상기 QDR 명령이 상기 데이터의 독출 또는 기입 명령들을 포함할 때, 상기 데이터 변환기(126)는, 데이터 마스크 및 프로브 메카니즘, QDR-DDR 데이터 변환 메카니즘 및 DDR-QDR 데이터 변환 메카니즘을 포함하는, 상기 펑션 제어 메카니즘을 활성화한다. 상기 메카니즘들은 상기 데이터 변환기(126)가 상기 QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, 상기 DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환할 수 있게 한다. 상기 상태 레지스터 세트(124)는 상기 QDR 인터페이스에 의해 사용되는 상기 모드 레지스터 세트(MSR)와 상기 확장 모드 레지스터 세트(EMRS)에 상기 데이터를 저장하는데 사용된다.
더 상세한 설명을 위해, 도 1a는 상기 데이터 변환기(126)의 내부 회로에 관한 블록도를 더 포함한다. 본 실시예에서, 상기 데이터 변환기(126)는 데이터 마스크 및 프로브 제어기(1260), DDR-QDR 데이터 변환기(1262) 및 QDR-DDR 데이터 변환기(1264)를 더 포함한다.
상기 펑션 제어 메카니즘이 활성화될 때, 즉, 상기 데이터가 독출되거나 기입될 때, 상기 데이터 마스크 및 프로브 제어기(1260)는 상기 QDR 메모리 모듈의 상기 QM 신호와 DQS 신호를 획득하고, 상기 QM 신호를 상기 DDR 메모리 모듈로 입력되는 DDR QM 신호로 변환한다. 또한, 상기 DQS 신호는 데이터 추출을 위해 상기 QDR-DDR 데이터 추출 신호로 변환된다. 상기 QDR 명령 신호가 데이터 독출 명령일 때, 상기 QDR-DDR 데이터 변환기(1264)는 상기 QDR 장치의 직렬 신호들을 병렬 신호들로 변환한다. 상기 명령 제어기(122)의 명령에 따라, 상기 병렬 신호들은 2개의 DDR 장치들로 분리되어 전송된다. 상기 QDR 명령 신호가 데이터 기입 명령일 때, 상기 DDR-QDR 데이터 변환기(1262)는 상기 DDR 장치의 2개의 데이터 신호들을 상기 QDR 장치에 의해 사용되는 직렬 신호들로 변환한다. 상기 명령 제어기(122)의 명령에 따라, 상기 직렬 신호들은 상기 QDR 장치로 전송된다.
2 비트들이 1 DDR 사이클내에 출력되는 반면에, 4 비트들이 1 QDR 사이클내에 출력되기 때문에, QDR의 처리 속도와 효율은 DDR의 처리 속도와 효율보다 뛰어나다. 상기 실시예에 있어서, 상기 DDR 및 QDR 변환기는 2개의 DDR 장치들에 대응하는 하나의 QDR 장치를 가지고 설계된다. 상기 변환기가, 하나의 DDR 장치들과 대응하는 하나의 QDR 장치들을 가지고 설계될 수 있다는 것은 당업자에게 알려져 있다. 그러나, 그러한 설계의 효율은 중대하게 감소된다. 동일한 효율을 유지하기 위하여, 상기 DDR의 주파수는, 상기 DDR이 상기 QDR과 동일한 수의 비트들을 출력하기 위하여, 상기 QDR의 주파수의 2배로 증가되어야 한다. 현재의 기술을 가지고, 합당한 제조 비용으로 DDR의 주파수를 2배로 증가시키는 것은 어렵다. 바람직하기로는 본 발명은 상기 QDR 효율을 생성하기 위하여 2개 세트의 DDR 모듈들의 결합에 적용된다.
도 1a에 도시된 상기 변환기(10)의 회로도가 도 1b에 도해된다. 기입 동작을 수행하는 동안, 상기 QDR 장치(1400)는 DQS 신호를 상기 DDR 및 QDR 변환기(1402)에 입력한다. 독출 동작을 위하여, 상기 QDR 장치(1400)는 상기 DQS 신호를 상기 DDR 및 QDR 변환기(1402)에 입력하고, 그다음 상기 QDS 신호는 상기 DDR 및 QDR 변환기(1402)의 상기 DQDR(1404)에 의해 처리된 후, 상기 DQS 신호는 상기 QDR 장치(1400)로 입력된다. 그러므로, 외부 프로그래머블 로직 어레이와 더블 클록 신호를 사용하지 않고, 상기 변환기(10)는 직접 상기 DQS 신호를 전송한다.
예를 들어, 상기 QDR 장치(1400)가 DDR에 대해 데이터를 액세스하려 할 때 액세스 명령이 상기 QDR 장치(1400)에 의해 출력된다. 상기 명령 제어기(122)까지도 1a에 도시된 바와 같이 상기 QDR 인터페이스(14)를 통과한 후, 상기 명령 제어기(122)에 의해 수신된 QDR 장치의 액세스 명령은 대응 DDR 명령으로 처리된다. 상기 상태 데이터 레지스터(124)는 상기 QDR 인터페이스(14)에 의해 사용되는 상기 모드 레지스터 세트와 상기 확장 모드 레지스터 세트의 데이터를 저장하도록 명령받고, 상기 펑션 제어 메카니즘이 활성화된다. 상기 펑션 제어 메카니즘이 활성화된 후, 상기 데이터 마스크 및 프로브 제어기(1260)는 상기 QDR 장치(1400)의 상기 DM 신호 및 DQS 신호를 독출한다. 그다음 상기 QDR 장치(1400)의 상기 DM 신호는상기 데이터 마스크 및 프로브 제어기(1260)에 의해 DDR DM 신호로 변환되고, 반면에 상기 QDR 장치(1400)의 상기 DQS 신호는 상기 QDR-DDR 장치를 위해 데이터를 추출하는데 사용되는 데이터 추출 신호로 변환된다.
상기 QDR 장치(1400)의 상기 액세스 명령이 데이터 기입 명령일 때, 상기 QDR 장치의 직렬 신호들은 도 1a에 도시된 바와 같이 상기 QDR-DDR 데이터 변환기(1264)에 의해 병렬 신호들로 변환된다. 상기 명령 제어기(122)의 명령들에 따라, 상기 변환된 병렬 신호들은 2개의 DDR 장치들로 분리되어 전송된다. 상기 QDR 장치(1400)의 상기 액세스 명령이 데이터 독출 명령일 때, 상기 DDR 장치의 2개의 신호들은 상기 DDR-QDR 데이터 변환기(1262)에 의해 직렬 신호들로 변환된다. 상기 명령 제어기(122)의 명령들에 따라, 상기 변환된 직렬 신호들은 상기 QDR 장치(1400)로 분리되어 전송된다.
도 2a는 본 발명의 제2 실시예에서의 변환기의 블록도를 보여준다. 상기 모든 장치의 펑션들은 도 1a의 펑션들과 유사하다. 단지 차이점은 상기 데이터 마스크 및 프로브 제어기(2260)가 상기 QM 신호와 상기 DQS 신호를 획득할 때 상기 QM 신호가 DDR QM 신호로 변환되어 상기 DDR 장치들로 출력된다는 것과, 상기 DQS 신호가 상기 DDR 장치들로부터 데이터를 추출하기 위하여 상기 QDR 장치에 의해 사용되는 데이터 추출 신호로 변환된다는 것이다. 상기 DQS 신호가 상기 QDR 장치로 재전송될 때, 상기 반환된 DQS 신호는 더블 클록 신호에 따라 발생되어야 한다.
도 2a에 도시된 상기 변환기의 회로도가 도 2b에 도시된다. 상기 QDR 장치로부터 상기 DDR 및 QDR 변환기(1202)로의 화살표는 기입 동작을 나타내고, 반면에상기 DDR 및 QDR 변환기(1202)로부터 상기 QDR 장치(1200)로의 화살표는 독출 동작을 나타낸다. 클록 신호의 2배 신호가 반환 DQS 신호를 발생시킨다면, 상기 DQS 신호는 상기 QDR 장치(1200)로부터 상기 DDR 및 QDR 변환기(1202)로 입력된다. 독출 동작을 위하여, 상기 QDR 장치에 의해 제공되는 클록 신호의 2배 신호는 상기 DDR 및 QDR 변환기(1202)내의 상기 DQDR(1204)에 의해 DQS 신호로 변환되고 상기 QDR 장치(1200)로 출력된다.
본 발명의 제3 실시예에 의한 변환기의 블록도가 도 3a에 도시된다. 상기 모든 장치의 펑션들은 도 1a의 펑션들과 유사하다. 단지 차이점은 위상 동기 루프(321, phase lock loop, PLL) 및 데이터 마스크 및 프로브 제어기(3260)이다. 상기 위상 동기 루프(321)는 클록 신호를 수신한 후 입력 클록 신호의 주파수의 배수 주파수를 가진 출력 클록 신호, 예를 들어 상기 입력 클록 신호의 2배 신호를 발생시킨다. 상기 QDR 장치의 상기 QM 및 DQS 신호들을 획득하면서, 상기 데이터 마스크 및 프로브 제어기(3260)는 상기 QM 신호를 상기 DDR 장치들로 출력되는 DDR QM 신호로 변환하고, 상기 DQS 신호를 상기 DDR 장치들로부터 데이터를 추출하기 위해 상기 QDR 장치에 의해 사용되는 데이터 추출 신호로 변환한다. 상기 DQS 신호를 상기 QDR 장치로 재송신하는 것이 요구될 때, 상기 재송신된 DQS 신호는 상기 위상 동기 루프(321)로부터 출력되는 상기 클록 신호에 따라 발생된다.
도 3b 내지 도 3d를 참조하면, 도 3a에 도시된 상기 변환기의 회로도가 도시된다. 상기 QDR 장치(1000)로부터 상기 DDR 및 QDR 변환기(1002)로의 방향은 기입 동작을 나타내고, 반면에 상기 DDR 및 QDR 변환기(1002)로부터 상기 QDR장치(1000)로의 방향은 독출 동작을 나타낸다. 도 3b 및 도 3d에 도시된 바와 같이, 상기 위상 동기 루프(321)는 상기 DDR 및 QDR 변환기(1002) 또는 상기 DQDR(1004)내에 만들어질 수 있고, 또는 외부적으로 제공될 수 있다.
일 실시예에 있어서, 도 3b를 참조하면, 상기 위상 동기 루프가 상기 DDR 및 QDR 변환기(1002)내에 만들어지고 상기 데이터 변환기에 대해 더블 출력 클록 신호를 구비하는 경우, 상기 DQS 신호는 독출 동작을 위해 상기 QDR 장치(1000)로부터 상기 DDR 및 QDR 변환기(1002)로 출력된다. 기입 동작을 위해, 프로그래머블 로직 어레이(1006)에 의해 제공된 상기 재송신된 클록 신호는 상기 DDR 및 QDR 변환기(1002)의 상기 DQDR(1004)에 의해 DQS 신호로서 변환되고 상기 QDR 장치(1000)로 출력된다.
다른 실시예에 있어서, 도 3c를 참조하면, 상기 위상 동기 루프(1106)가 상기 DQDR(1104)의 내부에 존재하는 경우의 실시예가 도해된다. 상기 위상 동기 루프(1106)에 의해 발생된 상기 클록 신호는 상기 데이터 변환기로 출력된다. 기입 동작에 있어서, 상기 DQS 신호는 상기 QDR 장치(1100)에 의해 상기 DDR 및 QDR 변환기(1102)로 입력된다. 독출 동작에 있어서, 상기 프로그래머블 로직 어레이(1106)에 의해 제공된 상기 클록 신호는 상기 DDR 및 QDR 변환기(1102)의 상기 DQDR(1104)에 의해 상기 DQS 신호로 변환되고 상기 QDR 장치로 출력된다.
외부 회로에 의해 제공되는 위상 동기 루프(1306)가 도 3d에 도시된다. 상기 위상 동기 루프(1306)에 의해 발생된 상기 클록 신호는 상기 DDR 및 QDR 변환기(1302)로 입력된다. 기입 동작에 있어서, 상기 DQS 신호는 상기 QDR장치(1300)에 의해 상기 DDR 및 QDR 변환기(1302)로 입력된다. 독출 동작에 있어서, 상기 위상 동기 루프(1306)에 의해 제공되는 상기 재송신된 클록 신호는 상기 DDR 및 QDR 변환기(1302)의 상기 DQDR 장치(1304)에 의해 상기 DQS 신호로 변환되고 상기 QDR 장치로 출력된다.
본 발명의 제4 실시예의 블록도가 도 4에 도시된다. 상기 변환 코어는 상기 QDR 명령과 데이터 포맷들을 상기 DDR 명령 및 데이터 포맷들로 변환하고 상기 DDR 인터페이스들(44 및 46)을 통해 상기 DDR 장치로 입력하는데 사용된다. 또한, 상기 DDR 명령 및 데이터 포맷들은 상기 QDR 명령 및 데이터 포맷들로 변환되고 상기 QDR 인터페이스(40)를 통해 상기 QDR 장치로 송신된다.
도 5는 상기 메모리 변환기를 인터페이스 카드에 적용하기 위한 실시예를 보여준다. 상기 인터페이스 카드(512)는 상기 DDR 모듈을 지원하는 칩셋(50)과, 변환기(52) 및 2개의 DDR 모듈 어레이들(54 및 56)을 포함한다. 편의상, 상기 QDR 인터페이스 및 DDR 인터페이스는 상기 칩셋(50)과 상기 DDR 모듈 어레이들(54, 및 56) 사이의 연결 라인들로서 표시된다. 상기 연결 방법은 상기 DDR 모듈을 상기 QDR 모듈을 지원하는 상기 인터페이스 카드(512)에 적용할 수 있다.
도 6에 있어서, 상기 메모리 변환기를 마더보드에 적용하는 실시예가 도시된다. 상기 마더보드(612)는 QDR 모듈을 지원하는 칩셋(60)과, 변환기(62) 및 2개의 DDR DIMM들(64 및 66)을 포함한다. 편의상, 상기 변환기(62)의 상기 QDR 인터페이스 및 DDR 인터페이스는 상기 칩셋(60)과 상기 DDR DIMM들(64 및 66) 사이의 연결 라인들로서 표시된다. 상기 연결 방법은 상기 DDR DIMM을 상기 QDR DIMM을 지원하는 상기 마더보드(612)에 적용할 수 있다.
도 7에 있어서, 상기 메모리 변환기를 메모리 모듈에 적용한 실시예가 도해된다. 메모리 모듈(712)은, 변환기(70) 및 몇몇 메모리 칩셋 어레이들(72 내지 76)을 포함한다. 용이한 이해를 위하여, 상기 변환기(72)의 상기 QDR 인터페이스 및 DDR 인터페이스는 상기 외부 장치와 상기 DDR 칩셋 어레이들(72 내지 76) 사이의 연결 라인들로서 표시된다. 상기 연결 방법은 상기 DDR 메모리 칩셋 어레이들을 상기 QDR 모듈을 지원하는 상기 메모리 칩셋 어레이에 적용할 수 있다.
도 8은 본 발명의 제8 실시예의 블록도를 보여준다. 메모리 모듈 인터페이스(812)는 변환기(80) 및 2개의 DDR DIMM들(82 및 84)을 포함한다. 편의상, 상기 변환기(80)의 상기 QDR 인터페이스 및 DDR 인터페이스는 외부 장치와 상기 DDR DIMM들(82 및 84) 사이의 연결 라인들로서 표시된다. 이러한 연결 방법은 상기 DDR DIMM을 상기 QDR 모듈을 지원하는 상기 메모리 모듈 인터페이스(812)에 적용할 수 있다.
도 9는 본 발명의 제9 실시예를 보여준다. 휴대형 컴퓨터 마더보드(912)는 상기 QDR 모듈을 지원하는 칩셋(90)과, 변환기(92) 및 2개의 DDR DIMM 슬롯들(94 및 96)을 포함한다. 편의상, 상기 변환기(92)의 상기 QDR 인터페이스 및 DDR 인터페이스는 상기 칩셋(90)과 상기 DDR DIMM 슬롯들(94 및 96) 사이의 연결 라인들에 의해 표시된다. 상기 연결 방법은 상기 DDR DIMM 슬롯들을 상기 QDR DIMM 슬롯들을 지원하는 상기 휴대형 컴퓨터 마더보드에 적용할 수 있다.
상기에 의하면, 본 발명은 적어도 DDR 및 QDR 모두를 위한 정상적인 동작을 유지하기 위하여 그리고 DDR 메모리를 사용하면서 QDR의 정상 데이터 처리 효율을 유지하기 위하여, QDR과 DDR 간의 변환 채널을 형성하는 이점을 포함한다.
사용자는 현재의 DDR 메모리 모듈을 가지고 상기 QDR 효과를 획득하기 위하여 새로운 QDR 메모리 모듈을 구입할 필요가 없다. 또한, 사용자는 상기 시스템 성능을 더욱더 증대시키기 위하여 상기 QDR 메모리 모듈과 함께 동시에 상기 DDR 메모리 모듈을 사용할 수 있다.
제조자들에게는, 상기 메모리 모듈과 인터페이스 카드를 제조하는 동안, 더 싼 DDR 칩이 선택될 수 있다. 본 발명에 의해 제공되는 상기 장치와 함께, 사용자는 현재의 DDR 제품들을 가지고 QDR의 상기 QDR 처리 품질 및 효과를 가질 수 있다. 또한, 본 발명은 상기 DDR 또는 QDR 모듈을 사용하는 환경에서, 상기 사용자가 상기 QDR 효율을 달성할 수 있도록 한다.
본 발명의 다른 실시예들이 여기에 개시된 본 발명의 명세와 실시의 고려로부터 당업자에게 명백할 것이다. 본 발명의 상기 명세와 예시들은 다음 청구항들에 의해 표시되는 본 발명의 진정한 범위와 사상을 가지고, 단지 예시로서 간주될 예정이다.

Claims (14)

  1. DDR 및 QDR 변환기(double data rate and quadruple data rate converter)에 있어서,
    QDR 장치와 신호 교환을 수행하기 위한, QDR 인터페이스;
    DDR 장치와 신호 교환을 수행하기 위한, DDR 인터페이스;
    상기 QDR 장치로부터 출력되는 클록 신호를 상기 DDR 및 QDR 변환기와 상기 DDR 장치에 의해 사용되는 동작 클록 신호로 변환하기 위한, 클록 제어기;
    QDR 장치 상태를 저장하기 위한, 상태 레지스터 세트;
    QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한, 데이터 변환기; 및
    상기 QDR 장치로부터 QDR 명령 신호를 획득하고 상기 QDR 명령 신호를 상기 DDR 장치에 출력되는 대응 DDR 명령 신호로 처리하기 위한, 명령 제어기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  2. 제1항에 있어서, 상기 데이터 변환기는,
    상기 QDR 장치의 QM 신호와 DQS 신호를 획득하고, 상기 QM 신호를 상기 DDR 장치로 출력되는 DDR QM 신호로 변환하며, 상기 DDR 장치로부터 데이터를 추출하기 위하여 상기 DQS 신호를 상기 QDR 장치를 위한 데이터 추출 신호로 변환하는, 데이터 마스크 및 프로브 제어기;
    상기 QDR 장치의 직렬 신호를 병렬 신호들로 변환하고, 상기 명령 제어기의 명령에 따라 상기 병렬 신호들을 2개의 DDR 장치들에 각각 전송하기 위한, QDR-DDR 데이터 변환기; 및
    상기 DDR 장치들의 데이터 신호들을 상기 QDR 장치에서 사용되는 직렬 신호로 변환하고, 상기 직렬 신호를 상기 명령 제어기의 명령에 따라 상기 QDR 장치로 전송하기 위한, DDR-QDR 데이터 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  3. 제1항에 있어서, 상기 데이터 변환기는,
    상기 QDR 장치의 QM 신호와 DQS 신호를 획득하고, 상기 QM 신호를 상기 DDR 장치로 출력되는 DDR QM 신호로 변환하며, 상기 DDR 장치로부터 데이터를 추출하기 위하여 상기 DQS 신호를 상기 QDR 장치를 위한 데이터 추출 신호로 변환하고, 상기 DQS 신호가 상기 QDR 장치로 다시 재전송되어야 할 때, 상기 클록 신호의 2배 신호에 따라 상기 DQS 신호를 반환하기 위한, 데이터 마스크 및 프로브 제어기;
    상기 QDR 장치의 직렬 신호를 병렬 신호들로 변환하고, 상기 명령 제어기의 명령에 따라 상기 병렬 신호들을 2개의 DDR 장치들에 각각 전송하기 위한, QDR-DDR 데이터 변환기; 및
    상기 DDR 장치들의 데이터 신호들을 상기 QDR 장치에서 사용되는 직렬 신호로 변환하고, 상기 직렬 신호를 상기 명령 제어기의 명령에 따라 상기 QDR 장치로 전송하기 위한, DDR-QDR 데이터 변환기를 더 포함하는 것을 특징으로 하는 DDR 및QDR 변환기.
  4. 제1항에 있어서, 상기 데이터 변환기는,
    상기 클록 신호를 수신하고 상기 클록 신호의 주파수의 2배의 주파수를 가진 내부 동작 클록 신호를 발생시키기 위한 위상 동기 루프;
    상기 QDR 장치의 QM 신호와 DQS 신호를 획득하고, 상기 QM 신호를 상기 DDR 장치로 출력되는 DDR QM 신호로 변환하며, 상기 DDR 장치로부터 데이터를 추출하기 위하여 상기 DQS 신호를 상기 QDR 장치를 위한 데이터 추출 신호로 변환하고, 상기 DQS 신호가 상기 QDR 장치로 다시 재전송되어야 할 때, 상기 내부 동작 클록 신호에 따라 상기 DQS 신호를 반환하기 위한, 데이터 마스크 및 프로브 제어기;
    상기 QDR 장치의 직렬 신호를 병렬 신호들로 변환하고, 상기 명령 제어기의 명령에 따라 상기 병렬 신호들을 2개의 DDR 장치들에 각각 전송하기 위한, QDR-DDR 데이터 변환기; 및
    상기 DDR 장치들의 데이터 신호들을 상기 QDR 장치에서 사용되는 직렬 신호로 변환하고, 상기 직렬 신호를 상기 명령 제어기의 명령에 따라 상기 QDR 장치로 전송하기 위한, DDR-QDR 데이터 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  5. QDR 인터페이스와 DDR 인터페이스 간에 적용되고, 상기 QDR 인터페이스는 QDR 장치와 신호 교환을 수행하는데 사용되며, 상기 DDR 인터페이스는 DDR 장치와신호 교환을 수행하는데 사용되는, DDR 및 QDR 변환기에 있어서,
    상기 QDR 장치로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호를 상기 DDR 및 QDR 변환기에서 사용되는 클록 신호로 변환하기 위한, 클록 제어기;
    상기 QDR 장치의 QDR 명령 신호를 수신하고 상기 명령 신호를 상기 DDR 장치로 출력되는 대응하는 DDR 명령 신호로 변환하기 위한, 명령 제어기; 및
    상기 QDR 인터페이스와 상기 DDR 인터페이스 및 상기 명령 제어기에 연결되고, QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한, 데이터 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  6. 제5항에 있어서, 상기 데이터 변환기는,
    상기 QDR 장치의 QM 신호와 DQS 신호를 획득하고, 상기 QM 신호를 상기 DDR 장치로 출력되는 DDR QM 신호로 변환하며, 상기 DDR 장치로부터 데이터를 추출하기 위하여 상기 DQS 신호를 상기 QDR 장치를 위한 데이터 추출 신호로 변환하기 위한, 데이터 마스크 및 프로브 제어기;
    상기 QDR 장치의 직렬 신호를 병렬 신호들로 변환하고, 상기 명령 제어기의 명령에 따라 상기 병렬 신호들을 2개의 DDR 장치들에 각각 전송하기 위한, QDR-DDR 데이터 변환기; 및
    상기 DDR 장치들의 데이터 신호들을 상기 QDR 장치에서 사용되는 직렬 신호로 변환하고, 상기 직렬 신호를 상기 명령 제어기의 명령에 따라 상기 QDR 장치로전송하기 위한, DDR-QDR 데이터 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  7. 제5항에 있어서, 상기 데이터 변환기는,
    상기 QDR 장치의 QM 신호와 DQS 신호를 획득하고, 상기 QM 신호를 상기 DDR 장치로 출력되는 DDR QM 신호로 변환하며, 상기 DDR 장치로부터 데이터를 추출하기 위하여 상기 DQS 신호를 상기 QDR 장치를 위한 데이터 추출 신호로 변환하고, 상기 DQS 신호가 상기 QDR 장치로 다시 재전송되어야 할 때, 상기 클록 신호의 2배의 신호에 따라 상기 DQS 신호를 반환하기 위한, 데이터 마스크 및 프로브 제어기;
    상기 QDR 장치의 직렬 신호를 병렬 신호들로 변환하고, 상기 명령 제어기의 명령에 따라 상기 병렬 신호들을 2개의 DDR 장치들에 각각 전송하기 위한, QDR-DDR 데이터 변환기; 및
    상기 DDR 장치들의 데이터 신호들을 상기 QDR 장치에서 사용되는 직렬 신호로 변환하고, 상기 직렬 신호를 상기 명령 제어기의 명령에 따라 상기 QDR 장치로 전송하기 위한, DDR-QDR 데이터 변환기를 더 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  8. 제5항에 있어서, 상기 데이터 변환기는,
    상기 클록 신호를 수신하고 상기 클록 신호의 주파수의 2배의 주파수를 가진 반환 클록 신호를 발생시키기 위한 프로그래머블 로직 어레이;
    상기 QDR 장치의 QM 신호와 DQS 신호를 획득하고, 상기 QM 신호를 상기 DDR 장치로 출력되는 DDR QM 신호로 변환하며, 상기 DDR 장치로부터 데이터를 추출하기 위하여 상기 DQS 신호를 상기 QDR 장치를 위한 데이터 추출 신호로 변환하고, 상기 DQS 신호가 상기 QDR 장치로 다시 재전송되어야 할 때, 상기 반환 클록 신호에 따라 상기 DQS 신호를 반환하기 위한, 데이터 마스크 및 프로브 제어기;
    상기 QDR 장치의 직렬 신호를 병렬 신호들로 변환하고, 상기 명령 제어기의 명령에 따라 상기 병렬 신호들을 2개의 DDR 장치들에 각각 전송하기 위한, QDR-DDR 데이터 변환기; 및
    상기 DDR 장치들의 데이터 신호들을 상기 QDR 장치에서 사용되는 직렬 신호로 변환하고, 상기 직렬 신호를 상기 명령 제어기의 명령에 따라 상기 QDR 장치로 전송하기 위한, DDR-QDR 데이터 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  9. DDR 및 QDR 변환기에 있어서,
    QDR 장치와 신호 교환을 수행하기 위한, QDR 인터페이스;
    DDR 장치와 신호 교환을 수행하기 위한, DDR 인터페이스; 및
    상기 QDR 장치로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호를 상기 DDR 및 QDR 변환기에서 사용되는 클록 신호로 변환하고; 상기 QDR 장치의 QDR 명령 신호를 수신하고 상기 명령 신호를 상기 DDR 장치로 출력되는 대응하는 DDR 명령 신호로 변환하고; 상기 QDR 인터페이스와 상기 DDR 인터페이스에 연결되고, QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한 변환 코어를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기.
  10. QDR 모듈을 지원하는 회로 기판에 적용되고, 상기 회로는 상기 QDR 모듈을 지원하는 적어도 하나의 칩셋을 포함하는, DDR 및 QDR 변환기를 이용한 인터페이스 카드에 있어서,
    상기 인터페이스 카드는,
    적어도 하나의 DDR 모듈 어레이; 및
    DDR 및 QDR 변환기를 포함하며, 상기 DDR 및 QDR 변환기는,
    상기 칩셋과 신호 교환을 수행하기 위한, QDR 인터페이스;
    상기 DDR 모듈 어레이와 신호 교환을 수행하기 위한, DDR 인터페이스; 및
    상기 칩셋으로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호를 상기 DDR 및 QDR 변환기에서 사용되는 클록 신호로 변환하고; 상기 칩셋의 QDR 명령 신호를 수신하고 상기 명령 신호를 상기 DDR 모듈 어레이로 출력되는 대응하는 DDR 명령 신호로 변환하고; 상기 QDR 인터페이스와 상기 DDR 인터페이스에 연결되고, QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한 변환 코어를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기를 이용한 인터페이스 카드.
  11. DDR 및 QDR 변환기를 이용한 마더보드에 있어서,
    QDR 모듈을 지원하기 위한 칩셋; 및
    DDR 및 QDR 변환기를 포함하며, 상기 DDR 및 QDR 변환기는,
    적어도 하나의 DDR DIMM; 및
    상기 칩셋과 신호 교환을 수행하기 위한 QDR 인터페이스와, 상기 DDR DIMM과 신호 교환을 수행하기 위한 DDR 인터페이스 및 상기 칩셋으로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호를 상기 DDR 및 QDR 변환기에서 사용되는 클록 신호로 변환하고; 상기 칩셋의 QDR 명령 신호를 수신하고 상기 명령 신호를 상기 DDR DIMM으로 출력되는 대응하는 DDR 명령 신호로 변환하고; 상기 QDR 인터페이스와 상기 DDR 인터페이스에 연결되고, QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기를 이용한 마더보드.
  12. QDR 메모리 모듈을 지원하는 메모리에 적용되는, DDR 및 QDR 변환기를 이용한 메모리 모듈에 있어서,
    상기 메모리 모듈은,
    적어도 하나의 DDR 메모리 칩셋 어레이; 및
    상기 메모리와 신호 교환을 수행하기 위한 QDR 인터페이스와, 상기 DDR 메모리 칩셋 어레이와 신호 교환을 수행하기 위한 DDR 인터페이스 및 상기 메모리로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호를 상기 DDR 및 QDR 변환기에서 사용되는 클록 신호로 변환하고; 상기 메모리의 QDR 명령 신호를 수신하고 상기 명령 신호를 상기 DDR 메모리 칩셋 어레이로 출력되는 대응하는 DDR 명령 신호로 변환하고; 상기 QDR 인터페이스와 상기 DDR 인터페이스에 연결되고, QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기를 이용한 메모리 모듈.
  13. DDR 및 QDR 변환기를 이용한 메모리 모듈 인터페이스에 있어서,
    적어도 하나의 DDR DIMM; 및
    상기 메모리 모듈 인터페이스와 신호 교환을 수행하기 위한 QDR 인터페이스와, 상기 DDR DIMM과 신호 교환을 수행하기 위한 DDR 인터페이스 및 상기 메모리 모듈 인터페이스로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호를 상기 DDR 및 QDR 변환기에서 사용되는 클록 신호로 변환하고; 상기 메모리 모듈 인터페이스의 QDR 명령 신호를 수신하고 상기 명령 신호를 상기 DDR DIMM으로 출력되는 대응하는 DDR 명령 신호로 변환하고; 상기 QDR 인터페이스와 상기 DDR 인터페이스에 연결되고, QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기를 이용한 메모리 모듈 인터페이스.
  14. DDR 및 QDR 변환기를 이용한 휴대형 컴퓨터 마더보드에 있어서,
    QDR 모듈을 지원하는 칩셋; 및
    상기 칩셋과 신호 교환을 수행하기 위한 QDR 인터페이스와, 적어도 하나의 SO-DIMM 슬롯을 제공하는 DDR 인터페이스 및 상기 칩셋으로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호를 상기 DDR 및 QDR 변환기에서 사용되는 클록 신호로 변환하고; 상기 칩셋의 QDR 명령 신호를 수신하고 상기 명령 신호를 상기 SO-DIMM 슬롯으로 출력되는 대응하는 DDR 명령 신호로 변환하고; 상기 QDR 인터페이스와 상기 DDR 인터페이스에 연결되고, QDR 데이터 포맷을 적합한 DDR 데이터 포맷으로 변환하고, DDR 데이터 포맷을 적합한 QDR 데이터 포맷으로 변환하기 위한 변환 코어를 구비하는 DDR 및 QDR 변환기를 포함하는 것을 특징으로 하는 DDR 및 QDR 변환기를 이용한 휴대형 컴퓨터 마더보드.
KR10-2001-0054646A 2001-05-15 2001-09-06 Ｄｄｒ 및 ｑｄｒ 변환기와 ｄｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스 KR100421319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29137601P 2001-05-15 2001-05-15
US60/291,376 2001-05-15

Publications (2)

Publication Number Publication Date
KR20020088045A KR20020088045A (ko) 2002-11-25
KR100421319B1 true KR100421319B1 (ko) 2004-03-09

Family

ID=37490601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0054646A KR100421319B1 (ko) 2001-05-15 2001-09-06 Ｄｄｒ 및 ｑｄｒ 변환기와 ｄｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스

Country Status (2)

Country Link
US (1) US6779075B2 (ko)
KR (1) KR100421319B1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607196B1 (ko) * 2004-07-05 2006-08-01 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
US7389375B2 (en) * 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7224595B2 (en) 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7171508B2 (en) * 2004-08-23 2007-01-30 Micron Technology, Inc. Dual port memory with asymmetric inputs and outputs, device, system and method
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7577039B2 (en) * 2005-11-16 2009-08-18 Montage Technology Group, Ltd. Memory interface to bridge memory buses
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US8151009B2 (en) * 2007-04-25 2012-04-03 Hewlett-Packard Development Company, L.P. Serial connection external interface from printed circuit board translation to parallel memory protocol
US8102671B2 (en) * 2007-04-25 2012-01-24 Hewlett-Packard Development Company, L.P. Serial connection external interface riser cards avoidance of abutment of parallel connection external interface memory modules
US7739441B1 (en) 2007-04-30 2010-06-15 Hewlett-Packard Development Company, L.P. Communicating between a native fully buffered dual in-line memory module protocol and a double data rate synchronous dynamic random access memory protocol
US9405339B1 (en) 2007-04-30 2016-08-02 Hewlett Packard Enterprise Development Lp Power controller
US7996602B1 (en) 2007-04-30 2011-08-09 Hewlett-Packard Development Company, L.P. Parallel memory device rank selection
US7711887B1 (en) 2007-04-30 2010-05-04 Hewlett-Packard Development Company, L.P. Employing a native fully buffered dual in-line memory module protocol to write parallel protocol memory module channels
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US20090027844A1 (en) * 2007-07-23 2009-01-29 Hau Jiun Chen Translator for supporting different memory protocols
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
US20120185663A1 (en) * 2011-01-14 2012-07-19 Satoshi Yokoya Memory Interface Converter
US9183904B2 (en) * 2014-02-07 2015-11-10 Micron Technology, Inc. Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US9818462B1 (en) * 2017-01-19 2017-11-14 Micron Technology, Inc. Apparatuses and methods for providing internal clock signals of different clock frequencies in a memory device
CN109032966B (zh) * 2018-07-26 2021-10-29 郑州云海信息技术有限公司 一种高速缓存装置及数据高速读写终端
KR20220012019A (ko) 2020-07-22 2022-02-03 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US20230112159A1 (en) * 2021-10-12 2023-04-13 Rambus Inc. Quad-data-rate (qdr) host interface in a memory system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094727A (en) * 1998-06-23 2000-07-25 Micron Technology, Inc. Method and apparatus for controlling the data rate of a clocking circuit
US6191991B1 (en) * 1999-04-30 2001-02-20 Oki Electric Industry Co., Ltd. Data rate converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061292A (en) * 1998-08-21 2000-05-09 Winbond Electronics Corporation Method and circuit for triggering column select line for write operations
US6275441B1 (en) * 1999-06-11 2001-08-14 G-Link Technology Data input/output system for multiple data rate memory devices
KR100384775B1 (ko) * 2000-11-23 2003-05-22 주식회사 하이닉스반도체 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094727A (en) * 1998-06-23 2000-07-25 Micron Technology, Inc. Method and apparatus for controlling the data rate of a clocking circuit
US6191991B1 (en) * 1999-04-30 2001-02-20 Oki Electric Industry Co., Ltd. Data rate converter

Also Published As

Publication number Publication date
US6779075B2 (en) 2004-08-17
KR20020088045A (ko) 2002-11-25
US20020174274A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
KR100421319B1 (ko) Ｄｄｒ 및 ｑｄｒ 변환기와 ｄｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스
TW527537B (en) Conversion device of SDR and DDR, and interface card, motherboard and memory module interface using the same
KR100421318B1 (ko) Ｓｄｒ 및 ｑｄｒ 변환기와 ｓｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스
JP4700636B2 (ja) 半導体メモリ装置を装着したメモリモジュールを有するシステム
CN111090598B (zh) 用于组合多个存储信道的系统和方法
US7421558B2 (en) System controlling interface timing in memory module and related method
US7730254B2 (en) Memory buffer for an FB-DIMM
US6219724B1 (en) Direct memory access controller
US7369453B2 (en) Multi-port memory device and method of controlling the same
KR100699810B1 (ko) 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US7711887B1 (en) Employing a native fully buffered dual in-line memory module protocol to write parallel protocol memory module channels
JP2000315174A (ja) データ入出力バスの伝送データ率を向上させる半導体メモリ装置及びこれを具備するメモリモジュール
US7259998B2 (en) Method for controlling memories of a plurality of kinds and circuit for controlling memories of a plurality of kinds
JP5943250B2 (ja) Ｄｒａｍでｓｒａｍ出力特性を具現する装置及び方法
JP2012522311A (ja) マージドメモリコマンドプロトコルをサポートするメモリシステム、コントローラ、およびデバイス
DE112022000954T5 (de) Doppelabruf für Speicherdatenübertragung mit langer Burst-Länge
US20110134711A1 (en) Memory control circuit and memory control method
KR100587052B1 (ko) 고속 인터페이스용 장치
JP2009104682A (ja) 半導体記憶装置と品種展開方法
KR20020066761A (ko) 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스
TW509848B (en) Memory accelerating device and method, and the interface card and motherboard using the same
CN116991774A (zh) 一种主板、内存系统及数据传输方法
JP6186381B2 (ja) 半導体記憶装置と品種展開方法
CN1395156A (zh) Sdr与qdr的转换装置以及使用其的适配卡、主板与内存模块接口
JP2009199343A (ja) システムメモリ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee