KR100807593B1 - 반도체메모리장치의 데이터마스크회로 - Google Patents

반도체메모리장치의 데이터마스크회로 Download PDF

Info

Publication number
KR100807593B1
KR100807593B1 KR1020010087799A KR20010087799A KR100807593B1 KR 100807593 B1 KR100807593 B1 KR 100807593B1 KR 1020010087799 A KR1020010087799 A KR 1020010087799A KR 20010087799 A KR20010087799 A KR 20010087799A KR 100807593 B1 KR100807593 B1 KR 100807593B1
Authority
KR
South Korea
Prior art keywords
signal
data
internal clock
control signal
ddr
Prior art date
Application number
KR1020010087799A
Other languages
English (en)
Other versions
KR20030057723A (ko
Inventor
양선석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010087799A priority Critical patent/KR100807593B1/ko
Publication of KR20030057723A publication Critical patent/KR20030057723A/ko
Application granted granted Critical
Publication of KR100807593B1 publication Critical patent/KR100807593B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체메모리장치의 데이터마스크회로에 관한 것으로, 데이터마스크신호와 기준전압신호를 입력하는 DM버퍼와, 상기 DM버퍼의 출력을 래치하는 DM래치와, 상기 DM래치의 출력을 제어신호에 동기하여 입력하여 라이트데이터마스크신호를 출력하는 DM센스앰프와, 내부클록과 데이터스트로브신호를 입력하고 SDR 또는 DDR로의 전환을 알리는 제2제어신호의 입력에 응답하여 상기 내부클록 또는 상기 데이터스트로브신호를 선택적으로 출력하여 상기 제어신호로 공급하는 제어신호생성수단을 구비하는 데이터마스크생성회로를 제공하여, SDR과 DDR을 동시에 구현할 수 있는 칩을 설계시에 하나의 DM 로직으로 이루어진 데이터마스크회로를 구현한다.
반도체메모리장치, SDR, DDR, 데이터 마스크.

Description

반도체메모리장치의 데이터마스크회로{Data Mask signal Generator in Semiconductor Memory Device}
도 1은 종래 기술에 의한 SDR에서의 DM생성회로도,
도 2는 종래 기술에 의한 DDR에서의 DM생성회로도,
도 3은 본 발명에 의한 DM생성회로의 실시예,
도 4는 도 3의 ddrt-wdm신호 발생회로의 실시예,
도 5는 도 3의 ddrt신호 발생회로의 일 실시예,
도 6은 도 3의 ddrt신호 발생회로의 다른 실시예.
* 도면의 주요 부분에 대한 부호의 설명 *
11,21,31 : DM 버퍼 12,22,32 : DM 래치
13,23,33 : DM 센스앰프
본 발명은 반도체메모리장치(Semiconductor Memory Device)에 관한 것으로서, 더욱 상세하게는 온칩(On-Chip)상에 단일데이터레이트(Single Data Rate: 이하 'SDR'이라 함)메모리장치와 더블데이터레이트(Double Data Rate: 이하 'DDR'이라 함)메모리장치가 혼용된 로직에서의 데이터마스크(data mask)신호를 생성해주도록 하는 회로에 관한 것이다.
종래에는 DRAM(Dynamic RAM)과 같은 반도체메모리장치의 동작속도의 한계로 인해 반도체메모리장치가 시스템클록(System Clock)의 라이징엣지(rising edge)에 동기되어 동작하는 동기식반도체메모리장치(Synchronous Memory Device)인 SDR이 주로 사용되어 왔었다. 물론 이 SDR은 현재도 반도체메모리장치의 대표적인 메모리로서 현재 256M(mega)/512M 급 소자가 개발되었고 1G(giga)급 메모리의 개발도 진행되고 있는 추세이다. 동기식(synchronous) 반도체메모리장치의 개발과 함께 그 동작속도는 더욱 고속화되었다.
이러한 고속화 추세는 시스템클록의 라이징엣지와 폴링엣지에 모두 동작가능하도록 설계된 DDR의 출현과 함께 더욱 진행되었으며, 현재 DDR의 동작속도는 수백 메가헤르쯔(MHz)를 달성하고 있다.
이와 같이 SDR과 DDR 모두 차세대 반도체메모리장치를 대표하는 소자들로서, 사용자(user)의 요구나 적용제품에서의 특성 등의 고려에 따라 현재 메모리장치의 주류를 형성하고 있다.
한편 이러한 SDR과 DDR은 각각 DQ 마스크(mask)기능을 갖고 있는데, 여기서 DQ는 데이터의 입출력 채널(channel)을 의미하고 마스크란 데이터를 가린다라는 의미이다. 그래서 DQM 또는 DM신호는 리드(read)동작 또는 라이트(write)동작에 있어서 일부 데이터의 진행을 가로막아 리드나 라이트되지 못하도록 하는 역할을 수행하게 된다. 따라서 SDR과 DDR은 데이터 라이트시 입력된 데이터를 메모리셀에 라이트하지 못하도록 DM명령을 주게 된다.
이러한 과정을 살펴보면, SDR에 있어서는, DM버퍼(buffer)에서 출력되는 DM신호를 클록(clock)에 동기시켜 DM신호를 생성하게 된다. 그리고 DDR에 있어서는 DM버퍼의 출력을 메모리 콘트롤러(controller)의 DS(data strobe)신호를 클록에 동기시켜 이 신호의 출력에 동기되어 이 출력을 생성하게 된다.
이를 구체적으로 살펴보겠다.
도 1은 종래의 SDR에서의 DM생성회로의 구성을 도시하고 있다. 도 1의 구성은, 데이터마스크신호 udm과 기준전압 vref를 입력하는 DM버퍼(11)와, 상기 DM버퍼(11)의 출력을 래치하는 DM래치(12)와, 상기 DM래치(12)의 출력을 클록 clkp에 동기하여 입력하여 라이트데이터마스크신호 wdm을 출력하는 DM센스앰프(13)로 구성된다.
상기 구성에 따른 SDR에서의 DM생성회로의 동작은, 외부 DM명령을 받아들이는 DM버퍼(11)와 이 DM버퍼(11)의 출력을 클록 clkp에 동기시켜 내부 데이터마스크신호 즉, 라이트데이터마스크신호 wdm을 만들어내도록 이루어진다.
한편 도 2는 종래의 DDR에서의 DM생성회로의 구성을 도시하고 있다. 도 2의 구성은, 전술한 도 1의 구성과 유사하게 이루어져 있으며, 단지 DM센스앰프(23)가 dsrp신호의 입력에 동기하여 동작하는 것만 다르다. 즉, 외부 DM명령을 받는 DM버퍼(21)는 동일하지만, 이 DM버퍼(21)의 출력을 받아 내부 신호를 만드는 동기신호 dsrp가 다르게 된다. DDR은 SDR과 달리, 라이트데이터(write data)와 동기되어 입력되는 DS(data strobe)신호가 있는데, 이 신호로 내부 클록을 만들고 이 내부 클록을 이용하여 DM버퍼(21)dml 출력을 동기시켜 내부 데이터마스크신호 wdm을 만들게 된다.
이러한 데이터마스크 기능은 SDR 또는 DDR에 있어서 중요한 기능중의 하나임은 잘 알려진 사실이다.
한편 SDR과 DDR은 그 구조가 동기식반도체메모리장치 즉, SDRAM으로부터 출발함에 따라 서로 유사한 로직구성을 갖게 된다.
그래서 칩 제조사의 입장에서는, 향후 반도체메모리장치의 개발추세에 따라 필요로 되는 SDR 또는 DDR을 적시에 시장에 내 놓아야 함은 당연한 사실이다.
이러한 요구조건을 만족하기 위해 칩 설계시에 온-칩(On-Chip)상에 SDR/DDR 로직(logic)을 혼용하여 설계하면, SDR과 DDR을 필요에 따라 적시에 내놓을 수 있게 된다.
그러나 상기 데이터마스크회로의 경우에는 상기에 언급한 바와 같이, SDR과 DDR이 서로 다른 회로를 필요로 함에 따라, SDR/DDR 혼용 칩 설계시에 이들을 각각 별도로 설계하여야 하는 부담이 있게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 SDR과 DDR 로직이 온-칩상에 혼용 구성된 소자에서 DM기능 수행 로직을 간단화한 데이터마스크회로를 제공하는데 있다.
본 발명의 다른 목적은 SDR과 DDR을 동시에 구현할 수 있는 칩을 설계시에 하나의 DM 로직으로 이루어진 데이터마스크회로를 제공하는데 있다.
상기와 같은 목적들을 달성하기 위한 본 발명은, 반도체메모리장치에 있어서, 데이터마스크신호와 기준전압신호를 입력하는 DM버퍼와, 상기 DM버퍼의 출력을 래치하는 DM래치와, 상기 DM래치의 출력을 제어신호에 동기하여 입력하여 라이트데이터마스크신호를 출력하는 DM센스앰프와, 내부클록과 데이터스트로브신호를 입력하고 SDR 또는 DDR로의 적용에 따라 내부클록 또는 데이터스트로브정보를 가지는 제2제어신호의 입력에 응답하여 상기 내부클록 또는 상기 데이터스트로브신호를 선택적으로 출력하여 상기 제어신호로 공급하는 제어신호생성부를 구비하는 데이터마스크생성회로임을 특징으로 한다.
상기 제어신호생성부는, 상기 내부클록 입력부와, 상기 데이터스트로브신호입력부와, 상기 내부클록을 스위칭연결하는 제1스위치와, 상기 데이터스트로브신호를 스위칭연결하는 제2스위치와, SDR 또는 DDR로의 적용을 알리는 제2제어신호의 입력에 응답하여 상기 제1 및 제2 스위치의 동작을 선택화하도록 제어하는 옵션수단을 구비함을 특징으로 한다.
상기 옵션수단은, 마스크옵션으로 구성됨을 특징으로 한다.
상기 옵션수단은, 퓨즈옵션회로로 구성됨을 특징으로 한다.
상기 옵션수단은, 앤티퓨즈옵션회로로 구성됨을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 의한 DM생성회로이다.
도 3을 참조하여 본 발명에 의한 구성을 살펴보면, 데이터마스크신호 udm과 기준전압신호 vref를 입력하는 DM버퍼(31)와, 상기 DM버퍼(31)의 출력을 래치(latch)하는 DM래치(32)와, 상기 DM래치(32)의 출력을, SDR 또는 DDR로의 적용에 따라 내부클록 또는 데이터스트로브신호 정보를 가지는 제어신호 ddrt에 동기하여 입력하여 라이트데이터마스크신호 Ddrt_wdm을 출력하는 DM센스앰프(33)으로 이루어진다.
도 3의 구성을 참조하면, SDR 또는 DDR로의 적용을 위해 단지 하나의 회로만 구현하면 되며, 이는 SDR 또는 DDR로의 적용에 따라 내부클록 또는 데이터스트로브신호 정보를 가지는 제어신호 ddrt_wdm의 입력에 의해 가능하게 된다.
도 4는 도 3의 Ddrt_wdm신호 생성회로의 실시예구성을 도시하고 있다. 그 구성은, 내부클록 clkp를 입력하는 내부클록입력부(41)와, 데이터스트로브신호 dsrp를 입력하는 데이터스트로브신호입력부(42)와, SDR 또는 DDR로의 적용에 따른 정보를 가지는 제어신호 ddrt의 입력에 응답하여 상기 내부클록 clkp를 스위칭연결하는 제1스위치(44)와, SDR 또는 DDR로의 적용에 따른 정보를 가지는 상기 제어신호 ddrt의 입력에 응답하여 상기 데이터스트로브신호 dsrp를 스위칭연결하는 제2스위치(45)와, 상기 제1스위치(44) 또는 제2스위치(45)를 통해 전송된 신호를 증폭하여 Ddrt_wdm신호를 출력하는 출력부(46)으로 구성된다. 상기 제1스위치(44) 및 제2스위치(45)는 각각 전송게이트(transmission gate)로 실시하였다. 그리고 상기 내부클록입력부(41)와 데이터스트로브신호입력부(42) 그리고 출력부(46)은 각각 인버터(inverter)로 실시하였다.
상기 도 4의 구성을 참조하면, SDR 또는 DDR로의 적용을 알리는 ddrt신호의 입력에 응답하여 상기 제1 및 제2 스위치(44,45)의 동작이 선택적으로 온(on)/오프(off) 되어 내부클록 clkp 또는 데이터스트로브신호 dsrp가 선택적으로 출력된다. 예컨대 SDR로 적용되는 경우에는 제1스위치(44)는 온되고, 제2스위치(45)는 오프되어 내부클록 clkp가 출력으로 연결된다. 그리고 DDR로 적용되는 경우에는 제1스위치(44)는 오프되고, 제2스위치(45)는 온되어 데이터스트로브신호 dsrp가 출력으로 연결된다.
한편 설계된 반도체메모리장치가 SDR 또는 DDR로의 적용을 알리는 신호인 ddrt는 여러 가지 실시 구성을 통해 구현될 수 있다. 반도체 기술분야에 잘 알려진 마스크 옵션(mask option), 퓨즈(fuse)회로 그리고 앤티퓨즈(Anti-fuse)회로 등을 이용해서 간략하게 구현가능하다.
먼저, 마스크 옵션을 이용할 경우에는, 칩 제조시에 DDR 칩인 경우에는 전원전압 VDD로 연결하고, SDR 칩인 경우에는 접지전압 VSS로 연결하는 메탈2(metal 2) 또는 메탈1(metal 1)을 따로 구성하게 되면 구현가능하게 된다.
그리고 퓨즈회로를 이용하는 경우에는, 도 5와 같이, 전기적으로 또는 레이져로 컷팅이 가능한 퓨즈(51)와, 캐패시터(52)와, 래치(53)와, 드라이버(54)로 구성된 간략한 회로구성을 통해 실시될 수 있다. 즉, 퓨즈(51)의 컷팅 여부에 따라 출력레벨이 달라지는 것을 이용해, 예컨대 SDR 칩인 경우에는 퓨즈(51)를 컷팅하고 DDR 칩인 경우에는 상기 퓨즈(51)을 컷팅하지 않는 방법을 이용하거나, 또는 그 반대의 방법을 이용해 제어신호 ddrt를 생성할 수 있게 된다. 상기 도 5와 같은 퓨즈회로는 그 로직을 얼마든지 다양하게 구현할 수 있을 것이다.
그리고 앤티퓨즈회로를 이용하는 경우에는 도 6과 같은 앤티퓨즈회로를 이용할 수 있다. 즉, 앤티퓨즈(61)의 컷팅 여부에 따라 출력레벨을 다르게 하여 제어신호 ddrt를 생성할 수 있게 된다. 즉, 앤티퓨즈(61)가 끊어지면 노드 nd1은, vbbf=VSS상태이므로 레벨이 접지전압레벨인 VSS가 되고, 이로부터 ddrt는 차동증폭회로(DA)로부터 구동되어 논리 "high"가 된다. 만일 앤티퓨즈(61)를 끊지 않으면 노드 nd1이 전원전압레벨인 VDD가 되고, 이로부터 ddrt는 논리 "low"가 된다. 한편 상기 도6과 같은 앤티퓨즈옵션회로도 그 구성을 얼마든지 다르게 구현 가능하다.
이와 같이 본 발명에 의한 데이터마스크회로는, DM명령을 받아들여 SDR과 DDR을 동시에 구현할 수 있는 칩을 설계시에 내부 데이터마스크신호를 생성할 때 ddrt란 신호를 입력으로 받아서 SDR인 경우에는 내부클록신호 clkp를 통과시키고, DDR인 경우에는 데이터스트로브신호 DS에 동기된 신호 dsrp를 통과시켜, 단일 회로구현으로 SDR과 DDR에 모두 적용가능한 단일 회로를 구현할 수 있게 된다.
이상에서 설명한 바와 같은 본 발명의 데이터마스크회로는, 하나의 회로로 SDR과 DDR에 모두 적용가능한 로직을 구성함에 의해 칩 설계시 각각 별도로 설계하여야 하는 부담이 없어지게 된다. 또한 하나의 회로구현을 통해 점유면적(area)을 줄이는 효과가 있다.

Claims (7)

  1. 반도체메모리장치의 데이터마스크생성회로에 있어서,
    데이터마스크신호와 기준전압신호를 입력하는 DM(Data Mask)버퍼;
    상기 DM버퍼의 출력을 래치하는 DM래치;
    상기 DM래치의 출력을 제어신호에 동기하여 입력하여 라이트데이터마스크신호를 출력하는 DM센스앰프; 및
    내부클록과 데이터스트로브신호를 입력하고 SDR(Single Data Rate) 또는 DDR(Double Data Rate)로의 적용에 따라 내부클록 또는 데이터스트로브정보를 가지는 제2제어신호의 입력에 응답하여 상기 내부클록 또는 상기 데이터스트로브신호를 선택적으로 출력하여 상기 제어신호로 공급하는 제어신호생성부
    를 구비함을 특징으로 하는 데이터마스크생성회로.
  2. 제1항에 있어서,
    상기 제어신호생성부는, 상기 내부클록을 입력하는 내부클록입력부와, 상기 데이터스트로브신호를 입력하는 데이터스트로브신호입력부와, 상기 내부클록을 스위칭연결하는 제1스위치와, 상기 데이터스트로브신호를 스위칭연결하는 제2스위치와, SDR 또는 DDR로의 적용을 알리는 제2제어신호의 입력에 응답하여 상기 제1 및 제2 스위치의 동작을 선택화하도록 제어하는 옵션수단을 포함하여 이루어짐을 특징으로 하는 데이터마스크생성회로.
  3. 제2항에 있어서,
    상기 제1 및 제2 스위치는 각각 전송게이트로 이루어짐을 특징으로 하는 데이터마스크생성회로.
  4. 제2항에 있어서,
    상기 내부클록입력부와 상기 데이터스트로브신호입력부는 각각 인버터로 이루어짐을 특징으로 하는 데이터마스크생성회로.
  5. 제2항에 있어서,
    상기 옵션수단은 마스크옵션으로 구성됨을 특징으로 하는 데이터마스크생성회로.
  6. 제2항에 있어서,
    상기 옵션수단은 퓨즈옵션회로로 구성됨을 특징으로 하는 데이터마스크생성회로.
  7. 제2항에 있어서,
    상기 옵션수단은, 앤티퓨즈옵션회로로 구성됨을 특징으로 하는 데이터마스크생성회로.
KR1020010087799A 2001-12-29 2001-12-29 반도체메모리장치의 데이터마스크회로 KR100807593B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087799A KR100807593B1 (ko) 2001-12-29 2001-12-29 반도체메모리장치의 데이터마스크회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087799A KR100807593B1 (ko) 2001-12-29 2001-12-29 반도체메모리장치의 데이터마스크회로

Publications (2)

Publication Number Publication Date
KR20030057723A KR20030057723A (ko) 2003-07-07
KR100807593B1 true KR100807593B1 (ko) 2008-02-28

Family

ID=32215485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087799A KR100807593B1 (ko) 2001-12-29 2001-12-29 반도체메모리장치의 데이터마스크회로

Country Status (1)

Country Link
KR (1) KR100807593B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650775B1 (ko) * 2005-12-28 2006-11-28 주식회사 하이닉스반도체 출력신호를 스위칭할 수 있는 차동 증폭기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004213A (ko) * 1999-06-28 2001-01-15 김영환 쓰기 동작에서만 데이터, 데이터스트로브, 및 데이터마스크 버퍼를 활성화시키는 디디알 에스디램
KR20010046992A (ko) * 1999-11-17 2001-06-15 박종섭 데이터 마스킹 방법 및 회로
KR20020011083A (ko) * 2000-07-31 2002-02-07 가나이 쓰토무 반도체기억장치
KR20020066761A (ko) * 2001-02-13 2002-08-21 리드테크 리서치 인코포레이티드 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004213A (ko) * 1999-06-28 2001-01-15 김영환 쓰기 동작에서만 데이터, 데이터스트로브, 및 데이터마스크 버퍼를 활성화시키는 디디알 에스디램
KR20010046992A (ko) * 1999-11-17 2001-06-15 박종섭 데이터 마스킹 방법 및 회로
KR20020011083A (ko) * 2000-07-31 2002-02-07 가나이 쓰토무 반도체기억장치
KR20020066761A (ko) * 2001-02-13 2002-08-21 리드테크 리서치 인코포레이티드 동기식 동적 랜덤 액세스 메모리 및 이중 데이터 율동기식 동적 랜덤 액세스 메모리 변환장치 및 관련인터페이스 카드, 메인보드 및 메모리 모듈 인터페이스

Also Published As

Publication number Publication date
KR20030057723A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
KR100622031B1 (ko) 반도체 집적 회로 장치의 제어 방법, 반도체 집적 회로 장치 및 반도체 기억 장치
US7411852B2 (en) Semiconductor memory device and method of adjusting same
JP4511767B2 (ja) 半導体メモリおよびその駆動方法
US5898331A (en) Semiconductor memory having signal input circuit of synchronous type
US6339353B1 (en) Input circuit of a memory having a lower current dissipation
KR910003593B1 (ko) 고집적도 메모리용 모드 선택회로
US6318707B1 (en) Semiconductor integrated circuit device
KR20020001487A (ko) 반도체 집적 회로 및 반도체 집적 회로의 초기화 방법
KR100807593B1 (ko) 반도체메모리장치의 데이터마스크회로
USRE46141E1 (en) Semiconductor device and timing control method for the same
KR20040095892A (ko) 반도체 메모리의 테스트 모드 플래그 신호 발생 장치
CN100550628C (zh) 半导体集成电路
KR20030039179A (ko) 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치
KR100426489B1 (ko) 반도체 메모리 소자의 초기화 제어 회로
US6344763B1 (en) Semiconductor integrated circuit device that can suppress generation of signal skew between data input/output terminals
JPH11289321A (ja) 半導体集積回路装置
JP2000022530A (ja) クロック発生回路
JP2000156084A (ja) 半導体装置
KR20070063291A (ko) 데이터 마스킹 회로
KR100235967B1 (ko) 노이즈 감소형 반도체 장치
KR100849063B1 (ko) 자동 리프레쉬 로우 사이클 시간에 뱅크 액티브 신호를최적화하는 회로 및 방법
KR20050059949A (ko) 고속 동작에 적합한 ｘ 주소 추출기 및 메모리
KR19990074904A (ko) 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
KR100464399B1 (ko) 동기식 기억 장치를 위한 내부 클럭 신호 발생 장치 및 방법
KR20030057727A (ko) 반도체메모리장치의 버스트길이제어회로 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee