KR20010046992A - 데이터 마스킹 방법 및 회로 - Google Patents

데이터 마스킹 방법 및 회로 Download PDF

Info

Publication number
KR20010046992A
KR20010046992A KR1019990051006A KR19990051006A KR20010046992A KR 20010046992 A KR20010046992 A KR 20010046992A KR 1019990051006 A KR1019990051006 A KR 1019990051006A KR 19990051006 A KR19990051006 A KR 19990051006A KR 20010046992 A KR20010046992 A KR 20010046992A
Authority
KR
South Korea
Prior art keywords
data
input
masking
signal
output
Prior art date
Application number
KR1019990051006A
Other languages
English (en)
Other versions
KR100349357B1 (ko
Inventor
김종호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990051006A priority Critical patent/KR100349357B1/ko
Publication of KR20010046992A publication Critical patent/KR20010046992A/ko
Application granted granted Critical
Publication of KR100349357B1 publication Critical patent/KR100349357B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output

Landscapes

  • Dram (AREA)

Abstract

본 발명은 SDRAM의 데이터 입/출력을 마스킹하는 데이터 마스킹 방법 및 그 회로에 관한 것으로, 특히 외부로부터 입력되는 데이터 마스킹 신호(DQM)를 한 클럭 구간 동안만 발생시키고 이와 동시에 연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 어드레스 버스를 통하여 출력하여, 이를 이용하여 메모리 내/외부로 입/출력되는 데이터를 연속하여 마스킹하는 데이터 마스킹 방법 및 그 회로에 관한 것이다.
이를 위해 본 발명의 데이터 마스킹 회로는 연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 어드레스 버스를 통하여 입력받아 다운 카운팅을 하는 카운터와; 외부 패드로부터 입력되는 데이터 마스킹을 위한 DQM신호를 입력받아 카운터의 계수값이 "0(zero)"으로 다운 카운팅 될 때까지 내부 마스킹 신호 IDQM을 출력하는 마스킹 제어부와; 데이터를 메모리 내/외부로 입/출력시키며, 마스킹 제어부로부터 출력된 IDQM신호를 입력받아 데이터의 입/출력을 제한하는 입출력 제어부를 포함하여 이루어지며,
이에 따라, DQM신호를 매 클럭마다 계속 모니터링하지 않고도 DQM신호의 입력 초기에 어드레스 버스에 실린 정보값을 이용하여 몇 개의 데이터를 마스킹할 것인가에 대한 정보를 모두 알 수 있으므로 DQM신호 입력단에서의 전력소비를 절약할 수 있는 효과가 있다.

Description

데이터 마스킹 방법 및 회로{Method of data masking and circuit thereof}
본 발명은 SDRAM(Synchronous DRAM)의 데이터 입/출력을 마스킹(masking: 특정 정보의 입/출력을 제한하는 동작)하는 데이터 마스킹 방법 및 그 회로에 관한 것으로, 특히 외부로부터 입력되는 데이터 마스킹신호(DQM)를 한 클럭 구간 동안만 발생시키고 연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 어드레스 버스를 통하여 출력하여, 이를 이용하여 메모리(SDRAM) 내/외부로 입/출력되는 데이터를 연속하여 마스킹하는 데이터 마스킹 방법 및 그 회로에 관한 것이다.
일반적으로, SDRAM은 고속 페이지 모드(page mode), EDO(Extended Data Out) 등의 DRAM(Dynamic Random Access Memory)에서 고속 동작을 목적으로 발전시킨 DRAM으로, 시스템 클럭(CLK)의 상승 엣지에서 각 컨트롤 신호를 래치하고 시스템 클럭에 동기하여 데이터의 입/출력을 수행하는 클럭 동기 동작, 내부 파이프라인(pipe line)에 의한 병행 동작과 버스트(burst) 전송, 커멘드(command)에 의한 컨트롤(control), 메모리 칩을 복수의 뱅크로(bank)로 나누어 구성하는 내부 복수 뱅크 구성 방식과 같은 특징적인 점을 갖추고 있으며, 특히 동일한 내용의 정보를 갖는 데이터를 입/출력할 때, 불필요한 해당 데이터의 입/출력을 제한하도록 동작하는 기능을 갖으며 고속 동작을 요하는 MPEG2 디코더(Motion Picture Expect Group 2 Decoder) 등에 적용되고 있다.
도1은 이와 같은 SDRAM의 데이터 마스킹 회로를 도시한 구성도 이다.
종래의 데이터 마스킹 회로는 외부 패드(PAD)로부터 입력되는 데이터 마스킹신호(DQM)와 외부 제어신호(Command:CLK,CKE,/CS,/RAS,/CAS,/WE...)등의 조합에 의해 입/출력 신호(I/O 0~n)의 데이터를 마스킹하는 내부 마스킹신호(IDQM)를 발생시키는 데이터 마스킹 제어부(1)와; 데이터를 메모리(SDRAM) 내/외부로 입/출력시키며 특히 IDQM의 논리 레벨 상태에 따라 입/출력되는 데이터를 마스킹하는 입출력 제어부(2)로 이루어지며, 이하, 도1 및 도2를 참조하여 종래기술의 동작을 설명한다.
데이터 마스킹 제어부(1)는 클럭 인에이블(CKE),칩셀렉트(CS),로우어드레스스트로브(/RAS),칼럼어드레스스트로브(/CAS),라이트인에이블(/WE)신호 등의 외부 제어신호(Command)에 의하여 제어되어 READ 또는 WRIGHT 동작시 외부로부터 입력되는 DQM신호를 모니터링하여 IDQM신호를 출력한다.
입/출력 제어부(2)는 메모리(SDRAM)의 READ 또는 WRIGHT 동작시 어드레스 버스(도시 생략)에 실린 주소지에 저장된 데이터를 출력하거나 상기 주소지에 임의의 데이터를 기록하도록 데이터를 메모리(SDRAM) 내/외부로 입/출력시키며 이 때, 데이터 마스킹 제어부(1)에서 출력한 IDQM신호가 "High"상태이면 데이터의 입/출력을 제한하도록 동작하여 입/출력되는 데이터를 마스킹하게된다.
도2는 기존 데이터 마스킹 회로의 동작에 관계된 신호들을 나타낸 타이밍도로서, SDRAM의 리드(read)동작시 일부의 출력 데이터가 마스킹되는 상태의 제1 동작예와 제2 동작예를 도시하고 있다.
(a)CLK은 SDRAM 전체 회로에 인가되는 클럭 파형을 도시하였고,
(b)Command는 제어신호(Command)의 조합에 의하여 결정된 내부 동작모드(ACTV,READ)를 나타내며,
(c)ADDR는 어드레스 버스에 실린 어드레스값(addr)의 신호 파형을,
(d)DQM은 임의의 타이밍에 외부로부터 인가된 DQM신호의 파형(제1 동작예)을,
(e)IDQM은 (d)DQM신호를 입력받은 데이터 마스킹 제어부(1)에서 출력된 IDQM신호의 파형(제1 동작예)을,
(f)I/O 0~n은 (e)IDQM를 입력받은 입/출력 제어부(2)에 의해 출력되는 데이터의 파형(제1 동작예)을,
(g)DQM은 임의의 타이밍에 외부로부터 인가된 DQM신호의 파형(제2 동작예)을,
(h)IDQM은 (g)DQM신호를 입력받은 데이터 마스킹 제어부(1)에서 출력된 IDQM신호의 파형(제2 동작예)을,
(i)I/O 0~n은 (h)IDQM를 입력받은 입/출력 제어부(2)에 의해 출력되는 데이터의 파형(제2 동작예)을 도시하였다.
SDRAM의 경우 전체 동작이 외부 입력신호인 (a)CLK의 라이징 엣지에 동기(sync.)되어 동작을 하게된다.
외부로부터 입력된 제어신호 (b)Command 즉, CKE,/CS,/RAS,/CAS,/WE등의 제어신호들을 조합하여 엑티브 모드(ACTV)로 전환된 후, 리드(READ) 동작을 수행하게 된다.
이 때, 어드레스 버스(도1에서는 도시 생략됨)에는 리드(read)하고자 하는 데이터의 주소지(addr)값이 실리게된다.
이 주소지(addr)에 저장된 데이터들은 입출력 제어부(2)에 의해 시리얼(serial) 방식으로 외부로 출력된다.
이 때, (d)DQM신호가 입력되면 데이터 마스킹 제어부(1)는 (e)IDQM을 출력한다. 따라서, (e)IDQM을 입력받은 입/출력 제어부(2)는 해당 주소지의 데이터를 출력함에 있어서 (f)I/O 0~n에 도시된 바와 같이 (e)IDQM이 "High"레벨을 유지하는 구간에 해당하는 3번째 데이터를 출력하지 않게 된다.
(하나의 데이터를 마스킹한 제1 동작예)
그리고, 상기 과정에서 (d)DQM신호 대신 (g)DQM신호가 입력되면 데이터 마스킹 제어부(1)는 (h)IDQM을 출력한다. 따라서, (h)IDQM을 입력받은 입/출력 제어부(2)는 해당 주소지의 데이터를 출력함에 있어서 (i)I/O 0~n에 도시된 바와 같이 (e)IDQM이 "High"레벨을 유지하는 구간에 해당하는 3,4,5번째 데이터를 출력하지 않게 된다.
(세 개의 데이터를 연속하여 마스킹한 제2 동작예)
상술한 바와 같이, 종래의 데이터 마스킹 방법은 다수의 데이터를 연속하여 마스킹하고자 할 때, 마스킹할 데이터의 연속한 구간만큼 "High"레벨을 계속 유지하는 DQM신호를 발생시켜 이를 이용하여 입/출력되는 데이터를 마스킹하였다. 이에 따라, 종래의 데이터 마스킹 회로에서는 DQM신호만으로는 몇 개의 데이터를 마스킹할 것인가에 대한 정보를 모두 알 수 없으므로, DQM신호의 전압 레벨이 얼마 동안 "High"레벨을 유지하는지를 매 클럭마다 계속하여 모니터링해야만했다. 이로 인하여 데이터 마스킹 회로의 DQM신호 입력단에서 필요 이상의 전력을 소비하게 되는 문제점이 있었다.
따라서, 본 발명은 이러한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, DQM신호는 마스킹할 데이터의 개수와 관계없이 한 클럭 구간 동안만 "High"레벨로 발생시키고 이 때, 연속하여 마스킹할 데이터의 개수에 대한 정보를 어드레스 버스를 통하여 전달하도록 하여, 이를 이용하여 DQM신호를 계속 모니터하지 않고도 DQM신호의 입력 초기에 어드레스 버스에 실린 정보값을 이용하여 몇 개의 데이터를 마스킹할 것인가에 대한 정보를 모두 알 수 있도록 하여 DQM신호 입력단에서의 전력소비를 절약할 수 있는 데이터 마스킹 방법 및 그 회로를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 어드레스 버스를 통하여 입력받아 다운 카운팅을 하는 카운터와; 외부 패드로부터 입력되는 데이터 마스킹을 위한 DQM신호를 입력받아 카운터의 계수값이 "0(zero)"으로 다운 카운팅 될 때까지 내부 마스킹 신호 IDQM을 출력하는 마스킹 제어부와; 데이터를 메모리 내/외부로 입/출력시키며, 마스킹 제어부로부터 출력된 IDQM신호를 입력받아 데이터의 입/출력을 제한하는 입출력 제어부로 이루어진다.
도 1 은 종래 데이터 마스킹 회로의 구성도.
도 2 는 종래 데이터 마스킹 회로의 동작에 관계된 신호들을 나타낸 타이밍도.
도 3 은 본 발명에 의한 데이터 마스킹 회로의 구성도.
도 4 는 도3의 데이터 마스킹 회로의 동작에 관계된 신호들을 나타낸 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
10. 데이터 마스킹 제어부 20. 카운터
30. 입/출력 제어부
이하, 본 발명의 구성 및 동작을 첨부된 도3 및 도4를 참조하여 설명한다.
도3은 본 발명에 따른 SDRAM의 데이터 마스킹 회로를 도시한 구성도 이다.
본 발명에 따른 SDRAM의 데이터 마스킹 회로는 외부 제어신호(Command:CLK,CKE,/CS,/RAS,/CAS,/WE...)등의 조합에 의해 READ 또는 WRIGHT동작시, 연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 어드레스 버스(ADDR)를 통하여 입력받아 다운 카운팅을 하는 카운터(20)와; 외부 패드(PAD)로부터 입력되는 데이터 마스킹신호(DQM)를 입력받아 카운터(20)의 계수값이 "0(zero)"으로 다운 카운팅 되는 동안 내부 마스킹신호(IDQM)를 출력하는 마스킹 제어부(10)와; 데이터를 메모리(SDRAM) 내/외부로 입/출력시키며, 마스킹 제어부(10)로부터 출력된 IDQM신호를 입력받아 데이터의 입/출력을 제한하는 입출력 제어부(30)로 이루어지며, 이하, 도3 및 도4를 참조하여 본 발명의 동작을 설명한다.
우선, 데이터 마스킹을 위한 DQM신호는 마스킹할 데이터의 개수와 관계없이 한 클럭 구간 동안만 "High"레벨로 발생시키고 이 때, 어드레스 버스를 통하여 연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 2진 데이터로 발생시킨다.
데이터 마스킹 제어부(10)는 클럭 인에이블(CKE),칩셀렉트(CS),로우어드레스스트로브(/RAS),칼럼어드레스스트로브(/CAS),라이트인에이블(/WE)신호 등의 외부 제어신호(Command)에 의하여 제어되어 READ 또는 WRIGHT 동작시 외부로부터 입력되는 DQM신호를 모니터링하고 DQM신호가 "High"레벨로 입력되면 카운터(20)는 어드레스 버스에 실린 정보값을 읽어들여 다운 카운팅을 한다.
데이터 마스킹 제어부(10)는 카운터(20)의 카운트값이 "0(zero)"으로 카운트될 때까지 IDQM신호를 "High"레벨로 출력한다.
입/출력 제어부(30)는 메모리(SDRAM)의 READ 또는 WRIGHT 동작시 어드레스 버스(ADDR)에 실린 주소지에 저장된 데이터를 출력하거나 상기 주소지에 임의의 데이터를 기록하도록 데이터를 메모리(SDRAM) 내/외부로 입/출력시키며 이 때, 데이터 마스킹 제어부(10)에서 출력한 IDQM신호가 "High"상태이면 데이터의 입/출력을 제한하도록 동작하여 입/출력되는 데이터를 마스킹하게된다.
도4는 본 발명에 의한 데이터 마스킹 회로의 동작에 관계된 신호들을 나타낸 타이밍도로서, SDRAM의 리드(read)동작시 일부의 출력 데이터가 마스킹되는 상태의 제1 동작예와 제2 동작예를 도시하고 있다.
(aa)CLK은 SDRAM 전체 회로에 인가되는 클럭 파형을 도시하였고,
(bb)Command는 제어신호(Command)의 조합에 의하여 결정된 내부 동작모드(ACTV,READ)를 나타내며,
(cc)ADDR는 어드레스 버스에 실린 어드레스값(addr)의 신호와 마스킹할 데이터의 개수에 해당하는 정보값(#1)의 신호 파형(본 발명의 제1 동작예)을,
(dd)DQM은 임의의 타이밍에 외부로부터 인가된 DQM신호의 파형(본 발명의 제1 동작예)을,
(ee)IDQM은 (dd)DQM신호를 입력받은 데이터 마스킹 제어부(10)에서 출력된 IDQM신호의 파형(본 발명의 제1 동작예)을,
(ff)I/O 0~n은 (ee)IDQM를 입력받은 입/출력 제어부(30)에 의해 출력되는 데이터의 파형(본 발명의 제1 동작예)을,
(gg)ADDR는 어드레스 버스에 실린 어드레스값(addr)의 신호와 마스킹할 데이터의 개수에 해당하는 정보값(#3)의 신호 파형(본 발명의 제2 동작예)을,
(hh)DQM은 임의의 타이밍에 외부로부터 인가된 DQM신호의 파형(본 발명의 제2 동작예)을,
(ii)IDQM은 (hh)DQM신호를 입력받은 데이터 마스킹 제어부(10)에서 출력된 IDQM신호의 파형(본 발명의 제2 동작예)을,
(jj)I/O 0~n은 (ii)IDQM를 입력받은 입/출력 제어부(30)에 의해 출력되는 데이터의 파형(본 발명의 제2 동작예)을 도시하였다.
SDRAM의 경우 전체 동작이 외부 입력신호인 (aa)CLK의 라이징 엣지에 동기(sync.)되어 동작을 하게된다.
외부로부터 입력된 제어신호 (bb)Command 즉, CKE,/CS,/RAS,/CAS,/WE등의 제어신호들을 조합하여 엑티브 모드(ACTV)로 전환된 후, 리드(READ) 동작을 수행하게 된다.
이 때, 어드레스 버스(ADDR)에는 리드(read)하고자 하는 데이터의 주소지(addr1)값이 실리게된다.
이 주소지(addr1)에 저장된 데이터들은 입출력 제어부(30)에 의해 시리얼(serial) 방식으로 외부로 출력된다.
이 때, (dd)DQM신호가 입력되면 동일 클럭 시점에서 ADDR에는 마스킹할 데이터의 개수에 해당하는 2진 데이터(#1:연속하여 1개의 데이터를 마스킹하는 경우)가 실리게 되고, 카운터(20)는 #1을 입력받아 (aa)CLK에 동기하여 다운 카운팅을 한다.
데이터 마스킹 제어부(10)는, (ee)IDQM에 도시된 바와 같이, 카운터(20)의 카운팅값이 "0(zero)"으로 카운트되는 동안(즉, 1클럭 구간에 동안) IDQM신호를 "High"로 출력한다.
따라서, (ee)IDQM을 입력받은 입/출력 제어부(30)는 해당 주소지(addr1)의 데이터를 출력함에 있어서 (ff)I/O 0~n에 도시된 바와 같이 (ee)IDQM이 "High"레벨을 유지하는 구간에 해당하는 3번째 데이터를 출력하지 않게 된다.
(이상, 하나의 데이터를 마스킹한 본 발명의 제1 동작예)
그리고, 세 개의 데이터를 연속하여 마스킹하는 경우의 동작은 다음과 같다.
상기 과정에서 (dd)DQM신호와 똑같이 (hh)DQM신호가 입력되고 이 때, 동일 클럭 시점에서 ADDR에는, (gg)ADDR에 도시된 바와 같이, 마스킹할 데이터의 개수에 해당하는 2진 데이터(#3:연속하여 3개의 데이터를 마스킹하는 경우)가 실리게 된다.
카운터(20)는 #3을 입력받아 (aa)CLK에 동기하여 다운 카운팅을 한다.
데이터 마스킹 제어부(10)는, (ii)IDQM에 도시된 바와 같이, 카운터(20)의 카운팅값이 "0(zero)"으로 카운트되는 동안(즉, 세 클럭 구간에 동안) IDQM신호를 "High"로 출력한다.
따라서, (ii)IDQM을 입력받은 입/출력 제어부(30)는 해당 주소지(addr1)의 데이터를 출력함에 있어서 (jj)I/O 0~n에 도시된 바와 같이 (ii)IDQM이 "High"레벨을 유지하는 구간에 해당하는 3,4,5번째 데이터를 출력하지 않게 된다.
(이상, 세 개의 데이터를 연속하여 마스킹한 본 발명의 제2 동작예)
이상에서 설명한 바와 같이, 본 발명에 의한 데이터 마스킹 방법 및 그 회로를 이용하면 DQM신호를 매 클럭마다 계속 모니터하지 않고도 DQM신호의 입력 초기에 어드레스 버스에 실린 정보값을 이용하여 몇 개의 데이터를 마스킹할 것인가에 대한 정보를 모두 알 수 있으므로 DQM신호 입력단에서의 전력소비를 절약할 수 있는 효과가 있다.

Claims (3)

  1. 공통클럭에 의하여 동기되어 동작하는 SDRAM의 입/출력되는 데이터를 제한하는 데이터 마스킹 방법에 있어서,
    데이터 마스킹을 위한 DQM신호를 한 클럭 구간 동안만 발생시키며, 이와 동시에 어드레스 버스를 통하여 연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 발생시키는 제1단계와;
    상기 제1단계에서 발생시킨 DQM신호를 모니터링하는 제2단계와;
    상기 제2단계에서 DQM신호의 발생이 검출되면 상기 어드레스 버스의 정보값을 읽어들이는 제3단계와;
    상기 제3단계에서 읽어들인 어드레스 버스의 정보값을 이용하여 입/출력되는 데이터를 연속하여 마스킹하는 제4단계로 이루어진 것이 특징인 데이터 마스킹 방법.
  2. 청구항 1에 있어서,
    상기 제3단계에서는 상기 어드레스 버스의 정보값을 카운터를 이용하여 입력받고,
    상기 제4단계에서는 상기 카운터를 상기 공통클럭에 의해 다운 카운팅하여, 상기 카운터의 계수값이 "0(zero)"으로 다운 카운팅될 때까지 데이터의 입/출력을 제한하는 것이 특징인 데이터 마스킹 방법.
  3. SDRAM의 입/출력되는 데이터를 제한하는 데이터 마스킹 회로에 있어서,
    연속하여 마스킹할 데이터의 개수에 해당하는 정보값을 어드레스 버스를 통하여 입력받아 다운 카운팅을 하는 카운터와;
    외부 패드로부터 입력되는 데이터 마스킹을 위한 DQM신호를 입력받아 상기 카운터의 계수값이 "0(zero)"으로 다운 카운팅 될 때까지 내부 마스킹 신호 IDQM을 출력하는 마스킹 제어부와;
    데이터를 메모리 내/외부로 입/출력시키며, 상기 마스킹 제어부로부터 출력된 IDQM신호를 입력받아 데이터의 입/출력을 제한하는 입출력 제어부를 포함하여 이루어진 것이 특징인 데이터 마스킹 회로.
KR1019990051006A 1999-11-17 1999-11-17 데이타 마스킹 방법 및 회로 KR100349357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990051006A KR100349357B1 (ko) 1999-11-17 1999-11-17 데이타 마스킹 방법 및 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990051006A KR100349357B1 (ko) 1999-11-17 1999-11-17 데이타 마스킹 방법 및 회로

Publications (2)

Publication Number Publication Date
KR20010046992A true KR20010046992A (ko) 2001-06-15
KR100349357B1 KR100349357B1 (ko) 2002-08-21

Family

ID=19620436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051006A KR100349357B1 (ko) 1999-11-17 1999-11-17 데이타 마스킹 방법 및 회로

Country Status (1)

Country Link
KR (1) KR100349357B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807593B1 (ko) * 2001-12-29 2008-02-28 주식회사 하이닉스반도체 반도체메모리장치의 데이터마스크회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807593B1 (ko) * 2001-12-29 2008-02-28 주식회사 하이닉스반도체 반도체메모리장치의 데이터마스크회로

Also Published As

Publication number Publication date
KR100349357B1 (ko) 2002-08-21

Similar Documents

Publication Publication Date Title
US5581512A (en) Synchronized semiconductor memory
US5450364A (en) Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
US7778099B2 (en) Semiconductor memory, memory system, and memory access control method
KR0184914B1 (ko) 동기형 반도체 기억장치
KR100321816B1 (ko) 반도체기억장치
US6205046B1 (en) Synchronous dynamic random-access memory
US20030217225A1 (en) Semiconductor memory device having external data load signal and serial-to-parallel data prefetch method thereof
US6144616A (en) Semiconductor memory device
US5812489A (en) Single-chip synchronous dynamic random access memory (DRAM) system
KR100245078B1 (ko) 고속 버스트 제어 방법 및 장치
US7558932B2 (en) Semiconductor memory device and method for operating the same
JP2746222B2 (ja) 半導体記憶装置
EP0766251A2 (en) Semiconducteur memory device having extended margin in latching input signal
US7965572B2 (en) Semiconductor device and information processing system
JPH10162576A (ja) 半導体メモリ装置のカラム選択ラインイネーブル回路
KR100675578B1 (ko) 제어 회로 및 반도체 기억 장치
US6708264B1 (en) Synchronous memory device with prefetch address counter
US20040223354A1 (en) Semiconductor memory device having high-speed input/output architecture
KR20010046992A (ko) 데이터 마스킹 방법 및 회로
US6260106B1 (en) Synchronous data storage system having re-drive circuits for reduced signal line loading
JP2000331498A (ja) 半導体記憶装置
US7548465B2 (en) Low current consumption semiconductor memory device
US5579271A (en) Automatic test circuit for a semiconductor memory device capable of generating internal ras and cas signals, and row and column address signals
KR19980040799A (ko) 반도체 메모리 장치의 자동 프리차아지 신호 발생회로
JP2001243772A (ja) ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee