JP3821984B2 - 集積回路用ボンド・パッド設計 - Google Patents

集積回路用ボンド・パッド設計 Download PDF

Info

Publication number
JP3821984B2
JP3821984B2 JP12334299A JP12334299A JP3821984B2 JP 3821984 B2 JP3821984 B2 JP 3821984B2 JP 12334299 A JP12334299 A JP 12334299A JP 12334299 A JP12334299 A JP 12334299A JP 3821984 B2 JP3821984 B2 JP 3821984B2
Authority
JP
Japan
Prior art keywords
bond pad
pad support
support layer
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12334299A
Other languages
English (en)
Other versions
JP2000036510A (ja
Inventor
チッティぺッディ サイレッシュ
ワンダ ラヤン ヴィヴィアン
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーセント テクノロジーズ インコーポレーテッド filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JP2000036510A publication Critical patent/JP2000036510A/ja
Application granted granted Critical
Publication of JP3821984B2 publication Critical patent/JP3821984B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、概して、集積回路に関し、特にボンド・パッドを内蔵する集積回路に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】
集積回路の装置の数または次元、および１秒間の間に、数百万の命令（ＭＩＰＳ）に達する場合がある、回路処理速度のような集積回路（ＩＣ）技術のいくつかの面が注目されている。明らかに、これらの分野の進歩は、非常に魅力のあるものであり、容易に理解される。しかし、超大規模集積（ＶＬＳＩ）回路技術の他のいくつかの面も非常に重要である。例えば、集積回路は、より大きな電気回路でどんなふうにでも使用できるように電気的に接触させなければならない。集積回路パッケージの外部ピンからの上記電気回路は、一般に、集積回路の縁部上に位置するボンド・パッドを通して集積回路に接続しなければならない。通常、マイクロチップ・ダイのレベルのところで露出している上記ボンド・パッドは、上記ダイ上の集積回路と、マイクロチップが設置される上記電気回路との間で相互接続を行う。ボンド・パッドは、一般に、集積回路ダイの縁部上に位置する。ボンド・パッドは、バッファおよび導電性相互接続装置とを通して、集積回路の装置に電気的接続している金属領域である。ボンド・パッドは、層形成プロセス中に形成されるが、完成した集積回路パッケージの外部ピンに接続するために、最終的には、ワイヤをボンド・パッドに取り付けなければならない。従来技術の限界およびワイヤの物理的サイズ、並びにボンド・パッドの性質のために、装置のサイズと比較すると、ボンド・パッドは比較的サイズが大きい。ワイヤのサイズのため、ボンド・パッドは、チップの表面のかなりの部分を占める。それ故、ボンド・パッドの下の領域は、チップ全体の面積のかなりの部分を占める。
【０００３】
上記パッケージとボンド・パッドとの間の電気的接続は、物理的な完全な状態および高い電気伝導度を必要とする。上記接続を形成するために使用される、従来のボンディング・プロセスは、通常、ワイヤとボンド・パッドとの間に良好な接続を行うために、高い温度および／または比較的高い圧力とを必要とする。通常、誘電層の頂部に位置するボンド・パッドを使用した場合、上記ボンディング条件により、誘電体中に熱的および機械的応力が発生する。上記応力は、誘電体中に欠陥を生じ、その欠陥により、ボンド・パッドとその下の導電性基板との間の誘電体を通して大きな漏洩電流が流れる。上記漏洩電流が発生するので、従来から、能動装置用のボンド・パッドの下では基板を使用することができず、そのため、装置のパッキングに使用可能な領域が減少する。バッファは、通常、集積回路の縁部上のボンド・パッドの間に位置しているので、ボンド・パッドの下に設置することができない。同様に、上記バッファまたは他の装置を収容するために、ボンド・パッドの間の空間を広くしなければならない。
【０００４】
従来技術の場合には、ボンド・パッドの下の金属層に簡単な金属製のクッションを蒸着することにより、能動回路が、ボンド・パッドのフットプリントの下の、集積回路の下部層にうまく形成された。この金属パッドは、その下の誘電層をワイヤ・ボンディング・プロセスの圧力および熱から保護するクッションとしての働きをする。しかし、技術が進歩して、装置のサイズがより小型になり、０．３または０．２５ミクロン程度の大きさになると、この金属パッドはその効力を失った。装置の大きさが０．３ミクロンの集積回路を検査すると、サンプルの少なくとも５０％の誘電体内に亀裂が見られる。それ故、この技術は、装置のサイズが０．３ミクロンになった場合に、実用上の限界に達したと結論づけざるをえない。
【０００５】
従って、この技術に必要なものは、ボンディング・プロセス中に、回路構造体に損傷を与える危険性を実質的に軽減し、チップ面積をより有効に使用することができるボンド・パッド支持構造体を提供するための改良型の方法である。
【０００６】
【課題を解決するための手段】
従来技術の上記欠点を解決するために、本発明は、その上にボンド・パッドを持つ集積回路で使用するためのボンド・パッド支持構造体を提供する。ある実施形態の場合には、上記ボンド・パッド支持構造体は、ボンド・パッドの下に位置していて、その内部に形成された開口部を持つ支持層を備える。ボンド・パッド支持構造体は、さらに、導電層上に位置していて、少なくとも上記開口部の一部上に、ボンド・パッド支持面を形成するために、少なくとも部分的に開口部内に延びている誘電層を含む。ある実施形態の場合、上記第一のボンド・パッド支持層は、導電性金属を含むことができ、第二のボンド・パッド支持層は、誘電材料を含むことができる。
【０００７】
それ故、本発明は、その内部において、第一のボンド・パッド支持層の開口部の少なくとも一部が、第一のボンド・パッド支持層で満たされている独特のボンド・パッド構造体を供給する。これら二つの層の構造体での協力により、集積回路の内部応力およびボンディング応力に対して作動力トランスジューサとしての働きをする傾斜合成支持構造体が形成されるものと考えられる。
【０００８】
他の実施形態の場合には、ボンド・パッド支持構造体は、さらに、複数の開口部を含む。この場合、各開口部は、第一のボンド・パッド支持層に、幾何学的パターン状に形成される。有利な実施形態の場合には、第一のボンド・パッド支持層は、ボンド・パッドのすぐ下に存在する。しかし、ボンド・パッド支持層は、ボンド・パッドの下の他のレベルのところにも位置することができることを理解することができるだろう。この特定の実施形態をある観点から見た場合、上記開口部は、第一のボンド・パッド支持層に複数の入れ子状態の幾何学的パターンを形成する。これらの入れ子状の幾何学的パターンは、種々の幾何学的形状をとることができる。例えば、これら入れ子状の幾何学的パターンは、長方形であっても、六角形であっても、八角形であっても、またはどんな形であってもよい。さらに他の観点から見た場合、入れ子状態の幾何学的パターンは、同心の幾何学的パターンである。
【０００９】
開口部または上記入れ子状の幾何学的パターンは、また変化することができる。ある実施形態の場合には、入れ子状の幾何学的パターンの外側のものは、上記パターンの内側のものより幅が広い。さらに、入れ子状の幾何学的パターンは、ある距離だけ相互に間隔を置くことができる。この距離は、上記パターンの内側のものから、その外側のものにいくに従って次第に短くなっていく。上記寸法および間隔は、所定の集積回路設計の異なる応力要件を満たすために、変化させることができる。
【００１０】
さらに他の実施形態の場合には、入れ子状の幾何学的パターンは、ボンド・パッドの下面の少なくとも一部の下に位置している。別の方法としては、ボンド・パッドの下面を入れ子状の幾何学的パターンの上に位置させることもできるし、上記開口部をボンド・パッドの下面の少なくとも一部の下に位置させることもできる。
【００１１】
他の観点から見た場合、本発明は、その上にボンド・パッドを持つ集積回路に、ボンド・パッド支持構造体を製造するための方法を提供する。例示としての一実施形態の場合、この方法は、ボンド・パッドの下に、第一のボンド・パッド支持層を形成するステップと、上記第一のボンド・パッド支持層内に開口部を形成するステップと、上記開口部の少なくとも一部の上に、ボンド・パッド支持面を形成するために、第一のボンド・パッド支持層の上、および開口部の少なくとも一部のところに第二のボンド・パッド支持層を形成するステップとからなる。
【００１２】
さらに他の実施形態の場合には、本発明は、集積回路システムを提供する。ある実施形態の場合には、上記集積回路システムは、下面を持ち、集積回路システム上に位置するボンド・パッドと、ボンド・パッド支持構造体を備える。この特殊な実施形態の場合には、ボンド・パッド構造体は、ボンド・パッドの下に位置していて、その内部に形成された複数の入れ子状の幾何学的パターンの開口部を持つ導電性金属層を含む。ボンド・パッド構造体は、さらに、導電層の上に位置していて、入れ子状の幾何学的パターンの開口部の少なくとも一部の上にボンド・パッド支持面を形成するために、少なくともその一部が、入れ子状の幾何学的パターン開口部内に延びている誘電層を含む。この観点から見た場合、入れ子状の幾何学的パターンの開口部は、下面の少なくとも一部の下に位置する。
【００１３】
すでに、本発明のどちらかといえば、広い意味での、好適なまた別の特徴を概略説明したので、当業者であれば、以下の本発明の詳細な説明をよりよく理解することができるだろう。本発明の特許請求の範囲の主題である本発明の他の特徴について以下に説明する。当業者であれば、開示したコンセプトおよび特定の構造体を、本発明の同じ目的を実行する目的で、他の構造体を設計および修正するためのベースとして使用することができることを容易に理解することができるだろう。当業者であれば、上記の同じ構造体が、その最も広い形で、本発明はの精神および範囲内に含まれることを理解されたい。
本発明をさらによく理解してもらうために、添付の図面を参照しながら以下に説明する。
【００１４】
【発明の詳細な説明】
最初に、図１について説明すると、この図は、例示としての従来の集積回路ダイの平面図である。全体を参照番号１００で示す集積回路（ダイ）は、ダイ全体１００を覆う誘電層１０１を備える。上記誘電層１０１は、複数の金属ボンド・パッド１０３の一部１０５を露出させるためにパターン形成されている。（図示していない）半導体基板上に形成されたダイ１００の領域は、種々の機能を持つ複数の代表的なマイクロ回路１１０、１２０、１３０、１４０を備える。
【００１５】
当業者であれば、ゲート、ソースおよびドレーン領域等の組み合わせが、種々の機能を行うように設計することができる半導体回路を構成することを理解することができるだろう。集積回路は、複数の電子モジュールを構成するこれら半導体装置のある組み合わせの集合体を備える。例えば、これらのモジュールは、クロック、中央処理装置、メモリ・アレイ、数字コプロセッサ、または特定の機能を持つ他のモジュールを含むことができる。選択したモジュールは、その集積回路の使用目的の性質により異なることは明らかである。ダイ上への種々のモジュールの設置は、本発明の範囲および意図に影響を与えない設計上の考慮により異なる。しかし、本明細書に記載する目的の場合には、能動マイクロ回路１１０、１２０、１３０、１４０は、ボンド・パッド１０３の下の領域内に位置する。これらモジュールは、ダイ１００の一次マイクロ回路と呼ぶことができる。個々の回路１３０、１４０は、ダイ１００の導電層内に形成された回路トレースにより、特殊なマイクロチップ・ダイ上のボンド・パッド１０３に電気的に接続している。
【００１６】
当業者であれば、半導体ウェーハの表面上に形成された回路が、はっきりとしたフットプリントを形成することを理解することができるだろう。それ故、各ボンド・パッド１０３は、ボンド・パッド・フットプリントを形成する。０．３ミクロンより大きな装置サイズを取り扱う従来技術の場合には、個々の回路１１０、１２０、１３０、１４０を、ボンド・パッド１０３の下の金属層に、金属クッション・パッド１０９を形成することにより、ボンド・パッド１０３の下のダイ１００の下部層内にきちんと組み立てられた。ボンド・パッド１０３のフットプリントは、少なくとも空間内において、上記下の金属層のクッション・パッド１０９に整合している。
【００１７】
図２について説明すると、この図は、図１の集積回路の一部を２−２面に沿って切断した断面図である。この図は、ボンド・パッド１０３の下に、ボンド・パッド１０３、金属および誘電層および能動装置を含むダイ１００の周辺の一部を示す。この図は、また、基板２０１、代表的能動半導体装置２０３、第一誘電層２１１、第二誘電層２１２、第一金属層２２１、第三誘電層２１３、第二金属層２２２、第四誘電層２１４、第三金属層２２３、第五誘電層２１５、第四金属層２２４、第六誘電層２１６、第五金属層２２５、および第七誘電体１０１を示す。上記第五金属層２２５のアクセス可能な部分は、図１のボンド・パッド１０３の露出部分１０５である。ワイヤ２３０はボンド・パッド１０３に接着している。
【００１８】
以下の説明のために、ボンド・パッド１０３の下の能動半導体装置２０３は、一次マイクロ回路１１０の任意の能動回路を示すことにする。誘電層２１１、２１２内の窓２５１は、基板２０１と金属層２２１との間を電気的に接続するためのものである。ボンド・パッド１０３に最も近い金属層２２４は、ボンディング・プロセス中、ボンド・パッド１０３の下の誘電層２１１、２１２、２１３および２１４の亀裂を防止するために、応力除去を行うためのものである。第四金属層２２４は、第五金属層２２５上のボンド・パッド１０３の下に形成された金属シートを含む。ボンド・パッド１０３の下の領域は、それ故、能動回路用に使用することができ、その場合には、ボンド・パッド１０３の下の誘電層への損傷の恐れが少なくなる。ボンド・パッド１０３の下に位置する能動回路により、ボンド・パッド１０３相互間の距離をさらに短くすることができ、それにより、周辺の直線単位距離に、より多くのボンド・パッド１０３を設置することができる。さらに、この物理的レイアウトにより、シリコンをさらに効率的に使用することができ、それにより、一枚のウェーハ当たりのダイの歩留まりを高くすることができる。
【００１９】
図２の能動半導体装置２０３は、能動装置、より詳しく説明すると、電界効果トランジスタを示す。上記電界効果トランジスタは、ゲート構造体２３１、上記ゲート構造体２３１の対向側面上に設けられたソース／ドレーン領域２３３および２３５を持ち、上記ゲート構造体２３１の対向側面上に設けられた側壁２３７および２３９を絶縁している。ゲート構造体２３１は、ポリシリコンから形成される。酸化ゲートのようなゲート構造体２３１の絶縁部分は、当業者なら周知のものである。第一および第二誘電層２１１および２１２は、それぞれ、テトラエチルオルソシリケート（ＴＥＯＳ）およびボロホスホ−テトラエチルオルソシリケート（ＢＰＴＥＯＳ）のような共形誘電体である。他の誘電層も、周知の蒸着酸化物または窒化物から形成することができる。上記金属層としては、アルミニウム、または半導体装置で使用するのに適している、他の導電性金属を使用することができる。シリコンのような添加物を少量含むことができる。図に示すように、能動半導体装置２０３の少なくとも一部をボンド・パッド１０３のフットプリントの下に直接形成することができる。マイクロ回路形成の詳細は、当業者なら周知である。本発明の重要な点は、ボンド・パッドの下の誘電層の損傷を防止することである。
【００２０】
当業者であれば、誘電層および金属層を蒸着し、パターン形成し、また上記装置を形成するための周知の技術を使用して、図示の構造体を容易に製造することができるだろう。例えば、周知の写真製版プロセス、イオン注入プロセス、エッチング・プロセス等を使用することができる。それ故、適当なプロセスの詳細な説明は省略する。もちろん、集積回路の詳細な構造は、その集積回路にとって必要な用途により異なる。ボンディング・パッドへの実装接続は、現在使用されている任意の従来および周知の技術により行われる。図示の実施形態の場合には、ワイヤ２３０の配置およびボンディングが行われている間、第四金属層２２４が、能動半導体装置２０３を保護する。ボンド・パッド１０３のフットプリントは、第四金属層２２４のフットプリント、および能動半導体装置２０３のフットプリントとほぼ整合している。
【００２１】
図示の実施形態での変更は、当業者にとって周知である。五つの金属層を含む実施形態について説明してきたが、金属層は五つより少なくともなくてもよいし、多くてもよい。さらに、ボンド・パッドは、集積回路の周辺に設置する必要はない。
【００２２】
引続き図２を参照しながら図３について説明すると、この図は、本発明の原理に従って組み立てられた、第一ボンド・パッド支持層の例示としての一実施形態である。全体を参照番号３００で示す第一ボンド・パッド支持層は、複数の開口部３１０、３２０、３３０、３４０、３５０、３６０を備える。有利な実施形態の場合には、上記第一ボンド・パッド支持層３００は、ボンド・パッド層（第五金属層）２２５の下の第四金属層２２４に形成される。第四金属層２２４は、また第一ボンド・パッド支持層３００とも呼ばれる。この実施形態の場合には、複数の各開口部３１０、３２０、３３０、３４０、３５０、３６０は、第一ボンド・パッド支持層３００に、入り子状の幾何学的パターンを形成する。金属層２２４に、上記複数の開口部３１０、３２０、３３０、３４０、３５０、３６０を形成するために、当業者にとって周知の従来の写真製版プロセスを使用することができる。特定の有利な実施形態の場合には、上記入り子状の幾何学的パターンは、同心の幾何学的パターンである。この図では八角形になっているが、上記幾何学的形は、種々の形をとることができる。例えば、上記幾何学的形状は、長方形であっても、六角形であっても、八角形成であっても、またはどのような形であってもよい。好適な実施形態の場合には、選択した任意の外側の開口部３２０、３３０、３４０、３５０または３６０は、上記幾何学的形状の中心に比較的近い開口部３１０、３２０、３３０、３４０、３５０より大きい。すなわち、開口部３６０は、開口部３５０より大きく、開口部３５０は、開口部３４０より大きい。（ｘ5＞ｘ4＞ｘ3＞ｘ2＞ｘ1）。
【００２３】
図４について説明すると、この図は、図３の第一ボンド・パッド支持層３００を４−４面に沿って切断した断面図である。他の有利な実施形態の場合には、開口部３１０、３２０、３３０、３４０、３５０および３６０は、図２の第五誘電層２１５の表面まで、第一ボンド・パッド支持層３００を貫通するように、従来の方法によりパターン形成されている。図示の実施形態は、金属層２２４の代表的サイズの六つの同心開口部３１０、３２０、３３０、３４０、３５０、３６０を含むが、当業者であれば、本発明の範囲および意図から逸脱することなしに、上記開口部の数およびそのサイズを変化させることができることを理解することができるだろう。
【００２４】
引続き図２および図３を参照しながら、図５ついて説明すると、この図は、その上に形成された第二ボンド・パッド支持層５００を含む、図３の第一ボンド・パッド支持層を４−４面に沿って切断した断面図である。好適な実施形態の場合には、一つの誘電層を備えるこの第二ボンド・パッド支持層５００は、複数の開口部３１０、３２０、３３０、３４０、３５０、３６０を少なくとも部分的に充填するように、また隣接する誘電層５１０を形成するように、第一ボンド・パッド支持層３００上に蒸着される。上記隣接誘電層５１０は、図２の第六誘電層２１６に類似の層にすることができる。有利な実施形態の場合には、隣接誘電層５１０は、第一ボンド・パッド支持層３００上に位置していて、その一部が、開口部３１０、３２０、３３０、３４０、３５０、３６０に延びる。図５は、第二ボンド・パッド支持層５００が、開口部３１０、３２０、３３０、３４０、３５０、３６０の全長にわたって、ボンド・パッド支持面５２０を形成する状態を示すが、上記ボンド・パッド支持面を、上記開口部３１０、３２０、３３０、３４０、３５０、３６０の一部の上だけに形成することもできることを理解されたい。第一ボンド・パッド支持層３００および第二ボンド・パッド支持層５００は、協力して、ボンド・パッド１０３の下のボンド・パッド支持構造体を形成する。
【００２５】
引続き図２を参照しながら、図６について説明すると、この図は、図５のボンド・パッド支持構造体を使用する例示としての集積回路の一部を４−４面に沿って切断した断面図である。代表的な集積回路の下の構造体は、基板２０１から誘電層２１５を通る集積回路に類似している。しかし、図５の集積回路は、図６の開口部３１０、３２０、３３０、３４０、３５０および３６０が、第四金属層６２４でパターン形成されているという点で、図２の集積回路とは異なる。第六誘電層６１６は、第四金属層６２４上にすでに蒸着されていて、開口部３１０、３２０、３３０、３４０、３５０および３６０を少なくとも部分的に充填している。開口部３１０、３２０、３３０、３４０、３５０、３６０の厚さが、上記支持構造体から遠ざかるに連れて、次第に厚くなっていることに留意されたい。さらに、入れ子状の幾何学的パターンの間の間隔は、内部のパターン、例えば、入れ子状の幾何学的パターンの３１０から、外部のパターンへ進むにつれて、例えば、入れ子状の幾何学的パターンの３６０の方向に進むにつれて狭くなる。
【００２６】
引続き図５を参照しながら、図７について説明すると、この図は、参照のために重畳しているボンド・パッド・フットプリントを持つ、図５のボンド・パッド支持層を７−７面に沿って切断した断面図である。この図を見れば分かるように、ボンド・パッド・フットプリント１０３は、誘電体によりすでに充填されている、一番外側の開口部３６０の少なくとも一部の上を延びる。ボンド・パッド１０３の露出部分１０５も、同様に、参照用に図示してある。それ故、特に有利な実施形態の場合には、ボンド・パッド支持構造体５３０は、図２の第四金属層２２４の金属、および図２の第六誘電層２１６が、交互に重なっている複数の同心幾何学的パターンからなる。試験の結果、本発明の原理により作った構造体は、下の回路に致命的損傷を起こさずに、結合力の５０％までの増大に耐えることが分かった。それ故、これら二つの層の間の構造体の間の協力により、集積回路の結合応力を緩衝する差動力トランスジューサとしての働きをする傾斜合成支持構造体が形成されるものと考えられる。
【００２７】
上記説明を読めば、本発明は、その上に位置するボンド・パッドを持つ、集積回路で使用するためのボンド・パッド支持構造体を提供ものであることが分かるだろう。ある実施形態の場合には、ボンド・パッド支持構造体は、ボンド・パッドの下に位置していて、その内部に形成されたボンド・パッドを持つ支持層を備える。ボンド・パッド支持構造体は、さらに、導電層の上に位置していて、上記開口部の少なくとも一部の上に、ボンド・パッド支持面を形成するために、上記開口部の少なくとも一部に延びる誘電層を含む。ある実施形態の場合には、第一ボンド・パッド支持層は、導電性金属を含むことができ、第二ボンド・パッド支持層は、誘電性材料を含むことができる。
【００２８】
本発明を詳細に説明してきたが、当業者であれば、その最も広い意味で、本発明の精神および範囲から逸脱することなしに、本発明を種々に変更し、置き換えおよび修正することができることを理解されたい。
【図面の簡単な説明】
【図１】例示としての従来の集積回路ダイの平面図である。
【図２】図１の集積回路の一部を２−２面に沿って切断した断面図である。
【図３】本発明の原理に従って組み立てた第一のボンド・パッド支持層の一実施形態の平面図である。
【図４】図３の第一のボンド・パッド支持層を４−４面に沿って切断した断面図である。
【図５】その上に形成された第二のボンド・パッド支持層を持つ、図３の第一のボンド・パッド支持層を４−４面に沿って切断した断面図である。
【図６】図５のボンド・パッド支持構造体を使用する、例示としての集積回路の一部を４−４面に沿って切断した断面図である。
【図７】参照のための、ボンド・パッド・フットプリントを持つ、図５のボンド・パッド支持層を７−７面に沿って切断した断面図である。

Claims (4)

  1. その上に配置されるボンド・パッドを有する、集積回路で使用するための、ボンド・パッド支持構造体であって、
    ボンド・パッドの下方に位置していて、その内部に形成された複数の開口部を持つ導電性金属の第一のボンド・パッド支持層であって、前記開口部が、前記導電性金属第一ボンド・パッド支持層に、複数の入れ子状の幾何学的パターンを形成し、この入れ子状の幾何学的パターン外側のパターンの幅が、前記入れ子状の幾何学的パターンの内側のパターンの幅より広くなっている第一のボンド・パッド支持層と、
    前記第一ボンド・パッド支持層の上に位置していて、前記開口部の少なくとも一部上にボンド・パッド支持面を形成するように、前記開口部の中に少なくともその一部が延びる、非導電性材料からなる第二のボンド・パッド支持層と、
    前記第二のボンド・パッド支持層のすぐ上に位置するボンド・パッドと、
    前記ボンド・パッド、前記第一ボンド・パッド支持層および前記第二のボンド・パッド支持層の下方に位置する回路とを備えるボンド・パッド支持構造体。
  2. その上に配置されるボンド・パッドを有する集積回路に用いるボンド・パッド支持構造体を形成する方法であって、
    基板上に回路を形成するステップと、
    前記回路上に、導電性金属の第一のボンド・パッド支持層を形成するステップと、
    前記第一ボンド・パッド支持層に開口部を形成するステップであって、前記開口部が、前記導電性金属第一ボンド・パッド支持層に、複数の入れ子状の幾何学的パターンを形成し、この入れ子状の幾何学的パターン外側のパターンの幅が、前記入れ子状の幾何学的パターンの内側のパターンの幅より広くなっているステップと、
    前記開口部の少なくとも一部上にボンド・パッド支持面を形成するために、前記第一ボンド・パッド支持層上および前記開口部の少なくとも一部上に、第二ボンド・パッド支持層を形成するステップと、
    前記第二ボンド・パッド支持層上にすぐ、前記ボンド・パッドを形成するステップとを含み、
    前記第二ボンド・パッド支持層を形成するステップは、誘電体層を形成するステップからなる方法。
  3. 集積回路システムであって、
    フットプリントを持ち、集積回路システム上に位置するボンド・パッドと、
    ボンド・パッド支持構造体とを備え、該ボンド・パッド支持構造体が、
    前記ボンド・パッドの下方に位置していて、その内部に複数の開口部を持ち、その各々が複数の入れ子状の幾何学的なパターンを導電性金属の第一ボンド・パッド支持層に形成している、導電性金属の第一のボンド・パッド支持層であって、前記入れ子状の幾何学的パターンを形成し、この入れ子状の幾何学的パターン外側のパターンの幅が、前記入れ子状の幾何学的パターンの内側のパターンの幅より広くなっている第一のボンド・パッド支持層と、
    非導電性材料からなり、前記第一のボンド・パッド支持層の上に位置し、前記開口部の少なくとも一部分上にボンド・パッド支持面を形成するように、前記開口部の中に少なくともその一部が延びる第二のボンド・パッド支持層と、
    前記ボンド・パッド、前記第一ボンド・パッド支持層、および前記第二のボンド・パッド支持層の下方に位置する回路と、を含む集積回路システム。
  4. 請求項３に記載の集積回路システムにおいて、前記入れ子状の幾何学的にパターン形成された開口部が、同心幾何学的パターンである集積回路システム。
JP12334299A 1998-05-04 1999-04-30 集積回路用ボンド・パッド設計 Expired - Lifetime JP3821984B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/072,369 US5986343A (en) 1998-05-04 1998-05-04 Bond pad design for integrated circuits
US09/072369 1998-05-04

Publications (2)

Publication Number Publication Date
JP2000036510A JP2000036510A (ja) 2000-02-02
JP3821984B2 true JP3821984B2 (ja) 2006-09-13

Family

ID=22107127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12334299A Expired - Lifetime JP3821984B2 (ja) 1998-05-04 1999-04-30 集積回路用ボンド・パッド設計

Country Status (4)

Country Link
US (2) US5986343A (ja)
JP (1) JP3821984B2 (ja)
KR (1) KR100324832B1 (ja)
TW (1) TW409376B (ja)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526376B2 (ja) 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
EP0923126A1 (en) * 1997-12-05 1999-06-16 STMicroelectronics S.r.l. Integrated electronic device comprising a mechanical stress protection structure
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
US5942800A (en) * 1998-06-22 1999-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Stress buffered bond pad and method of making
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6734093B1 (en) * 1999-03-17 2004-05-11 Intel Corporation Method for placing active circuits beneath active bonding pads
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US7388289B1 (en) * 1999-09-02 2008-06-17 Micron Technology, Inc. Local multilayered metallization
US6503820B1 (en) * 1999-10-04 2003-01-07 Koninklijke Philips Electronics N.V. Die pad crack absorption system and method for integrated circuit chip fabrication
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6790757B1 (en) * 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR100358567B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6555910B1 (en) * 2000-08-29 2003-04-29 Agere Systems Inc. Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof
EP1198004A3 (en) * 2000-10-13 2003-10-01 Texas Instruments Inc. Semiconductor device having power distribution lines thereon
US6478212B1 (en) 2001-01-16 2002-11-12 International Business Machines Corporation Bond pad structure and method for reduced downward force wirebonding
US20020180052A1 (en) * 2001-06-05 2002-12-05 Nace Layadi Polish or etch stop layer
US6678950B1 (en) * 2001-11-01 2004-01-20 Lsi Logic Corporation Method for forming a bonding pad on a substrate
US6909196B2 (en) * 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
DE10229493B4 (de) * 2002-07-01 2007-03-29 Infineon Technologies Ag Integrierte Halbleiterstruktur
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US20040036131A1 (en) * 2002-08-23 2004-02-26 Micron Technology, Inc. Electrostatic discharge protection devices having transistors with textured surfaces
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
TWI220565B (en) * 2003-02-26 2004-08-21 Realtek Semiconductor Corp Structure of IC bond pad and its formation method
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US7453158B2 (en) 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US7038280B2 (en) * 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
KR100555524B1 (ko) * 2003-11-01 2006-03-03 삼성전자주식회사 반도체 장치의 본딩패드 및 그 제조방법
US20050151265A1 (en) * 2004-01-14 2005-07-14 Nian Yang Efficient use of wafer area with device under the pad approach
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
DE102004025658A1 (de) * 2004-05-26 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterschaltung und entsprechende Halbleiterschaltung
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP4094012B2 (ja) * 2005-02-21 2008-06-04 松下電器産業株式会社 半導体装置
US20060244156A1 (en) * 2005-04-18 2006-11-02 Tao Cheng Bond pad structures and semiconductor devices using the same
JP2006332533A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
JP2007036021A (ja) * 2005-07-28 2007-02-08 Seiko Epson Corp 半導体装置
JP4761880B2 (ja) * 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
JP2007059581A (ja) * 2005-08-24 2007-03-08 Konica Minolta Opto Inc 固体撮像装置及びカメラモジュール
US7626268B2 (en) * 2005-10-12 2009-12-01 Infineon Technologies Ag Support structures for semiconductor devices
US7351666B2 (en) * 2006-03-17 2008-04-01 International Business Machines Corporation Layout and process to contact sub-lithographic structures
JP5208936B2 (ja) * 2006-08-01 2013-06-12 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
CN101802990B (zh) 2007-07-31 2013-03-13 数字光学欧洲有限公司 使用穿透硅通道的半导体封装方法
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
US7998852B2 (en) * 2008-12-04 2011-08-16 Freescale Semiconductor, Inc. Methods for forming an RF device with trench under bond pad feature
KR101589690B1 (ko) * 2008-12-18 2016-01-29 삼성전자주식회사 반도체 소자의 본딩 패드 및 그의 제조방법
US8072071B2 (en) 2009-02-19 2011-12-06 Infineon Technologies Ag Semiconductor device including conductive element
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
JP5610905B2 (ja) * 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8896124B2 (en) 2011-04-04 2014-11-25 Nxp B.V. Via network structures and method therefor
US20130154099A1 (en) 2011-12-16 2013-06-20 Semiconductor Components Industries, Llc Pad over interconnect pad structure design
KR102076305B1 (ko) 2013-05-13 2020-04-02 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
JP5553923B2 (ja) * 2013-06-14 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置
US9245846B2 (en) 2014-05-06 2016-01-26 International Business Machines Corporation Chip with programmable shelf life
US9620488B2 (en) * 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
US9768135B2 (en) * 2015-12-16 2017-09-19 Monolithic Power Systems, Inc. Semiconductor device having conductive bump with improved reliability
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
DE102021200519A1 (de) 2021-01-21 2022-07-21 Robert Bosch Gesellschaft mit beschränkter Haftung Landungsplatz für eine Silizium-Durchkontaktierung, Substrat, Verfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779940A (en) * 1980-11-06 1982-05-19 Konishiroku Photo Ind Co Ltd Direct positive silver halide color photographic material
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
DE3240327A1 (de) * 1982-10-30 1984-05-03 Messerschmitt-Bölkow-Blohm GmbH, 8000 München Elektrische verbindung zwischen den panelen eines solargenerators fuer satelliten
JPS6164147A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
JP2522837B2 (ja) * 1989-09-19 1996-08-07 富士通株式会社 ウエハ・スケ―ル半導体装置
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process

Also Published As

Publication number Publication date
JP2000036510A (ja) 2000-02-02
KR19990088037A (ko) 1999-12-27
KR100324832B1 (ko) 2002-02-20
US5986343A (en) 1999-11-16
TW409376B (en) 2000-10-21
US6207547B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
JP3821984B2 (ja) 集積回路用ボンド・パッド設計
EP1316112B1 (en) Improved chip crack stop design for semiconductor chips
KR101360815B1 (ko) 반도체 디바이스를 위한 본드 패드 지지 구조체
JP3457123B2 (ja) 半導体装置
US5751065A (en) Integrated circuit with active devices under bond pads
KR100718063B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
US6187658B1 (en) Bond pad for a flip chip package, and method of forming the same
JP2008527710A (ja) 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置
KR20110050957A (ko) 반도체 소자의 관통 비아 콘택 및 그 형성 방법
USRE41355E1 (en) Method for placing active circuits beneath active bonding pads
US6677235B1 (en) Silicon die with metal feed through structure
CN108155155B (zh) 半导体结构及其形成方法
JP2000195866A (ja) 半導体素子のボンディングパッド構造及びその製造方法
JPH06105709B2 (ja) 半導体集積回路装置
TWI434384B (zh) 電子電路裝置與其製造方法
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
KR100495288B1 (ko) 반도체 장치 및 그 제조 방법
JP4350321B2 (ja) 半導体素子のボンディングパッド構造体及びその製造方法
KR100306411B1 (ko) 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체
KR20060097442A (ko) 그루브들을 갖는 본딩패드 및 그 제조방법
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
JP3729680B2 (ja) 半導体装置の製造方法および半導体装置
CN109411407B (zh) 一种半导体器件及其制作方法
TW201133735A (en) Connection pad structure for an electronic component

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term