JP3691016B2 - Ｔｓｏｐメモリーチップハウジングの構成 - Google Patents
Ｔｓｏｐメモリーチップハウジングの構成 Download PDFInfo
- Publication number
- JP3691016B2 JP3691016B2 JP2001510916A JP2001510916A JP3691016B2 JP 3691016 B2 JP3691016 B2 JP 3691016B2 JP 2001510916 A JP2001510916 A JP 2001510916A JP 2001510916 A JP2001510916 A JP 2001510916A JP 3691016 B2 JP3691016 B2 JP 3691016B2
- Authority
- JP
- Japan
- Prior art keywords
- memory chip
- tsop
- tsop memory
- pins
- housings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
- H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
- H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Multi-Conductor Connections (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、請求項１の内容によれば、相互に積み重ねられた少なくとも２つのＴＳＯＰメモリーチップハウジングの構成に関するものである。
【０００１】
ＴＳＯＰメモリーチップハウジング（ＴＳＯＰ：Thin Small Online Package）は、その内部に少なくとも１つのメモリーチップを含んでいる。このメモリーチップには複数のピンがあり、これらのピンは、各ＴＳＯＰメモリーチップハウジングから引き出されている。このようなＴＳＯＰメモリーチップハウジングの記憶容量は、個々のハウジングのスタックにより何倍にも出来る。この場合、なによりも、異なるピンにより駆動されて等しく配線されたメモリーチップの着装に十分注意しなければならない。それゆえ、互いに積み重ねられたハウジングの各ピンを同時に相互接続する再配線面が必要不可欠であり、既に提案されている。
【０００２】
小さな集積回路（PCB−Boardｓ：Printed-Circuit-Boards「プリント基板ボード」）、またはハウジング外側の接続配線フレーム（Leadframes「リードフレーム」）、および個々のハウジング間の湾曲材料(湾曲した構脚)により、このような互いに積み重ねられたＴＳＯＰメモリーチップハウジング実現することが既に提案されている。
【０００３】
提案された解決法は、比較的コストがかかり、このようなハウジングスタックの製造の、コストの安い自動化には、条件付でのみ使用できる。
【０００４】
従って、本発明の目的は、既述のような、生産におけるコストが安く、さらに自動化生産に適したタイプのＴＳＯＰメモリーチップハウジングの構成を提供することにある。
【０００５】
本発明によるこの目的の達成は、請求項１の特徴で示される。その他の請求項は、本発明の有利な構造、および改良を含む。
【０００６】
少なくとも２つの相互に積み重ねられたＴＳＯＰメモリーチップハウジングには、それぞれ少なくとも１つの、ＴＳＯＰメモリーチップハウジング内部に配置されたメモリーチップがあり、このメモリーチップは複数のピンを有しており、このピンは、それぞれのＴＳＯＰメモリーチップハウジングから引き出されていて、再配線された構成により、同じＴＳＯＰメモリーチップハウジングスタックの、それぞれ直接隣接するＴＳＯＰメモリーチップハウジングから引き出されたピンと接続されている。このようなＴＳＯＰメモリーチップハウジングを始めとして、本発明は、再配線された構成が個々のＴＳＯＰメモリーチップハウジングの間に、またはその間の側面に配置された接続配線フレームの形状で実現されている。
【０００７】
個々のハウジングの間、もしくはハウジング間の側面にある接続配線フレームによる接続面、もしくは再配線を提供する結果、既に提案されており、さらに上述された他の解決法と比較して一連の利点が生じる：
−周知の接続配線技術の使用による結果、コストの大幅な節約、
−ハウジング間の再配線面の導入が容易に可能、
−明確な半田領域を簡単な方法で決定；半田の塗布が可能、
−横方向へ半田を生成する方法で起伏の小さい半田を実現。
【０００８】
下記に、図示する実施例に基づいて発明を詳説する。
【０００９】
図１は、本発明による構成の第１の有利な実施例を側面から示した断面図である。
【００１０】
図２は、本発明による構成の第２の有利な実施例を側面から示した断面図である。
【００１１】
図３は、本発明による構成の第３の有利な実施例を側面から示した断面図である。
【００１２】
図４は、本発明による構成の第４の有利な実施例を側面から示した断面図である。
【００１３】
図５は、図４による構成の断面で、図４を縦軸のまわりに９０度回転させたものを示した側面図である。
【００１４】
図６は、本発明による構成の第５の有利な実施例を側面から示した断面図である。
【００１５】
図７は、図６による構成の断面で、図６を縦軸のまわりに９０度回転させたものを示した側面図である。
【００１６】
図８は、本発明による、互いに並行して配置された複数の接続配線フレーム上のキャリアの有利な実施例を示した上面図である。
【００１７】
図９は、組み立てられたＴＳＯＰメモリーチップハウジングと共に、図８による接続配線フレームを示した側面図である。
【００１８】
図１０は、本発明による構成の第６の有利な実施例を側面から示した断面図である。
【００１９】
図１１は、図１０による複数の接続配線フレームと積み重ねられたＴＳＯＰメモリーチップハウジングがあるキャリアを示した側面図である。
【００２０】
図１２は、図１０、もしくは図１１による構成を縦軸のまわりに９０度回転させたものを示した側面図である。
【００２１】
図１〜図１２の各図面において、同じ部材には同じ番号を用いる。
【００２２】
図１の構成は、相互に積み重ねられたＴＳＯＰメモリーチップハウジング１・２の断面を側面から示したものである。そのハウジング１・２から突出したピン１０・２０は、断面でＳ形状（専門用語：gull-wing「ガルウイング」形状）に湾曲しており、間隔をとってそれぞれ平行に整列されている。そして、ピン１０・２０は、再配線および接続構成として機能する接続配線フレーム３により相互に接続されている。特に、接続配線フレーム３の個々の接続配線は、開放されている端部３０において、断面ではＵ形状に形成されている。したがって、接続配線と結ばれＵ形状に湾曲した開放されている端部３０の外側の辺と、上部ハウジング１における個々のピンとは接続している。そして、接続配線と結ばれ開放されている端部３０のＵ湾曲と、下部ハウジング２における個々のピン２０とは接続している。
【００２３】
この構成の主な利点は、相互に接続されたハウジング１・２に追加の構脚、もしくはピン湾曲が必要でないということである。
【００２４】
図２の構成は、次の点で図１の構成と異なっている。図２において、接続配線フレーム３にある個々の接続配線の開放されている端部３０は、下部ＴＳＯＰメモリーチップハウジング２のピン２０と同様に、断面でＳ型に湾曲していて、それぞれが平行に配置されている。この構造で、２つのハウジング１・２におけるピン１０・２０の間で望ましい接続ができるようにするには、上部ＴＳＯＰメモリーチップハウジング１のピン１０の湾曲を単純に下方に湾曲するだけで十分である。
【００２５】
この構成の主な利点は、上部ハウジングのピンを、一度だけ曲げられればよいということである。
【００２６】
図３による構成は、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示す。これらハウジングのピン１０・２０は、ハウジング１・２の間の側面に配置された接続配線フレーム３によりそれぞれ接続されている。フレーム３の個々の接続配線は、ここでは断面でＵ形状であり、各接続配線の開放されている端部が間隔をとるように配置されている。つまり、各”Ｕ”型の辺は、両ハウジング１・２に結ばれているピン１０・２０を接続するように配置されている。
【００２７】
このような構成の主な利点は、接続されるハウジング１・２を接続するのに、湾曲した構脚の追加、つまりピンの湾曲が必要ないということである。（図１による構成と比較できる。）
図４および図５による構成は、同様に、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示す。ピン１０・２０は、ハウジング１・２の間に配置された接続配線フレーム３により、これらハウジングにそれぞれ接続されている。この場合、フレーム３の個々の接続配線は、開放されている端部３０で縦方向に分裂している。分裂している端部３１の一方の半分３１は水平に（上方向や下方向に湾曲することなく）延び、他方の半分３２は下方向に湾曲している。この場合、接続配線フレーム３にある個々の接続配線の開放されている端部３０の両部分３１・３２は、開放されている端部３０の水平に配置された部分３１が上部ハウジングのピン１０と接触し、開放されている端部３０の下方に湾曲した部分３２が下部ハウジング２のピン２０と接触するように配置されている。
【００２８】
このような構成の大きな利点は、図１および図３による構成と類似して、接続されるハウジング１・２にさらなる構脚、つまりピン湾曲が必要ないということである。
【００２９】
図６および図７による構成は、図４および図５による構成と次の点だけ異なっている。接続配線フレーム３の接続配線は、それぞれ２つの部分３１・３２に分裂した自由な末端３０の前で下方向に折れ曲がっていて、それぞれ折れ曲がっている領域３３は、断面でＳ形状である。
【００３０】
このような構成の主な利点は、接続配線フレーム３にある個々の接続配線の開放されている端部３０の水平に配置された部分３１は、図４および図５による構成と比べて引き下げられて（「低く配置されて」）いる。この結果、上部ハウジング１の下側と接続配線フレーム３との間隔は、上部ハウジング１とフレーム３との間で、確実な接着接続が難なく実現できる大きさにまで短縮される。
【００３１】
一般的に、図１から図７による構成は、ＴＳＯＰメモリーチップハウジングを極めて容易な方法で組み立てることができ、組み立て時の全構成の連結（Formschluss）と自己位置決定（Selbstjustage）とは容易に可能であり、自動組み立てが難なく実現できるということで特徴づけられる。図４から図７による構成は、さらに自己位置決定が特に簡単に実現でき、接続配線フレーム３の２つのハウジング１・２への機械的固定を特に容易にもたらすことができるということで特徴づけられる。
【００３２】
図８において、複数の隣接して配置された接続配線フレーム３から構成されるフレーム構成、つまり複数のこのようなフレーム３のためのキャリア４を上から示す。この図８のキャリアでは、ＴＳＯＰメモリーチップハウジングがキャリア４の表面に平行に組み立てられている。
【００３３】
図９は、組み立てられたＴＳＯＰメモリーチップハウジング１・２を組み合わせた複数のスタックａ〜ｎを有するキャリア４を側面から示す。この組み合わせはそれぞれの間にある接続フレームにより相互に接続されている。
【００３４】
図１０の構成は、図１の構成と類似していて、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示したものである。ハウジング１・２から突出したピン１０・２０は、断面でＳ形状（専門用語：ガルウイング（gull-wing）形状）に湾曲されていて、それぞれが間隔をとって平行に配置され、再配線および接続構成として機能する接続配線フレーム３により、相互に接続されている。特に、接続配線フレーム３の個々の接続配線は、開放されている端部３０で断面が溝形状に形成されているので、上部ハウジング１の個々のピン１０は、接続配線に結ばれて溝形状に湾曲された開放されている端部３０の外側の辺と接続されている。下部ハウジング２の個々のピン２０は、接続配線に結ばれて開放された端部３０の溝に接続されている。
【００３５】
この発明の主な利点は、図１、図３、図４と図５、図６と図７による構成と同様、相互に接続されるハウジングにおいて、追加構脚、つまりピン湾曲を必要としないことである。
【００３６】
図１１は、図１０における、複数のこのようなハウジング/フレームの構成ａ〜ｎを側面から示したものであり、このようなハウジング/フレームの構成ａ〜ｎは、互いに隣接して共通のキャリア４上に縦方向に並んで配置している。
【００３７】
最後に図１２は、図１０による構成を側面から拡大した図であり、図１０を縦軸のまわりに９０度回転させたものである。
【００３８】
図８から図１２による構成は特に、これら構成によって、極めて容易にコスト的に有利になり、従って産業的に注目すべき自動化された有効組み立てが可能なことで特徴づけられる。
【００３９】
本発明は図で示された実施例に制限されず、さらに他の実施例にも適用できる。
【００４０】
だから、例えば、縦方向の接続配線フレームにある個々の接続配線の開放された端部は、水平に対して対称なＶ型、またはＳ型に分裂して水平面に関して対称とすることも可能である。
【００４１】
さらに、２以上のＴＳＯＰメモリーチップハウジングを、それらの間、または間の側面にそれぞれ一つの接続配線フレームを配置することで、相互に積み重ねることも可能である。
【００４２】
最後に、複数のこのようなスタックを２次元スタックアレイの形状で共通のキャリアに配置することも可能である。
【図面の簡単な説明】
【図１】 図１は、本発明による構成の第１の有利な実施例を側面から示した断面図である。
【図２】 図２は、本発明による構成の第２の有利な実施例を側面から示した断面図である。
【図３】 図３は、本発明による構成の第３の有利な実施例を側面から示した断面図である。
【図４】 図４は、本発明による構成の第４の有利な実施例を側面から示した断面図である。
【図５】 図５は、図４による構成の断面で、図４を縦軸のまわりに９０度回転させたものを示した側面図である。
【図６】 図６は、本発明による構成の第５の有利な実施例を側面から示した断面図である。
【図７】 図７は、図６による構成の断面で、図６を縦軸のまわりに９０度回転させたものを示した側面図である。
【図８】 図８は、本発明による、互いに並行して配置された複数の接続配線フレーム上のキャリアの有利な実施例を示した上面図である。
【図９】 図９は、組み立てられたＴＳＯＰメモリーチップハウジングと共に、図8による接続配線フレームを示した側面図である。
【図１０】 図１０は、本発明による構成の第６の有利な実施例を側面から示した断面図である。
【図１１】 図１１は、図１０による複数の接続配線フレームと積み重ねられたＴＳＯＰメモリーチップハウジングがあるキャリアを示した側面図である。
【図１２】 図１２は、図１０、もしくは図１１による構成を縦軸のまわりに９０度回転させたものを示した側面図である。
【０００１】
ＴＳＯＰメモリーチップハウジング（ＴＳＯＰ：Thin Small Online Package）は、その内部に少なくとも１つのメモリーチップを含んでいる。このメモリーチップには複数のピンがあり、これらのピンは、各ＴＳＯＰメモリーチップハウジングから引き出されている。このようなＴＳＯＰメモリーチップハウジングの記憶容量は、個々のハウジングのスタックにより何倍にも出来る。この場合、なによりも、異なるピンにより駆動されて等しく配線されたメモリーチップの着装に十分注意しなければならない。それゆえ、互いに積み重ねられたハウジングの各ピンを同時に相互接続する再配線面が必要不可欠であり、既に提案されている。
【０００２】
小さな集積回路（PCB−Boardｓ：Printed-Circuit-Boards「プリント基板ボード」）、またはハウジング外側の接続配線フレーム（Leadframes「リードフレーム」）、および個々のハウジング間の湾曲材料(湾曲した構脚)により、このような互いに積み重ねられたＴＳＯＰメモリーチップハウジング実現することが既に提案されている。
【０００３】
提案された解決法は、比較的コストがかかり、このようなハウジングスタックの製造の、コストの安い自動化には、条件付でのみ使用できる。
【０００４】
従って、本発明の目的は、既述のような、生産におけるコストが安く、さらに自動化生産に適したタイプのＴＳＯＰメモリーチップハウジングの構成を提供することにある。
【０００５】
本発明によるこの目的の達成は、請求項１の特徴で示される。その他の請求項は、本発明の有利な構造、および改良を含む。
【０００６】
少なくとも２つの相互に積み重ねられたＴＳＯＰメモリーチップハウジングには、それぞれ少なくとも１つの、ＴＳＯＰメモリーチップハウジング内部に配置されたメモリーチップがあり、このメモリーチップは複数のピンを有しており、このピンは、それぞれのＴＳＯＰメモリーチップハウジングから引き出されていて、再配線された構成により、同じＴＳＯＰメモリーチップハウジングスタックの、それぞれ直接隣接するＴＳＯＰメモリーチップハウジングから引き出されたピンと接続されている。このようなＴＳＯＰメモリーチップハウジングを始めとして、本発明は、再配線された構成が個々のＴＳＯＰメモリーチップハウジングの間に、またはその間の側面に配置された接続配線フレームの形状で実現されている。
【０００７】
個々のハウジングの間、もしくはハウジング間の側面にある接続配線フレームによる接続面、もしくは再配線を提供する結果、既に提案されており、さらに上述された他の解決法と比較して一連の利点が生じる：
−周知の接続配線技術の使用による結果、コストの大幅な節約、
−ハウジング間の再配線面の導入が容易に可能、
−明確な半田領域を簡単な方法で決定；半田の塗布が可能、
−横方向へ半田を生成する方法で起伏の小さい半田を実現。
【０００８】
下記に、図示する実施例に基づいて発明を詳説する。
【０００９】
図１は、本発明による構成の第１の有利な実施例を側面から示した断面図である。
【００１０】
図２は、本発明による構成の第２の有利な実施例を側面から示した断面図である。
【００１１】
図３は、本発明による構成の第３の有利な実施例を側面から示した断面図である。
【００１２】
図４は、本発明による構成の第４の有利な実施例を側面から示した断面図である。
【００１３】
図５は、図４による構成の断面で、図４を縦軸のまわりに９０度回転させたものを示した側面図である。
【００１４】
図６は、本発明による構成の第５の有利な実施例を側面から示した断面図である。
【００１５】
図７は、図６による構成の断面で、図６を縦軸のまわりに９０度回転させたものを示した側面図である。
【００１６】
図８は、本発明による、互いに並行して配置された複数の接続配線フレーム上のキャリアの有利な実施例を示した上面図である。
【００１７】
図９は、組み立てられたＴＳＯＰメモリーチップハウジングと共に、図８による接続配線フレームを示した側面図である。
【００１８】
図１０は、本発明による構成の第６の有利な実施例を側面から示した断面図である。
【００１９】
図１１は、図１０による複数の接続配線フレームと積み重ねられたＴＳＯＰメモリーチップハウジングがあるキャリアを示した側面図である。
【００２０】
図１２は、図１０、もしくは図１１による構成を縦軸のまわりに９０度回転させたものを示した側面図である。
【００２１】
図１〜図１２の各図面において、同じ部材には同じ番号を用いる。
【００２２】
図１の構成は、相互に積み重ねられたＴＳＯＰメモリーチップハウジング１・２の断面を側面から示したものである。そのハウジング１・２から突出したピン１０・２０は、断面でＳ形状（専門用語：gull-wing「ガルウイング」形状）に湾曲しており、間隔をとってそれぞれ平行に整列されている。そして、ピン１０・２０は、再配線および接続構成として機能する接続配線フレーム３により相互に接続されている。特に、接続配線フレーム３の個々の接続配線は、開放されている端部３０において、断面ではＵ形状に形成されている。したがって、接続配線と結ばれＵ形状に湾曲した開放されている端部３０の外側の辺と、上部ハウジング１における個々のピンとは接続している。そして、接続配線と結ばれ開放されている端部３０のＵ湾曲と、下部ハウジング２における個々のピン２０とは接続している。
【００２３】
この構成の主な利点は、相互に接続されたハウジング１・２に追加の構脚、もしくはピン湾曲が必要でないということである。
【００２４】
図２の構成は、次の点で図１の構成と異なっている。図２において、接続配線フレーム３にある個々の接続配線の開放されている端部３０は、下部ＴＳＯＰメモリーチップハウジング２のピン２０と同様に、断面でＳ型に湾曲していて、それぞれが平行に配置されている。この構造で、２つのハウジング１・２におけるピン１０・２０の間で望ましい接続ができるようにするには、上部ＴＳＯＰメモリーチップハウジング１のピン１０の湾曲を単純に下方に湾曲するだけで十分である。
【００２５】
この構成の主な利点は、上部ハウジングのピンを、一度だけ曲げられればよいということである。
【００２６】
図３による構成は、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示す。これらハウジングのピン１０・２０は、ハウジング１・２の間の側面に配置された接続配線フレーム３によりそれぞれ接続されている。フレーム３の個々の接続配線は、ここでは断面でＵ形状であり、各接続配線の開放されている端部が間隔をとるように配置されている。つまり、各”Ｕ”型の辺は、両ハウジング１・２に結ばれているピン１０・２０を接続するように配置されている。
【００２７】
このような構成の主な利点は、接続されるハウジング１・２を接続するのに、湾曲した構脚の追加、つまりピンの湾曲が必要ないということである。（図１による構成と比較できる。）
図４および図５による構成は、同様に、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示す。ピン１０・２０は、ハウジング１・２の間に配置された接続配線フレーム３により、これらハウジングにそれぞれ接続されている。この場合、フレーム３の個々の接続配線は、開放されている端部３０で縦方向に分裂している。分裂している端部３１の一方の半分３１は水平に（上方向や下方向に湾曲することなく）延び、他方の半分３２は下方向に湾曲している。この場合、接続配線フレーム３にある個々の接続配線の開放されている端部３０の両部分３１・３２は、開放されている端部３０の水平に配置された部分３１が上部ハウジングのピン１０と接触し、開放されている端部３０の下方に湾曲した部分３２が下部ハウジング２のピン２０と接触するように配置されている。
【００２８】
このような構成の大きな利点は、図１および図３による構成と類似して、接続されるハウジング１・２にさらなる構脚、つまりピン湾曲が必要ないということである。
【００２９】
図６および図７による構成は、図４および図５による構成と次の点だけ異なっている。接続配線フレーム３の接続配線は、それぞれ２つの部分３１・３２に分裂した自由な末端３０の前で下方向に折れ曲がっていて、それぞれ折れ曲がっている領域３３は、断面でＳ形状である。
【００３０】
このような構成の主な利点は、接続配線フレーム３にある個々の接続配線の開放されている端部３０の水平に配置された部分３１は、図４および図５による構成と比べて引き下げられて（「低く配置されて」）いる。この結果、上部ハウジング１の下側と接続配線フレーム３との間隔は、上部ハウジング１とフレーム３との間で、確実な接着接続が難なく実現できる大きさにまで短縮される。
【００３１】
一般的に、図１から図７による構成は、ＴＳＯＰメモリーチップハウジングを極めて容易な方法で組み立てることができ、組み立て時の全構成の連結（Formschluss）と自己位置決定（Selbstjustage）とは容易に可能であり、自動組み立てが難なく実現できるということで特徴づけられる。図４から図７による構成は、さらに自己位置決定が特に簡単に実現でき、接続配線フレーム３の２つのハウジング１・２への機械的固定を特に容易にもたらすことができるということで特徴づけられる。
【００３２】
図８において、複数の隣接して配置された接続配線フレーム３から構成されるフレーム構成、つまり複数のこのようなフレーム３のためのキャリア４を上から示す。この図８のキャリアでは、ＴＳＯＰメモリーチップハウジングがキャリア４の表面に平行に組み立てられている。
【００３３】
図９は、組み立てられたＴＳＯＰメモリーチップハウジング１・２を組み合わせた複数のスタックａ〜ｎを有するキャリア４を側面から示す。この組み合わせはそれぞれの間にある接続フレームにより相互に接続されている。
【００３４】
図１０の構成は、図１の構成と類似していて、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示したものである。ハウジング１・２から突出したピン１０・２０は、断面でＳ形状（専門用語：ガルウイング（gull-wing）形状）に湾曲されていて、それぞれが間隔をとって平行に配置され、再配線および接続構成として機能する接続配線フレーム３により、相互に接続されている。特に、接続配線フレーム３の個々の接続配線は、開放されている端部３０で断面が溝形状に形成されているので、上部ハウジング１の個々のピン１０は、接続配線に結ばれて溝形状に湾曲された開放されている端部３０の外側の辺と接続されている。下部ハウジング２の個々のピン２０は、接続配線に結ばれて開放された端部３０の溝に接続されている。
【００３５】
この発明の主な利点は、図１、図３、図４と図５、図６と図７による構成と同様、相互に接続されるハウジングにおいて、追加構脚、つまりピン湾曲を必要としないことである。
【００３６】
図１１は、図１０における、複数のこのようなハウジング/フレームの構成ａ〜ｎを側面から示したものであり、このようなハウジング/フレームの構成ａ〜ｎは、互いに隣接して共通のキャリア４上に縦方向に並んで配置している。
【００３７】
最後に図１２は、図１０による構成を側面から拡大した図であり、図１０を縦軸のまわりに９０度回転させたものである。
【００３８】
図８から図１２による構成は特に、これら構成によって、極めて容易にコスト的に有利になり、従って産業的に注目すべき自動化された有効組み立てが可能なことで特徴づけられる。
【００３９】
本発明は図で示された実施例に制限されず、さらに他の実施例にも適用できる。
【００４０】
だから、例えば、縦方向の接続配線フレームにある個々の接続配線の開放された端部は、水平に対して対称なＶ型、またはＳ型に分裂して水平面に関して対称とすることも可能である。
【００４１】
さらに、２以上のＴＳＯＰメモリーチップハウジングを、それらの間、または間の側面にそれぞれ一つの接続配線フレームを配置することで、相互に積み重ねることも可能である。
【００４２】
最後に、複数のこのようなスタックを２次元スタックアレイの形状で共通のキャリアに配置することも可能である。
【図面の簡単な説明】
【図１】 図１は、本発明による構成の第１の有利な実施例を側面から示した断面図である。
【図２】 図２は、本発明による構成の第２の有利な実施例を側面から示した断面図である。
【図３】 図３は、本発明による構成の第３の有利な実施例を側面から示した断面図である。
【図４】 図４は、本発明による構成の第４の有利な実施例を側面から示した断面図である。
【図５】 図５は、図４による構成の断面で、図４を縦軸のまわりに９０度回転させたものを示した側面図である。
【図６】 図６は、本発明による構成の第５の有利な実施例を側面から示した断面図である。
【図７】 図７は、図６による構成の断面で、図６を縦軸のまわりに９０度回転させたものを示した側面図である。
【図８】 図８は、本発明による、互いに並行して配置された複数の接続配線フレーム上のキャリアの有利な実施例を示した上面図である。
【図９】 図９は、組み立てられたＴＳＯＰメモリーチップハウジングと共に、図8による接続配線フレームを示した側面図である。
【図１０】 図１０は、本発明による構成の第６の有利な実施例を側面から示した断面図である。
【図１１】 図１１は、図１０による複数の接続配線フレームと積み重ねられたＴＳＯＰメモリーチップハウジングがあるキャリアを示した側面図である。
【図１２】 図１２は、図１０、もしくは図１１による構成を縦軸のまわりに９０度回転させたものを示した側面図である。
Claims (4)
- ＴＳＯＰメモリーチップハウジングには、それぞれ少なくとも１つの、ＴＳＯＰメモリーチップハウジング内部に配置されたメモリーチップがあり、このメモリーチップは複数のピンを有しており、このピンは、それぞれのＴＳＯＰメモリーチップハウジングから引き出されていて、個々のＴＳＯＰメモリーチップハウジング（１，２）の間に、またはその間の側面に配置された接続配線フレーム（３）の形状の再配線された構成により、同じＴＳＯＰメモリーチップハウジングスタックの、それぞれ直接隣接するＴＳＯＰメモリーチップハウジングから引き出されたピンと接続されていて、ＴＳＯＰメモリーチップケース（１，２）から引き出されたピン（１０，２０）は、断面がＳ形状に形成、あるいは下方向または上方向に折り曲げられていて、相互に積み重ねられたＴＳＯＰメモリーチップハウジング（１，２）の積み重ねて配置されたピン（１０，２０）は断面で同じ輪郭で、間隔をとってそれぞれ平行に配置されている、少なくとも２つの相互に積み重ねられたＴＳＯＰメモリーチップハウジングの構成であり、
接続配線フレーム（３）にある個々の接続配線の開放されている端部（３０）はそれぞれ断面で溝形状またはＵ形状に形成されており、
接続配線フレーム（３）の個々の接続配線は、その開放された端部（３０；３０，３１，３２）で、それぞれ直接相互に積み重なったピン（１０，２０）が直接隣接するＴＳＯＰメモリーチップハウジング（１，２）を相互接続するようになっており、
さらに、接続配線フレーム（３）における接続配線の開放されている端部（３０）は、その一方の面で一方のＴＳＯＰメモリーチップハウジング（１）のピン（１０）に接続され、上記面の裏面で他方のＴＳＯＰメモリーチップハウジング（２）のピン（２０）に接続されていることを特徴とする構成。 - 少なくとも２つの積み重ねて配置されたＴＳＯＰメモリーハウジング（１，２）の、少なくとも２つのスタック（ａ−ｎ）は、互いに並んで配置されていて、個々のＴＳＯＰメモリーハウジングスタック（ａ−ｎ）の接続配線フレーム（３）は共通のキャリア（４）に配置されていることを特徴とする請求項１に記載の構成。
- ＴＳＯＰメモリーチップハウジング（１，２）の一部、または全部が、それぞれその間にある接続配線フレーム（３）と機械的に接続されていて、この機械的接続が接着接続であることを特徴とする請求項１または２に記載の構成。
- ピン（１０，２０）は接続配線フレーム（３）の接続配線に結ばれている開放された端部（３０；３０，３１，３２）と半田接合、または溶接されていることを特徴とする請求項１ないし３のいずれか１項に記載の構成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19933265A DE19933265A1 (de) | 1999-07-15 | 1999-07-15 | TSOP-Speicherchipgehäuseanordnung |
| DE19933265.7 | 1999-07-15 | ||
| PCT/DE2000/002292 WO2001006562A1 (de) | 1999-07-15 | 2000-07-13 | Tsop-speicherchipgehäuseanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003505861A JP2003505861A (ja) | 2003-02-12 |
| JP3691016B2 true JP3691016B2 (ja) | 2005-08-31 |
Family
ID=7914939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001510916A Expired - Fee Related JP3691016B2 (ja) | 1999-07-15 | 2000-07-13 | Ｔｓｏｐメモリーチップハウジングの構成 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6538895B2 (ja) |
| EP (1) | EP1196951B1 (ja) |
| JP (1) | JP3691016B2 (ja) |
| DE (1) | DE19933265A1 (ja) |
| WO (1) | WO2001006562A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10006445C2 (de) | 2000-02-14 | 2002-03-28 | Infineon Technologies Ag | Zwischenrahmen für einen Gehäuserahmen von Halbleiterchips |
| US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US7656678B2 (en) * | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US20040195666A1 (en) * | 2001-10-26 | 2004-10-07 | Julian Partridge | Stacked module systems and methods |
| US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US7371609B2 (en) * | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| KR100462991B1 (ko) * | 2002-03-11 | 2004-12-23 | 최영인 | 적층형 반도체 칩 패키지의 제조방법 및 장치 |
| KR20050000972A (ko) * | 2003-06-25 | 2005-01-06 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
| JP2005051143A (ja) | 2003-07-31 | 2005-02-24 | Nec Toshiba Space Systems Ltd | スタックメモリ及びその製造方法 |
| KR100575590B1 (ko) * | 2003-12-17 | 2006-05-03 | 삼성전자주식회사 | 열방출형 적층 패키지 및 그들이 실장된 모듈 |
| DE102004023307B3 (de) * | 2004-05-11 | 2005-10-20 | Infineon Technologies Ag | Leistungs-Halbleiterbauteil |
| US20060043558A1 (en) * | 2004-09-01 | 2006-03-02 | Staktek Group L.P. | Stacked integrated circuit cascade signaling system and method |
| US7183638B2 (en) * | 2004-12-30 | 2007-02-27 | Intel Corporation | Embedded heat spreader |
| US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| JP4840591B2 (ja) * | 2005-11-30 | 2011-12-21 | 住友ベークライト株式会社 | 複合型半導体装置およびその製造方法 |
| US7446403B2 (en) * | 2006-06-14 | 2008-11-04 | Entorian Technologies, Lp | Carrier structure stacking system and method |
| US7375418B2 (en) * | 2006-06-14 | 2008-05-20 | Entorian Technologies, Lp | Interposer stacking system and method |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| US7508070B2 (en) * | 2007-01-13 | 2009-03-24 | Cheng-Lien Chiang | Two dimensional stacking using interposers |
| US20090166820A1 (en) * | 2007-12-27 | 2009-07-02 | Hem Takiar | Tsop leadframe strip of multiply encapsulated packages |
| US9184122B2 (en) | 2012-06-06 | 2015-11-10 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer and method of manufacture thereof |
| CN103579198B (zh) * | 2012-08-08 | 2016-03-30 | 扬智科技股份有限公司 | 芯片封装结构与导线架 |
| CN113410193B (zh) * | 2021-05-27 | 2024-05-03 | 元成科技(苏州)有限公司 | 一种8+1堆叠式芯片封装装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138438A (en) | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
| US5147815A (en) | 1990-05-14 | 1992-09-15 | Motorola, Inc. | Method for fabricating a multichip semiconductor device having two interdigitated leadframes |
| KR940003560B1 (ko) | 1991-05-11 | 1994-04-23 | 금성일렉트론 주식회사 | 적층형 반도체 패키지 및 그 제조방법. |
| US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
| US5455740A (en) * | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
| US5541812A (en) | 1995-05-22 | 1996-07-30 | Burns; Carmen D. | Bus communication system for stacked high density integrated circuit packages having an intermediate lead frame |
| JP2571021B2 (ja) | 1994-08-05 | 1997-01-16 | 日本電気株式会社 | 半導体装置の接続アダプタ及び実装構造 |
| JPH08125118A (ja) | 1994-10-21 | 1996-05-17 | Hitachi Ltd | 半導体集積回路装置 |
| JP2910668B2 (ja) | 1996-04-15 | 1999-06-23 | 日本電気株式会社 | 電子部品組立体およびその製造方法ならびに電子部品の接続部材 |
| US5778522A (en) * | 1996-05-20 | 1998-07-14 | Staktek Corporation | Method of manufacturing a high density integrated circuit module with complex electrical interconnect rails having electrical interconnect strain relief |
| US5910885A (en) * | 1997-12-03 | 1999-06-08 | White Electronic Designs Corporation | Electronic stack module |
-
1999
- 1999-07-15 DE DE19933265A patent/DE19933265A1/de not_active Withdrawn
-
2000
- 2000-07-13 JP JP2001510916A patent/JP3691016B2/ja not_active Expired - Fee Related
- 2000-07-13 WO PCT/DE2000/002292 patent/WO2001006562A1/de active Application Filing
- 2000-07-13 EP EP00954331A patent/EP1196951B1/de not_active Expired - Lifetime
-
2002
- 2002-01-15 US US10/047,815 patent/US6538895B2/en not_active Expired - Lifetime
-
2003
- 2003-02-26 US US10/375,762 patent/US20030127723A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030012002A1 (en) | 2003-01-16 |
| EP1196951A1 (de) | 2002-04-17 |
| US6538895B2 (en) | 2003-03-25 |
| DE19933265A1 (de) | 2001-02-01 |
| WO2001006562A1 (de) | 2001-01-25 |
| JP2003505861A (ja) | 2003-02-12 |
| EP1196951B1 (de) | 2013-04-03 |
| US20030127723A1 (en) | 2003-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3691016B2 (ja) | Ｔｓｏｐメモリーチップハウジングの構成 | |
| KR100592786B1 (ko) | 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법 | |
| US6150709A (en) | Grid array type lead frame having lead ends in different planes | |
| US6118174A (en) | Bottom lead frame and bottom lead semiconductor package using the same | |
| KR20080022452A (ko) | Ｐｏｐ 패키지 및 그의 제조 방법 | |
| US5635760A (en) | Surface mount semiconductor device | |
| KR970030716A (ko) | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 | |
| JP2000068444A (ja) | 半導体装置 | |
| EP0408779A1 (en) | High density semiconductor memory module | |
| CN86106553A (zh) | 具有引线端的电气元件 | |
| US6392162B1 (en) | Double-sided flexible jumper assembly and method of manufacture | |
| JP3370646B2 (ja) | 半導体装置 | |
| JPH1070227A (ja) | ボトムリード形半導体パッケージ | |
| JP4058169B2 (ja) | ボールグリッドアレイ半導体パッケージ | |
| JPH05218281A (ja) | 半導体装置 | |
| US5473188A (en) | Semiconductor device of the LOC structure type having a flexible wiring pattern | |
| US6424025B1 (en) | Cross grid array package structure and method of manufacture | |
| US5706172A (en) | Stacked semiconductor package having supporting bars and a socket therefor | |
| KR19990069509A (ko) | 적층형 메모리모듈 디바이스 및 그것을 이용한 메모리모듈 제조방법 | |
| JPH03173167A (ja) | 面実装パッケージ半導体装置及びその実装方法 | |
| US20030113998A1 (en) | Flex tab for use in stacking packaged integrated circuit chips | |
| JPS6143457A (ja) | 半導体装置 | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| JPH1012811A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4059109B2 (ja) | 樹脂封止電子回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |