JP2003505861A - Tsopメモリーチップハウジングの構成 - Google Patents

Tsopメモリーチップハウジングの構成

Info

Publication number
JP2003505861A
JP2003505861A JP2001510916A JP2001510916A JP2003505861A JP 2003505861 A JP2003505861 A JP 2003505861A JP 2001510916 A JP2001510916 A JP 2001510916A JP 2001510916 A JP2001510916 A JP 2001510916A JP 2003505861 A JP2003505861 A JP 2003505861A
Authority
JP
Japan
Prior art keywords
memory chip
tsop
housings
pins
tsop memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001510916A
Other languages
English (en)
Other versions
JP3691016B2 (ja
Inventor
ヴェルツ,アンドレーアス
ゴットリープ,アルフレート
レーマー,ベルント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2003505861A publication Critical patent/JP2003505861A/ja
Application granted granted Critical
Publication of JP3691016B2 publication Critical patent/JP3691016B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/12Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/107Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Multi-Conductor Connections (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 本発明は、少なくとも2つの相互に積み重ねられたTSOPメモリーチップハウジングの構成に関するものである。このTSOPメモリーチップハウジングには、それぞれ少なくとも1つの、TSOPメモリーチップハウジング内部に配置されたメモリーチップがある。このメモリーチップは複数のピンを有している。このピンは、それぞれのTSOPメモリーチップハウジングから引き出されていて、再配線された構成により、同じTSOPメモリーチップハウジングスタックの、それぞれ直接隣接するTSOPメモリーチップハウジングから引き出されたピンと接続されている。このようなハウジングスタックを自動化組み立て方法により、できるだけコストを下げ、容易に生産できるようにするためには、再配線された構成が個々のTSOPメモリーチップハウジング(1,2)の間に、またはその間の側面に配置された接続配線フレーム(3)の形状で実現されていることを発明により提案する。

Description

【発明の詳細な説明】
本発明は、請求項1の内容によれば、相互に積み重ねられた少なくとも2つの
TSOPメモリーチップハウジングの構成に関するものである。
【0001】 TSOPメモリーチップハウジング(TSOP:Thin Small Online Package
)は、その内部に少なくとも1つのメモリーチップを含んでいる。このメモリー
チップには複数のピンがあり、これらのピンは、各TSOPメモリーチップハウ
ジングから引き出されている。このようなTSOPメモリーチップハウジングの
記憶容量は、個々のハウジングのスタックにより何倍にも出来る。この場合、な
によりも、異なるピンにより駆動されて等しく配線されたメモリーチップの着装
に十分注意しなければならない。それゆえ、互いに積み重ねられたハウジングの
各ピンを同時に相互接続する再配線面が必要不可欠であり、既に提案されている
【0002】 小さな集積回路(PCB−Boards:Printed-Circuit-Boards「プリント基板ボー
ド」)、またはハウジング外側の接続配線フレーム(Leadframes「リードフレー
ム」)、および個々のハウジング間の湾曲材料(湾曲した構脚)により、このよう
な互いに積み重ねられたTSOPメモリーチップハウジング実現することが既に
提案されている。
【0003】 提案された解決法は、比較的コストがかかり、このようなハウジングスタック
の製造の、コストの安い自動化には、条件付でのみ使用できる。
【0004】 従って、本発明の目的は、既述のような、生産におけるコストが安く、さらに
自動化生産に適したタイプのTSOPメモリーチップハウジングの構成を提供す
ることにある。
【0005】 本発明によるこの目的の達成は、請求項1の特徴で示される。その他の請求項
は、本発明の有利な構造、および改良を含む。
【0006】 少なくとも2つの相互に積み重ねられたTSOPメモリーチップハウジングに
は、それぞれ少なくとも1つの、TSOPメモリーチップハウジング内部に配置
されたメモリーチップがあり、このメモリーチップは複数のピンを有しており、
このピンは、それぞれのTSOPメモリーチップハウジングから引き出されてい
て、再配線された構成により、同じTSOPメモリーチップハウジングスタック
の、それぞれ直接隣接するTSOPメモリーチップハウジングから引き出された
ピンと接続されている。このようなTSOPメモリーチップハウジングを始めと
して、本発明は、再配線された構成が個々のTSOPメモリーチップハウジング
の間に、またはその間の側面に配置された接続配線フレームの形状で実現されて
いる。
【0007】 個々のハウジングの間、もしくはハウジング間の側面にある接続配線フレーム
による接続面、もしくは再配線を提供する結果、既に提案されており、さらに上
述された他の解決法と比較して一連の利点が生じる: −周知の接続配線技術の使用による結果、コストの大幅な節約、 −ハウジング間の再配線面の導入が容易に可能、 −明確な半田領域を簡単な方法で決定;半田の塗布が可能、 −横方向へ半田を生成する方法で起伏の小さい半田を実現。
【0008】 下記に、図示する実施例に基づいて発明を詳説する。
【0009】 図1は、本発明による構成の第1の有利な実施例を側面から示した断面図であ
る。
【0010】 図2は、本発明による構成の第2の有利な実施例を側面から示した断面図であ
る。
【0011】 図3は、本発明による構成の第3の有利な実施例を側面から示した断面図であ
る。
【0012】 図4は、本発明による構成の第4の有利な実施例を側面から示した断面図であ
る。
【0013】 図5は、図4による構成の断面で、図4を縦軸のまわりに90度回転させたも
のを示した側面図である。
【0014】 図6は、本発明による構成の第5の有利な実施例を側面から示した断面図であ
る。
【0015】 図7は、図6による構成の断面で、図6を縦軸のまわりに90度回転させたも
のを示した側面図である。
【0016】 図8は、本発明による、互いに並行して配置された複数の接続配線フレーム上
のキャリアの有利な実施例を示した上面図である。
【0017】 図9は、組み立てられたTSOPメモリーチップハウジングと共に、図8によ
る接続配線フレームを示した側面図である。
【0018】 図10は、本発明による構成の第6の有利な実施例を側面から示した断面図で
ある。
【0019】 図11は、図10による複数の接続配線フレームと積み重ねられたTSOPメ
モリーチップハウジングがあるキャリアを示した側面図である。
【0020】 図12は、図10、もしくは図11による構成を縦軸のまわりに90度回転さ
せたものを示した側面図である。
【0021】 図1〜図12の各図面において、同じ部材には同じ番号を用いる。
【0022】 図1の構成は、相互に積み重ねられたTSOPメモリーチップハウジング1・
2の断面を側面から示したものである。そのハウジング1・2から突出したピン
10・20は、断面でS形状(専門用語:gull-wing「ガルウイング」形状)に
湾曲しており、間隔をとってそれぞれ平行に整列されている。そして、ピン10
・20は、再配線および接続構成として機能する接続配線フレーム3により相互
に接続されている。特に、接続配線フレーム3の個々の接続配線は、開放されて
いる端部30において、断面ではU形状に形成されている。したがって、接続配
線と結ばれU形状に湾曲した開放されている端部30の外側の辺と、上部ハウジ
ング1における個々のピンとは接続している。そして、接続配線と結ばれ開放さ
れている端部30のU湾曲と、下部ハウジング2における個々のピン20とは接
続している。
【0023】 この構成の主な利点は、相互に接続されたハウジング1・2に追加の構脚、も
しくはピン湾曲が必要でないということである。
【0024】 図2の構成は、次の点で図1の構成と異なっている。図2において、接続配線
フレーム3にある個々の接続配線の開放されている端部30は、下部TSOPメ
モリーチップハウジング2のピン20と同様に、断面でS型に湾曲していて、そ
れぞれが平行に配置されている。この構造で、2つのハウジング1・2における
ピン10・20の間で望ましい接続ができるようにするには、上部TSOPメモ
リーチップハウジング1のピン10の湾曲を単純に下方に湾曲するだけで十分で
ある。
【0025】 この構成の主な利点は、上部ハウジングのピンを、一度だけ曲げられればよい
ということである。
【0026】 図3による構成は、相互に積み重ねられた2つのTSOPメモリーチップハウ
ジング1・2の断面を側面から示す。これらハウジングのピン10・20は、ハ
ウジング1・2の間の側面に配置された接続配線フレーム3によりそれぞれ接続
されている。フレーム3の個々の接続配線は、ここでは断面でU形状であり、各
接続配線の開放されている端部が間隔をとるように配置されている。つまり、各
”U”型の辺は、両ハウジング1・2に結ばれているピン10・20を接続する
ように配置されている。
【0027】 このような構成の主な利点は、接続されるハウジング1・2を接続するのに、
湾曲した構脚の追加、つまりピンの湾曲が必要ないということである。(図1に
よる構成と比較できる。) 図4および図5による構成は、同様に、相互に積み重ねられた2つのTSOP
メモリーチップハウジング1・2の断面を側面から示す。ピン10・20は、ハ
ウジング1・2の間に配置された接続配線フレーム3により、これらハウジング
にそれぞれ接続されている。この場合、フレーム3の個々の接続配線は、開放さ
れている端部30で縦方向に分裂している。分裂している端部31の一方の半分
31は水平に(上方向や下方向に湾曲することなく)延び、他方の半分32は下
方向に湾曲している。この場合、接続配線フレーム3にある個々の接続配線の開
放されている端部30の両部分31・32は、開放されている端部30の水平に
配置された部分31が上部ハウジングのピン10と接触し、開放されている端部
30の下方に湾曲した部分32が下部ハウジング2のピン20と接触するように
配置されている。
【0028】 このような構成の大きな利点は、図1および図3による構成と類似して、接続
されるハウジング1・2にさらなる構脚、つまりピン湾曲が必要ないということ
である。
【0029】 図6および図7による構成は、図4および図5による構成と次の点だけ異なっ
ている。接続配線フレーム3の接続配線は、それぞれ2つの部分31・32に分
裂した自由な末端30の前で下方向に折れ曲がっていて、それぞれ折れ曲がって
いる領域33は、断面でS形状である。
【0030】 このような構成の主な利点は、接続配線フレーム3にある個々の接続配線の開
放されている端部30の水平に配置された部分31は、図4および図5による構
成と比べて引き下げられて(「低く配置されて」)いる。この結果、上部ハウジ
ング1の下側と接続配線フレーム3との間隔は、上部ハウジング1とフレーム3
との間で、確実な接着接続が難なく実現できる大きさにまで短縮される。
【0031】 一般的に、図1から図7による構成は、TSOPメモリーチップハウジングを
極めて容易な方法で組み立てることができ、組み立て時の全構成の連結(Formsc
hluss)と自己位置決定(Selbstjustage)とは容易に可能であり、自動組み立て
が難なく実現できるということで特徴づけられる。図4から図7による構成は、
さらに自己位置決定が特に簡単に実現でき、接続配線フレーム3の2つのハウジ
ング1・2への機械的固定を特に容易にもたらすことができるということで特徴
づけられる。
【0032】 図8において、複数の隣接して配置された接続配線フレーム3から構成される
フレーム構成、つまり複数のこのようなフレーム3のためのキャリア4を上から
示す。この図8のキャリアでは、TSOPメモリーチップハウジングがキャリア
4の表面に平行に組み立てられている。
【0033】 図9は、組み立てられたTSOPメモリーチップハウジング1・2を組み合わ
せた複数のスタックa〜nを有するキャリア4を側面から示す。この組み合わせ
はそれぞれの間にある接続フレームにより相互に接続されている。
【0034】 図10の構成は、図1の構成と類似していて、相互に積み重ねられた2つのT
SOPメモリーチップハウジング1・2の断面を側面から示したものである。ハ
ウジング1・2から突出したピン10・20は、断面でS形状(専門用語:ガル
ウイング(gull-wing)形状)に湾曲されていて、それぞれが間隔をとって平行
に配置され、再配線および接続構成として機能する接続配線フレーム3により、
相互に接続されている。特に、接続配線フレーム3の個々の接続配線は、開放さ
れている端部30で断面が溝形状に形成されているので、上部ハウジング1の個
々のピン10は、接続配線に結ばれて溝形状に湾曲された開放されている端部3
0の外側の辺と接続されている。下部ハウジング2の個々のピン20は、接続配
線に結ばれて開放された端部30の溝に接続されている。
【0035】 この発明の主な利点は、図1、図3、図4と図5、図6と図7による構成と同
様、相互に接続されるハウジングにおいて、追加構脚、つまりピン湾曲を必要と
しないことである。
【0036】 図11は、図10における、複数のこのようなハウジング/フレームの構成a
〜nを側面から示したものであり、このようなハウジング/フレームの構成a〜
nは、互いに隣接して共通のキャリア4上に縦方向に並んで配置している。
【0037】 最後に図12は、図10による構成を側面から拡大した図であり、図10を縦
軸のまわりに90度回転させたものである。
【0038】 図8から図12による構成は特に、これら構成によって、極めて容易にコスト
的に有利になり、従って産業的に注目すべき自動化された有効組み立てが可能な
ことで特徴づけられる。
【0039】 本発明は図で示された実施例に制限されず、さらに他の実施例にも適用できる
【0040】 だから、例えば、縦方向の接続配線フレームにある個々の接続配線の開放され
た端部は、水平に対して対称なV型、またはS型に分裂して水平面に関して対称
とすることも可能である。
【0041】 さらに、2以上のTSOPメモリーチップハウジングを、それらの間、または
間の側面にそれぞれ一つの接続配線フレームを配置することで、相互に積み重ね
ることも可能である。
【0042】 最後に、複数のこのようなスタックを2次元スタックアレイの形状で共通のキ
ャリアに配置することも可能である。
【図面の簡単な説明】
【図1】 図1は、本発明による構成の第1の有利な実施例を側面から示した断面図であ
る。
【図2】 図2は、本発明による構成の第2の有利な実施例を側面から示した断面図であ
る。
【図3】 図3は、本発明による構成の第3の有利な実施例を側面から示した断面図であ
る。
【図4】 図4は、本発明による構成の第4の有利な実施例を側面から示した断面図であ
る。
【図5】 図5は、図4による構成の断面で、図4を縦軸のまわりに90度回転させたも
のを示した側面図である。
【図6】 図6は、本発明による構成の第5の有利な実施例を側面から示した断面図であ
る。
【図7】 図7は、図6による構成の断面で、図6を縦軸のまわりに90度回転させたも
のを示した側面図である。
【図8】 図8は、本発明による、互いに並行して配置された複数の接続配線フレーム上
のキャリアの有利な実施例を示した上面図である。
【図9】 図9は、組み立てられたTSOPメモリーチップハウジングと共に、図8によ
る接続配線フレームを示した側面図である。
【図10】 図10は、本発明による構成の第6の有利な実施例を側面から示した断面図で
ある。
【図11】 図11は、図10による複数の接続配線フレームと積み重ねられたTSOPメ
モリーチップハウジングがあるキャリアを示した側面図である。
【図12】 図12は、図10、もしくは図11による構成を縦軸のまわりに90度回転さ
せたものを示した側面図である。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成13年9月10日(2001.9.10)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レーマー,ベルント ドイツ連邦共和国 93170 ベルンハルズ ヴァルト プファルツグラーフシュトラー セ 8ベー Fターム(参考) 5E077 BB28 BB37 CC02 DD01 DD03 JJ20

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 TSOPメモリーチップハウジングには、それぞれ少なくとも1つの、TSO
    Pメモリーチップハウジング内部に配置されたメモリーチップがあり、このメモ
    リーチップは複数のピンを有しており、このピンは、それぞれのTSOPメモリ
    ーチップハウジングから引き出されていて、再配線された構成により、同じTS
    OPメモリーチップハウジングスタックの、それぞれ直接隣接するTSOPメモ
    リーチップハウジングから引き出されたピンと接続されていて、少なくとも2つ
    の相互に積み重ねられたTSOPメモリーチップハウジングの構成であり、 再配線された構成が個々のTSOPメモリーチップハウジング(1,2)の間
    に、またはその間の側面に配置された接続配線フレーム(3)の形状で実現され
    ていることを特徴とする構成。
  2. 【請求項2】 接続配線フレーム(3)の個々の接続配線は、その開放された端部(30;3
    0,31,32)で、それぞれ直接相互に積み重なったピン(10,20)が直
    接隣接するTSOPメモリーチップハウジング(1,2)を相互接続することを
    特徴とする請求項1に記載の構成。
  3. 【請求項3】 TSOPメモリーチップハウジング(1,2)から引き出されたピン(10,
    20)は、断面がS形状または段階形状に形成、あるいは下方向または上方向に
    折り曲げられていて、相互に積み重ねられたTSOPメモリーチップハウジング
    (1,2)の積み重ねて配置されたピン(10,20)は断面で同じ輪郭で、好
    ましくは、間隔をとってそれぞれ平行に配置されていることを特徴とする請求項
    1または2に記載の構成。
  4. 【請求項4】 接続配線フレーム(3)にある個々の接続配線の開放されている端部(30)
    はそれぞれ断面で溝形状、桶形状、U形状、またはV形状に形成されていること
    を特徴とする請求項3に記載の構成。
  5. 【請求項5】 接続配線フレーム(3)にある個々の接続配線の開放されている端部(30,
    31,32)は縦方向にそれぞれ2つの部分(31,32)に分裂していて、一
    方の部分(31)はそれぞれ上部TSOPメモリーチップハウジング(1)のピ
    ン(10)の1つと接触し、他方の部分(32)は下部TSOPメモリー装置(
    2)のピン(20)の1つと接触することを特徴とする請求項3に記載の構成。
  6. 【請求項6】 接続配線フレーム(3)にある個々の接続配線の開放されている端部(30)
    の両部分(31,32)は、断面で角度のある辺を形成し、上記角度は180度
    以下、特に30度から150度の間、好ましくは60度から120度の間、特に
    丁度90度に近いことを特徴とする請求項5に記載の構成。
  7. 【請求項7】 接続配線フレーム(3)の個々の接続配線はその開放されている端部(30)
    の前でそれぞれ上方、または下方に折り曲げられていて、好ましくは、折り曲げ
    部分(33)が、断面でそれぞれS形状または段階形状を形成していることを特
    徴とする請求項5または6に記載の構成。
  8. 【請求項8】 少なくとも2つの積み重ねて配置されたTSOPメモリーハウジング(1,2
    )の、少なくとも2つのスタック(a−n)は、互いに並んで配置されていて、
    個々のTSOPメモリーハウジングスタック(a−n)の接続配線フレーム(3
    )は共通のキャリア(4)に配置されていることを特徴とする請求項1ないし7
    のいずれか1項に記載の構成。
  9. 【請求項9】 TSOPメモリーチップハウジング(1,2)の一部、または全部が、それぞ
    れその間にある接続配線フレーム(3)と機械的に接続されていて、この機械的
    接続は、好ましくは接着接続であることを特徴とする請求項1ないし8のいずれ
    か1項に記載の構成。
  10. 【請求項10】 ピン(10,20)は接続配線フレーム(3)の接続配線に結ばれている開放
    された端部(30;30,31,32)と半田接合、または溶接されていること
    を特徴とする請求項1ないし9のいずれか1項に記載の構成。
JP2001510916A 1999-07-15 2000-07-13 Tsopメモリーチップハウジングの構成 Expired - Fee Related JP3691016B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19933265A DE19933265A1 (de) 1999-07-15 1999-07-15 TSOP-Speicherchipgehäuseanordnung
DE19933265.7 1999-07-15
PCT/DE2000/002292 WO2001006562A1 (de) 1999-07-15 2000-07-13 Tsop-speicherchipgehäuseanordnung

Publications (2)

Publication Number Publication Date
JP2003505861A true JP2003505861A (ja) 2003-02-12
JP3691016B2 JP3691016B2 (ja) 2005-08-31

Family

ID=7914939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001510916A Expired - Fee Related JP3691016B2 (ja) 1999-07-15 2000-07-13 Tsopメモリーチップハウジングの構成

Country Status (5)

Country Link
US (2) US6538895B2 (ja)
EP (1) EP1196951B1 (ja)
JP (1) JP3691016B2 (ja)
DE (1) DE19933265A1 (ja)
WO (1) WO2001006562A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273944A (ja) * 2005-11-30 2007-10-18 Sumitomo Bakelite Co Ltd 複合型半導体装置およびその製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10006445C2 (de) 2000-02-14 2002-03-28 Infineon Technologies Ag Zwischenrahmen für einen Gehäuserahmen von Halbleiterchips
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
KR100462991B1 (ko) * 2002-03-11 2004-12-23 최영인 적층형 반도체 칩 패키지의 제조방법 및 장치
KR20050000972A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 칩 스택 패키지
JP2005051143A (ja) 2003-07-31 2005-02-24 Nec Toshiba Space Systems Ltd スタックメモリ及びその製造方法
KR100575590B1 (ko) * 2003-12-17 2006-05-03 삼성전자주식회사 열방출형 적층 패키지 및 그들이 실장된 모듈
DE102004023307B3 (de) * 2004-05-11 2005-10-20 Infineon Technologies Ag Leistungs-Halbleiterbauteil
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US7183638B2 (en) * 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7446403B2 (en) * 2006-06-14 2008-11-04 Entorian Technologies, Lp Carrier structure stacking system and method
US7375418B2 (en) * 2006-06-14 2008-05-20 Entorian Technologies, Lp Interposer stacking system and method
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7508070B2 (en) * 2007-01-13 2009-03-24 Cheng-Lien Chiang Two dimensional stacking using interposers
US20090166820A1 (en) * 2007-12-27 2009-07-02 Hem Takiar Tsop leadframe strip of multiply encapsulated packages
US9184122B2 (en) 2012-06-06 2015-11-10 Stats Chippac Ltd. Integrated circuit packaging system with interposer and method of manufacture thereof
CN103579198B (zh) * 2012-08-08 2016-03-30 扬智科技股份有限公司 芯片封装结构与导线架
CN113410193B (zh) * 2021-05-27 2024-05-03 元成科技(苏州)有限公司 一种8+1堆叠式芯片封装装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5147815A (en) 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
KR940003560B1 (ko) 1991-05-11 1994-04-23 금성일렉트론 주식회사 적층형 반도체 패키지 및 그 제조방법.
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US5541812A (en) 1995-05-22 1996-07-30 Burns; Carmen D. Bus communication system for stacked high density integrated circuit packages having an intermediate lead frame
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
JP2571021B2 (ja) 1994-08-05 1997-01-16 日本電気株式会社 半導体装置の接続アダプタ及び実装構造
JPH08125118A (ja) 1994-10-21 1996-05-17 Hitachi Ltd 半導体集積回路装置
JP2910668B2 (ja) 1996-04-15 1999-06-23 日本電気株式会社 電子部品組立体およびその製造方法ならびに電子部品の接続部材
US5778522A (en) * 1996-05-20 1998-07-14 Staktek Corporation Method of manufacturing a high density integrated circuit module with complex electrical interconnect rails having electrical interconnect strain relief
US5910885A (en) * 1997-12-03 1999-06-08 White Electronic Designs Corporation Electronic stack module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273944A (ja) * 2005-11-30 2007-10-18 Sumitomo Bakelite Co Ltd 複合型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6538895B2 (en) 2003-03-25
DE19933265A1 (de) 2001-02-01
JP3691016B2 (ja) 2005-08-31
EP1196951A1 (de) 2002-04-17
EP1196951B1 (de) 2013-04-03
WO2001006562A1 (de) 2001-01-25
US20030012002A1 (en) 2003-01-16
US20030127723A1 (en) 2003-07-10

Similar Documents

Publication Publication Date Title
JP2003505861A (ja) Tsopメモリーチップハウジングの構成
US5783861A (en) Semiconductor package and lead frame
KR0153595B1 (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
US5592364A (en) High density integrated circuit module with complex electrical interconnect rails
US5483024A (en) High density semiconductor package
KR970030716A (ko) 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
US20030085456A1 (en) Semiconductor power package module
EP0862217A2 (en) Semiconductor device and semiconductor multi-chip module
US8198710B2 (en) Folded leadframe multiple die package
WO1991014282A1 (en) Semiconductor device having a plurality of chips
CN86106553A (zh) 具有引线端的电气元件
JPH09191060A (ja) 集積回路のプラスチックパッケージング
EP0408779A1 (en) High density semiconductor memory module
JPH01199497A (ja) 電子部品塔載用基板
US5506174A (en) Automated assembly of semiconductor devices using a pair of lead frames
US5588205A (en) Method of manufacturing a high density integrated circuit module having complex electrical interconnect rails
JPH1070227A (ja) ボトムリード形半導体パッケージ
US6424025B1 (en) Cross grid array package structure and method of manufacture
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
US5706172A (en) Stacked semiconductor package having supporting bars and a socket therefor
KR19990069509A (ko) 적층형 메모리모듈 디바이스 및 그것을 이용한 메모리모듈 제조방법
JP7558941B2 (ja) 内向きに湾曲したリードを含む集積回路パッケージ
JPS60200559A (ja) メモリモジュール
CN110416176B (zh) 半导体器件及其制造方法、半导体组件及金属连接件

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080624

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees