CN110416176B - 半导体器件及其制造方法、半导体组件及金属连接件 - Google Patents

半导体器件及其制造方法、半导体组件及金属连接件 Download PDF

Info

Publication number
CN110416176B
CN110416176B CN201810404362.5A CN201810404362A CN110416176B CN 110416176 B CN110416176 B CN 110416176B CN 201810404362 A CN201810404362 A CN 201810404362A CN 110416176 B CN110416176 B CN 110416176B
Authority
CN
China
Prior art keywords
semiconductor
main body
bending
semiconductor component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810404362.5A
Other languages
English (en)
Other versions
CN110416176A (zh
Inventor
邵向廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Micro Assembly Tech Ltd
Original Assignee
Wuxi China Resources Micro Assembly Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Micro Assembly Tech Ltd filed Critical Wuxi China Resources Micro Assembly Tech Ltd
Priority to CN201810404362.5A priority Critical patent/CN110416176B/zh
Publication of CN110416176A publication Critical patent/CN110416176A/zh
Application granted granted Critical
Publication of CN110416176B publication Critical patent/CN110416176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4001—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Abstract

本申请提供一种半导体器件及其制造方法、半导体组件及金属连接件。其中，半导体器件的制造方法包括：将第一半导体组件的第一端相较于第二端设置在远离第二半导体组件处，并且将第二半导体组件的第四端相较于第三端设置在远离第一半导体组件处；将所述金属连接件设置于第一半导体组件和第二半导体组件，以使所述金属连接件的第一折弯部设置于第一引脚处，第二折弯部设置于第二引脚处；将所述第一折弯部焊接于第一引脚，第二折弯部焊接于第二引脚；在所述连接部处进行切分，以形成具有第一半导体组件和第一折弯部的第一半导体器件，以及具有第二半导体组件和第二折弯部的第二半导体器件。

Description

半导体器件及其制造方法、半导体组件及金属连接件
技术领域
本申请涉及一种半导体技术领域，尤其涉及半导体器件及其制造方法、半导体组件及金属连接件。
背景技术
在半导体产品制造后期，需要对各零部件进行封装。在进行封装时，通常需要对芯片和引线框的引脚进行键合连接。传统的封装工艺中，常采用打线的方式实现二者的连接。
随着半导体工艺技术的不断发展，不少产品中采用铜片键合(Clip Bond)的方式实现芯片和引脚的键合连接。其中，铜片具有与引脚连接的折弯脚以及与芯片连接的铜片主体。通常采用焊接的方式将折弯脚和铜片主体分别焊接于引脚及芯片上，以实现芯片和引脚的连接。然而，采用这种单颗重复键合方式，容易造成铜片高低不平，从而影响焊接效果。
发明内容
本申请的一个方面提供一种半导体器件的制造方法，包括：
提供第一半导体组件、第二半导体组件和金属连接件；第一半导体组件包括相对的第一端和第二端，第一半导体组件的第一端设置有第一引脚；第二半导体组件，包括相对的第三端和第四端，第二半导体组件的第四端设置有第二引脚，金属连接件包括位于两端的第一折弯部、第二折弯部以及连接所述第一折弯部和第二折弯部的连接部；
将第一半导体组件的第一端相较于第二端设置在远离第二半导体组件处，并且将第二半导体组件的第四端相较于第三端设置在远离第一半导体组件处；
将所述金属连接件设置于第一半导体组件和第二半导体组件，以使所述金属连接件的第一折弯部设置于第一引脚处，第二折弯部设置于第二引脚处；
将所述第一折弯部焊接于第一引脚，第二折弯部焊接于第二引脚；
在所述连接部处进行切分，以形成具有第一半导体组件和第一折弯部的第一半导体器件，以及具有第二半导体组件和第二折弯部的第二半导体器件。
可选的，所述第一半导体组件还包括第一芯片，第二半导体组件还包括第二芯片；
所述连接部还包括与第一折弯部相连的第一主体部，与第二折弯部相连的第二主体部，以及设置于第一主体部和第二主体部之间的连接筋；所述方法还包括：
将所述第一主体部设置于第一芯片，第二主体部设置于第二芯片。
可选的，所述在所述连接部处进行切分具体包括：
在所述连接筋处进行切分。
可选的，若所述第一半导体组件和第二半导体组件相同，所述将第一半导体组件的第一端相较于第二端设置在远离第二半导体组件处，并且将第二半导体组件的第四端相较于第三端设置在远离第一半导体组件处，具体包括：
将第一半导体组件和第二半导体组件呈中心对称设置。
可选的，所述第一主体部设置有向下凹陷的第一凹陷部，第二主体部设置有向下凹陷的第二凹陷部；所述将所述第一主体部设置于第一芯片，第二主体部设置于第二芯片具体包括：
将所述第一主体部与第一芯片在所述第一凹陷部处焊接，所述第二主体部与第二芯片在第二凹陷部处焊接。
本申请的另一个方面提供一种半导体器件，包括：
第一半导体组件，包括相对的第一端和第二端；
第二半导体组件，包括相对的第三端和第四端；
其中，所述第一端相较于第二端远离所述第二半导体组件，所述第四端相较于第三端远离所述第一半导体组件；所述第一半导体组件包括位于第一端的第一引脚，所述第二半导体组件包括位于第四端的第二引脚；
金属连接件，包括位于两端的第一折弯部、第二折弯部以及连接所述第一折弯部和第二折弯部的连接部；所述第一折弯部焊接于第一引脚，所述第二折弯部焊接于第二引脚。
可选的，所述第一半导体组件还包括第一芯片，第二半导体组件还包括第二芯片；所述连接部还包括与第一折弯部相连的第一主体部，与第二折弯部相连的第二主体部，以及设置于第一主体部和第二主体部之间的连接筋。
可选的，所述第一主体部设置有向下凹陷的第一凹陷部，所述第一凹陷部焊接于第一芯片；第二主体部设置有向下凹陷的第二凹陷部，所述第二凹陷部焊接于第二芯片。
可选的，所述第一凹陷部的个数为多个，所述第一主体部的邻近所述第一引脚处的第一凹陷部的个数大于相对远离第一引脚处的第一凹陷部的个数；
所述第二凹陷部的个数为多个，所述第二主体部的邻近第二引脚处的第二凹陷部的个数大于相对远离第二引脚处的第二凹陷部的个数。
可选的，所述第一折弯部包括至少两个折弯脚和/或第二折弯部包括至少两个折弯脚。
本申请的另一个方面提供一种半导体组件，包括相同的第一半导体组件和第二半导体组件；
第一半导体组件，包括相对的第一端和第二端；所述第一半导体组件包括位于第一端的第一引脚；
第二半导体组件，包括相对的第三端和第四端，所述第二半导体组件包括位于第四端的第二引脚；
其中，所述第一半导体组件和所述第二半导体组件呈中心对称设置，并且所述第一端相较于第二端远离所述第二半导体组件，所述第四端相较于第三端远离所述第一半导体组件。
可选的，所述第一半导体组件还包括第一芯片，第二半导体组件还包括第二芯片。
本申请的又一方面提供一种金属连接件，包括位于两端的第一折弯部第二折弯部以及连接所述第一折弯部和第二折弯部的连接部；其中，所述金属连接件呈中心对称设置。
可选的，所述连接部包括与第一折弯部相连的第一主体部，与第二折弯部相连的第二主体部，以及设置于第一主体部和第二主体部之间的连接筋；其中连接筋的厚度小于第一主体部和/或第二主体部的厚度。
本申请实施例提供的上述半导体器件的制造方法，通过将金属连接件的两个相连的折弯部分别设置在两个半导体组件的相距较远的引脚处，使得金属连接件的设置较为稳固，可有效避免金属连接件与半导体组件连接时出现倾斜及旋转等问题。可有效减少由于金属连接件的倾斜或旋转而导致的后续回流后锡膏开裂、虚焊等问题发生的几率，提高半导体器件的良率。最终通过切分即可获得两个独立的半导体器件。
附图说明
图1所示为本申请一示例型实施例的半导体器件的制造方法的方法流程图；
图2所示为本申请一示例型实施例的两半导体组件的结构示意图；
图3所示为本申请另一示例型实施例的两半导体组件的结构示意图；
图4所示为本申请一示例型实施例的半导体器件的一视角的结构示意图；
图5所示为图1所示半导体器件的另一视角的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
图1所示为本申请一示例型实施例的半导体器件的制造方法的方法流程图。
请参见图1所示，并在必要时结合图2、图3、图4以及图5。该半导体器件的制造方法包括：
提供第一半导体组件1、第二半导体组件2和金属连接件；第一半导体组件1包括相对的第一端13和第二端14，第一半导体组件1的第一端13设置有第一引脚111；第二半导体组件2，包括相对的第三端23和第四端24，第二半导体组件2的第四端24设置有第二引脚211，金属连接件包括位于两端的第一折弯部311、第二折弯部321以及连接所述第一折弯部311和第二折弯部321的连接部(结合图4和图5)。
步骤S101：将第一半导体组件1的第一端13相较于第二端14设置在远离第二半导体组件2处，并且将第二半导体组件2的第四端24相较于第三端23设置在远离第一半导体组件1处。
采用步骤S101的方式进行设置，可使得第一引脚111位于远离第二半导体组件2的一端，第二引脚211位于远离第一半导体组件1的一端。
需要说明的是，若所述第一半导体组件1和第二半导体组件2相同，则步骤S101具体可将第一半导体组件1和第二半导体组件2呈中心对称设置。比如，在具体操作时，对于同向设置的第一半导体组件1和第二半导体组件2，如图2所示，将其中的一个沿对称中心顺时针或逆时针旋转180°，以形成如图3所示的设置位置。当然，也可采取其他操作，使得相同的第一半导体组件1和第二半导体组件2呈中心对称设置。本发明对此操作方法不做具体限定，可根据具体应用环境进行确定。
步骤S103：将所述金属连接件设置于第一半导体组件1和第二半导体组件2，以使所述金属连接件的第一折弯部311设置于第一引脚111处，第二折弯部321设置于第二引脚211处。
金属连接件可呈中心对称设置。比如，可将呈中心对称设置的金属连接件设置于呈中心对称设置的第一半导体组件1和第二半导体组件2。当然，金属连接件也可不呈中心对称设置，可根据具体应用环境进行设置，本申请不做限定。
步骤S105：将所述第一折弯部311焊接于第一引脚111，第二折弯部321焊接于第二引脚211。
比如，可将第一折弯部311的端部焊接于第一引脚111的上表面，第二折弯部321的端部焊接于第二引脚211的上表面。
所述焊接可为锡焊。比如，可在第一引脚111上表面的第一折弯部311对应处涂抹锡膏，并采用回流焊的方式进行焊接。当然，也可采用其他方式进行焊接，以保证第一折弯部311与第一引脚111固定连接，本发明对此不做具体限定。同样可采取锡焊的方式对第二折弯部321和第二引脚的211进行焊接。
所述第一折弯部311可包括一个或多个折弯脚。第二折弯部321包括一个或多个折弯脚。其中，第一折弯部311的折弯脚的端部焊接于第一引脚111的上表面。所述第二折弯部321的折弯脚的端部焊接于第二引脚211的上表面。
以第一折弯部311包括两个折弯脚3111，第二折弯部321包括两个折弯脚3211为例。在焊接时，有四个折弯脚分别与第一引脚111和第二引脚211固定连接，可有效避免金属连接件的倾斜及旋转，以减少由于金属连接件的倾斜和旋转而导致的后续回流后锡膏开裂、虚焊等问题发生的几率，提高半导体产品的良率。
步骤S107：在所述连接部处进行切分，以形成具有第一半导体组件1和第一折弯部311的第一半导体器件，以及具有第二半导体组件2和第二折弯部321的第二半导体器件。
进一步的，上述提供的所述第一半导体组件1还包括第一芯片12，第二半导体组件2还包括第二芯片22。所述连接部还包括与第一折弯部311相连的第一主体部312，与第二折弯部321相连的第二主体部322，以及设置于第一主体部312和第二主体部322之间的连接筋33。相应地，将所述第一主体部312对应设置于第一芯片12，第二主体部322对应设置于第二芯片22。
在一些实施例中，所述金属连接件为一体成型。所述金属连接件可采用铜等金属材料，以能够使得半导体产品的芯片与引线框架或电路之间连接。比如，所述金属连接件可为铜片。可选的，在设置于第一半导体组件1和第二半导体组件2之前，可对铜片等金属连接件进行半蚀刻或者粗化处理，以加强封装时金属连接件与塑封料的结合力。经过上述步骤S101将第一半导体组件1和第二半导体组件2设置好之后，在进行步骤S103的操作时，可直接将金属连接件设置于第一半导体组件1和第二半导体组件2。
在另一些实施例中，所述金属连接件不是一体成型。以相连的第一折弯部311和第一主体部312为第一金属件31，相连的第二折弯部321和第二主体部322为第二金属件32。则经过上述步骤S101将第一半导体组件1和第二半导体组件2设置好之后，在进行上述步骤S103的操作时，具体可先将第一金属件31设置于第一半导体组件1，第二金属件32设置于第二半导体组件2(即将相连的第一折弯部311和第一主体部312设置于第一半导体组件1，相连的第二折弯部321和第二主体部322设置于第二半导体组件2)。进而，在第一金属件31和第二金属件32之间设置连接筋33。具体即在所述第一主体部312和第二主体部322之间设置连接筋33。
其中，第一金属件31可以是铜片。第二金属件32也可是铜片。并且连接筋33也可是铜片。当然连接筋33还可以是由其他材料构成的连接部件。本发明对此不做具体限定。
相应地，上述步骤S107所述的在所述连接部处进行切分具体包括在所述连接筋33处进行切分，以形成具有第一半导体组件1和第一金属件31的器件，以及具有第二半导体组件2和第二金属件32的器件。
此外，上述将所述第一主体部312对应设置于第一芯片12，第二主体部322对应设置于第二芯片22，具体可将第一主体部312焊接于第一芯片12的上表面，将第二主体部322焊接于第二芯片22的上表面。以使得第一金属件31可连接第一引脚111和第一芯片12，第二金属件32可连接第二引脚211和第二芯片22。
具体地，所述第一主体部312设置有第一凹陷部3121，第二主体部322设置有向第二凹陷部3221。其中，第一凹陷部3121和第二凹陷部3221可以为向下凹陷的槽部。相应地，将所述第一主体部312与第一芯片12在所述第一凹陷部3121处焊接，所述第二主体部322与第二芯片22在第二凹陷部3221处焊接。比如，将第一凹陷部3121的底部焊接于第一芯片12之上，将第二凹陷部3221的底部焊接于第二芯片12之上。此处同样可采用锡焊的方式进行焊接。当然，也可采用其他方式焊接，本发明对此不做具体限定。此处第一主体部312和第二主体部322的焊接，与上述第一折弯部311及第二折弯部321的焊接，可以同时进行，也可不同时进行。
需要说明的是，在上述步骤S105之后，并在步骤S107之前，还需对焊接连接的第一半导体组件1、第二半导体组件2以及具有第一折弯部311和第二折弯部321的金属连接件进行塑封，以对第一半导体组件1、第二半导体组件2以及金属连接件等部件进行固定及保护。其中，连接筋33处可塑封也可不塑封。
本申请通过上述实施例提供的半导体器件的制造方法，通过将金属连接件的两个相连的折弯部分别设置在两个半导体组件的相距较远的引脚处，使得金属连接件的设置较为稳固，可有效避免金属连接件与半导体组件连接时出现倾斜及旋转等问题，同时，可使得金属连接件的设置较为平整。相较于采用单颗重复键合所形成的半导体器件而言，上述切分后形成的两个独立的半导体器件，其第一金属件和第二金属件的设置也较为平稳，可有效避免第一金属件和第二金属件的倾斜及旋转等问题的出现，以减少由于第一金属件和第二金属件的倾斜或旋转而导致的锡膏开裂、虚焊等问题发生的几率，提高半导体产品的良率。
此外，本发明还提供一种半导体器件100，如图4和5所示。必要时可结合图2和图3。该半导体器件100包括第一半导体组件1、第二半导体组件2及金属连接件。
所述第一半导体组件1包括相对的第一端13和第二端14。第二半导体组件2包括相对的第三端23和第四端24。其中，所述第一端13相较于第二端14远离所述第二半导体组件2，所述第四端24相较于第三端23远离所述第一半导体组件1。
所述第一半导体组件1可包括第一引线框架。其中，第一引线框架包括位于第一端13的第一引脚111。当然，所述第一引线框架还可包括位于第二端14的引脚113以及位于另外两侧的引脚114、115。
所述第二半导体组件2可包括第二引线框架。其中，第二引线框架包括位于第四端24的第二引脚211。同样，所述第二引线框架还可包括位于第三端23的引脚213以及位于另外两侧的引脚214、215。
其中，第一引线框架和第二引线框架之间可以相连，也可以不相连。在一些实施例中，第一引线框架和第二引线框架可呈中心对称设置。当然，第一引线框架和第二引线框架也可不呈中心对称设置。本发明对称不做具体限定。
所述金属连接件，包括位于两端的第一折弯部311、第二折弯部321以及连接所述第一折弯部311和第二折弯部321的连接部。所述第一折弯部311焊接于第一引脚111，所述第二折弯部321焊接于第二引脚211。
所述第一折弯部311可包括一个或多个折弯脚。第二折弯部321包括一个或多个折弯脚。其中，第一折弯部311的折弯脚的端部焊接于第一引脚111的上表面。所述第二折弯部321的折弯脚的端部焊接于第二引脚211的上表面。
以第一折弯部311包括两个折弯脚3111，第二折弯部321包括两个折弯脚3211为例。在焊接时，有四个折弯脚分别与第一引脚111和第二引脚211固定连接，可有效避免金属连接件的倾斜及旋转，以减少由于金属连接件的倾斜和旋转而导致的后续回流的锡膏开裂、虚焊等问题发生的几率，提高半导体产品的良率。
进一步的，所述第一半导体组件1还可包括设置于第一引线框架之上的第一芯片12，第二半导体组件2还可包括设置于第二引线框架之上的第二芯片22。所述连接部还包括与第一折弯部311相连的第一主体部312，与第二折弯部321相连的第二主体部322，以及设置于第一主体部312和第二主体部322之间的连接筋33。其中，所述第一主体部312设置于第一芯片12，第二主体部322设置于第二芯片22。从而使得相连的第一主体部312和第一折弯部311可连接第一芯片12和第一引脚111，相连的第二主体部322和第二折弯部321可连接第二芯片和第二引脚111。
可选的，连接筋33的厚度小于第一主体部312或第二主体部322的厚度，以便于在连接筋33处进行切分。其中，第一主体部312和第二主体部322的厚度可以相等，也可以不相等。
包括第一引线框架和第一芯片12的第一半导体组件1和包括第二引线框架和第二芯片22的第二半导体组件2，二者的结构可大致相同。如此，第一半导体组件1和第二半导体组件2可呈中心对称设置。相应地，金属连接件也可呈中心对称设置。
当然第一半导体组件1和第二半导体组件2也可不呈中心对称设置。金属连接件也可不呈中心对称设置。本发明对此不做限定，可根据具体应用环境进行设置。
进一步的，所述第一主体部312设置有第一凹陷部3121，第二主体部322设置有向第二凹陷部3221。其中，第一凹陷部3121和第二凹陷部3221可以为向下凹陷的槽部。所述第一主体部312与第一芯片12在所述第一凹陷部3121处焊接，所述第二主体部322与第二芯片22在第二凹陷部3221处焊接。其中，第一凹陷部3121的底部的部分或全部焊接于第一芯片12之上。第二凹陷部3221的底部的部分或全部焊接于第二芯片12之上。
进一步的，所述第一凹陷部3121的个数为多个，所述第一主体部312的邻近所述第一引脚111处的第一凹陷部3121的个数大于相对远离第一引脚111处的第一凹陷部3121的个数。所述第二凹陷部3221的个数也可为多个，所述第二主体部322的邻近第二引脚211处的第二凹陷部3221的个数大于相对远离第二引脚211处的第二凹陷部3221的个数。
需要说明的是，第一凹陷部和第二凹陷部的个数也可为一个。本发明对第一凹陷部及第二凹陷部的个数及设置方式此不做具体限定，可根据应用环境进行确定。
在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (13)

1.一种半导体器件的制造方法，其特征在于，包括：
提供第一半导体组件(1)、第二半导体组件(2)和金属连接件；第一半导体组件(1)包括相对的第一端(13)和第二端(14)，第一半导体组件(1)的第一端(13)设置有第一引脚(111)；第二半导体组件(2)，包括相对的第三端(23)和第四端(24)，第二半导体组件(2)的第四端(24)设置有第二引脚(211)，金属连接件包括位于两端的第一折弯部(311)、第二折弯部(321)以及连接所述第一折弯部(311)和第二折弯部(321)的连接部；
将第一半导体组件(1)的第一端(13)相较于第二端(14)设置在远离第二半导体组件(2)处，并且将第二半导体组件(2)的第四端(24)相较于第三端(23)设置在远离第一半导体组件(1)处；
将所述金属连接件设置于第一半导体组件(1)和第二半导体组件(2)，以使所述金属连接件的第一折弯部(311)设置于第一引脚(111)处，第二折弯部(321)设置于第二引脚(211)处；
将所述第一折弯部(311)焊接于第一引脚(111)，第二折弯部(321)焊接于第二引脚(211)；
在所述连接部处进行切分，以形成具有第一半导体组件(1)和第一折弯部(311)的第一半导体器件，以及具有第二半导体组件(2)和第二折弯部(321)的第二半导体器件。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一半导体组件(1)还包括第一芯片(12)，第二半导体组件(2)还包括第二芯片(22)；所述连接部还包括与第一折弯部(311)相连的第一主体部(312)，与第二折弯部(321)相连的第二主体部(322)，以及设置于第一主体部(312)和第二主体部(322)之间的连接筋(33)；所述方法还包括：
将所述第一主体部(312)设置于第一芯片(12)，第二主体部(322)设置于第二芯片(22)。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述在所述连接部处进行切分具体包括：
在所述连接筋(33)处进行切分。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，若所述第一半导体组件(1)和第二半导体组件(2)相同，所述将第一半导体组件(1)的第一端(13)相较于第二端(14)设置在远离第二半导体组件(2)处，并且将第二半导体组件(2)的第四端(24)相较于第三端(23)设置在远离第一半导体组件(1)处，具体包括：
将第一半导体组件(1)和第二半导体组件(2)呈中心对称设置。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一主体部(312)设置有向下凹陷的第一凹陷部(3121)，第二主体部(322)设置有向下凹陷的第二凹陷部(3221)；所述将所述第一主体部(312)设置于第一芯片(12)，第二主体部(322)设置于第二芯片(22)具体包括：
将所述第一主体部(312)与第一芯片(12)在所述第一凹陷部(3121)处焊接，所述第二主体部(322)与第二芯片(22)在第二凹陷部(3221)处焊接。
6.一种半导体器件，其特征在于，包括：
第一半导体组件(1)，包括相对的第一端(13)和第二端(14)；
第二半导体组件(2)，包括相对的第三端(23)和第四端(24)；其中，所述第一端(13)相较于第二端(14)远离所述第二半导体组件(2)，所述第四端(24)相较于第三端(23)远离所述第一半导体组件(1)；所述第一半导体组件(1)包括位于第一端(13)的第一引脚(111)，所述第二半导体组件(2)包括位于第四端(24)的第二引脚(211)；
金属连接件，包括位于两端的第一折弯部(311)、第二折弯部(321)以及连接所述第一折弯部(311)和第二折弯部(321)的连接部；所述第一折弯部(311)焊接于第一引脚(111)，所述第二折弯部(321)焊接于第二引脚(211)；
所述连接部还包括与第一折弯部(311)相连的第一主体部(312)，与第二折弯部(321)相连的第二主体部(322)，以及设置于第一主体部(312)和第二主体部(322)之间的连接筋(33)；其中，所述连接筋(33)的厚度小于第一主体部(312)和/或第二主体部(322)的厚度；
其中，所述第一半导体组件(1)和所述第二半导体组件(2)最终是独立的、不存在电连接关系的器件。
7.如权利要求6所述的半导体器件，其特征在于，所述第一半导体组件(1)还包括第一芯片(12)，第二半导体组件(2)还包括第二芯片(22)。
8.如权利要求7所述的半导体器件，其特征在于，所述第一主体部(312)设置有向下凹陷的第一凹陷部(3121)，所述第一凹陷部(3121)焊接于第一芯片(12)；第二主体部(322)设置有向下凹陷的第二凹陷部(3221)，所述第二凹陷部(3221)焊接于第二芯片(22)。
9.如权利要求8所述的半导体器件，其特征在于，所述第一凹陷部(3121)的个数为多个，所述第一主体部(312)的邻近所述第一引脚(111)处的第一凹陷部(3121)的个数大于相对远离第一引脚(111)处的第一凹陷部(3121)的个数；
所述第二凹陷部(3221)的个数为多个，所述第二主体部(322)的邻近第二引脚(211)处的第二凹陷部(3221)的个数大于相对远离第二引脚(211)处的第二凹陷部(3221)的个数。
10.如权利要求6所述的半导体器件，其特征在于，所述第一折弯部(311)包括至少两个折弯脚(3111)和/或第二折弯部(321)包括至少两个折弯脚(3211)。
11.一种半导体组件，其特征在于，包括相同的第一半导体组件和第二半导体组件；
第一半导体组件(1)，包括相对的第一端(13)和第二端(14)；所述第一半导体组件(1)包括位于第一端(13)的第一引脚(111)；
第二半导体组件(2)，包括相对的第三端(23)和第四端(24)，所述第二半导体组件(2)包括位于第四端(24)的第二引脚(211)；
其中，所述第一半导体组件(1)和所述第二半导体组件(2)呈中心对称设置，并且所述第一端(13)相较于第二端(14)远离所述第二半导体组件(2)，所述第四端(24)相较于第三端(23)远离所述第一半导体组件(1)；所述第一半导体组件(1)和所述第二半导体组件(2)最终是独立的、不存在电连接关系的器件。
12.如权利要求11所述的半导体组件，其特征在于，所述第一半导体组件(1)还包括第一芯片(12)，第二半导体组件(2)还包括第二芯片(22)。
13.一种金属连接件，用于在键合工艺中连接芯片与引线框架，其特征在于，包括位于两端的第一折弯部(311)、第二折弯部(321)以及连接所述第一折弯部(311)和第二折弯部(321)的连接部；其中，所述金属连接件呈中心对称设置；
所述连接部包括与第一折弯部(311)相连的第一主体部(312)，与第二折弯部(321)相连的第二主体部(322)，以及设置于第一主体部(312)和第二主体部(322)之间的连接筋(33)；其中连接筋(33)的厚度小于第一主体部(312)和/或第二主体部(322)的厚度。
CN201810404362.5A 2018-04-28 2018-04-28 半导体器件及其制造方法、半导体组件及金属连接件 Active CN110416176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810404362.5A CN110416176B (zh) 2018-04-28 2018-04-28 半导体器件及其制造方法、半导体组件及金属连接件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810404362.5A CN110416176B (zh) 2018-04-28 2018-04-28 半导体器件及其制造方法、半导体组件及金属连接件

Publications (2)

Publication Number Publication Date
CN110416176A CN110416176A (zh) 2019-11-05
CN110416176B true CN110416176B (zh) 2021-07-23

Family

ID=68345666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810404362.5A Active CN110416176B (zh) 2018-04-28 2018-04-28 半导体器件及其制造方法、半导体组件及金属连接件

Country Status (1)

Country Link
CN (1) CN110416176B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283449A (zh) * 2005-07-01 2008-10-08 金·沃扬 以单个贴装封装实现的完整功率管理系统
CN105448881A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105914198A (zh) * 2016-06-21 2016-08-31 无锡华润矽科微电子有限公司 基于铜桥构造的封装结构及构造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399997B2 (en) * 2011-06-10 2013-03-19 Shanghai Kalhong Electronic Company Limited Power package including multiple semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283449A (zh) * 2005-07-01 2008-10-08 金·沃扬 以单个贴装封装实现的完整功率管理系统
CN105448881A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105914198A (zh) * 2016-06-21 2016-08-31 无锡华润矽科微电子有限公司 基于铜桥构造的封装结构及构造方法

Also Published As

Publication number Publication date
CN110416176A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN100356510C (zh) 半导体器件及其制造方法
US9167699B2 (en) Semiconductor device
TWI722362B (zh) 壓合電力模組及相關方法
US20200373229A1 (en) Lead frame and method of fabricating the same
US9806010B2 (en) Package module and method of fabricating the same
CN111587486B (zh) 半导体装置以及半导体装置的制造方法
JP5140125B2 (ja) コネクタ端子の製造方法およびコネクタ端子
CN109671693A (zh) 电路引脚结构
CN110416176B (zh) 半导体器件及其制造方法、半导体组件及金属连接件
CN109103146A (zh) 半导体装置
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
US9774112B2 (en) Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal
JP6189222B2 (ja) リードフレーム及びリードフレームの製造方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
US8994046B2 (en) Light emitting diode device for clamping electrically conductive element
US7750448B2 (en) Semiconductor package and method for manufacturing the same
US20140021640A1 (en) Method for electrically connecting vertically positioned substrates
EP3079170B1 (en) Molding die with leadframe, and method of manufacturing a resin sealed electronic component on a lead frame
CN218730927U (zh) 芯片封装结构
TWI834769B (zh) 導電端子及其製造方法以及端子料帶結構
JP5660076B2 (ja) 半導体装置とその製造方法
JP2008124228A (ja) 半導体装置およびその製造方法
JP2013048150A (ja) 半導体モジュール及びその製造方法
KR100418380B1 (ko) 적층 반도체 패키지 및 그 적층 방법
JP2012054320A (ja) リードフレーム、ヒートシンクの取付構造、半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant