KR100418380B1 - 적층 반도체 패키지 및 그 적층 방법 - Google Patents

적층 반도체 패키지 및 그 적층 방법 Download PDF

Info

Publication number
KR100418380B1
KR100418380B1 KR10-2001-0042854A KR20010042854A KR100418380B1 KR 100418380 B1 KR100418380 B1 KR 100418380B1 KR 20010042854 A KR20010042854 A KR 20010042854A KR 100418380 B1 KR100418380 B1 KR 100418380B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
lead
chip select
line
package
Prior art date
Application number
KR10-2001-0042854A
Other languages
English (en)
Other versions
KR20030008092A (ko
Inventor
박광희
Original Assignee
주식회사 지아이씨하이테크
주식회사 싸이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지아이씨하이테크, 주식회사 싸이텍 filed Critical 주식회사 지아이씨하이테크
Priority to KR10-2001-0042854A priority Critical patent/KR100418380B1/ko
Publication of KR20030008092A publication Critical patent/KR20030008092A/ko
Application granted granted Critical
Publication of KR100418380B1 publication Critical patent/KR100418380B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers

Abstract

본 발명은 복수의 반도체 패키지를 적층하는 방법에 있어서, 상기 적층시 상부에 놓여지는 반도체 패키지의 특정 리드선과 연결될 칩선택라인과 접지전극을 인쇄회로필름에 인쇄 및 제조하는 단계와, 상기 상부 반도체 패키지의 다수 리드선을 패키지에 밀착되도록 내측으로 절곡시키는 단계와, 상기 상부 반도체 패키지의 리드선 중 칩선택 리드선을 다른 리드선의 길이보다 짧도록 그 일측을 상측으로 절곡시키는 단계와, 상기 칩선택라인과 접지전극이 인쇄된 필름을 상부 반도체 패키지의 하단에 정렬하여 필름의 칩선택라인과 접지전극이 각 리드선의 칩선택 리드선과 미사용 리드선 및 접지 리드선과 상호 연결되도록 접착하는 단계와, 상기 필름을 상부 반도체 패키지의 하단에 접착한 후 상/하부 반도체 패키지를 상호 접착하여 적층하는 단계, 및 상기 상부 반도체 패키지의 칩선택 리드선을 제외한 상부 및 하부 반도체 패키지의 각 리드선을 납땜하여 연결하는 단계를 구비함으로써, 상/하부 반도체 패키지간에 발생하는 노이즈를 저감시킴과 아울러 인쇄회로필름을 이용한 보다 간단한 구조로 칩선택라인을 구축함에 따라 제품의 신뢰성을 높일 수 있는 적층 반도체 패키지 및 그 적층 방법을 제공한다.

Description

적층 반도체 패키지 및 그 적층 방법{Method for heaping Semiconductor Package}
본 발명은 복수의 반도체 패키지를 적층하는 방법에 관한 것으로, 특히 접지전극과 칩선택라인이 인쇄된 회로필름을 상부 반도체 패키지의 하단에 부착하여 해당 리드선과 필름의 접지전극과 칩선택라인을 상호 연결하고, 상부 반도체 패키지의 리드선을 패키지에 밀착되도록 절곡하여 하부 반도체 패키지의 각 리드선과 납땜하여 조립하는 적층 반도체 패키지 및 그 적층 방법에 관한 것이다.
최근 각종 전자 기기들이 경박단소화 되는 추세에 따라 줄어든 실장 공간에서 단위 부품들의 실장 면적을 줄이는 것에 대한 관심이 증폭되고 있으며, 그 중 반도체 메모리 칩(RAM)의 실장 효율을 배가시키기 위해 복수의 반도체 패키지를 적층시키기 위한 다양한 방식들이 제안되고 있다.
도 1 및 도 2는 종래의 반도체 패키지의 적층구조를 각각 도시한 것이다.
도 1a 및 도 1b와 같이 반도체 패키지는 다수개의 외부리드선(2-2)을 가지는 하부 반도체 패키지(2)의 상면에 상기 외부리드선(2-2)들에 일대일로 대응하는 다수개의 외부리드선(1-1)을 가지는 상부 반도체 패키지(1)가 적층되어 있고, 상기 패키지간 상호 대응하는 외부리드선(1-1, 2-2)들이 헤더(3)라고 칭하는 별도의 도체들에 의해 전기적으로 연결되어 있다.
하지만, 이는 다수의 헤더(3)를 사용해야 하므로 이용에 따른 번거로움이 있으며, 반도체 칩의 리드선간의 간격이 좁아짐에 따라 필요 부분을 단락하거나 또는다수의 각 리드선을 대응시켜 헤더를 연결하는 것은 공정상에 많은 문제점이 발생하였다.
그리고, 도 2a와 도 2b는 상부 반도체 패키지(5)의 리드선(5-1)에 변형을 가하고 상부 반도체 패키지(5)와 하부 반도체 패키지(6)의 리드선 사이에 PCB 막대(7)를 삽입하여 보조연결수단으로 적층하는 방식으로 도 1의 헤더를 이용하는 방식보다 많은 단점이 보완되었으나, 상부 반도체 패키지(5)와 리드선(5-1) 사이에 PCB 보조연결수단(7)을 일일이 끼워넣는 수작업이 필요하였고, 이러한 작업의 비자동화로 인해 생산성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 접지전극과 칩선택라인이 인쇄된 회로필름을 상부 반도체 패키지의 하단에 부착하여 해당 리드선과 필름의 접지전극과 칩선택라인을 상호 연결함으로써, 상/하부 반도체 패키지간에 발생하는 노이즈를 저감시킴과 아울러 인쇄회로필름을 이용한 보다 간단한 구조로 칩선택라인을 구축함에 따라 제품의 신뢰성을 높일 수 있는 적층 반도체 패키지 및 그 적층 방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상부 반도체 패키지의 리드선을 패키지에 밀착되도록 절곡한 후 그에 대응되는 하부 반도체 패키지의 각 리드선과 납땜함으로써, 별도의 리드선 연결수단없이도 납땜 가능하여 공정의 자동화를 꾀하여 생산성을 보다 더 향상시킬 수 있는 적층 반도체 패키지 및 그 적층 방법을 제공하는 데 있다.
도 1a 및 도 1b는 종래의 반도체 패키지의 적층구조를 도시한 사시도 및 단면도의 일례이고,
도 2a 및 도 2b는 종래의 반도체 패키지의 적층구조를 도시한 사시도 및 단면도의 다른 예이고,
도 3은 본 발명에 의한 반도체 패키지의 적층구조를 나타낸 것으로, 도 3a는 조립도이며, 도 3b는 도 3a의 C-C 부분의 단면도이고,
도 4는 도 3a의 분해 사시도이고,
도 5a 내지 도 5f는 본 발명의 일실시예에 의한 반도체 패키지의 적층 공정을 설명하기 위한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
10: 상부 반도체 패키지 15: 다수의 리드선
15-1: 칩선택 리드선 15-2: 미사용 리드선
15-3: 접지 리드선 30: 하부 반도체 패키지
35: 다수의 리드선 50: 인쇄회로필름
51: 칩선택라인 55: 접지전극
상기 목적을 달성하기 위한 본 발명의 기술적 방법은, 복수의 반도체 패키지를 적층하는 방법에 있어서: 상기 적층시 상부에 놓여지는 반도체 패키지의 특정 리드선과 연결될 칩선택라인과 접지전극을 인쇄회로필름에 인쇄 및 제조하는 단계; 상기 상부 반도체 패키지의 다수 리드선을 패키지에 밀착되도록 내측으로 절곡시키는 단계; 상기 상부 반도체 패키지의 리드선 중 칩선택 리드선을 다른 리드선의 길이보다 짧도록 그 일측을 상측으로 절곡시키는 단계; 상기 칩선택라인과 접지전극이 인쇄된 필름을 상부 반도체 패키지의 하단에 정렬하여 필름의 칩선택라인과 접지전극이 각 리드선의 칩선택 리드선과 미사용 리드선 및 접지 리드선과 상호 연결되도록 접착하는 단계; 상기 필름을 상부 반도체 패키지의 하단에 접착한 후 상/하부 반도체 패키지를 상호 접착하여 적층하는 단계; 및 상기 상부 반도체 패키지의 칩선택 리드선을 제외한 상부 및 하부 반도체 패키지의 각 리드선을 납땜하여 연결하는 단계;를 구비한 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 기술적 수단은, 복수의 반도체 패키지를 적층한 구조에 있어서: 반도체 패키지의 측면에 형성된 리드선을 패키지측에 밀착되도록 절곡시킴과 아울러 칩선택 리드선을 다른 리드선의 길이보다 짧도록 그 일측을 상측으로 절곡한 상부 반도체 패키지; 상기 상부 반도체 패키지의 하단에 접착되어 상부 반도체 패키지의 칩선택 리드선을 제외한 각 리드선과 대응하는 리드선이 각각 납땜되는 하부 반도체 패키지; 및 상기 상부 반도체 패키지와 하부 반도체 패키지 사이에 삽입되며, 칩선택용 라인과 접지전극이 인쇄되어 상부 반도체 패키지의 칩선택 리드선 및 미사용 리드선과 상호 배선되어 칩선택라인을 형성함과 아울러 상부 반도체 패키지의 접지 리드선과 상호 배선되어 접지전극을 형성하는 인쇄회로필름;을 구비한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.
도 3은 본 발명에 의한 복수의 반도체 패키지의 적층 조립도로, 도 3a는 조립도이며, 도 3b는 도 3a의 C-C 부분의 단면도이고, 도 4는 도 3a의 적층 분해도로서, 상부 반도체 패키지(10), 하부 반도체 패키지(30) 및 인쇄회로필름(50)으로 이루어져 있다.
도시한 바와 같이 복수의 반도체 패키지를 적층한 구조에 있어서, 본 발명의 상부 반도체 패키지(10)는 패키지의 측면에 형성된 리드선(15)을 패키지측에 밀착되도록 절곡시킴과 아울러 칩선택 리드선(15-1)을 다른 리드선(15)의 길이보다 짧도록 그 일측을 상측으로 절곡하여 형성하고, 하부 반도체 패키지(30)는 상부 반도체 패키지(10)의 하단에 접착되어 상부 반도체 패키지(10)의 칩선택 리드선(15-1)을 제외한 각 리드선(15)과 대응하는 리드선(35)이 각각 납땜되도록 이루어져 있고, 인쇄회로필름(50)은 상부 반도체 패키지(10)와 하부 반도체 패키지(30) 사이에 삽입되며 칩선택라인(51)과 접지전극(55)이 인쇄되어 상부 반도체 패키지(10)의 칩선택 리드선(15-1)과 미사용 리드선(15-2)을 배선하여 칩선택라인(51)을 형성함과 아울러 상부 반도체 패키지(10)의 접지리드선(15-3)과 배선되어 접지전극(55)을 형성하도록 이루어져 있다.
즉, 칩선택라인(51)과 접지전극(55)이 인쇄된 인쇄회로필름(50)을 상부 반도체 패키지(10)의 하단에 부착하되, 상부 반도체 패키지(10)의 칩선택 리드선(15-1)및 미사용 리드선(15-2)을 인쇄회로필름(50)의 칩선택라인(51)과 상호 연결되도록 부착함과 아울러 상부 반도체 패키지(10)의 접지 리드선(15-3)을 인쇄회로필름(50)의 접지전극(55)과 상호 연결되도록 배선한 후 상부 반도체 패키지(10)의 하단에 하부 반도체 패키지(30)를 접착시켜 상부 반도체 패키지(10)의 칩선택 리드선(15-1)을 제외한 나머지 상/하부 반도체 패키지(10, 30)의 리드선(15, 35)을 각각 납땜하게 된다.
이때, 상부 반도체 패키지(10)의 모든 리드선(15)은 도 3b와 같이 패키지측으로 밀착되어 절곡된 상태이며, 하부 반도체 패키지(30)의 리드선(35)은 수직선을 기준으로 상부 반도체 패키지(10)의 리드선(15)보다 더 외측으로 뻗어 있으며, 하부 반도체 패키지(30)의 리드선(35)과 납땜되지 않은 칩선택 리드선(15-1)은 다른 리드선(15)의 길이보다 짧도록 그 일측을 상측으로 절곡시킨 상태로 형성되어 있다.
아울러, 상기 상부 반도체 패키지(10)의 하단면에 부착되는 인쇄회로필름(50)의 칩선택라인(51)과 접지전극(55)은 상부 반도체 패키지(10)와 그 리드선(15-1, 15-2, 15-3) 사이에 각각 끼워져 접착력을 높이기 위하여 끝부분이 다소 절곡되어 있으며, 인쇄회로필름(50)의 접지전극(55)은 상/하부 반도체 패키지(10, 30)의 적층시 발생하는 상호간의 노이즈를 방지하고 인쇄회로필름(50)의 결속력을 증대시키게 된다.
이와 같이 구성된 반도체 패키지의 적층 공정을 살펴보면 도 5와 같다.
먼저, 도 5a와 같이 필름(50)상에 'U'자 형태의 칩선택라인(51)과 네모 형태의 접지전극(55)을 각각 인쇄하여 형성하는 데, 이는 차후 복수의 반도체 패키지의 적층시 상부에 놓여지는 반도체 패키지(10)의 칩선택 리드선(15-1)과 미사용 리드선(15-2) 및 접지 리드선(15-3)과 각각 연결되게 된다.
이후, 도 5b와 같이 상기 상부 반도체 패키지(10)의 모든 리드선(15)을 패키지의 측면에 밀착되도록 내측으로 절곡시켜 변형하고, 이어 도 5c와 같이 상부 반도체 패키지(10)의 리드선(15) 중 칩선택 리드선(15-1)을 다른 리드선(15)의 길이보다 짧도록 그 일측을 상측으로 절곡시킨다.
상기와 같이 리드선(15)을 절곡시킨 후 도 5d와 같이 칩선택라인(51)과 접지전극(55)이 인쇄된 필름(50)을 상부 반도체 패키지(10)의 하단에 정렬하여 필름(50)의 칩선택라인(51)과 접지전극(55)이 리드선(15)의 칩선택 리드선(15-1)과 미사용 리드선(15-2) 및 접지 리드선(15-3)과 상호 연결되도록 접착하고, 인쇄회로필름(50)의 칩선택라인(51)과 접지전극(55)의 절곡된 끝단을 각 리드선(15-1, 15-2, 15-3) 사이에 삽입시켜 접속시킨다. 여기에서, 상부 반도체 패키지(10)의 칩선택 리드선(15-1)과 미사용 리드선(15-2)을 칩선택라인(51)이 인쇄된 필름(50)을 이용하여 상호 배선함에 따라 미사용 리드선(15-2)을 칩선택 입력라인으로 사용하며, 상부 반도체 패키지(10)와 하부 반도체 패키지(30) 사이에 접지전극(55)이 인쇄된 필름(50)을 삽입한 후 상부 반도체 패키지(10)의 접지 리드선(15-3)과 상호 연결함에 따라 상/하부 반도체 패키지(10, 30)간에 발생하는 노이즈를 저감시킬 수 있다.
상기 인쇄회로필름(50)을 상부 반도체 패키지(10)의 하단에 접착한 후 도 5e와 같이 상/하부 반도체 패키지(10, 30)를 정렬하여 하부 반도체 패키지(30)의 상단에 상부 반도체 패키지(10)를 접착 및 적층하게 된다. 이때, 상부 반도체 패키지(10)의 리드선(15)은 그에 대응되는 하부 반도체 패키지(30)의 리드선(35)과 상호 접촉하게 되지만, 상부 반도체 패키지(10)의 칩선택 리드선(15-1)은 그 일측이 상측으로 절곡(다른 리드선보다 길이가 짧음)되어 있어 하부 반도체 패키지(30)의 해당 리드선(35-1)과 미접촉된 상태가 된다.
이어, 도 5f와 같이 상부 반도체 패키지(10)의 칩선택 리드선(15-1)을 제외한 상부(10) 및 하부 반도체 패키지(30)의 각 리드선(15, 35)을 납땜(60)하여 연결함으로써, 복수의 반도체 패키지의 적층은 완성되게 된다.
상술한 바와 같이 본 발명에서는 두 개의 반도체 패키지를 적층하는 방법에 대해서만 기술하였으나, 반도체 패키지의 칩선택 리드선(15-1)의 위치를 각각 달리하면 다수의 반도체 패키지를 상기와 같은 방법으로 적층시킬 수 있다.
상기에서 본 발명의 특정한 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
따라서, 본 발명에서는 접지전극과 칩선택라인이 인쇄된 회로필름을 상부 반도체 패키지의 하단에 부착하여 해당 리드선과 필름의 접지전극과 칩선택라인을 상호 연결함으로써, 상/하부 반도체 패키지간에 발생하는 노이즈를 저감시킴과 아울러 인쇄회로필름을 이용한 보다 간단한 구조로 칩선택라인을 구축함에 따라 제품의신뢰성을 높일 수 있다.
또한, 상부 반도체 패키지의 리드선을 패키지에 밀착되도록 절곡한 후 그에 대응되는 하부 반도체 패키지의 각 리드선과 납땜함으로써, 별도의 리드선 연결수단없이도 납땜 가능하여 공정의 자동화를 꾀하여 생산성을 보다 더 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 복수의 반도체 패키지를 적층하는 방법에 있어서:
    상기 적층시 상부에 놓여지는 반도체 패키지의 특정 리드선과 연결될 칩선택라인과 접지전극을 인쇄회로필름에 인쇄 및 제조하는 단계;
    상기 상부 반도체 패키지의 다수 리드선을 패키지에 밀착되도록 내측으로 절곡시키는 단계;
    상기 상부 반도체 패키지의 리드선 중 칩선택 리드선을 다른 리드선의 길이보다 짧도록 그 일측을 상측으로 절곡시키는 단계;
    상기 칩선택라인과 접지전극이 인쇄된 필름을 상부 반도체 패키지의 하단에 정렬하여 필름의 칩선택라인과 접지전극이 각 리드선의 칩선택 리드선과 미사용 리드선 및 접지 리드선과 상호 연결되도록 접착하는 단계;
    상기 필름을 상부 반도체 패키지의 하단에 접착한 후 상/하부 반도체 패키지를 상호 접착하여 적층하는 단계; 및
    상기 상부 반도체 패키지의 칩선택 리드선을 제외한 상부 및 하부 반도체 패키지의 각 리드선을 납땜하여 연결하는 단계;를 구비한 것을 특징으로 하는 적층 반도체 패키지의 적층 방법.
  2. 청구항 1에 있어서,
    상기 인쇄회로필름을 상부 패키지의 하단에 접착하는 단계에서, 상부 반도체패키지의 칩선택 리드선과 미사용 리드선을 칩선택라인이 인쇄된 필름을 이용하여 상호 배선함에 따라 미사용 리드선을 칩선택 입력라인으로 사용한 것을 특징으로 하는 적층 반도체 패키지의 적층 방법.
  3. 청구항 1에 있어서,
    상기 인쇄회로필름을 상부 패키지의 하단에 접착하는 단계에서, 상부 반도체 패키지와 하부 반도체 패키지 사이에 접지전극이 인쇄된 필름을 삽입하여 접지전극과 상부 반도체 패키지의 접지 리드선을 상호 연결한 것을 특징으로 하는 적층 반도체 패키지의 적층 방법.
  4. 복수의 반도체 패키지를 적층한 구조에 있어서:
    반도체 패키지의 측면에 형성된 리드선을 패키지측에 밀착되도록 절곡시킴과 아울러 칩선택 리드선을 다른 리드선의 길이보다 짧도록 그 일측을 상측으로 절곡한 상부 반도체 패키지; 상기 상부 반도체 패키지의 하단에 접착되어 상부 반도체 패키지의 칩선택 리드선을 제외한 각 리드선과 대응하는 리드선이 각각 납땜되는 하부 반도체 패키지; 및 상기 상부 반도체 패키지와 하부 반도체 패키지 사이에 삽입되며, 칩선택용 라인과 접지전극이 인쇄되어 상부 반도체 패키지의 칩선택 리드선 및 미사용 리드선과 상호 배선되어 칩선택라인을 형성함과 아울러 상부 반도체 패키지의 접지 리드선과 상호 배선되어 접지전극을 형성하는 인쇄회로필름;을 구비한 것을 특징으로 하는 적층 반도체 패키지.
KR10-2001-0042854A 2001-07-16 2001-07-16 적층 반도체 패키지 및 그 적층 방법 KR100418380B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042854A KR100418380B1 (ko) 2001-07-16 2001-07-16 적층 반도체 패키지 및 그 적층 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042854A KR100418380B1 (ko) 2001-07-16 2001-07-16 적층 반도체 패키지 및 그 적층 방법

Publications (2)

Publication Number Publication Date
KR20030008092A KR20030008092A (ko) 2003-01-24
KR100418380B1 true KR100418380B1 (ko) 2004-02-11

Family

ID=27715332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0042854A KR100418380B1 (ko) 2001-07-16 2001-07-16 적층 반도체 패키지 및 그 적층 방법

Country Status (1)

Country Link
KR (1) KR100418380B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641269A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor device
KR100275550B1 (ko) * 1998-10-22 2000-12-15 강경석 반도체칩의 적층패키지
KR100276213B1 (ko) * 1998-09-18 2000-12-15 강경석 반도체칩의 적층패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641269A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor device
KR100276213B1 (ko) * 1998-09-18 2000-12-15 강경석 반도체칩의 적층패키지
KR100275550B1 (ko) * 1998-10-22 2000-12-15 강경석 반도체칩의 적층패키지

Also Published As

Publication number Publication date
KR20030008092A (ko) 2003-01-24

Similar Documents

Publication Publication Date Title
US6473308B2 (en) Stackable chip package with flex carrier
US6344683B1 (en) Stacked semiconductor package with flexible tape
US6580161B2 (en) Semiconductor device and method of making the same
US6538895B2 (en) TSOP memory chip housing configuration
CN101322231B (zh) 高密度三维半导体晶片封装
KR100360047B1 (ko) 반도체장치,그의제조방법및실장방법
JP2002043357A (ja) 半導体装置及びその製造方法
US7391106B2 (en) Stack type package
JP2013026627A (ja) パワー素子パッケージモジュール及びその製造方法
JPH0563020B2 (ko)
JP2009038375A (ja) 半導体パッケージ装置及びその製造方法
CN112216666B (zh) 元器件电性连接方法及芯片封装
KR100418380B1 (ko) 적층 반도체 패키지 및 그 적층 방법
JP2638758B2 (ja) 積層型の半導体パッケージ及び積層型のパッケージソケット
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR100874882B1 (ko) 반도체 스택 패키지 및 그의 제조 방법
KR100713898B1 (ko) 적층 패키지
JP4489094B2 (ja) 半導体パッケージ
CN210142585U (zh) 单片式三串陶瓷电容器
KR19980054997A (ko) 적층형 반도체 패키지
US20040232526A1 (en) Lead frame for stacked semiconductor packages, stacked semiconductor packages using it, and fabrication method thereof
CN110416176B (zh) 半导体器件及其制造方法、半导体组件及金属连接件
KR100244501B1 (ko) 적층형 패키지 및 그의 제조방법
JPH1012811A (ja) 半導体集積回路装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee