KR100244501B1 - 적층형 패키지 및 그의 제조방법 - Google Patents

적층형 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR100244501B1
KR100244501B1 KR1019970055377A KR19970055377A KR100244501B1 KR 100244501 B1 KR100244501 B1 KR 100244501B1 KR 1019970055377 A KR1019970055377 A KR 1019970055377A KR 19970055377 A KR19970055377 A KR 19970055377A KR 100244501 B1 KR100244501 B1 KR 100244501B1
Authority
KR
South Korea
Prior art keywords
package
lead
laminated
lowermost
insertion hole
Prior art date
Application number
KR1019970055377A
Other languages
English (en)
Other versions
KR19990033931A (ko
Inventor
김선동
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970055377A priority Critical patent/KR100244501B1/ko
Publication of KR19990033931A publication Critical patent/KR19990033931A/ko
Application granted granted Critical
Publication of KR100244501B1 publication Critical patent/KR100244501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 의한 적층형 패키지는 포밍되지 않은 리드를 상부로 절곡 형성하고, 상기 리드에 삽입홀을 형성한 최하층 패키지와, 상기 최하층 패키지의 상부에 부착되며 포밍된 리드의 단부가 상기 삽입홀에 끼워지는 적층패키지로 구성되어, 얇은 적층 패키지 구현이 가능하고, 피시비 기판에 실장시 풋프린트(foot print)의 형태가 걸윙(gull wing) 형태이므로 우수한 솔더 조인트의 특성을 가지며, 레일의 형태가 아니고 기존의 리드를 사용하므로 공정을 단순화시킬 수 있고, 기존의 리드를 사용하므로 적층패키지의 구현시 기계적 강도가 강할뿐 아니라, 리드를 통한 열방출이 용이하도록 하였다.

Description

적층형 패키지 및 그의 제조방법
본 발명은 적층형 패키지 및 그의 제조방법에 관한 것으로, 특히 적층 이후의 패키지의 두께가 얇아지고, 솔더 조인트를 향상시킬 수 있으며, 리드를 통한 열방출이 용이하도록 한 적층형 패키지 및 그의 제조방법에 관한 것이다.
종래의 기술에 의한 적층형 패키지는 도 1 내지 도 3에 도시한 바와 같이, 우선, 티에스오피(TSOP) 패키지의 아웃리드(3) 단부를 절단한다. 그런 다음 상기 아웃리드(3)를 연결하기 위한 홀(5)이 뚫린 레일(6)을 준비한다. 티에스오피 패키지 두 개를 리드간의 정렬을 맞추어서, 폴리이미드 등의 접착제를 사용하여 접착한다. 그런 다음 레일(6)의 홀(5)과 패키지의 아웃리드(3)간의 정렬을 맞추어 레일(6)을 끼워 맞춘다. 그런 다음, 레일(6)을 패키지의 상면에 접착제를 사용해서 붙여 고정을 한다. 그리고 나서 솔더를 부착하고, 열을 가해서 홀(5)과 리드(3)를 고정시켜 기계적, 전기적으로 연결시키면 적층형 패키지가 완성된다.
그러나, 이러한 종래의 기술에서는 레일(6)을 따로 만드는 공정이 있고, 상기의 레일(6)에 리드(3)를 끼우는 공정이 있어 복잡하고, 레일(6)을 따로 만들어서 패키지 상면에 부착하므로 정렬해서 부착하는 공정이 어렵게 되는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 고려하여 안출한 것으로, 비엘피(BLP)패키지를 사용하므로 얇은 적층 패키지 구현이 가능하고, 피시비 기판에 실장시 풋프린트(foot print)의 형태가 걸윙(gull wing) 형태이므로 우수한 솔더 조인트의 특성을 가지며, 레일의 형태가 아니고 기존의 리드를 사용하므로 공정을 단순화시킬 수 있고, 기존의 리드를 사용하므로 적층패키지의 구현시 기계적 강도가 강할뿐 아니라, 리드를 통한 열방출이 용이한 적층형 패키지 및 그의 제조방법을 제공함에 있다.
도 1은 종래의 기술에 의한 적층형 패키지를 나타내는 분해 단면도.
도 2는 종래의 기술에 의한 적층형 패키지를 나타내는 조립 단면도.
도 3은 종래의 기술에 의한 적층형 패키지를 나타내는 측면도.
도 4는 본 발명에 의한 적층형 패키지의 적층공정을 나타내는 단면도.
도 5는 도 4의 A부 확대도.
도 6은 도 4의 B부 확대도.
도 7은 본 발명에 의한 적층형 패키지의 리드연결 공정을 나타내는 단면도.
도 8은 본 발명에 의한 적층형 패키지의 포밍공정을 나타내는 단면도.
도 9는 본 발명에 의한 적층형 패키지의 측면도.
도 10은 본 발명에 의한 적층형 패키지 다른 실시예의 적층공정을 나타내는 단면도.
도 11은 본 발명에 의한 적층형 패키지 다른 실시예의 리드연결 공정을 나타내는 단면도.
도 12는 본 발명에 의한 적층형 패키지 다른 실시예의 포밍공정을 나타내는 단면도.
도 13은 본 발명에 의한 적층형 패키지 다른 실시예의 측면도.
(도면의 주요부분에 대한 부호의 설명)
10,30 ; 최하층 패키지 20 ; 적층패키지
13,23,33 ; 리드 13a ; 삽입홀
23a ; 삽입부
이러한, 본 발명의 목적은 포밍되지 않은 리드를 상부로 절곡 형성하고, 상기 리드에 삽입홀을 형성한 최하층 패키지와, 상기 최하층 패키지의 상부에 부착되며 포밍된 리드의 단부가 상기 삽입홀에 끼워지는 적층패키지에 의해 달성된다.
이러한 패키지의 제조방법은 포밍되지 않은 최하층 패키지와, 포밍된 적층패키지를 접착제를 사용하여 부착하는 단계와, 상기 최하층패키지의 리드에 삽입홀을 형성하고, 상기 적층패키지의 리드 단부에 상기 삽입홀에 삽입되는 삽입부를 가공하는 단계와, 상기 최하층 패키지의 리드를 포밍한 후 최하층 패키지 리드의 삽입홀에 적층패키지 리드의 삽입부를 삽입하는 단계와, 상기 리드의 삽입홀에 솔더를 부착한 후 솔더링을 하는 단계의 공정순서로 진행한다.
이하, 본 발명에 의한 적층형 패키지 및 그의 제조방법을 첨부도면에 도시한 실시예에 따라서 설명한다.
도 4는 본 발명에 의한 적층형 패키지의 적층공정을 나타내는 단면도이고, 도 5는 도 4의 A부 확대도이며, 도 6은 도 4의 B부 확대도이고, 도 7은 본 발명에 의한 적층형 패키지의 리드연결 공정을 나타내는 단면도이며, 도 8은 본 발명에 의한 적층형 패키지의 포밍공정을 나타내는 단면도이고, 도 9는 본 발명에 의한 적층형 패키지의 측면도를 각각 보인 것이다.
이에 도시한 바와 같이, 본 발명에 의한 적층형 패키지는 포밍되지 않은 리드(13)를 상부로 절곡 형성하고, 상기 리드에 삽입홀(13a)을 형성한 티에시오피(TSOP) 패키지인 최하층 패키지(10)와, 상기 최하층 패키지(10)의 상부에 부착되며 포밍된 리드(23)의 단부가 상기 삽입홀(13a)에 끼워지는 비엘피 패키지인 적층패키지(20)로 구성된다.
상기 적층패키지(20)의 리드(23) 단부에 상기 삽입홀(13a)에 끼워지는 삽입부(23a)를 뾰족한 형상으로 형성한다.
이와 같이 구성된 본 발명에 의한 적층형 패키지의 제조공정은 다음과 같다.
우선, 포밍되지 않은 최하층 패키지인 티에스오피 패키지(10)와, 포밍된 적층패키지인 비엘피 패키지(20)를 접착제를 사용하여 부착한다. 그런 다음, 상기 최하층패키지(10)의 리드(13)에 삽입홀(13a)을 형성하고, 상기 적층패키지(20)의 리드(23) 단부에 상기 삽입홀(13a)에 삽입되는 삽입부(23a)를 가공한다. 그런 다음, 상기 최하층 패키지(10)의 리드(13)를 상부로 절곡하여 포밍한 후 최하층 패키지(10) 리드(13)의 삽입홀(13a)에 적층패키지 리드(23)의 삽입부(23a)를 삽입한다. 그런 다음, 상기 리드의 삽입홀(13a)에 솔더를 부착한 후 솔더링을 하여 적층형 패키지를 완성한다. 상기 최하층 패키지(10)의 리드를 포밍한 후 리드의 단부를 걸윙형태 또는 제이(J) 형태 또는 인서트(INSERT) 형태로 포밍한다.
상기 적층형 패키지를 두 개 이상 적층하여 적층형 패키지를 구성하여도 무방하다. 도면중 미설명 부호 21은 칩을 나타내고, 22는 몰딩한 봉지재를 나타내며, 27은 금선을 나타낸다.
또한, 본 발명의 다른 실시예를 첨부도면에 따라서 설명한다.
도 10은 본 발명에 의한 적층형 패키지 다른 실시예의 적층공정을 나타내는 단면도이고, 도 11은 본 발명에 의한 적층형 패키지 다른 실시예의 리드연결 공정을 나타내는 단면도이며, 도 12는 본 발명에 의한 적층형 패키지 다른 실시예의 포밍공정을 나타내는 단면도이고, 도 13은 본 발명에 의한 적층형 패키지 다른 실시예의 측면도를 각각 보인 것이다.
이에 도시한 바와 같이, 최하층 패키지를 티에스오피 패키지로 하지 않고, 비엘피 패키지(30)를 사용하여도 동일한 효과를 얻을 수 있고, 보다 얇은 적층형 패키지의 구현이 가능하게 된다. 도면중 미설명 부호 31은 칩을 나타내고, 32는 몰딩한 봉지재를 나타내며, 33은 리드를 나타내고, 37은 금선을 나타낸다.
이상에서 설명한 바와 같이, 본 발명에 의한 적층형 패키지는 포밍되지 않은 리드를 상부로 절곡 형성하고, 상기 리드에 삽입홀을 형성한 최하층 패키지와, 상기 최하층 패키지의 상부에 부착되며 포밍된 리드의 단부가 상기 삽입홀에 끼워지는 적층패키지로 구성되어, 얇은 적층 패키지 구현이 가능하고, 피시비 기판에 실장시 풋프린트(foot print)의 형태가 걸윙(gull wing) 형태이므로 우수한 솔더 조인트의 특성을 가지며, 레일의 형태가 아니고 기존의 리드를 사용하므로 공정을 단순화시킬 수 있고, 기존의 리드를 사용하므로 적층패키지의 구현시 기계적 강도가 강할뿐 아니라, 리드를 통한 열방출이 용이한 효과가 있다.

Claims (7)

  1. 포밍되지 않은 리드를 상부로 절곡 형성하고, 상기 리드에 삽입홀을 형성한 최하층 패키지와, 상기 최하층 패키지의 상부에 부착되며 포밍된 리드의 단부가 상기 삽입홀에 끼워지는 적층패키지로 구성된 것을 특징으로 하는 적층형 패키지.
  2. 제1항에 있어서, 상기 적층패키지의 리드 단부에 상기 삽입홀에 끼워지는 삽입부를 형성한 것을 특징으로 하는 적층형 패키지.
  3. 포밍되지 않은 최하층 패키지와, 포밍된 적층패키지를 접착제를 사용하여 부착하는 단계와, 상기 최하층패키지의 리드에 삽입홀을 형성하고, 상기 적층패키지의 리드 단부에 상기 삽입홀에 삽입되는 삽입부를 가공하는 단계와, 상기 최하층 패키지의 리드를 포밍한 후 최하층 패키지 리드의 삽입홀에 적층패키지 리드의 삽입부를 삽입하는 단계와, 상기 리드의 삽입홀에 솔더를 부착한 후 솔더링을 하는 단계의 공정순서로 진행함을 특징으로 하는 적층형 패키지의 제조방법.
  4. 제3항에 있어서, 상기 최하층 패키지의 리드를 포밍한 후 리드의 단부를 걸윙형태로 포밍한 것을 특징으로 하는 적층형 패키지의 제조방법.
  5. 제3항에 있어서, 상기 최하층 패키지의 리드를 포밍한 후 리드의 단부를 제이형태로 포밍한 것을 특징으로 하는 적층형 패키지의 제조방법.
  6. 제3항에 있어서, 상기 최하층 패키지의 리드를 포밍한 후 리드의 단부를 인서트형태로 포밍한 것을 특징으로 하는 적층형 패키지의 제조방법.
  7. 제3항에 있어서, 상기 적층형 패키지를 두 개 이상 적층한 것을 특징으로 하는 적층형 패키지의 제조방법.
KR1019970055377A 1997-10-27 1997-10-27 적층형 패키지 및 그의 제조방법 KR100244501B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055377A KR100244501B1 (ko) 1997-10-27 1997-10-27 적층형 패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055377A KR100244501B1 (ko) 1997-10-27 1997-10-27 적층형 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR19990033931A KR19990033931A (ko) 1999-05-15
KR100244501B1 true KR100244501B1 (ko) 2000-02-01

Family

ID=19523523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055377A KR100244501B1 (ko) 1997-10-27 1997-10-27 적층형 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100244501B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674502B1 (ko) * 1999-12-28 2007-01-25 삼성전자주식회사 Ｂｌｐ형 반도체 칩 패키지
KR20010099298A (ko) * 2001-09-20 2001-11-09 신이술 반도체칩의 적층방법

Also Published As

Publication number Publication date
KR19990033931A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR0179921B1 (ko) 적측형 반도체 패키지
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
US6190944B1 (en) Stacked package for semiconductor device and fabrication method thereof, and apparatus for making the stacked package
US6516516B1 (en) Semiconductor chip package having clip-type outlead and fabrication method of same
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
JPH0669402A (ja) プリント基板およびその製造方法
KR19980054346A (ko) 반도체소자 적층형 반도체 패키지
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JPH0570316B2 (ko)
JPH07153907A (ja) 電力用半導体モジュール
JPH041501B2 (ko)
KR100244501B1 (ko) 적층형 패키지 및 그의 제조방법
US10790220B2 (en) Press-fit semiconductor device
US5728247A (en) Method for mounting a circuit
KR100277874B1 (ko) 초고집적회로 비·엘·피 스택 및 그 제조방법
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
JPS6143857B2 (ko)
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JPH1012811A (ja) 半導体集積回路装置及びその製造方法
KR100277882B1 (ko) 고집적회로 반도체 패키지 스택 및 그 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR100390947B1 (ko) 반도체 소자의 패키지 방법
KR0119088Y1 (ko) 반도체 패키지
JP2005142530A (ja) 光半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee