CN100356510C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100356510C
CN100356510C CNB200510001835XA CN200510001835A CN100356510C CN 100356510 C CN100356510 C CN 100356510C CN B200510001835X A CNB200510001835X A CN B200510001835XA CN 200510001835 A CN200510001835 A CN 200510001835A CN 100356510 C CN100356510 C CN 100356510C
Authority
CN
China
Prior art keywords
mentioned
substrate
semiconductor device
semiconductor element
article
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510001835XA
Other languages
English (en)
Other versions
CN1641832A (zh
Inventor
横井哲哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1641832A publication Critical patent/CN1641832A/zh
Application granted granted Critical
Publication of CN100356510C publication Critical patent/CN100356510C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B41/00—Fluid-circulation arrangements
    • F25B41/20—Disposition of valves, e.g. of on-off valves or flow control valves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2400/00—General features or devices for refrigeration machines, plants or systems, combined heating and refrigeration systems or heat-pump systems, i.e. not limited to a particular subgroup of F25B
    • F25B2400/07—Details of compressors or related parts
    • F25B2400/075—Details of compressors or related parts with parallel compressors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2600/00—Control issues
    • F25B2600/25—Control of valves
    • F25B2600/2507—Flow-diverting valves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供可效率高、成本低且容易地制造多种多样的半导体器件及其制造方法。与半导体元件的两个主面对向地配置第1基板和第2基板。在与基板的元件对向的一侧的主面上设置多条第1内部布线，在另一方的主面上与各条布线连接地设置多条外部布线。用具挠性的材料把基板形成得比元件更大。在基板的与元件对向的一侧的主面上设置多条第2内部布线，并且，把元件装载为使得元件的电极连接到各条布线中的若干条上。在基板的另一方的主面的至少中央部分上，把多个外部端子设置为连接到各条布线中的若干条上。使各条布线的一个端部一直延伸到基板的主面的边缘部分，同时在每个边缘部分上向基板这一侧弯曲并将其连接到各条布线上。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件的装配技术，特别是涉及在已装载上了1个或多个半导体元件的半导体器件的上边再附加别的半导体器件或无源部件等的半导体器件中，可以增加半导体器件的性能或特性的变化的半导体器件及其制造方法。
背景技术
作为在某一半导体器件的上边装配别的半导体器件的技术，迄今为止人们已提出了若干个器件(构造、构成)和制造方法(例如，参看专利文献1到4)。
[专利文献1]特开平11-186492号公报
[专利文献2]特开2000-68444号公报
[专利文献3]特开2001-332681号公报
[专利文献4]特开2002-151644号公报
一般的半导体器件，对于其外形来说把半导体元件装载到大体上中央部分上。然后，用树脂把半导体元件的周围密封起来。为此，在把别的半导体器件连接装载到某一半导体器件的上边的情况下，为了避免用来把上侧的半导体器件连接到下侧的半导体器件上的上部连接端子与下侧的半导体元件重叠，必须把上部连接端子配置到下侧的半导体元件的外侧。就是说，必须把上部连接端子配置到下侧的半导体器件的上表面的边缘部分上。而且，装载到下侧的半导体器件的上部的上侧的半导体器件，也必须使其外形和下部连接端子的位置对准上部连接端子的位置。
此外，一般的半导体器件，都把其下部连接端子设置为遍布下表面的整个区域。按道理说，理想的是可以把这样的富于一般的通用性的半导体器件作为上侧的半导体器件装配到下侧的半导体器件的上部。但是，如上所述，一般的半导体器件都把其上部连接端子设置在上表面的边缘部分上。为此，直接把多个一般的半导体器件叠层起来是困难的。因此，在叠层多个半导体器件的情况下，作为上侧的半导体器件就必须特别准备外形和外部连接用端子的配置与下侧半导体器件的外形和外部连接端子的配置相吻合的半导体器件。此外，作为下侧的半导体器件，装载到其上边的半导体元件的大小或密封该半导体元件的树脂的量等也因产品不同而不同。为此，装配到上部上的半导体器件的种类也必须与下侧的半导体器件的种类相对应地增加。
如上所述，一般地说，如果想要直接地把在市场上流通的通用的半导体器件彼此间组合而叠层起来，则结果就变成为会导致组合的限制。此外，当为了处理半导体器件彼此间的组合限制，而例如作为上侧的半导体器件制造特别的半导体器件时，结果就变成为会导致造价的上升或生产效率的降低。
发明内容
本发明就是为解决以上所说明的那样的问题而完成的，目的在于通过提高与装配到上部的别的半导体器件或别的电气部件之间的连接性，而提供可以效率高、成本低且容易地制造多种多样的半导体器件的半导体器件及其制造方法。
为了解决上述问题，本发明的一个形态的半导体器件，具备：至少一个的半导体元件；第1基板，其与该半导体元件的一方的主面对向地配置，在与上述半导体元件对向的一侧的主面上设置有多条第1内部布线，同时，在另一方的主面上设置有多条已与上述各个第1内部布线电连起来的外部布线；第2基板，其用具有挠性的材料形成为比上述半导体元件的两主面更大，同时，把上述半导体元件配置为夹在与上述第1基板之间，在与上述半导体元件对向的一侧的主面上设置有多条第2内部布线，同时，采用把上述半导体元件所具有的至少一个电极电连到这些各第2内部布线的若干条内部布线上的办法装载上述半导体元件，此外，在另一方的主面的至少中央部分上设置有多个已与上述各条第2内部布线之内的若干条电连起来的外部端子，而且，上述各条第2内部布线，它们的一端部一直延伸到与上述半导体元件对向的一侧的主面的边缘为止，同时，每个设置有上述各一端部的上述边缘部分朝向上述第1基板一侧弯曲而电连接到上述各条第1内部布线上。
此外，为了解决上述问题，本发明的其它形态的半导体器件的制造方法，把上述半导体元件夹在中间地对向配置与至少一个半导体元件对向地配置的，在与上述半导体元件对向的一侧的主面上设置多条第1内部布线，同时，在另一方的主面上设置多条已与上述各条第1内部布线电连起来的外部布线的第1基板，和用具有挠性的材料形成得比上述半导体元件的两主面更大的，同时，把上述半导体元件装载到一方的主面上，而且，在已装载上上述半导体元件的一侧的主面上把多条第2内部布线设置为使其一端部一直延伸到其边缘部分为止，同时，把上述半导体元件所具有的至少一个电极电连到这些各第2内部布线的若干条内部布线上，此外，在另一方的主面的至少中央部分上设置多个已与上述各条第2内部布线之中的若干条电连起来的外部端子的第2基板，设置有上述各条第2内部布线的上述各一个端部的上述边缘部分朝向上述第1基板一侧弯曲而将上述各条第2内部布线电连到上述各条第1内部布线上，同时，使上述半导体元件、上述第1基板和上述第2基板一体化。
倘采用本发明的半导体器件及其制造方法，由于提高了与装配到上部上的别的半导体器件或别的电气部件之间的连接性，故可以效率高、成本低且容易地制造多种多样的半导体器件。
附图说明
图1是示出了从其第2基板这一侧看实施形态1的半导体器件的平面图。
图2的剖面图沿着剖开线A-A’示出了图1所示的半导体器件。
图3是示出了从装载其半导体器件的一侧的主面看图1所示的半导体器件所具备的第2基板的平面图。
图4是示出了从形成其外部端子的一侧的主面看图1所示的半导体器件所具备的第2基板的平面图。
图5的剖面图沿着剖开线B-B’示出了图3所示的第2基板。
图6是示出了从已装载上其半导体元件的一侧的主面看已装载上半导体元件的第2基板的平面图。
图7的剖面图沿着剖开线C-C’示出了图6所示的半导体元件和第2基板。
图8的剖面图示出了已把粘接剂设置到图6所示的半导体元件和第2基板上的状态。
图9的剖面图示出了图1所示的半导体器件所具备的第1基板。
图10是示出了从已安装上其半导体元件和第2基板的一侧的主面看安装上已装载上半导体元件的第2基板后的第1基板的平面图。
图11的剖面沿着剖开线D-D’示出了图10所示的第1基板、第2基板和半导体元件。
图12的剖面图示出了把已装载上半导体元件的第2基板安装到第1基板上的工序。
图13的剖面图示出了设置在第1基板上的第1内部布线和设置在第2基板上的第2内部布线之间的连接部分。
图14的剖面图示出了一并密封多个第1基板、第2基板和半导体元件的工序。
图15示出了在图14所示的密封工序中使用的上模具的模槽形状和设置第1基板上边的密封构件的高度之间的关系。
图16的剖面图示出了在每一个半导体器件内一并切分开一并密封后的多个第1基板、第2基板和半导体元件的工序。
图17是示出了从其上方看已把别的半导体器件连接并装载到图1所示的半导体器件的上边后的状态的平面图。
图18的剖面图沿着剖开线E-E’简略地示出了图17所示的两个半导体器件。
图19的剖面图示出了设置在实施形态2的半导体器件所具备的第1基板上的第1内部布线和设置在第2基板上的第2内部布线之间的连接部分。
图20的剖面图示出了设置在实施形态3的半导体器件所具备的第1基板上的第1内部布线和设置在第2基板上的第2内部布线之间的连接部分。
图21的剖面图示出了实施形态4的半导体器件。
图22的剖面图示出了实施形态5的半导体器件。
图23是示出了从其第2基板一侧看实施形态6的半导体器件的平面图。
图24的剖面图示出了作为对实施形态1的比较例的背景技术的半导体器件。
图25是示出了从装载上其半导体元件的一侧的主面看图24所示的半导体器件的平面图。
图26的剖面图示出了把别的半导体器件装载到图24所示的半导体器件的上边后的状态。
图27的剖面图示出了背景技术的一般的存储器用半导体器件。
图28是示出了从形成其外部端子的一侧的主面看图27所示的存储器用半导体器件的平面图。
图29示出了具有可装载到图24所示的半导体器件上的外部端子的存储器用半导体器件。
图30是示出了从形成其外部端子的一侧的主面看图29所示的存储器用半导体器件的平面图。
符号说明
1，31，41，51，61，71...半导体器件、2...半导体芯片(半导体元件)、3...电路基板(第1基板)、3a...电路基板的露出面(第1基板的与第2基板相对侧的主平面之中的从第2基板分离的露出表面)、4...柔性基板(第2基板)、4a...柔性基板的芯片连接面(与第2基板的半导体器件相对侧的主平面)、4b...柔性基板的外部连接面(第2基板的其它的主平面)、4c...柔性基板的边缘部分(第2基板的边缘部分)、5...第1内部布线、6...外部布线、7...穿通插针(通路插针、第1插针)、8...第2内部布线、8a...第2内部布线的内部连接端子(第2内部布线)的一端部、9...AU柱状突点(半导体元件所具有的电极)、10...上部连接端子(外部端子)、10a...上部连接端子的端面(电极连接面、外部端子的端面)、11...穿通插针(通路插针、第2插针)、12...密封树脂(密封部部件)、23...模塑用模具的上模具(模塑用的模具)
具体实施方式
以下，边参看附图边说明本发明的各个实施形态。
首先，在说明本发明的各个实施形态之前，边参看图24到图30边举出比较例具体地说明上边所说的背景技术的问题。图24的剖面图示出了作为对后述的实施形态1的比较例的背景技术的半导体器件。图25是示出了从装载其半导体元件的一侧的主面看图24所示的半导体器件的平面图。图26的剖面图示出了把别的半导体器件装载到图24所示的半导体器件的上边后的状态。图27的剖面图示出了一般的存储器用半导体器件。图28是示出了从形成其外部端子的一侧的主面看图27所示的存储器用半导体器件的平面图。图29的剖面图示出了具有可装载到图24所示的半导体器件上的外部端子的存储器用半导体器件。图30是示出了从形成其外部端子的一侧的主面看图29所示的存储器用半导体器件的平面图。
就如在背景技术中所说明的那样，作为把别的半导体器件装配到某一半导体器件的上表面上的技术，人们已提出了若干个半导体器件的构造。例如，把图24所示的半导体器件设为具有可把别的半导体器件装配到其上部的构造的第1半导体器件101。图25是示出了从其上方看图24所示的第1半导体器件101的平面图。图24是沿着图25中剖开线F-F’示出的剖面图。此外，图26的剖面图示出了把作为别的半导体器件的第2半导体器件102装配到图24所示的第1半导体器件101的上边后的状态。
如图24所示，在第1半导体器件101中，在其电路基板103的下表面及上表面上形成有多条由预定的图形构成的布线104。另外，其上表面和下表面的各条布线104，借助于沿着其厚度方向贯通电路基板103地设置的内部布线105彼此连接起来。此外，在第1半导体器件101中，半导体元件106，借助于使其元件面106a朝下地进行连接的倒扣芯片连接，连接到在电路基板103的上表面上形成的布线104上。然后，借助于为进行保护而设置的密封树脂107把半导体元件106密封起来。然后，如图24和图25所示，在第1半导体器件101上，借助于各条布线104把多个的上部连接端子108形成为使得可以把第2半导体器件102连接到其上部上。
如图26所示，第2半导体器件102，借助于作为在其下表面上形成的下部连接端子的焊料球109，连接并装载到在第1半导体器件101的上表面上形成的上部连接端子108上。第2半导体器件102，可与第1半导体器件101同样地组装。第1半导体器件101与第2半导体器件102之间的连接，例如可如下所述地进行。首先，预先向第1半导体器件101的上部连接端子(上部连接电极)108上涂敷焊接用的助焊剂等。随后，把第2半导体器件102的焊料球109位置对准后放到已涂敷上助焊剂等的上部连接端子108的上边。接着，保持该状态不变，使第1半导体器件101和第2半导体器件102在回流焊炉等内流动进行整体加热。借助于此，就可以实现第1半导体器件101的上部连接端子108与第2半导体器件102的焊料球109之间的焊接连接。就是说，可以把第2半导体器件(上侧半导体器件)102装载到第1半导体器件(下侧半导体器件)101的上边。
就如在背景技术中所说明的那样，第1和第2半导体器件，也都把半导体元件106装载到了对于它们的外形大致中央部分上。然后，用密封树脂107把每一个半导体元件106的周围密封起来。为此，用来把第2半导体器件102连接并装载到第1半导体器件101的上边的上部连接端子108，就必须配置在半导体元件106和密封树脂107的外侧。此外，装载到第1半导体器件101的上部的第2半导体器件102，也必须使其外形和焊料球(下部连接端子)109的位置对准到上部连接端子108的位置上。
图27的剖面图简略地示出了具有BGA(球栅阵列)构造的作为第1半导体器件的一般的半导体存储器(第1半导体存储器)110。图28是示出了从设置该焊料球109的一侧看图27所示的第1半导体器件110的平面图。另外，图27是沿着图28中剖开线G-G’示出的剖面图。图29的剖面图简略地示出了相同的具有BGA构造的作为第2半导体器件的一般的半导体存储器(第2半导体存储器)111。图30是示出了从设置该焊料球109的一侧看图29所示的第2半导体存储器111的平面图。另外，图29是沿着图30中剖开线H-H’示出的剖面图。
如图27所示，半导体元件106，已借助于使其元件面106a朝上地进行连接的引线键合技术，连接到第1半导体存储器110上。第1半导体存储器110，通过在其元件面上形成的柱状突点112和键合丝113电连到在电路基板103的上表面上形成的布线104上。这种情况，如图29所示，对于装载到第2半导体存储器111上的半导体元件106也是同样的。
第2半导体存储器111，把其外形和外部连接用的焊料球109的配置变更为使得可以装配到第1半导体存储器110的上边。按道理说，把像图28所示的那样地配置外部连接用的焊料球109的半导体器件装配到第1半导体存储器110的上边是理想的。然而，第1半导体存储器110的上部连接端子108，被配置为如图25所示的那样。为此，就必须特别准备具有图29和图30所示的外形及焊料球109的配置的第2半导体存储器111。
此外，第1半导体存储器110，要装载到它上边的半导体元件106的大小和密封该半导体元件106的树脂107的量等也因产品的不同而不同。为此，也必须与第1半导体存储器110的种类相对应地增加要装配到其上部的第2半导体存储器111的种类。当如上所述，如果把一般地在市场上流通的通用的半导体器件彼此间保持原状不变地组合起来进行叠层的话，则结果就变成为会导致组合的限制。此外，当为了处理半导体器件彼此间的组合限制，而例如制造特别的半导体器件作为上侧的半导体器件时，结果就变成为会导致造价的上升或生产效率的降低。
以下说明的本发明的实施形态1，是为解决以上所说明的那样的问题的实施形态。其目的在于通过提高与装配到上部的别的半导体器件或别的电气部件之间的连接性，而提供能效率高、成本低且容易地制造多种多样的半导体器件的半导体器件及其制造方法。
实施形态1
首先，边参看图1到图18边说明本发明的实施形态1。图1是示出了从其第2基板这一侧看实施形态1的半导体器件的平面图。图2的剖面图沿着剖开线A-A’示出了图1所示的半导体器件。图3是示出了从装载其半导体器件的一侧的主面看图1所示的半导体器件所具备的第2基板的平面图。图4j示出了从形成其外部端子的一侧的主面看图1所示的半导体器件所具备的第2基板的平面图。图5的剖面图沿着剖开线B-B’示出了图3所示的第2基板。图6j示出了从装载其半导体元件的一侧的主面看已装载上半导体元件的第2基板的平面图。图7的剖面图沿着剖开线C-C’示出了图6所示的半导体元件和第2基板。图8的剖面图示出了已把粘接剂设置到图6所示的半导体元件和第2基板上的状态。图9的剖面图示出了图1所示的半导体器件所具备的第1基板。图10j示出了从已安装上其半导体元件和第2基板的一侧的主面看安装上已装载上半导体元件的第2基板的第1基板的平面图。图11的剖面沿着剖开线D-D’示出了图10所示的第1基板、第2基板和半导体元件。图12的剖面图示出了把已装载上半导体元件的第2基板安装到第1基板上的工序。图13的剖面图示出了设置在第1基板上的第1内部布线和设置在第2基板h的第2内部布线之间的连接部分。图14的剖面图示出了一并密封多个第1基板、第2基板和半导体元件的工序。图15的剖面图示出了在图14所示的密封工序中使用的上模具的模槽形状和设置第1基板上边的密封构件的高度之间的关系。图16的剖面图示出了在每一个半导体器件内一并切分开一并密封后的多个第1基板、第2基板和半导体元件的工序。图17示出了从其上方看把别的半导体器件连接并装载到图1所示的半导体器件的上边后的状态的平面图。图18的剖面图沿着剖开线E-E’简略地示出了图17所示的两个半导体器件。
本实施形态的半导体器件，是在以已装载上1个或多个半导体元件的半导体器件为前提，需要在其上表面上附加别的半导体器件或无源部件等的半导体器件中使用的半导体器件。特别是在半导体器件的性能或特性方面需要许多的变动的产品中使用的半导体器件。具体地说，具有作为半导体器件的基底的电路基板，和其构成为把半导体元件倒扣芯片连接到已在两个表面上形成了电路的薄膜状的柔性基板上的薄膜型半导体器件。该薄膜型半导体器件的装载半导体元件的表面的相反一侧的电路图形，在电路基板上被粘接为使得朝向半导体器件的上表面。此外，配置在该薄膜型半导体元件的外周上的电极端子，电连到基底的电路基板的电极端子上。此外，使柔性基板上表面的电路图形露出来地进行树脂密封。以下，详细地进行说明。
如图1和图2所示，本实施形态的半导体器件(第1半导体器件)1，至少具备1个半导体元件(半导体芯片)2、1块第1基板3和1块的第2基板4。
作为第1基板的电路基板3，被配置为与半导体元件(第1半导体元件)2的一方的主面对向。此外，在与电路基板3的半导体元件2对向的一侧的主面上，设置有多条第1内部布线5。与此同时，在电路基板3的另一方的主面上则设置有多条已与各条第1内部布线5电连起来的外部布线6。各条第1内部布线5和各条外部布线6，以预定的图形通过沿着其厚度方向贯通电路基板3地设置的多个第1插针7电连起来。此外，在各条外部布线6上，还设置有作为外部连接端子(下部连接端子)的焊料球13。
第2基板4，借助于具有挠性(柔软性、柔韧性)的材料被形成为比半导体元件2的两主面更大。第2基板4，可以使用例如玻璃环氧树脂基板、聚酰亚胺基板、BT树脂基板或PCB基板等。因此，第2基板4，也叫做柔性基板。第2基板(柔性基板)4，被设置为把半导体元件2夹在与第1基板(电路基板)3之间。在柔性基板4的与半导体元件对向的一侧的主面上，设置有多条第2内部布线8。这些各条第2内部布线8中的若干条，与半导体元件2所具有的至少一个电极9电连起来，半导体元件2装载到柔性基板4上。此外，在柔性基板4的另一方的主面的至少中央部分上，设置多个已与各条第2内部布线8之中的若干条电连起来的外部端子10。如图3所示，各条第2内部布线8，它们的一个端部一直延伸到与柔性基板4的半导体元件2对向的一侧的主面的边缘部分4C为止。与此同时，各条第2内部布线8，通过每个设置它们的一端部的柔性基板4的边缘部分4c都被弯向电路基板(第1基板)3这一侧，与各条第1内部布线5电连起来。此外，各条第2内部布线8和各个外部端子10，通过沿着其厚度方向贯通柔性基板4地设置的多个第2插针11用预定的图形电连起来。
此外，在第1半导体器件1中，把至少除各个外部端子10的端面之外的柔性基板4的表面、半导体元件2和电路基板3的与半导体元件2对向的一侧的主面被覆起来地设置密封构件(密封树脂)12。
如图2所示，把第1半导体器件1的半导体元件2倒扣芯片连接到柔性基板4上。如图3所示，借助于铜布线等，在作为把柔性基板4的半导体元件2连接起来的一侧的主面的芯片连接面4a上，图形化形成多条第2内部布线8。各条第2内部布线8的一个端部，一直延伸到芯片连接面4a的边缘部分4c为止。这些各个一个端部，成为用来把各条第2内部布线8连接到将成为第1半导体器件1的基底的电路基板3的各条第1内部布线5上的内部连接端子8a。与此同时，在柔性基板4的芯片连接面4a上，用来把各条第2内部布线8连接到半导体元件上的芯片连接端子8b对准并配置到半导体元件2的连接端子(电极)9的位置上。
此外，如图4所示，在作为与柔性基板4的芯片连接面4a相反一侧的主面的外部连接面4b上，设置多个用来把后述的第2半导体器件25装配到第1半导体器件1的上边的外部端子(上部连接端子)10。这些各个上部连接端子10借助于铜布线等被图形化形成为使得与各条第2内部布线8之中的若干条电连接。具体地说，各个上部连接端子10通过在外部连接面4b上形成的多条外部端子连接布线14和后述的各个穿通插针11电连到各条第2内部布线8之中的若干条上。另外，在上边所说的图1以及后述的图10和图23中，为便于看图，都省略了各条外部端子连接布线14和各个穿通插针11的图示。
如图5所示，在柔性基板4的两个主面4a、4b上，借助于铜布线等用预定的图形图形化形成上边所说的多个上部连接端子10和第2内部布线8。这些各个上部连接端子10和各条第2内部布线8中的若干，借助于各条外部端子连接布线14和在沿着其厚度方向贯通柔性基板4的贯通孔(内部通路孔；IVH)内形成的作为第2插针的穿通插针(通路插针)11进行结线。借助于各个上部连接端子10与各条第2内部布线8之间的结线，使得可以形成例如以下所述的两种布线。一种是经由作为第1半导体器件1的基底的电路基板3使装载到第1半导体器件1的上部的第2半导体器件25(第2半导体元件26)与未画出来的系统的电路基板进行电连的布线。借助于此，就可以把从第2半导体器件25输出的信号送往外部的系统。另一种，是使已装载到第1半导体器件1的上部上的第2半导体器件与第1半导体器件1的半导体元件2直接电连的布线。特别是在出于对第1半导体器件1的功能进行辅助的目的而装载第2半导体器件25的情况下，柔性基板4，就变成为设置有多条直接连接第1半导体器件1和第2半导体器件25的布线的构造。
以下，按照制造工序的顺序汇总地说明本实施形态的第1半导体器件及其制造方法。
如图6和图7所示，第1半导体器件1所具有的第1半导体元件2，电连并装载到柔性基板4上。说得更详细点，第1半导体元件2，以与柔性基板4的芯片连接面4a对向的姿势，把作为形成该元件的一侧的主面的元件面2a倒扣芯片连接到芯片连接面4a上。在进行该连接之前，第1半导体元件2的电极9，如图2和图7所示，在元件面2a上边被形成为突起形状。具体地说，电极9，用形成未画出来的一般性的Au键合丝的工具和方法，形成为凸形形状的Au柱状突点9。除此之外，电极9也可以形成为实施了使用Au的电镀处理的凸形形状的电镀电极。或者，电极9也可以形成为施行了用焊锡进行的涂层处理的凸形形状的焊锡电极。此外，采用对柔性基板4的各条第2内部布线8和第1半导体元件2的各个电极9施行加热、压粘或热回流焊等的办法，把各条第2内部布线8和各个电极9电连起来。或者，如后所述，采用在柔性基板4与第1半导体元件2之间夹置热硬化性树脂15或各向异性导电薄片21等的办法，把各条第2内部布线8和各个电极9电连起来。
如图8(a)和图8(b)所示，在已连接(装载)到柔性基板4上的第1半导体元件2的周围，设置粘接性的树脂(粘接剂)16。设置粘接剂16的方法，粗分起来有如下2种情况。一种是如图8(a)所示，使粘接性的树脂16整个面地附着到已装载上第1半导体元件2的柔性基板4的芯片连接面4a一侧上的情况。另一种是如图8(b)所示，使粘接性的树脂16仅仅附着到连接到电路基板3的各条第1内部布线5上的各条第2内部布线8的内部连接端子(电极端子)8a的附近的情况。图8(a)和图8(b)这两个图都示出了已使粘接剂16附着到了图6所示的柔性基板4和第1半导体元件2上的状态。这时，作为粘接性的树脂16，理想的是使用把借助于加热等硬化后可把第1半导体元件2固定到柔性基板4上的薄片状或液态的材料。
如图9所示，在电路基板3中，设置在其各个主面上边的各条第1内部布线5和各条外部布线6，通过沿着厚度方向贯通电路基板3形成的第1插针(穿通插针，通路插针)7进行结线。借助于此，就可以把从柔性基板4的各条第2内部布线8的内部连接端子(电极端子)8a接收到的电信号，从第1半导体器件1(电路基板3)的下侧(下表面)向外部送出。
如图10和图11所示，把已装载上第1半导体元件2的柔性基板4装配到电路基板3上。柔性基板4，使得其各条第2内部布线8的内部连接端子8a的位置与电路基板3的各条第1内部布线5的内部连接端子(电极端子)5a的位置一致那样地进行位置对准后再对向配置到电路基板3上。然后，使各条第2内部布线8一直到各条第2内部布线8的内部连接端子8a接触到各条第1内部布线5的电极5a为止地，将每个设置有各第2向部布线8的该内部连接端子8a的柔性基板4的边缘部分4c向电路基板3这一侧弯曲。然后，在各条第2内部布线8的内部连接端子8a和各条第1内部布线5的电极5a接触的状态下，对它们的接触部分实施预定的连接处理。借助于此，把各条第2内部布线8的内部连接端子8a和各条第1内部布线5的电极5a电连起来。另外，理想的是使得可以容易地进行这些连接处理那样地，在连接处理之前，预先对各条第2内部布线8的内部连接端子8a和各条第1内部布线5的电极5a的表面实施电镀处理或焊料的印刷处理或涂敷处理。
在图12(a)和图12(b)中，示出了向电路基板3上装配(粘接、连接)已装载上第1半导体元件2的柔性基板4的方法。在向电路基板3上装配柔性基板4和第1半导体元件2时，使用图12(a)所示的装配工具(装配夹具)17或图12(b)所示的装配工具18。借助于这些工具，就可同时进行柔性基板4向电路基板3上的固定和各条第2内部布线8的内部连接端子8a与各条第1内部布线5的电极5a之间的连接。图12(a)所示的装配工具17把加压部分17a和接合部分17b构成为分别的构件。加压部分17a采用对作为基底的电路基板3加压的办法来粘接已装载上第1半导体元件2的柔性基板4。此外，接合部分17b采用把在柔性基板4的边缘部分4c上形成的各条第2内部布线8的内部连接端子8a连接到作为基底的电路基板3的边缘部分上所形成的多条第1内部布线5的电极5a上的办法进行电连接。相对于此，图12(b)所示的装配工具18，则把加压部分和接合部分构成为一体。
不论用哪一种的装配工具17、18，都可以一并容易地进行柔性基板4向作为基底的电路基板3上的粘接和电连。由于使用这些各个装配工具17、18向电路基板3上装配柔性基板4，故可以把第1半导体元件2电连到设置在第1半导体器件1的下表面(下部)上的各条外部布线6(下部连接端子，焊料球13)上。与此同时，第1半导体元件2，也可以电连到在第1半导体器件1的上表面(上部)上设置的各条上部连接端子10上。
在图13(a)和图13(b)中，扩大示出了在柔性基板4的边缘部分4c上形成的各条第2内部布线8的内部连接端子8a和在电路基板3的边缘部分上形成的各条第1内部布线5的电极5a之间的连接部分。图13(b)的剖面图进一步扩大示出了图13(a)中用虚线的圆围起来的部分X。如图13(a)和图13(b)所示，在本实施形态中，在各条第1内部布线5的连接部分(连接端子)5a的表面和各条第2内部布线8的连接部分(连接端子)8a的表面上，分别设置有镀Au部分19、20。与此同时，在各条第1内部布线5的镀Au部分19和各条第2内部布线8的镀Au部分20之间则设置为把作为导电构件的各向异性导电薄片21夹在中间。各条第1内部布线5和各条第2内部布线8，通过各自的镀Au部分19、20和各向异性导电薄片21电连起来。该各向异性导电薄片21还起着电路基板3与柔性基板之间的粘接剂的作用，各向异性导电薄片21，含有多个各向异性导电粒子22。作为各向异性导电粒子22，例如可以使用Ni粒子或在表面上设置有镀Au部分的塑料球等。借助于到此为止的工序，在可以使第1半导体元件2、电路基板3和柔性基板4彼此电连的同时，还可以使其一体化。
另外，在上边所说的图2、图3、图5到图8、图10到图12以及后述的图14到图16、图21、图22中，为便于看图，简略地示出内部布线8的内部连接端子8a附近和各条第1内部布线5的电极5a附近的构造。
其次，如图14所示，把多个使第1半导体元件2、电路基板3和柔性基板4一体化后的第1半导体器件1汇集起来，用模塑法一并进行树脂密封。在到此为止的说明中，为了使其内容简洁而且易于理解，都是把第1半导体器件1简化为单独的半导体器件进行说明。但是，在实际的制造工序中，如图14所示那样地，将多个第1半导体器件1汇总地制造。在本实施形态中，要仅仅在与该第1半导体元件2对向的一侧用密封树脂12把装载有1个或多个半导体元件2的柔性基板4连接起来的电路基板3密封起来。就是说，第1半导体器件1，可用所谓的单面模塑法(molding)形成。
在本实施形态中，如图2所示，把密封树脂12设置为使得把设置柔性基板4的各个上部连接端子10的区域的表面(外部连接面)4b、第1半导体元件2和电路基板3的与柔性基板4对向的一侧的主面之中那些从柔性基板4离开距离的露出面3a被覆起来。这时，各个上部连接端子10，如图2所示，要密封为使得至少这些端面10a在被密封后也会从密封树脂12露出来。为了使各个上部连接端子10从密封树脂12的表面(第1半导体器件1的上表面)露出来，重要的是模塑密封用的模具的上模具23的形状和尺寸，与从电路基板3的与第1半导体元件2对向的一侧的主面到柔性基板4的外部连接面4b的高度之间的关系。以下，边参看图15边对它们的关系进行说明。
在密封后的第1半导体器件1的上表面上，为了使用来上部连接别的半导体器件等的电极连接面(各个上部连接端子10的端面)10a露出来，必须以适当的树脂厚度进行密封。在这里，设该密封后的适当的密封树脂12的厚度(高度)为T。该密封后的适当的密封树脂12的厚度T，如图15(a)所示，和从电路基板3的与第1半导体元件2对向的一侧的主面到柔性基板4的外部连接面4b为止的高度大体上相等。因此，该厚度(尺寸)T，如图15(b)所示，由模塑用上模具23的模槽部分23a的尺寸S决定。所谓该模槽部分23a的尺寸S，具体地说，指的是从模塑用上模具23的与电路基板3的露出面3a对向的面23c到模塑用上模具23的与柔性基板4的外部连接面4b对向的面23b为止的高度(深度)。根据本发明人等所进行的实验可知：在本实施形态中，采用把尺寸S设定在对于尺寸T大体上从-150微米到+150微米的范围内的办法就可以使柔性基板4的外部连接面4b从模塑树脂12露出来。
另外，各个上部连接端子10，必须用对于来自这些的外部的压力或热等的各种物理或化学性的外部作用具有高的耐性的材料形成，是理所当然的。例如，各个上部连接端子10，必须用不存在因模塑密封工序中的压力或热等而劣化的可能性的材料形成。与此同时，各个上部连接端子10，理想的是由在第1半导体器件1完成后，即便是暴露于大气中也难于氧化的材料形成。
此外，密封树脂12的厚度T，根据其材质、特性、种类、量以及要施加的温度或压力等而变化。与此同时密封树脂12的厚度T，也取决于第1半导体元件2、作为基底的电路基板3、柔性基板4和各个上部连接端子10的厚度、形状、材质、个数以及配置状态等而变化。因此，对密封树脂12的厚度T的上模具23的模槽部分23a的尺寸S，必须根据上述各个因素设定为适宜恰当的大小。就是说，上模具23的模槽部分23a的尺寸S的恰当范围，并非一定要限于对于密封树脂12的厚度T约±150微米以内不可。以模槽部分23a的尺寸S为首，模塑用上模具23的形状和尺寸等，要使得可以把密封树脂12设定为即便是在密封后至少各个上部连接端子10的端面10a也会从密封树脂12露出来那样地根据上述各个因素设定为适宜恰当的大小。
如上所述，在本实施形态中，使用已被形成为可把密封树脂12设置为使得在密封后至少各个上部连接端子10的端面10a露出来的形状的密封用的上模具23。然后，把上模具23的表面之中那些与设置柔性基板4的各个上部连接端子10的区域的表面4b对向的面23b，设定在可以设置在密封后至少使各个上部连接端子10的端面10a可以露出来的量的密封树脂12的位置上。之后，向柔性基板4的设置各个上部连接端子10的区域的表面4b和与该表面4b对向的上模具23的对向面23b之间注入密封树脂12。
其次，如图16所示，用切断夹具(切片刀)24每块1个地切断被树脂密封起来的多个第1半导体器件1。
其次，如图2所示，把焊料球13安装到已被分离成单个的各个第1半导体器件1的各条外部布线6(下部连接端子)上。借助于到此为止的工序，就可以得到图2所示的那样的所希望的第1半导体器件1。就是说，可以得到这样的第1半导体器件1：在至少已装载上1个半导体元件2的半导体器件1中，至少可在其上表面中央部分上设置多个上部连接端子10，可以容易地组合装载别的半导体器件或无源部件等而与它们的种类无关。
例如，如图17和图18所示，在第1半导体器件1的上边，可以通过各个上部连接端子10装载根据通用的规格制造的第2半导体器件25。在该第半导体器件25中，装载上例如第2半导体元件26。第2半导体元件26具有的未画出来的电极(端子)的一部分，通过作为外部连接端子的多个下部连接端子27、焊料球28和第1半导体器件1的各个上部连接端子10等电连到第1半导体元件2的电极上。此外，第2半导体元件26的电极的一部分，通过各个下部连接端子27、各个焊料球28和各个上部连接端子10、各个下部连接端子6、焊料球13等电连到别的电路上而不与第1半导体元件2的电极电连。
如上所述，倘采用本实施形态1，则可以效率高、而且低成本且容易地制造已提高了与装配在上部上的别的半导体元件或别的电气部件之间的连接性的第1半导体器件1。而且，可以效率高、而且低成本且容易地制造把别的电气部件装配到第1半导体器件1的上部上的多种多样的叠层型半导体器件。具体地说，至少要在第1半导体器件1的上表面中央部分上，设置多个可把第2半导体器件25或无源部件电连装载到第1半导体器件1的上部上的上部电极端子10。借助于此就可以容易地向作为基底的第1半导体器件1上装配具有想要使之附加的功能的各种各样的部件。特别是作为第1半导体器件1以CPU(微处理器)为基底等的情况下，就需要因使用该CPU的设备不同而使得所要附加的存储器容量或模拟部件等不同的许多的产品序列。在这样的情况下，使用设置在作为基底的第1半导体器件1的上表面中央部分上的多个上部连接端子10，就可以容易地装配一般的在市场上流通着的存储器或DSP等的通用电子部件等。就是说，可以容易地制造低价格的混合装载型半导体器件而无须根据目的或用途特别制造新的装置或部件。
此外，在每个柔性基板4的边缘部分4c中使各条第2内部布线8弯曲以实现在柔性基板4上形成的各条第2内部布线8与在电路基板3上形成的各条第1内部布线5之间的连接(接合)。倘采用这样的方法，则由于用由具有柔软性的材料构成的柔性基板4吸收各条内部布线5、8的连接时的冲击而可以在更为稳定的状态下安全而且顺利地进行各条内部布线5、8的连接。就是说，在可以容易地制造提高了装配能力的第1半导体器件1的同时，还可以提高其生产效率。此外，由于半导体元件2不仅被密封树脂12还被柔性基板4覆盖起来，故进一步提高了半导体元件2的保护能力。其结果是第1半导体器件1在提高了其可靠性、耐久性和品质的同时，还可以更为稳定地工作。
实施形态2
其次，边参看图19边说明本发明的实施形态2。图19的剖面图示出了本实施形态的半导体器件所具备的第1基板上设置的第1内部布线和在第2基板上设置的第2内部布线之间的连接部分。另外，对于与实施形态1相同的部分赋予同一标号而省略其详细的说明。
本实施形态，仅仅在电路基板3上设置的各条第1内部布线5的连接端子5a与在柔性基板4上设置的各条第2内部布线8的连接端子8a之间的连接方法与上边所说的实施形态1的方法不同，除此之外与实施形态1是同样的。以下，具体地进行说明。
如图19(a)和(b)所示，在本实施形态的第1半导体器件31中，设置在电路基板3上的各条第1内部布线5的连接端子5a，其表面已被焊料部分32大体上整个面地覆盖了起来。同样，设置在柔性基板4上的各条第2内部连接布线8的连接端子8a，其表面也被焊料部分33大体上整个面地都覆盖了起来。此外，在电路基板3与柔性基板4之间，除去各条第1内部连接布线5的连接端子5a与各条第2内部连接布线8的连接端子8a之间的连接部分之外，都设置有粘接剂34。在这样的构成中，从电路基板3与柔性基板4的两外侧边加热边对它们加压粘接。借助于此，就可一并进行电路基板3与柔性基板4之间的连接，和各条第1内部连接布线5的连接端子5a与各条第2内部连接布线8的连接端子8a之间的电连。另外，图19(b)的剖面图进一步扩大示出了图19(a)中用虚线圆围起来的部分Y。
如上所述，倘本采用实施形态2，则可以得到与上边所说的实施形态1同样的效果。
实施形态3
其次，边参看图20边说明本发明的实施形态3。图20的剖面图示出了在本实施形态的半导体器件所具备的第1基板上设置的第1内部布线与在第2基板上设置的第2内部布线之间的连接部分。另外，对于与实施形态1相同的部分赋予同一标号而省略其详细的说明。
本实施形态，仅仅在电路基板3上设置的各条第1内部连接布线5的连接端子5a与在柔性基板4上设置的各条第2内部连接布线8的连接端子8a之间的连接方法与上边所说的实施形态1和实施形态2的方法不同，除此之外与实施形态1、2是同样的。以下，具体地进行说明。
如图20(a)和(b)所示，在本实施形态的第1半导体器件41中，设置在电路基板3上的各条第1内部连接布线5的连接端子5a，其表面都被镀Au部分42大体上整个面地覆盖了起来。与此同时，在这些各个连接端子5a的镀金部分42的上边，朝向柔性基板4这一侧形成凸形形状地设置有金柱状突起43。此外，设置在柔性基板4上的各条第2内部连接布线8的连接端子8a，其表面被镀锡部分44大体上整个面地都覆盖了起来。此外，在电路基板3与柔性基板4之间，除去各条第1内部连接布线5的连接端子5a与各条第2内部连接布线8的连接端子8a之间的连接部分之外，都设置有粘接剂34。在这样的构成中，从电路基板3与柔性基板4的两外侧边加热边对它们加压粘接。借助于此，就可一并进行电路基板3与柔性基板4之间的连接，和各条第1内部连接布线5的连接端子5a与各条第2内部连接布线8的连接端子8a之间的电连。这时，在各条第1内部连接布线5的连接端子5a与各条第2内部连接布线8的连接端子8a之间的连接部分上，形成由镀金部分42、金柱状突起43和镀锡部分44构成的金-锡合金部分45。另外，图20(b)的剖面图进一步扩大示出了图20(a)中用虚线的圆围起来的部分Z。
如上所述，倘采用本实施形态3，则可以得到与上边所说的实施形态1、2的各个实施形态同样的效果。
实施形态4
其次，边参看图21边说明本发明的实施形态4。图21的剖面图示出了本实施形态的半导体器件。另外，对于与实施形态1相同的部分赋予同一标号而省略其详细的说明。
本实施形态，与上边所说的各个实施形态1到3比较，仅仅在柔性基板4的设置有各个上部连接端子10的区域(外部连接面4b)被展宽这一点上不同，除此之外与各个实施形态1到3是同样的。以下，具体地进行说明。
如图21所示，在本实施形态的第1半导体器件51中，在电路基板3与柔性基板4之间，沿着第1半导体元件2的外侧面设置有扩展构件(衬垫)52。具体地说，在第1半导体元件2的外周部分上，借助于预定的树脂，设置环状地形成的恰好想要进一步扩大柔性基板4的外部连接面4b的区域那么大的量的衬垫52。接着，把该衬垫52粘接到柔性基板4上。然后，借助于与上边所说的实施形态1同样的工序，把不与第1半导体元件2和衬垫52对向的柔性基板4的边缘部分4c弯向电路基板3这一侧。然后，一并进行电路基板3与柔性基板4之间的连接，和各条第1内部连接布线5的连接端子5a与各条第2内部连接布线8的连接端子8a之间的电连。然后，借助于与实施形态1同样的工序，用模塑技术对第1半导体元件2、衬垫52、电路基板3和柔性基板4等进行密封。借助于此，就得到与上边所说的实施形态1到3比具有扩大了的外部连接面4b的第1半导体器件51。而且，得到具有数量更多而且进一步提高了配置的自由度的多个上部连接端子10的第1半导体器件51。
如上所述，倘采用本实施形态4，则可以得到与上边所说的实施形态1到3同样的效果。此外，在实施形态1到3中，仅仅利用装载到第1半导体器件1、31、41上的第1半导体元件2的大小就确保了外部连接面4b。此外，仅仅在与第1半导体元件2的主面的大小大体上相等的区域内设置有多个上部连接端子10。近些年来，在半导体元件的进一步的紧凑化的发展中，如果用这样的构成，则存在着难于设置必要充分的个数的上部连接端子10的可能性。相对于此，在本实施形态中，在第1半导体元件2的周围设置由可以以恰当的间隔和形状配置恰当的个数的上部连接端子10的大小和形状形成的衬垫52。借助于此，即便是将第1半导体元件2进一步紧凑化，也可以在确保恰当而且必要充分的大小的外部连接面4b的同时，可以在外部连接面4b上边设置恰当而且必要充分的个数的上部连接端子10。就是说，倘采用本实施形态，则可以解决上边所说的问题。
实施形态5
其次，边参看图22边说明本发明的实施形态5。图22的剖面图示出了本实施形态的半导体器件。另外，对于与实施形态1相同的部分赋予同一标号而省略其详细的说明。
在本实施形态中，与上边所说的各个实施形态1到4不同，不进行模塑密封。除此之外与各个实施形态1到4是同样的。以下，具体地进行说明。
如图22所示，在本实施形态的第1半导体器件61中，在第1半导体元件2、电路基板3和柔性基板4的周围，未设置用于对它们进行保护的密封树脂。如果电路基板3和柔性基板4自身，用对来自于其外部的冲击或热等的各种各样的物理或化学性的外部作用具有高的耐性、同时，可以保护第1半导体元件2的材料形成的话，则如本实施形态那样，就没有必要设置密封树脂。
如上所述，倘采用本实施形态5，则可以得到与上边所说的实施形态1到4同样的效果。此外，由于不需要进行模塑密封，故可以容易地制造成本更低而且成品率更高的第1半导体器件61。
实施形态6
其次，边参看图23边说明本发明的实施形态6。图23是示出了从其第2基板一侧看本实施形态的半导体器件的平面图。另外，对于与实施形态1相同的部分赋予同一标号而省略其详细的说明。
在本实施形态中，与上边所说的各个实施形态1到5不同，在柔性基板4上，设置有在与上边所说的各个上部连接端子10不同的预定的用途中使用的外部布线。除此之外与各个实施形态1到5是同样的。以下，具体地进行说明。
如图23所示，在本实施形态的第1半导体器件71中，在柔性基板4的外部连接面4b上边，设置多条在与上边所说的各个上部连接端子10不同的预定预定用途中使用的外部布线(上部布线)72。具体地说，在外部连接面4b的未设置各个上部连接端子10的区域上边，除去作为各个上部连接端子10的BGA装载图形之外，还设置有无源部件安装图形72a、电路短路图形72b和电路切断图形72c等。
如上所述，倘采用本实施形态6，则可以得到与上边所说的各个实施形态1到5同样的效果。此外，由于在柔性基板4的外部连接面4b上边设置无源部件安装图形72a、电路短路图形72b和电路切断图形72c等，故可以与第1半导体器件71进行组合的别的电气部件的种类就变得丰富起来。与此同时，采用在上部布线72的种类或布线图形加以改进的办法，可以使第1半导体器件71自身的种类也变得丰富起来。借助于此，就可以更容易地制造成本更为低的混合装载型的半导体器件而无须根据目的或用途特别制造新的装置或部件。
另外，本发明的半导体器件，不受上边所说的各个实施形态1到6的制约。在不偏离本发明的宗旨的范围内，可以对它们的构成或制造工序等的一部分变更为各种各样的设定，或者使用各种设备的适宜、恰当的组合予以实施。
例如，在上边所说的实施形态1中，虽然在第1半导体器件1或第2半导体器件25中分别装载了一个半导体元件2、26，但是，并不限于此。可以根据所希望的半导体器件的规格把装载到第1半导体器件1或第2半导体器件25内的各个半导体元件2、26设定为适宜、恰当的个数。这时，在各个半导体器件1、25内，既可以叠层设置各个半导体元件2、26，也可以沿着各个电路基板3的主面并排设置各个半导体元件2、26。各个半导体元件2、26的配置也可以根据所希望的半导体器件的规格设定到适宜、恰当的位置上。与此同时，装载到第1半导体器件1或第2半导体器件25内的半导体元件2、26的种类，在每一个半导体器件1、25内也并不限于同一种类。也可以根据所希望的半导体器件的规格，在各个半导体器件1、25内混合装载各种各样的种类的半导体元件2、26。
此外，在进行模塑密封时，也可以进行把预定的薄膜吸附到与上模具23的电路基板3和柔性基板4中的每一者对向的面23b、23c上后再进行模塑密封的所谓的薄片模塑法。倘采用该薄片模塑法，利用薄片的缓冲性效果则可以更为可靠地使各个上部连接端子10露出来。
此外，作为第1基板的电路基板3，也与柔性基板4同样，可以用由玻璃环氧树脂基材或BT树脂基材构成的基板，或者由聚酰亚胺基材构成的柔性基板等制作。此外，也可以把电路基板3和柔性基板4都形成为薄膜状或带状。倘采用这样的构成，则可以把半导体器件1制作成极薄的厚度，可以把半导体器件1安装到更为多种多样的部位。就是说，可以极大地提高半导体器件1的轻质化、紧凑化和省空间化而几乎不会牺牲半导体器件1的高的叠层性(安装性)。其结果是可以极大地提高半导体器件1的通用性。
再有，在实施形态4中设置的衬垫52，并不限于上边所说的环状。也可以根据被认为必要的外部连接面4b的形状和大小，把衬垫52设定为适宜、恰当的形状和大小。例如，衬垫52没有必要设定为遍及整周地把第1半导体元件2的外周部分围起来。可以根据被认为必要的外部连接面4b的形状和大小形成为把第1半导体元件2的外周部分的至少是一部分围起来的形状和大小。与此同时，衬垫52的形成材料也并不限定于上边所说的树脂。理所当然地可以用金属等形成衬垫52。

Claims (5)

1.一种半导体器件，其特征在于具备：
至少一个半导体元件；
第1基板，其与该半导体元件的一方的主面对向地配置，在与上述半导体元件对向的一侧的主面上设置有多条第1内部布线，并且，在另一方的主面上设置有多条已与上述各个第1内部布线电连起来的外部布线；
第2基板，其用具有挠性的材料形成为比上述半导体元件的两主面大，并且，把上述半导体元件配置为夹在与上述第1基板之间，在与上述半导体元件对向的一侧的主面上设置有多条第2内部布线，并且，通过把上述半导体元件所具有的至少一个电极电连到这些各个第2内部布线中的若干条内部布线上，装载上述半导体元件，此外，在另一方的主面的至少中央部分上设置有多个与上述各条第2内部布线之中的若干条电连起来的外部端子，而且，上述各条第2内部布线，它们的一端部一直延伸到与上述半导体元件对向的一侧的主面的边缘部分为止，并且，通过每一个设置有上述各一端部的上述边缘部分朝向上述第1基板一侧弯曲而电连到上述各条第1内部布线上。
2.根据权利要求1所述的半导体器件，其特征在于：上述各条第1内部布线与上述各条外部布线，通过沿着其厚度方向贯通上述第1基板地设置的多个第1插针，以预定的图形电连起来，并且，上述各条第2内部布线与上述各个外部端子，通过沿着其厚度方向贯通上述第2基板地设置的多个第2插针，以预定的图形电连起来。
3.根据权利要求1或2所述的半导体器件，其特征在于：密封构件被设置为把至少除上述各个外部端子的端面之外的上述第2基板的表面、上述半导体元件和上述第1基板的与上述半导体元件对向的一侧的主面覆盖起来。
4.一种半导体器件的制造方法，其特征在于：把半导体元件夹在其间地对向配置第1基板和第2基板；上述第1基板与至少一个上述半导体元件对向地配置，在与上述半导体元件对向的一侧的主面上设置有多条第1内部布线，并且，在另一方的主面上设置有多条与上述各条第1内部布线电连起来的外部布线；上述第2基板用具有挠性的材料形成得比上述半导体元件的两主面大，并且，把上述半导体元件装载到一方的主面上，而且，在装载上上述半导体元件的一侧的主面上把多条第2内部布线设置为使一端部一直延伸到其边缘部分为止，并且，把上述半导体元件所具有的至少一个电极电连到这些各个第2内部布线中的若干条上，此外，在另一方的主面的至少中央部分上设置有多个与上述各条第2内部布线之中的若干条电连起来的外部端子；
使每个设置有上述各条第2内部布线的上述各一端部的上述边缘部分朝向上述第1基板一侧弯曲而将上述各条第2内部布线电连到上述各条第1内部布线上，并且，使上述半导体元件、上述第1基板和上述第2基板一体化。
5.根据权利要求4所述的半导体器件的制造方法，其特征在于：密封构件被设置为使得在上述半导体元件、上述第1基板和上述第2基板一体化之后，把至少除上述各个外部端子的端面之外的上述第2基板的表面、上述半导体元件和上述第1基板的与上述第2基板对向的一侧的露出面覆盖起来。
CNB200510001835XA 2004-01-14 2005-01-13 半导体器件及其制造方法 Expired - Fee Related CN100356510C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004006787A JP2005203497A (ja) 2004-01-14 2004-01-14 半導体装置およびその製造方法
JP006787/2004 2004-01-14

Publications (2)

Publication Number Publication Date
CN1641832A CN1641832A (zh) 2005-07-20
CN100356510C true CN100356510C (zh) 2007-12-19

Family

ID=34737277

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510001835XA Expired - Fee Related CN100356510C (zh) 2004-01-14 2005-01-13 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7061097B2 (zh)
JP (1) JP2005203497A (zh)
KR (1) KR100600683B1 (zh)
CN (1) CN100356510C (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
JP2007116015A (ja) * 2005-10-24 2007-05-10 Mitsubishi Electric Corp 電子装置
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
KR100825793B1 (ko) * 2006-11-10 2008-04-29 삼성전자주식회사 배선을 구비하는 배선 필름, 상기 배선 필름을 구비하는반도체 패키지 및 상기 반도체 패키지의 제조방법
US8895359B2 (en) * 2008-12-16 2014-11-25 Panasonic Corporation Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP5735716B2 (ja) * 2013-05-23 2015-06-17 積水化学工業株式会社 導電材料及び接続構造体
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
TWI509770B (zh) * 2013-12-17 2015-11-21 Alpha & Omega Semiconductor 集成堆疊式多晶片的半導體器件及其制備方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332681A (ja) * 2000-05-18 2001-11-30 Fujitsu Ltd 半導体装置
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186492A (ja) 1997-12-22 1999-07-09 Toshiba Corp 半導体パッケージ及び半導体パッケージの実装構造
JP2000068444A (ja) 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3915873B2 (ja) * 2000-11-10 2007-05-16 セイコーエプソン株式会社 光学装置の製造方法
US6822323B1 (en) * 2003-05-12 2004-11-23 Amkor Technology, Inc. Semiconductor package having more reliable electrical conductive patterns

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332681A (ja) * 2000-05-18 2001-11-30 Fujitsu Ltd 半導体装置
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器

Also Published As

Publication number Publication date
US20050151235A1 (en) 2005-07-14
JP2005203497A (ja) 2005-07-28
CN1641832A (zh) 2005-07-20
US7061097B2 (en) 2006-06-13
KR20050074922A (ko) 2005-07-19
KR100600683B1 (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
CN100356510C (zh) 半导体器件及其制造方法
US10573582B2 (en) Semiconductor systems having dual leadframes
US4835120A (en) Method of making a multilayer molded plastic IC package
JP4294161B2 (ja) スタックパッケージ及びその製造方法
US4891687A (en) Multi-layer molded plastic IC package
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
US10910296B2 (en) Lead frame and method of fabricating the same
CN101073152B (zh) 具有下置引脚的电子封装和方法
US6965159B1 (en) Reinforced lead-frame assembly for interconnecting circuits within a circuit module
WO2011046673A1 (en) Multiple leadframe package
US8963302B2 (en) Stacked packaged integrated circuit devices, and methods of making same
CN110021579A (zh) 半导体封装件及用于制造半导体封装件的方法
US20210013142A1 (en) Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
US6037662A (en) Chip scale package
CN111081652B (zh) 压入配合半导体装置
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP2651427B2 (ja) 半導体装置の製造方法
JPH10510107A (ja) 半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法
US6111315A (en) Semiconductor package with offset die pad
US9252114B2 (en) Semiconductor device grid array package
CN110416176B (zh) 半导体器件及其制造方法、半导体组件及金属连接件
JP2009231322A (ja) 半導体装置の製造方法
KR200234101Y1 (ko) 반도체패키지의와이어본딩구조
JPH03119755A (ja) リードフレームの製造方法
JP2008283088A (ja) 半導体モジュールの製造方法、及び半導体モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219

Termination date: 20100222