KR100462991B1 - 적층형 반도체 칩 패키지의 제조방법 및 장치 - Google Patents

적층형 반도체 칩 패키지의 제조방법 및 장치 Download PDF

Info

Publication number
KR100462991B1
KR100462991B1 KR10-2002-0012914A KR20020012914A KR100462991B1 KR 100462991 B1 KR100462991 B1 KR 100462991B1 KR 20020012914 A KR20020012914 A KR 20020012914A KR 100462991 B1 KR100462991 B1 KR 100462991B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
lead frame
mask
unit semiconductor
Prior art date
Application number
KR10-2002-0012914A
Other languages
English (en)
Other versions
KR20030073375A (ko
Inventor
최영인
신존규
Original Assignee
최영인
신존규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최영인, 신존규 filed Critical 최영인
Priority to KR10-2002-0012914A priority Critical patent/KR100462991B1/ko
Publication of KR20030073375A publication Critical patent/KR20030073375A/ko
Application granted granted Critical
Publication of KR100462991B1 publication Critical patent/KR100462991B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers

Abstract

본 발명은 공업적 대량생산이 가능하도록 된 적층형 반도체 칩 패키지의 제조방법 및 제조장치에 관한 것으로 제 1리드프레임의 절곡된 랜드가 위를 향하도록 뒤집은 후, 절곡된 랜드 위에 마스크를 위치시키고 솔더 프린팅을 한후 마스크를 제거한 다음 제 1단위 반도체 칩 패키지 역방향으로 마운팅시키고 오븐에서 열처리 하여 제 1리드프레임의 절곡된 랜드와 제 1단위 반도체 칩 패키지의 리드를 접합시키고 공냉하는 단계, 및 접합된 제 1리드프레임과 제 1단위 반도체 칩 패키지를 정방향으로 뒤집어 제 1리드프레임의 절곡되지 않은 랜드위에 마스크를 위치시키고 솔더 프린팅을 한 후 마스크를 제거한 다음, 제 2단위 반도체 칩 패키지를 정방향으로 마운트 시키고 오븐에서 열처리하여 제 1리드프레임의 절곡되지 않은 랜드와 제 2단위 반도체 칩 패키지 리드를 접합시키고 공냉하는 단계로 구성된다.
그리고 작업 대상물이 놓여지는 작업대와, 상기 작업대에 놓여지는 작업대상물을 눌러 고정시키는 고정부가 선단에 형성된 고정장치를 포함하여 구성된다.

Description

적층형 반도체 칩 패키지의 제조방법 및 장치{Manufacturing method and device of stacking IC package}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 공업적 대량생산이 가능하도록 된 적층형 반도체 칩 패키지의 제조방법 및 장치에 관한 것이다.
반도체 소자와 그에 대한 패키징 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭해 왔다. 패키지 구조에 있어서 핀 삽입형에서 표면 실장형으로 급격히 진행되어 회로기판에 대한 실장 밀도를 높여 왔으며, 최근에는 베어칩(bare chip)의 특성을 그대로 패키지 상태에서 유지하면서도 취급이 용이하고 패키지 크기가 크게 줄어든 칩크기 패키지(CSP;Chip Scale Package)가 여러 제조회사에서 개발되어 있으며 꾸준한 연구가 진행되고 있다. 또한 용량과 실장밀도의 증가를 위하여 여러개의 단위 반도체 소자 또는 단위 반도체 칩 패키지를 적층시킨 형태의 3차원 적층 기술도 주목을 받게 되었다. 그 중에서 3차원 적층 기술이 적용되는 대표적인 것에 적층형 반도체 칩 패키지가 있다.
적층형 반도체 칩 패키지는 패키징(packaging)되지 않은 반도체 소자를 여러개 적층시키는 적층 칩 패키지와는 달리, 개별적으로 조립공정이 완료된 단위 반도체 칩 패키지를 여러개 적층하여 구성된다. 동일한 기억용량의 반도체 칩 패키지를 3차원적으로 다수개 적층하여 구성되는 적층형 반도체 칩 패키지에 대한 일 실시예로 미국 등록 특허 제 6,028,352호가 있으며 그 패키지의 구조가 도 1에 도시되어 있다.
도 1에 나타낸 미국 등록 특허 제 6,028,352호는 기성품인 TSOP(thin small outline package) 소자를 단위 반도체 칩 패키지(10)로 하고 리드프레임(11)을 매개로 하여 3차원적으로 적층한 구조로, 다음과 같은 공정에 의해 제조된다.
단위 반도체 칩 패키지(10)의 저면에 접착제를 도포한 후 리드프레임(11) 상에 위치시킨다. 이어 고정장치(미도시)를 이용하여 단위 반도체 칩 패키지(10)와 리드프레임(11)을 고정시킨 다음, 리드프레임(11)을 지지하는 타이-바(미도시)를 절단하고 리드프레임(11)을 아래 방향으로 구부린다, 그리고 또 다른 리드프레임(14)이 저면에 결합된 또 다른 단위 반도체 칩 패키지(13)를 리드프레임(11)의 아래에 접착제와 고정장치를 이용하여 고정시키고 리드프레임(14)을 아래 방향으로 구부린다. 이와 같은 과정을 반복하여 여러개의 단위 반도체 칩 패키지(10,13)를 적층한 후에는 단위 반도체 칩 패키지(10,13)의 리드(12,15)와 리드프레임(11,14)들을 서로 전기적으로 연결시키기 위하여 납(pb)조를 통과시키는 딥핑(dipping)공정을 행하여 적층형 반도체 칩 패키지를 제조한다.
그러나 상기한 미국 등록 특허 제 6,028,352호에서는 리드프레임(11,14)을 아래 방향으로 구부리는 성형 과정에서 리드프레임(11,14)상에 접착된 단위 반도체 칩 패키지(10,13)가 손상되는 경우가 많아 제조 원가 상승의 요인이 된다.
또한 단위 반도체 칩 패키지(10,13)의 리드(12,15) 부분과 대응되는 리드 프레임(11,14)의 랜드(20) 부분이 도 2a,b에 도시된 바와 같이 랜드(20)와 랜(20)드 사이가 솔더마스크(21)로 연결되어 있어 납조에 딥핑시키는 과정에서 납에 의해 랜드(20)간에 쇼트(short)가 발생하여 불량이 많이 발생하고 그에 따른 보수(repair) 작업이 빈번하게 발생되어 공업적 대량 생산이 불가능한 문제점이 있다.
본 발명의 목적은 리드프레임상에 접착된 반도체 칩 패키지의 손상을 예방하여 원가 상승 요인을 제거하고, 납조 딥핑에 따른 제품 불량 발생을 방지하여 공업적 대량 생산이 가능한 적층형 반도체 칩 패키지의 제조방법 및 장치를 제공함에 있다.
도 1은 종래의 방법에 의해 적층된 반도체 칩 패키지를 도시한 측면도,
도 2a는 리드프레임의 평면도,
도 2b는 리드프레임의 랜드를 절곡시킨 상태의 평면도 및 측면도,
도 2c는 리드프레임의 확대 측단면도,
도 3은 2개층을 갖는 적층형 반도체 칩 패키지의 제조과정을 나타낸 도면,
도 4는 3개층을 갖는 적층형 반도체 칩 패키지의 제조과정을 나타낸 도면,
도 5는 본 발명의 방법에 적용되는 장치를 나타낸 개략도이다.
＜도면의 주요부분에 대한 부호의 설명＞
10,13 : 단위 반도체 칩 패키지 11,14 : 리드프레임
12,15 : 리드 20 : 랜드
21 : 솔더마스크 22 : 구리 합금
23 : 필름
30 : 제 1리드프레임
본 발명의 적층형 반도체 칩 패키지의 제조방법은 제 1 리드 프레임의 절곡된 랜드가 위를 향하도록 뒤집은 후, 절곡된 랜드위에 마스크를 위치시키고 솔더 프린팅을 한 후 마스크를 제거한 다음, 제 1단위 반도체 칩 패키지를 역방향으로 마운트 시키고 오븐에서 열처리 하여 제 1리드프레임의 절곡된 랜드와 제 1단위 반도체 칩 패키지의 리드를 접합시키고 공냉하는 단계,
접합된 제 1리드프레임과 제 1단위 반도체 칩 패키지를 정방향으로 뒤집어 제 1리드프레임의 절곡되지 않은 랜드 위에 마스크를 위치시키고 솔더프린팅을 한 후 마스크를 제거한 다음, 제 2단위 반도체 칩 패키지를 정방향으로 마운트 시키고 오븐에서 열처리하여 제 1 리드프레임의 절곡되지 않은 랜드와 제 2단위 반도체 칩 패키지 리드를 접합시키고 공냉하는 단계로 구성됨을 특징으로 한다.
또한 본 발명의 적층형 반도체 칩 패키지 제조장치는 작업대상물이 놓여지는 작업대와,
상기 작업대에 놓여지는 작업대상물을 눌러 고정시키는 고정부가 선단에 형성된 고정장치를 포함하여 구성됨을 특징으로 한다.
본 발명에서는 리드프레임의 성형과정에서 단위 반도체 칩 패키지의 손상을 방지하기 위하여 먼저 리드프레임을 성형한 후에 단위 반도체 칩 패키지를 적층한다. 아울러 딥핑에 따른 문제를 해결하기 위하여 마스크를 이용한 솔더 프린팅과 오븐을 이용한 열처리 방법을 이용한다.
이하, 첨부된 도면을 참고하여 본발명을 보다 상세히 설명한다.
도 2a에 도시된 것과 같은 형상의 제 1리드프레임(30)의 양측단 랜드(20) 부분을 아래 방향으로 절곡시켜 도 3a와 같은 형상을 갖도록 성형한다. 성형된 제 1리드프레임(30)을 도 3b에 도시된 바와 같이, 절곡된 랜드(20)가 위를 향하도록 뒤집어, 제 1리드프레임(30)의 절곡된 랜드(20)위에 마스크(31)를 위치시킨다(도 3c).마스크(31)에 형성된 다수의 천공부(32)가 제 1리드프레임(30)의 랜드(20)와 각각 일치되도록 위치시키며, 이 위치는 후 공정에서 제 1단위 반도체 칩 패키지(34)의 리드(35)가 위치하는 자리와 일치한다. 이때 마스크(31)는 반도체 공정에서 통상 사용되어지는 것이며, 메탈 마스크(31)를 이용한다.
제 1리드프레임(30)의 절곡된 랜드(20)위에 마스크(31)를 위치시킨 후에 마스크(31)의 천공부(32)에 솔더(33) 프린팅을 하고 마스크(31)를 제거한다(도 3d). 솔더(33)는 반도체 공정에서 통상사용되는 것이며, 크림솔더를 이용한다.
마스크(31)가 제거된 제 1리드프레임(30)의 절곡된 랜드(20) 위 솔더(33) 프린팅이 된 자리에 제 1단위 반도체 칩 페키지(34)의 리드(35) 상면이 위치하도록 제 1단위 반도체 칩 패키지(34)를 역방향으로 마운트 시키고(도 3e), 오븐에서 열처리 하여 제 1리드프레임(30)의 절곡된 랜드(20)와 제 1단위 반도체 칩 패키지(34)의 리드(35) 상면을 서로 접합시킨다(도 3f). 오븐에서 열처리를 하는 것은 솔더(33) 프린팅된 솔더(33)를 오븐 내에서 용융시켜 제 1리드 프레임(30)의 절곡된 랜드(20)와 제 1단위 반도체 칩 패키지(34)의 리드(35) 상면을 서로 접합시키기 위함이다. 열처리는 안정성 및 신뢰성을 고려하여 행함이 바람직하며, 그렇지 못할 경우에는 납땜특성에 문제가 있기 때문이다. 그리고 오븐은 지그에 올려진 작업대상물이 통과되면서 열처리되는 리플로우 형태의 것을 이용한다.
오븐에서 열처리를 행한 후에는 공기중에서 공냉을 실시한다.
이어 접합된 제 1리드프레임(30)과 제 1단위 반도체 칩 패키지(34)를 정방향으로 뒤집은 다음(도 3g), 제 1리드프레임(30)의 절곡되지 않은 랜드(20) 위에 마스크(31)를 위치시키고(도 3h), 마스크(31)의 천공부(32)에 솔더(33) 프린팅을 한 후 마스크(31)를 제거한다(도 3i). 그리고 제 2단위 반도체 칩 패키지(36)의 리드(37) 저면이 솔더(33) 프린팅한 자리에 위치하도록 정방향으로 마운트 시키고(도 3j), 오븐에서 열처리하여 제 1리드프레임(30)의 절곡되지 않은 랜드(20)와 제 2단위 반도체 칩 패키지(36) 리드(37) 저면을 접합시킨다(도 3k). 이때 오븐에서 열처리를 하는 이유나 조건은 상기한 열처리 공정에서의 이유 및 조건과 동일하다.
열처리를 행한 후에는 공기중에서 공냉을 실시함으로써 최종적으로 2개의 층을 갖는 적층형 반도체 칩 패키지(40)가 제조된다.
한편, 상기한 바와 같은 2개의 층을 갖는 적층형 반도체 칩 패키지(40)를 제조한 후, 층을 3개, 4개, 그 이상으로 더 추가하여 적층형 반도체 칩 패키지를 제조하고자 할 경우에는 도 4a에 도시된 것과 같은 제 2 리드프레임(44)을 절곡된 랜드(20)가 위를 향하도록 뒤집고(도 4b), 절곡된 랜드(20)위에 마스크(41)를 위치시킨다(도 4c). 이때 마스크(41)에 형성된 다수의 천공부(42)가 제 2리드프레임(44)의 랜드(20)와 각각 일치되도록 위치시키며, 이 위치는 후 공정에서 2층으로된 적층형 반도체 칩 패키지(40)의 리드(47)가 위치하는 자리와 일치한다.
제 2리드프레임(44)의 절곡된 랜드(20) 위에 마스크(41)를 위치시킨 후에 마스크(41)의 천공부(42)에 솔더(43) 프린팅을 하고 마스크(41)를 제거한다.
마스크(41)가 제거된 제 2리드프레임(44)의 절곡된 랜드(20) 위 솔더(43) 프린팅된 자리에 2층으로된 적층형 반도체 칩 패키지(40)의 리드(47) 상면이 위치 하도록 2층 적층형 반도체 칩 패키지(40)를 역방향으로 마운트 시키고(도 4e), 오븐에서 열처리하여 제2리드프레임(44)의 절곡된 랜드(20)와 2층형 적층형 반도체 칩 패키지(40)의 리드(47) 상면을 서로 접합시킨다(도 4f).
오븐에서 열처리를 행한 후에는 공기중에서 공냉을 실시한다.
이어 접합된 제 2리드프레임(44)과 2층형 적층형 반도체 칩 패키지(40)를 정방향으로 뒤집은 다음(도 4g), 제 2리드프레임(44)의 절곡되지 않은 랜드(20) 위에 마스크(41)를 위치시키고(도 4h), 마스크(41)의 천공부(42)에 솔더(43) 프린팅을 한 후 마스크(41)를 제거한다(도 4i). 그리고 제 3단위 반도체 칩 패키지(45)의 리드(46) 저면이 솔더(43) 프린팅한 자리에 위치하도록 정방향으로 마운트 시키고(도 4j), 오븐에서 열처리하여 제 2리드프레임(44)의 절곡되지 않은 랜드(20)와 제 3단위 반도체 칩 패키지(45) 리드(46) 저면을 접합시킨다. 이때 오븐에서 열처리를 하는 이유나 조건은 상기한 열처리 공정에서의 이유 및 조건과 동일하다.
열처리를 행한 후에는 공기중에서 공냉을 실시함으로써 최종적으로 3개의 층을 갖는 적층형 반도체 칩 패키지가 제조된다.
본 발명에서는 3개 이상의 층을 갖는 적층형 반도체 칩 패키지를 제조하고자 할 경우 이와 같은 방법을 반복함으로써 층의 갯수에 제한됨 없이 단위 반도체 칩 패키지를 적층할 수 있다.
또한 본 발명에서는 짝수개의 층을 갖는 적층형 반도체 칩 패키지를 제조하고자 할 경우에는 도 5에서와 같이 2개층을 갖도록 적층된 반도체 칩 패키지(40)들을 서로 적층하므로서도 가능하다. 이들을 적층하는 방법은 도 4a부터 도 4i까지와 동일한 과정을 진행한 후에 도 4j및 도 4k단계에서 제 3단위 반도체 칩 패키지(45) 대신 2개층을 갖도록 적층된 반도체 칩 패키지(40)를 적층 함으로써 가능하다.
상기한 바와 같이 행해지는 적층형 반도체 칩 패키지를 실제 작업라인에서 제조시에는 스트립(strip) 단위로 이루어 진다. 스트립은 본 발명에서 사용되는 리드프레임(11)이 다수개 형성되어 있는 띠 형상으로된 것이다. 이러한 스트립 단위로 작업을 행함으로써 한번에 여러개의 단위 반도체 칩에 대한 동시 작업이 가능하다.
본 발명에 사용되는 리드프레임(11)은 도2c에 도시된 바와 같이, 그 단면이 위에서부터 아래로 솔더마스크(21), 구리합금(22), 필름(23)으로된 3개층 구조를 갖는다. 본 발명에서는 이러한 리드프레임(11)을 성형하고 솔더 프린팅을 한 후 오븐에서 열처리를 하게 되는데, 이때 리드프레임(11)의 각각의 층들의 선팽창 계수에 차이가 있어 열처리시 리드프레임(11)이 뒤틀리고 결국에는 전체 스트립이 뒤틀려 단위 반도체 칩패키지(10)와 리드프레임(11)간에 접합이 끊어지는 문제가 발생한다.
이러한 문제를 해결하기 위해서 본 발명에서는 도 5에 도시된 바와 같이 오븐에서의 열처리 작업중 선단에 고정부(53)가 형성된 고정장치(52)를 이용하여 제1, 제2단위 반도체 칩 패키지(34,36)를 위에서 눌러주어 제1, 제 2단위반도체 칩 패키지(34,36)의 리드(35,37)와 제 1리드프레임(30)의 랜드(20)간의 접합이 유지될 수 있도록 하고 또한 스트립의 뒤틀림을 방지한다. 이때 제1, 제2 단위 반도체 칩 패키지(34,36)와 면접되어 이들을 눌러주는 고정부(53)의 단면적은 제1, 제2 단위 반도체 칩 패키지(34,36)의 단면적에 대하여 10~20%의 범위를 만족함이 바람직한데, 그 이유는 단면적이 지나치게 넓을 경우 고정부(53)가 히트싱크(heat sink) 역활을 해서 오븐에서의 열처리 효율을 저하시킬 우려가 있으며, 단면적이 지나치게 좁을 경우에는 제 1 리드프레임(30)의 튀틀림 현상을 억제하기가 힘들기 때문이다.
제 1리드프레임(30)이나 제1, 제2 단위 반도체 칩 패키지(34,36)가 놓여지는 작업대(50)는 최초 작업시작으로 부터 본 발명의 적층형 반도체 칩 패키지의 제조가 완료될 때 까지 전체 제조공정에 이용되며, 고정장치(52) 및 고정부(53)는 오븐 내에서 열처리를 하고 공기중에서 냉각시키는 공정에 적용된다. 작업대(50)의 상면에 제 1리드프레임(30) 또는 제 1단위 반도체 칩 패키지(34)가 놓여지는 위치에는 도 5b,c에서와 같이 제 1리드프레임(30) 또는 단위 반도체 칩 패키지(34)와 동일한 크기로 요홈(51)을 형성할 수도 있는데, 이는 작업중 작업 대상물이 흔들리거나 정위치에서 이탈되지 않도록 하기 위함이다.
상술한 바와 같이, 본 발명에서는 리드프레임을 먼저 성형한 상태에서 단위 반도체 칩 패키지를 적층함으로써, 리드프레임의 성형 작업으로 인한 단위 반도체 칩 패키지의 손상을 방지할 수 있게 되어 저 비용으로 제조가 가능하며, 작업 공정에서의 불필요한 지체가 없어져 생산성의 향상 및 작업효율 향상이 가능한 효과가 있다.
뿐만 아니라 마스크를 이용한 솔더 프린팅과 오븐에서의 열처리를 이용함으로써 납조에 딥핑함으로 발생했던 제품 불량 발생 및 이로 인한 수선작업으로 공업적 대량 생산이 불가능했던 문제를 해결하여 적층형 반도체 칩 패키지의 공업적 대량 생산이 가능하도록 된 효과가 있다.
또한 작업 대상물 고정장치를 이용함으로써 오븐에서의 열처리 과정중 리드프레임의 뒤틀림 현상을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 전극과 전극간을 고온의 온도를 이용하여 서로 결합시키는 적층형 반도체 칩 패키지의 제조방법에 있어서,
    제 1 리드 프레임(30)의 절곡된 랜드(20)가 위를 향하도록 뒤집은 후, 절곡된 랜드(20) 위에 마스크(31)를 위치시키고 솔더(33) 프린팅을 한 후 마스크(31)를 제거한 다음, 제 1단위 반도체 칩 패키지(34)를 역방향으로 마운트 시키고 오븐에서 열처리 하여 제 1리드프레임(30)의 절곡된 랜드(20)와 제 1단위 반도체 칩 패키지(34)의 리드(35)를 접합시키고 공냉하는 단계,
    접합된 제 1리드프레임(30)과 제 1단위 반도체 칩 패키지(34)를 정방향으로 뒤집어 제 1리드프레임(30)의 절곡되지 않은 랜드(20) 위에 마스크(31)를 위치시키고 솔더(33) 프린팅을 한후 마스크(31)를 제거한 다음, 제 2단위 반도체 칩 패키지(36)를 정방향으로 마운트 시키고 오븐에서 열처리하여 제 1 리드프레임(30)의 절곡되지 않은 랜드(20)와 제 2단위 반도체 칩 패키지(36) 리드(37)를 접합시키고 공냉하는 단계로 구성됨을 특징으로 하는 적층형 반도체 칩 패키지의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
KR10-2002-0012914A 2002-03-11 2002-03-11 적층형 반도체 칩 패키지의 제조방법 및 장치 KR100462991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012914A KR100462991B1 (ko) 2002-03-11 2002-03-11 적층형 반도체 칩 패키지의 제조방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012914A KR100462991B1 (ko) 2002-03-11 2002-03-11 적층형 반도체 칩 패키지의 제조방법 및 장치

Publications (2)

Publication Number Publication Date
KR20030073375A KR20030073375A (ko) 2003-09-19
KR100462991B1 true KR100462991B1 (ko) 2004-12-23

Family

ID=32224222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0012914A KR100462991B1 (ko) 2002-03-11 2002-03-11 적층형 반도체 칩 패키지의 제조방법 및 장치

Country Status (1)

Country Link
KR (1) KR100462991B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
KR19990055506A (ko) * 1997-12-27 1999-07-15 구본준 반도체 패키지 및 그 적층구조
KR19990079964A (ko) * 1998-04-10 1999-11-05 김영환 반도체의 적층형 패키지의 제조방법
WO2001006562A1 (de) * 1999-07-15 2001-01-25 Infineon Technologies Ag Tsop-speicherchipgehäuseanordnung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
KR19990055506A (ko) * 1997-12-27 1999-07-15 구본준 반도체 패키지 및 그 적층구조
KR19990079964A (ko) * 1998-04-10 1999-11-05 김영환 반도체의 적층형 패키지의 제조방법
WO2001006562A1 (de) * 1999-07-15 2001-01-25 Infineon Technologies Ag Tsop-speicherchipgehäuseanordnung

Also Published As

Publication number Publication date
KR20030073375A (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
JP5104978B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
US7279784B2 (en) Semiconductor package
US6323058B1 (en) Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device
US9725367B2 (en) Apparatus and method for producing (metal plate)-(ceramic board) laminated assembly, and apparatus and method for producing power-module substrate
JP4357940B2 (ja) 実装基板の製造方法
CN105938790B (zh) 制造半导体器件的方法
US6686222B2 (en) Stacked semiconductor device manufacturing method
JPH10233468A (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
KR100462991B1 (ko) 적층형 반도체 칩 패키지의 제조방법 및 장치
TWI248672B (en) Method of manufacturing semiconductor integrated circuit device
KR100462993B1 (ko) 적층형 반도체 칩 패키지의 제조방법 및 장치
JP4168331B2 (ja) 半導体装置及びその製造方法
JPH10256713A (ja) Ｉｃパッケージの実装方法
KR100462992B1 (ko) 적층형 반도체 칩 패키지의 제조방법 및 장치
KR0182506B1 (ko) 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
JP4174978B2 (ja) 半導体装置及びその製造方法
KR20010099298A (ko) 반도체칩의 적층방법
JP6782375B1 (ja) 金属回路パターンおよび金属回路パターンの製造方法
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
KR100608349B1 (ko) 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JP5205982B2 (ja) 基板保持用キャリア、基板の着脱方法、及び、基板着脱装置
JPH03156935A (ja) 混成集積回路におけるダイボンディング方法
KR20010086476A (ko) 인쇄회로기판 및 그것을 이용한 반도체 칩의 적층 패키지방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee