JPH10256713A - Ｉｃパッケージの実装方法 - Google Patents

Ｉｃパッケージの実装方法

Info

Publication number
JPH10256713A
JPH10256713A JP10080181A JP8018198A JPH10256713A JP H10256713 A JPH10256713 A JP H10256713A JP 10080181 A JP10080181 A JP 10080181A JP 8018198 A JP8018198 A JP 8018198A JP H10256713 A JPH10256713 A JP H10256713A
Authority
JP
Japan
Prior art keywords
package
circuit board
mounting
printed circuit
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10080181A
Other languages
English (en)
Inventor
Tetsushu Kin
鐵洙 金
Gushiki Kin
▲遇▼式 金
Sohan Chin
相範 沈
Heiu U
炳宇 禹
Seishun Ki
正春 机
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10256713A publication Critical patent/JPH10256713A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0408—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work for planar work
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【目的】 迅速かつ確実にテープキャリヤパッケージ
（ＴＣＰ）を印刷回路基板（ＰＣＢ）上に実装する方法
を提供する。 【構成】 印刷回路基板のリードパターンにフラックス
を塗布してＩＣパッケージのリード１０２をソルダリン
グするＩＣパッケージの実装方法において，リードパタ
ーンが刻印されているフラックススタンプにフラックス
を塗布し，該フラックススタンプを印刷回路基板１１０
のリードパターンに押印してリードパターンにフラック
スを塗布し，印刷回路基板１１０上に設けた認識マーク
１１５を基準としてＩＣパッケージの装着位置を認識
し，ＩＣパッケージを印刷回路基板の装着位置に自動的
に搭載し，ＩＣパッケージのリード１０２が正確にアラ
インメントしたか否かを自動的に判断し，ＩＣパッケー
ジが正確にアラインメントしている場合には，リード１
０２の一部をリードパターンに仮接合し，キセノン（Ｘ
ｅ）光ビームを照射してソルダリングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，ＩＣパッケージの
実装方法，特に，印刷回路基板（以下，ＰＣＢとい
う。）にテープキャリヤパッケージ（以下，ＴＣＰとい
う。）を迅速かつ正確に実装することが可能なＩＣパッ
ケージの実装方法に関するものである。
【０００２】
【従来の技術】近年の半導体チップ技術の発展により，
電子製品に使用されるＩＣの高機能，高集積化が進んで
いる。かかるＩＣの高機能，高集積化に伴って，ＩＣか
らの発熱が問題となってくるが，この発熱の対策のた
め，ＩＣのパッケージ技術も発展している。さらに，か
かる高性能ＩＣは，通常のＩＣに比べてパッド数やパッ
ケージのリード数が多くなり，リード密度が高くなって
しまうことから，ＩＣパッケージをＰＣＢに実装するた
めのＩＣパッケージ実装技術の研究も進んでいる。
【０００３】一方，ノート型コンピュータ等の小型コン
ピュータにおいても高性能化が要求されているが，この
ノート型コンピュータは，小型で，かつ，軽量であるこ
とが特徴であるため，ＩＣパッケージも小型であるとと
もに十分な熱対策が施されていることが要求される。
【０００４】このようなＩＣパッケージとして，例え
ば，ＴＣＰが用いられているが，このＴＣＰは，リード
間隔が０．２５ｍｍと高微細形部品であり，また，一般
の半導体チップのようにワイヤボンディングをおこなっ
ていないため，ＴＣＰを実装したＰＣＢを小さくするこ
とができる。
【０００５】このようなＴＣＰの構造を図８に基づいて
説明する。なお，図８においては，ＴＣＰの構造を分か
り易くするために，ＴＣＰの一部を破断して示してい
る。
【０００６】ＴＣＰは，ポリイミドフィルムなどから成
るタブテープ１０３から成り，タブテープの両側にはテ
ープ送り用のスプロケットホール１０４が形成されてお
り，その略中央には半導体チップ１００を挿着するため
のデバイスホール１０５が形成され，そのデバイスホー
ル１０５を囲むように，アウタリードホール１０６が形
成されている。
【０００７】デバイスホール１０５には，半導体チップ
１００が，ポリイミドフィルム１０３から上面部と下面
部が突出するように置かれている。ポリイミドフィルム
１０３の表面には，リードパターンが形成されており，
アウタリードホール１０６からはそのリードパターン１
０２の一部が露出している。なお，各リードは相互に絶
縁されるとともに，外部からの衝撃から保護されてい
る。
【０００８】このようなＴＣＰは，通常は，図９のフロ
チャートに示す方法に従って，ＰＣＢ上に実装される。
以下，図９に基づいて，ＴＣＰをＰＣＢ上に実装する方
法の説明をおこなう。
【０００９】まず，ステップＳ２００で，ＰＣＢがロー
ダ部に供給されると（ステップＳ２００），ステップＳ
２１０で，エアーブローによりＰＣＢの表面に付着して
いる汚染物質を除去する（ステップＳ２１０）。
【００１０】次に，ステップＳ２２０で，ＰＣＢ上に，
導電性接着剤を塗布する。この導電性接着剤は，ＴＣＰ
の半導体チップを接着するため，半導体チップの中央部
から一定面積だけ塗布される（ステップＳ２２０）。そ
して，ステップＳ２３０では，ノズルからＰＣＢに形成
されているリードパターンに固形粉のフラックスを均一
に塗布する（ステップＳ２３０）。このフラックスは，
ＰＣＢ上に形成されているリードパターン上にのみ選択
的におこなわれ，ノズルから順序よくフラックスが塗布
される。
【００１１】一方，別工程では，ＴＣＰのローディング
（ステップＳ３００）後，前記ＴＣＰからリードの切断
及び整形がおこなわれ，ＩＣパッケージが形成される
（ステップＳ３１０）。
【００１２】そして，ステップＳ２４０に移行し，前記
切断整形処理されたＩＣパッケージをＰＣＢ上に移送
し，ＩＣパッケージのリードとＰＣＢのリードパターン
とが正確に対応するように，アラインメントする（ステ
ップＳ２４０）。このアラインメントは，例えば，オペ
レータがカメラを介して，ＩＣパッケージのリードとＰ
ＣＢ上のリードパターンの位置を比較，確認しながらお
こなわれる。
【００１３】さらに，ステップＳ２５０に移行し，ＰＣ
Ｂ上のリードパターンにＩＣパッケージのリードをソル
ダリングする（ステップＳ２５０）。このソルダリング
は，高温のホットバーを使用して，ＰＣＢのリードパタ
ーン上に位置しているＩＣパッケージのリードを加圧す
ることによっておこなわれる。なお，ＰＣＢ上には，前
工程でフラックスが塗布されているので，ソルダリング
作業をおこなうことができる。
【００１４】そして，ステップＳ２６０で，ソルダリン
グされたＰＣＢを冷却し（ステップＳ２６０），最後
に，ステップＳ２７０で，ＩＣパッケージが実装された
ＰＣＢをトレーにアンローディングして（ステップＳ２
７０），次工程に入る。
【００１５】
【発明が解決しようとする課題】しかしながら，従来の
ＩＣパッケージの実装方法では，ＰＣＢのリードパター
ン上にフラックスを塗布するためには，ノズルで該フラ
ックスパターンに対応して順序よくフラックスを塗布し
なければならない。このため，フラックス塗布工程の作
業に長時間要するという問題がある。
【００１６】また，ＩＣパッケージをＰＣＢ上にアライ
ンメントする工程においても，ＩＣパッケージのリード
とＰＣＢ上のリードパターンの位置を作業者がカメラで
観察し，確認して，アラインメントしなければならな
い。このため，アラインメント作業にも長時間要してし
まい，生産性の低下を招くという問題がある。
【００１７】さらに，ＩＣパッケージのリードをＰＣＢ
のリードパターンにソルダリングする場合においても，
高温のホットバーを使用して，ＩＣパッケージのリード
を加圧しているので，リードが損傷したり，ＩＣパッケ
ージの実装後にショート，接触不良などが発生してしま
うという問題もある。
【００１８】したがって，本発明の課題は，迅速かつ確
実にテープキャリヤパッケージ（ＴＣＰ）型ＩＣパッケ
ージを印刷回路基板（ＰＣＢ）に実装することが可能
な，新規かつ改良されたＩＣパッケージの実装方法を提
供することにある。
【００１９】
【課題を解決するための手段】上記問題を解決するため
に，本発明においては，ＩＣパッケージのリードを印刷
回路基板上のリードパターンにソルダリングして実装す
るＩＣパッケージの実装方法において，リードパターン
が刻印されているフラックススタンプにフラックスを塗
布し，該フラックススタンプを印刷回路基板に押印する
ことよって，リードパターンにフラックスを塗布するこ
とを特徴とする。
【００２０】この構成によれば，一度の作業でＰＣＢ上
にリードパターンを形成することができるので，フラッ
クス塗布工程の作業時間を短縮することができる。
【００２１】また，本発明においては，印刷回路基板上
に認識マークを設け，該認識マークを基準としてＩＣパ
ッケージの装着位置を認識し，ＩＣパッケージを印刷回
路基板の装着位置に自動的に搭載することを特徴として
いるので，ＩＣパッケージを短時間で正確な位置に搭載
することができる。
【００２２】また，ＩＣパッケージが正確にアラインメ
ントしたか否かを判断し，ＩＣパッケージが正確にアラ
インメントした場合には，リードの一部をリードパター
ンに仮接合することを特徴としているので，ＩＣパッケ
ージのリードにねじれが発生することがない。
【００２３】また，本発明においては，前記ＩＣパッケ
ージを格納しているホールディングブロックを搭載した
印刷回路基板上の全面に光ビームを照射して前記リード
と前記リードパターンをソルタリングすることを特徴と
しているので，従来のホットバーソルダリング方式のよ
うにＴＣＰのリードを直接加圧することがなく，リード
が損傷することもない。また，ＴＣＰの実装後にショー
トや接触不良などの問題も発生することはない。
【００２４】
【発明の実施の形態】以下，添付図面によって本発明の
実施の形態にかかるＩＣパッケージの実装方法ついて詳
細に説明する。
【００２５】まず，本実施形態に使用されるＴＣＰの実
装装置のブロック図を図１に示す。本実施形態に使用さ
れるＴＣＰの実装装置は，ＰＣＢを実装システムに取り
込むローダ部１０と，取り込んだＰＣＢの裏面の対応す
る部分に導電性接着剤を塗布するディスペンサ部２０
と，ＴＣＰを所定の大きさに切断してリードを整形する
切断整形部３０と，ＰＣＢのリードパターン上にフラッ
クスを塗布し，整形したＴＣＰのリードがＰＣＢのリー
ドパターンと一致するように揃えるマウント部４０と，
ＰＣＢに装着したＴＣＰに対してキセノン（Ｘｅ）光ビ
ームでソルダリングするソルダリング部５０と，ソルダ
リングされたＰＣＢを冷却する冷却部６０と，ＰＣＢを
作業台から取り外すアンローダ部７０とから構成されて
いる。
【００２６】そして，上記ＴＣＰ実装装置を用いて，図
２に示す実装方法をおこなうことによってＴＣＰ型ＩＣ
パッケージをＰＣＢ上に迅速かつ確実に実装することが
できる。以下，本実施形態にかかるＴＣＰ型ＩＣパッケ
ージの実装方法を，ＰＣＢの前処理工程（ステップＳ５
００からステップＳ５２２），ＴＣＰの前処理工程（ス
テップＳ５３０からステップＳ５３１），ＴＣＰをＰＣ
Ｂ１１０に実装する工程（ステップＳ５４０からステッ
プＳ５７０）に分けて説明をおこなう。
【００２７】まず，ステップＳ５００で，ローダ部１０
に４枚のＰＣＢ１１０（図４および図７参照のこと。）
が供給され，ＰＣＢ１１０表面に付着した汚染物質をエ
アガンで除去する（ステップＳ５００）。そして，この
４枚のＰＣＢ１１０は，図３に示す磁石固定治具１２０
に設けられた４つの開口部１２８上に設置される。
【００２８】この磁石固定治具１２０は，平板プレート
１２２と，平板プレート１２２の各頂点に形成された支
持脚１２４とで構成されており，平板プレート１２２上
には，ＰＣＢ１１０のリードパターン部に対応して設け
られた４つの開口部１２８が設けられている。そして，
この開口部１２８上に，４枚のＰＣＢ１１０が設置され
る。また，詳細は後述するが，各開口部１２８には，ホ
ールディングブロック１５０を固定するための磁石１２
６が平板プレート１２２の表面と同一面になるような深
さに埋設されている。
【００２９】一方，磁石固定治具１２０の開口部１２８
上に設置されるＰＣＢ１１０は，図４に示すように，
ホールディングブロック１５０の取り付け位置を判断す
るために，対角線方向に一対の認識マーク１１５が設け
らている。
【００３０】ＰＣＢ１１０を磁石固定治具１２０に固定
後，ステップＳ５１０に移行し，ディスペンサ部２０に
設置されているディスペンサ（図示せず）により，磁石
固定治具１２０上の開口部１２８に設置されているＰＣ
Ｂ１１０上に導電性接着剤１１４を塗布する（ステップ
Ｓ５１０）。この導電性接着剤１１４は，ＴＣＰの半導
体チップ１００を接着するＰＣＢ１１０上の位置に一定
面積だけ塗布される。なお，導電性接着剤１１４を塗布
する面積は，半導体チップ１００の６０％程度の面積に
塗布することが好ましい。
【００３１】そして，ステップＳ５２０に移行し，ＰＣ
Ｂ１１０のリードパターン（図示せず）上にフラックス
を同時に塗布する。（ステップＳ５２０）。この工程を
ステップＳ５２１からステップＳ５２２に分けて，詳細
に説明する。
【００３２】すなわち，まず，ステップＳ５２１で，Ｐ
ＣＢ１１０上のリードパターンの位置を認識し（ステッ
プＳ５２１），ステップＳ５２２で，フラックスが付着
しているフラックススタンプをＰＣＢ１１０のリードパ
ターン上に押印することにより，フラックスを塗布する
（ステップＳ５２２）。このフラックススタンプには，
ＰＣＢ１１０のリードパターンが刻印されているので，
このリードパターン刻印上に適当な量のフラックスが付
けられたフラックススタンプを前記ＰＣＢ１１０のリー
ドパターン上の位置から，ＰＣＢ１１０のリードパター
ンに押印することによって，リードパターン上に同時に
フラックスを塗布することができる。
【００３３】なお，フラックススタンプをフラックスタ
ンク内のフラックスに浸積することによって，フラック
ススタンプのリードパターン上にフラックスを付着させ
ることができる。このとき使用されるフラックスは固形
粉であるが，ＴＣＰのリードのソルダリングを円滑にす
るための潤滑剤として使用される。
【００３４】また，ＰＣＢ１１０のリードパターン上の
フラックス塗布は，他の３つのＰＣＢ１１０について
も，同様におこなわれる。このようなＰＣＢ１１０の処
理がＴＣＰ型ＩＣパッケージを実装する前におこなわれ
る。
【００３５】一方，別工程では，切断整形部３０に取り
込まれたＴＣＰ（ステップＳ５３０）のリードが，ＰＣ
Ｂ１１０上のリードパターンに適合する大きさに切断及
び整形される（ステップＳ５３１）。すなわち，図５
（ａ）及び５（ｂ）に示されるように，切断整形装置１
６０により，多数のＴＣＰのリード１０２をアウタリー
ドホール１０６内の外側近傍で一斉に切断する。この
時，アウタリードホール１０６の外側にあるポリイミド
フィルム１０３は，切断されないようにする。そして，
図５（ｃ）に示すように，切断整形装置１６０により，
リード１０２をＰＣＢ１１０に接合するに適した所定曲
律を持つ形に整形する。
【００３６】このようなＴＣＰの処理が，ＰＣＢ１１０
上に実装される前におこなわれる。
【００３７】上記処理がおこなわれたＴＣＰは，ホール
ディングブロック１５０用いて，前記ＰＣＢ１１０上に
実装される。このホールディングブロック１５０は，図
６に示すように，切断，整形されたＴＣＰの半導体チッ
プ１００の形状に対応して，所定の厚さを持つ四角形の
形状となっている。その中央部には，所定個数のホール
１５４が設けられているので，実装装置内の真空ポンプ
によりホールディングブロック１５０を真空吸着できる
ばかりでなく，ＴＣＰをホールディングブロック１５０
内部に格納したまま両者を同時に真空吸着することがで
きる。また，このホールディングブロック１５０の裏面
には，ＴＣＰの半導体チップ１００の形状に対応した位
置決め溝（図示せず）が設けられているので，ＴＣＰを
ホールディングブロック１５０内に安定して吸着するこ
とができる。またホールディングブロック１５０の四隅
には所定長さの指示脚１５２が形成されている。そして
各指示脚１５２の下部には，所定厚みの磁性体１５６が
取り付けられている。この磁性体１５６は，後述するよ
うに，磁石固定治具１２０上の磁性体１２６と相互に引
き合って，ホールディングブロック１５０の位置決めお
よび固定を行うものである。
【００３８】以下に，ＴＣＰをＰＣＢ１１０に実装する
方法について説明する。まず，ステップＳ５４０で，ホ
ールディングブロック１５０が，真空ポンプにより真空
吸着されて，前記処理されたＴＣＰの上方の位置に移送
される。そして，ホールディングブロック１５０の所定
のホール１５４を介してＴＣＰを真空吸着し，ホールデ
ィングブロック１５０の内部に格納される。そして，ホ
ールディングブロック１５０内に格納したＴＣＰをマウ
ント部４０内に設置したＰＣＢ１１０上まで移動し，Ｉ
Ｃパッケージのリード１０２とＰＣＢ１１０のリードが
対応するように搭載する。そして，ＩＣパッケージのリ
ード１０２の一部をＰＣＢ１１０上のリードパターンに
仮接合する（ステップＳ５４０）。この工程をステップ
Ｓ５４１からステップＳ５４４に分けて，以下に詳細に
説明する。
【００３９】すなわち，ステップＳ５４１では，切断，
整形されたＴＣＰ型ＩＣパッケージのリード１０２をア
ラインメントするため，フラックスが塗布されたＰＣＢ
１１０上のＴＣＰ装着位置を認識する（ステップＳ５４
１）。図４に示すように，このＰＣＢ１１０には，対角
線方向に一対の認識マーク１１５が設けられているの
で，この認識マーク１１５を基準として，ＴＣＰの取り
付け位置を判断することができる。
【００４０】そして，ホールディングブロック１５０の
支持脚１５２がＰＣＢ１１０の認識マーク１１５上に載
るように，ホールディングブロック１５０をＰＣＢ１１
０上に設置する。
【００４１】次に，ステップＳ５４２に移行し，ＰＣＢ
１１０上のリードパターンに対応させて，ＩＣパッケー
ジのリード１０２をアラインメントさせる（ステップＳ
５４２）。このアラインメントは，適当なビジョンシス
テムを介して自動でおこなわれる。すなわち，カメラが
ＩＣパッケージとＰＣＢ１１０の位置の映像を認識し，
ＰＣＢ１１０上の認識マーク１１５を基準として磁石固
定治具１２０に固定されたＰＣＢ１１０の位置を確認す
ることによって，整形されたＩＣパッケージのリード１
０２をＰＣＢ１１０上のリードパターンの上部と対向す
るように正確にアラインメントさせることができる。
【００４２】そして，ステップＳ５４３に移行し，ビジ
ョンシステムにより，アラインメントしたＩＣパッケー
ジのリード１０２がＰＣＢ１１０上のリードパターンと
一致しているか否か，すなわち，アラインメントが完了
したか否かを判断する（ステップＳ５４３）。
【００４３】アラインメントが完了していない場合に
は，ステップＳ５４２に移行して，アラインメント工程
を繰り返す。アラインメント工程を繰り返しても一致し
ない場合には，ビジョンシステムがＩＣパッケージのリ
ード１０２の整形にミスが発生したと認識して，不良処
理をおこなう。
【００４４】一方，アラインメントが完了した場合に
は，図７に示すように，真空ポンプを操作してホールデ
ィングブロック１５０と共にＩＣパッケージを吸着し，
ＰＣＢ１１０のリードパターン上に装着する。
【００４５】このとき，磁石固定冶具１２０にＰＣＢ１
１０が設置され，さらに，そのＰＣＢ１１０上に，ＩＣ
パッケージを格納したホールディングブロック１５０が
装着される状態になっている。この磁石固定冶具１２０
の各開口部１２８には，四隅に磁石１２６が平板プレー
ト１２２の表面と同一面になるような深さに埋設されて
おり，ホールディングブロック１５０の各支持脚１５２
の下部にも所定厚さの磁性体１５６が取り付けられてい
るので，ＰＣＢ１１０は，ホールディングブロック１５
０の磁性体１５６と磁石固定冶具１２０の磁石１２６と
に挟まれて堅固に固定される。
【００４６】また，この状態においては，図７に示すよ
うに，ＩＣパッケージのリード１０２は，ホールディン
グブロック１５０の外に突出していることが望ましい。
【００４７】このような方法によれば，ホールディング
ブロック１５０をＰＣＢ１１０上の正確な位置に装着す
ることができ，ＩＣパッケージも正確な位置に実装する
ことができる。そして，従来のようなＩＣパッケージを
ＰＣＢ１１０上に配置する際に生じるホールディングブ
ロック１５０のねじれも防止することができる。
【００４８】そして，ステップＳ５４４に移行し，ＰＣ
Ｂ１１０上のリードパターンに接触しているＩＣパッケ
ージのリードの一部を仮接合する（ステップＳ５４
４）。この仮接合によって，ＰＣＢ１１０が移送ガイド
レールで移送されても，ＩＣパターンのリード１０２が
ねじれることはない。
【００４９】そして，ステップＳ５５０では，ＰＣＢ１
１０上に設置されているホールディングブロック１５０
とＴＣＰにキセノン（Ｘｅ）光ビームを照射することに
よって，約３００℃の温度でソルダリングを実行する。
この時，光ビームをＰＣＢ１１０上のリードパターン全
体に照射するので，均一にソルダリングをすることがで
きる。
【００５０】このように，本実施形態においては，光ビ
ームソルダリングを採用し，従来のホットバーソルダリ
ング方式のようにＰＣＢ１１０上のリードパターン３３
０を直接加圧することがないので，リードが損傷するこ
とがなく，また，作業後にショートや接触不良などの問
題も発生することはない。
【００５１】そして，ソルダリングが完了すると，ステ
ップＳ５６０に移行し，ＰＣＢ１１０が冷却部６０に移
送される。冷却部６０では，ソルダリングにより高温状
態になったＰＣＢ１１０とホールディングブロック１５
０を冷却する。
【００５２】最後に，ステップＳ５７０に移行し，真空
ポンプを停止することにより，ホールディングブロック
１５０がＰＣＢ１１０から取り外され，ＴＣＰの実装工
程が終了する
【００５３】なお，磁石固定冶具１２０に設置されてい
る他の３つのＰＣＢ１１０についても，同様にＴＣＰの
実装がおこなわれる。
【００５４】以上の方法によれば，迅速かつ確実にテー
プキャリヤパッケージ（ＴＣＰ）を印刷回路基板（ＰＣ
Ｂ）上に実装することができる。
【００５５】以上，添付図面を参照しながら本発明にか
かるＩＣパッケージの実装方法の好適な実施形態につい
て説明したが，本発明はかかる例に限定されない。当業
者であれば，特許請求の範囲に記載された技術的思想の
範疇内において各種の変更例または修正例に想到し得る
ことは明らかであり，それらについても当然に本発明の
技術的範囲に属するものと了解される。
【００５６】
【発明の効果】以上の説明から明らかなように，本発明
においては，印刷回路基板上のリードパターンにフラッ
クスを塗布してＩＣパッケージのリードをソルダリング
するＩＣパッケージの実装方法において，リードパター
ンが刻印されているフラックススタンプにフラックスを
塗布し，該フラックススタンプを印刷回路基板に押印す
ることよって，リードパターンにフラックスを塗布する
構成を採用したので，フラックスを塗布するため必要な
作業時間を短縮することができる。
【００５７】また，本発明においては，印刷回路基板の
リードパターンにフラックスを塗布してＩＣパッケージ
のリードをソルダリングするＩＣパッケージの実装方法
において，印刷回路基板上に認識マークを設け，該認識
マークを基準としてＩＣパッケージの装着位置を認識
し，ＩＣパッケージを印刷回路基板の装着位置に自動的
に搭載することを特徴としているので，ＩＣパッケージ
を短時間で正確な位置に搭載することができる。
【００５８】また，ＩＣパッケージが正確にアラインメ
ントしたか否かを判断し，ＩＣパッケージが正確にアラ
インメントした場合には，リードの一部をリードパター
ンに仮接合することを特徴としているので，ＩＣパッケ
ージのリードにねじれが発生することがない。
【００５９】また，本発明においては，半導体チップ部
分を覆う状態で前記ＩＣパッケージを格納しているホー
ルディングブロックを接着したまま，印刷回路基板上の
全面に光ビームを照射して前記リードと前記リードパタ
ーンをソルタリングする構成を採用したので，従来のホ
ットバーソルダリング方式のようにＴＣＰのリードを直
接加圧することがないので，リードが損傷することがな
く，ＴＣＰの実装後にショートや接触不良などの問題も
発生することはない。
【図面の簡単な説明】
【図１】本実施形態で使用されるＴＣＰ実装装置の構成
を示したブロック図である。
【図２】本実施形態にかかるＴＣＰの実装方法を示した
フロチャートである。
【図３】磁石固定治具の構成を示した斜視図である。
【図４】ＴＣＰを格納したホールディングブロックがＰ
ＣＢ上に位置した時の状態を示した斜視図である。
【図５】ＴＣＰのリードを切断，整形する状態を示した
断面図である。
【図６】ホールディングブロックの構成を示した斜視図
である。
【図７】ＴＣＰを格納したホールディングブロックがＰ
ＣＢ上に位置した時の状態を示した断面図である。
【図８】従来のＴＣＰの構成を示した斜視図である。
【図９】従来のＴＣＰの実装工程を示したフロチャート
である。
【符号の説明】
１０ ローダ部 ２０ ディスペンサ部 ３０ 切断整形部 ４０ マウント部 ５０ ソルダリング部 ６０ 冷却部 １００ 半導体チップ １０２ リード １０３，１０３' ポリイミドフィルム １０６ スロット １１０ ＰＣＢ １１３，１１３' 伝導性接着パッド １１４，１１４' 伝導性接着剤 １１６，１２８ 開口部 １１５ 認識マーク １１８ ビアホール １２０ 磁石固定治具 １２２ 平板プレート １２４ 支持脚 １２６ 磁石 １３０ ヒートシンク １５０ ホールディングブロック １５６ 磁性体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 禹 炳宇 大韓民国京畿道水原市長安区棗園洞733番 地６号 (72)発明者 机 正春 大韓民国京畿道水原市八達区梅難洞210番 地１号 現代アパート103洞1403号

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 印刷回路基板のリードパターンにフラッ
    クスを塗布してＩＣパッケージのリードをソルダリング
    するＩＣパッケージの実装方法において，リードパター
    ンが刻印されているフラックススタンプにフラックスを
    塗布し，該フラックススタンプを印刷回路基板のリード
    パターンに押印することにより，リードパターンにフラ
    ックスを塗布することを特徴とする，ＩＣパッケージ実
    装方法。
  2. 【請求項２】 印刷回路基板のリードパターンにフラッ
    クスを塗布してＩＣパッケージのリードをソルダリング
    するＩＣパッケージの実装方法において，印刷回路基板
    上に認識マークを設け，該認識マークを基準としてＩＣ
    パッケージの装着位置を認識し，ＩＣパッケージを印刷
    回路基板の装着位置に自動的に搭載することを特徴とす
    る，ＩＣパッケージの実装方法。
  3. 【請求項３】 所定の位置に磁石が配置されている磁石
    固定冶具上に印刷回路基板を搭載し，接地部に磁性体が
    配置されているホールディングブロック内に前記ＩＣパ
    ッケージを格納し，前記ＩＣパッケージを格納したホー
    ルディングブロックの接地部を印刷回路基板を介して磁
    石固定冶具の磁性体と接着し，前記ＩＣパッケージを前
    記印刷回路基板上に搭載することを特徴とする，請求項
    ２に記載のＩＣパッケージの実装方法。
  4. 【請求項４】 前記ホールディングブロックに複数のホ
    ールを設け，前記ホールを介して前記ＩＣパッケージを
    真空吸着して，前記ＩＣパッケージを前記ホールディン
    グブロック内の所定位置に格納することを特徴とする，
    請求項３に記載のＩＣパッケージの実装方法。
  5. 【請求項５】 前記印刷回路基板上に搭載された前記Ｉ
    Ｃパッケージのリードが正確にアラインメントされた否
    かを自動的に判断し，前記ＩＣパッケージのリードが正
    確にアラインメントされた場合には，前記ＩＣパッケー
    ジのリードの一部を前記印刷回路基板の前記リードパタ
    ーンに仮接合することを特徴とする，請求項２，３，４
    または５のいずれかに記載のＩＣパッケージの実装方
    法。
  6. 【請求項６】 前記ホールディングブロックを搭載した
    印刷回路基板上の全面に光ビームを照射して前記ＩＣパ
    ッケージの前記リードと前記印刷回路基板の前記リード
    パターンをソルタリングすることを特徴とする請求項５
    に記載のＩＣパッケージの実装方法。
JP10080181A 1997-03-13 1998-03-11 Ｉｃパッケージの実装方法 Pending JPH10256713A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970008420A KR100242024B1 (ko) 1997-03-13 1997-03-13 집적회로 실장방법
KR1997P8420 1997-03-13

Publications (1)

Publication Number Publication Date
JPH10256713A true JPH10256713A (ja) 1998-09-25

Family

ID=19499561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10080181A Pending JPH10256713A (ja) 1997-03-13 1998-03-11 Ｉｃパッケージの実装方法

Country Status (3)

Country Link
US (1) US6138892A (ja)
JP (1) JPH10256713A (ja)
KR (1) KR100242024B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306222A (ja) * 2008-09-22 2008-12-18 Sumitomo Bakelite Co Ltd 感光性フラックス及びこれを用いた半田接合部
US11231626B2 (en) * 2018-06-01 2022-01-25 Samsung Electronics Co., Ltd. Film type package comprising a plurality of test pads disposed on a plurality of margin areas and separated from a plurality of first connection pads by a cut line

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876761B1 (en) * 1997-08-08 2005-04-05 Matsushita Electric Industrial Co., Ltd. Jig for calibrating component recognition apparatus, component recognition calibrating method using the jig, and component mounting apparatus using the jig
US7533514B2 (en) * 2003-04-25 2009-05-19 Boston Scientific Scimed, Inc. Method and apparatus for automated handling of medical devices during manufacture
US20070210138A1 (en) * 2006-03-09 2007-09-13 Gleason Service Management Circuit board pallet with magnetized pins
CN104251783A (zh) * 2013-06-26 2014-12-31 鸿富锦精密电子(天津)有限公司 模拟散热装置
CN103624463B (zh) * 2013-11-29 2016-03-23 中国电子科技集团公司第四十七研究所 Fp型陶瓷管壳平行缝焊封装夹具
CN105880901A (zh) * 2015-10-28 2016-08-24 安徽翼迈科技股份有限公司 一种干式表焊接工装
US11691343B2 (en) 2016-06-29 2023-07-04 Velo3D, Inc. Three-dimensional printing and three-dimensional printers
US20180095450A1 (en) 2016-09-30 2018-04-05 Velo3D, Inc. Three-dimensional objects and their formation
KR20220031745A (ko) 2019-07-26 2022-03-11 벨로3디, 인크. 3차원 물체 형상화에 대한 품질 보증

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183880A (ja) * 1988-01-19 1989-07-21 Toshiba Corp フラツトパツケージｉｃ装着方法
JPH02125647A (ja) * 1988-11-04 1990-05-14 Nec Corp 混成集積回路の製造方法
JPH0722791A (ja) * 1993-06-29 1995-01-24 Sony Corp 表面部品実装装置及び表面部品実装方法
JPH07131141A (ja) * 1993-10-29 1995-05-19 Fujitsu Ltd フラックスの転写方法
JPH07297238A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd フラックスの転写方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2365209A1 (fr) * 1976-09-20 1978-04-14 Cii Honeywell Bull Procede pour le montage de micro-plaquettes de circuits integres sur un substrat et installation pour sa mise en oeuvre
US4135630A (en) * 1977-12-08 1979-01-23 Universal Instruments Corporation Centering device for automatic placement of chip components in hybrid circuits
US4151945A (en) * 1977-12-08 1979-05-01 Universal Instruments Corporation Automated hybrid circuit board assembly apparatus
US4600137A (en) * 1985-02-21 1986-07-15 Hollis Automation, Inc. Method and apparatus for mass soldering with subsequent reflow soldering
JPS63168277A (ja) * 1986-12-29 1988-07-12 Toshiba Corp 電子部品の実装装置
US5168432A (en) * 1987-11-17 1992-12-01 Advanced Interconnections Corporation Adapter for connection of an integrated circuit package to a circuit board
DE3923023A1 (de) * 1989-07-12 1991-01-24 Siemens Ag Uv-haertbarer klebstoff fuer ein halbleiterchipmontageverfahren
US4998342A (en) * 1989-08-31 1991-03-12 International Business Machines Corporation Method of attaching electronic components
US5046953A (en) * 1990-05-25 1991-09-10 Hewlett-Packard Company Method and apparatus for mounting an integrated circuit on a printed circuit board
US5042709A (en) * 1990-06-22 1991-08-27 International Business Machines Corporation Methods and apparatus for precise alignment of objects
US5235407A (en) * 1990-08-27 1993-08-10 Sierra Research And Technology, Inc. System for placement and mounting of fine pitch integrated circuit devices
US5210941A (en) * 1991-07-19 1993-05-18 Poly Circuits, Inc. Method for making circuit board having a metal support
US5303122A (en) * 1991-10-31 1994-04-12 Ford Motor Company Printed circuit board having a commonized mounting pad which different sized surface mounted devices can be mounted
US5240170A (en) * 1992-06-05 1993-08-31 Matsushita Electric Industrial Co., Ltd. Method for bonding lead of IC component with electrode
JPH06169167A (ja) * 1992-11-10 1994-06-14 Matsushita Electric Ind Co Ltd 光ビームによる上向きはんだ付け方法
US5299279A (en) * 1992-12-01 1994-03-29 Ilc Technology, Inc. Short arc lamp soldering device
US5313368A (en) * 1993-02-02 1994-05-17 The Whitaker Corporation Electrical connections between printed circuit boards and integrated circuits surface mounted thereon
US5652462A (en) * 1993-04-05 1997-07-29 Matsushita Electric Industrial Co., Ltd. Multilevel semiconductor integrated circuit device
US5457878A (en) * 1993-10-12 1995-10-17 Lsi Logic Corporation Method for mounting integrated circuit chips on a mini-board
JP3295529B2 (ja) * 1994-05-06 2002-06-24 松下電器産業株式会社 Ｉｃ部品実装方法及び装置
US5647750A (en) * 1995-11-30 1997-07-15 The Whitaker Corporation Socket for a tape carrier package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183880A (ja) * 1988-01-19 1989-07-21 Toshiba Corp フラツトパツケージｉｃ装着方法
JPH02125647A (ja) * 1988-11-04 1990-05-14 Nec Corp 混成集積回路の製造方法
JPH0722791A (ja) * 1993-06-29 1995-01-24 Sony Corp 表面部品実装装置及び表面部品実装方法
JPH07131141A (ja) * 1993-10-29 1995-05-19 Fujitsu Ltd フラックスの転写方法
JPH07297238A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd フラックスの転写方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306222A (ja) * 2008-09-22 2008-12-18 Sumitomo Bakelite Co Ltd 感光性フラックス及びこれを用いた半田接合部
US11231626B2 (en) * 2018-06-01 2022-01-25 Samsung Electronics Co., Ltd. Film type package comprising a plurality of test pads disposed on a plurality of margin areas and separated from a plurality of first connection pads by a cut line
US11586079B2 (en) 2018-06-01 2023-02-21 Samsung Electronics Co., Ltd. Film type package comprising a plurality of test lines and a plurality of first and second connection pads and display apparatus having the same

Also Published As

Publication number Publication date
US6138892A (en) 2000-10-31
KR19980073249A (ko) 1998-11-05
KR100242024B1 (ko) 2000-03-02

Similar Documents

Publication Publication Date Title
US6068175A (en) System for replacing a first area array component connected to an interconnect board
US5751068A (en) Tape with solder forms for semiconductor devices
US5394609A (en) Method and apparatus for manufacture of printed circuit cards
JP3699575B2 (ja) Ｉｃパッケージ実装方法
US5413964A (en) Photo-definable template for semiconductor chip alignment
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
JPH10256713A (ja) Ｉｃパッケージの実装方法
JPH06124953A (ja) 半導体装置のバンプ形成方法
KR100546698B1 (ko) 반도체 패키지의 서브스트레이트
KR100559729B1 (ko) 배치 장치 및 방법
KR100283744B1 (ko) 집적회로실장방법
JP3013575B2 (ja) 縦型電子部品の実装方法
JP3196597B2 (ja) 回路モジュールの製造方法
JP2952049B2 (ja) プリント基板回路の組立方法及び装置
JP4102687B2 (ja) はんだ印刷方法
US20050035441A1 (en) Integrated circuit stack with partially etched lead frames
JPH09219580A (ja) 半田供給装置および供給方法
JPH09162239A (ja) 半導体パッケージの実装方法および半導体パッケージ実装用治具
JPH05102651A (ja) 回路素子の表面実装方法
JP2001203236A (ja) 導電性ボールの搭載方法
JPH04134876U (ja) モジユール基板
JPH0380357B2 (ja)
JP2001203230A (ja) 半田バンプ形成方法
JPH0786449A (ja) 半導体装置と実装基板
JPH01306068A (ja) 電子部品の半田付け方法とこれに用いる半田付け装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320