JP3616749B2 - 集積化された半導体における検査構造部 - Google Patents
集積化された半導体における検査構造部 Download PDFInfo
- Publication number
- JP3616749B2 JP3616749B2 JP2001047190A JP2001047190A JP3616749B2 JP 3616749 B2 JP3616749 B2 JP 3616749B2 JP 2001047190 A JP2001047190 A JP 2001047190A JP 2001047190 A JP2001047190 A JP 2001047190A JP 3616749 B2 JP3616749 B2 JP 3616749B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- transistor
- contact surface
- transistors
- contact surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
本発明は、ウエハ上の検査構成要素に電圧を印加するためのコンタクト面を有し、該コンタクト面の間に前記検査構成要素が配設されている、集積化された半導体における検査構造領域(検査構造部)に関する。
【0002】
【従来の技術】
集積回路は、単結晶シリコンディスク、いわゆるウエハ上で製造される。このウエハ上で得られる可用の面は、集積回路の面よりも圧倒的に大きいので、大抵は同一の多数の集積回路が各製造ウエハ上に収まっている。多数の集積回路の製造に対してはますますフォトリソグラフィプロセスが用いられており、その際にはウエハがマスクを介して露光される。この露光過程では例えば集積回路のエッチングすべき構造部がフォトレジスト内で定められ。合理化の理由から大抵は、隣接して並ぶ多数の集積回路に対する多くのマスクがリソグラフィフィルム上に配置され、一緒に露光を施される。このように一緒に露光される集積回路は、レチクルとも称される。個々の集積回路間には、介在空間が存在し、この介在空間において、完成された集積回路が切断やエッチング等の処理によって相互に個別化される。この場合の介在空間は化学的もしくは機械的に除去される。
【0003】
いずれにせよこの介在空間は個別化の前の検査目的にも利用され、その際には集積回路の本来の領域の間のレチクル作製に関与するマスク上に検査構造部が設けられる。この構造部は露光を施され、個々の集積回路間の介在空間を埋めている。
【0004】
この検査構造部は、通常はコンタクト面(いわゆるパッド)とこのコンタクト面の間に配設される検査構成要素、大抵はトランジスタからなっており、この場合はそれぞれ検査構成要素が2つのコンタクト面の間に存在する。
【0005】
ウエハの集積回路の製造過程の後では、この検査構造領域はコンタクトされ、その上に配設された検査構成要素、例えばトランジスタの機能性が検査される。このトランジスタの機能性は、各ウエハ上の集積回路の製造プロセスの品質を表わす信頼性の高い鏡像とみなせる。従ってこの検査領域内で現れている問題は、集積回路内にも存在しているという前提に基づけば、一般的なテストの後で続けられる非常に複雑な検査手法でしか検出できなかった機能性の欠陥がそのような検査を実施する前の早期時点で抽出できるようになる。
【0006】
集積回路の集積密度の高まりと共に、特にDRAM,SDRAM,RAMBUS,EDRAMなどのメモリ構成要素では、いずれにせよ次のような問題が生じている。すなわちウエハ上の限られた面上には益々多くの機能性構成要素が配設されるという問題である。それに対して集積回路間に存在する検査領域の実装密度を急激に高めることは不可能である。なぜなら使用可用なウエハ面の大半が実質的に縮小不能な多くのコンタクト面で占められるからである。それ故に集積密度の高まりと共に機能性構成要素の数と検査構成要素の数の比率は大幅に低下する。この検査可能な個別の構造部の数の低下と、それに伴う情報不足は、新たな製品開発と共に製造開始時点の従来からの技法では何一つ満足に補われてはいない。
【0007】
ヨーロッパ特許出願 EP 0 133 955 A1明細書からは、半導体チップの特性検査のための検査構造部が開示されており、この場合2つの端子面の間に並列回路が設けられている。検査の後では、半導体チップの特性検査のための1つ以上の構成素子が分離される。その際通常のモードではアクセスできない端子面が用いられる。1つの閾値スイッチ(例えば厚膜トランジスタ)は半導体チップの隣接する回路部分に対する検査構造部の影響を回避させる。
【0008】
米国特許出願 US 5 942 766 明細書には、ウエハ上に配設された集積回路のRFパラメータ測定のための別の検査構造部が開示されている。この検査構造部は、集積回路間に配設されている。この検査構造部は、検査構成要素に対して入力側または出力側あるいはアースとして用いられるそれぞれ1つの端子面を含んでいる。
【0009】
【発明が解決しようとする課題】
本発明の課題は、集積回路のチップ面に関する検査可能な個別構造部ないしは検査構成要素の数を増加させることである。
【0010】
【課題を解決するための手段】
前記課題は本発明により、第1及び第2のコンタクト面を含んでおり、該第1及び第2のコンタクト面は、隣接してウエハ上で集積回路間の介在空間に配設されており、
第1及び第2のトランジスタを含んでおり、該第1及び第2のトランジスタは、それぞれ1つの検査構成要素を実現しており、この場合第1のトランジスタのドレインおよびソース領域の一方と第2のトランジスタのドレインおよびソース領域の一方は、第1のコンタクト面に接続されており、また第1のトランジスタのドレインおよびソース領域の他方と第2のトランジスタのドレインおよびソース領域の他方は、第2のコンタクト面に接続されており、
前記第1のトランジスタにスイッチング電流を供給するために第1のトランジスタのゲート端子に接続されたさらなるコンタクト面が含まれており、
さらに前記第2のトランジスタにスイッチング電流を供給するために第2のトランジスタのゲート端子に接続されるさらに別のコンタクト面が含まれるように構成されて解決される。
【0011】
【発明の実施の形態】
本発明の別の有利な構成例及び実施例は従属請求項に記載されている。
【0012】
ウエハ上の検査構造領域は、電圧印加のためのコンタクト面を備え、さらにコンタクト面の間に検査構成要素を備えている。この検査構造領域のもとでは、少なくとも2つの検査構成要素が、それぞれ2つの隣接するコンタクト面の間に配設されており、これらは隣接するコンタクト面に接続し、それによってこれらのコンタクト面を介して電圧が検査構成要素に印加可能である。
【0013】
トランジスタのゲート端子は、スイッチング電流を供給するためにさらなるコンタクト面に接続されている。それによって、トランジスタのゲート端子は相互に依存することなく制御され、これらのトランジスタは相互に依存することなく検査される。
【0014】
それにより、検査可能な構成要素の数は、コンタクト面の間で増加する。これまでは、2つのコンタクト面の間にそれぞれ1つの検査構成要素を配置することが有利であるとみなされていた。
【0015】
これらの検査構成要素はトランジスタである。これらのトランジスタは例えばそのソース領域が隣接するコンタクト面に接続可能であり、ドレイン領域には別の隣接するコンタクト面が接続可能である。ゲート領域は、例えば共通の電極(これは検査構造領域の検査の際にそれ専用に設けられたコンタクト面を介してスイッチオン・オフ可能である)に亘って延在していてもよい。
【0016】
しかしながら有利にはトランジスタのゲート端子は、そのつどの電流パルスによってこれらのトランジスタ間で切換を行うために相互に別個に制御可能であってもよい。このゲート端子は、相応の線路を介してそれぞれ1つのさらなるコンタクト面に接続される。
【0017】
既に前記したように、本発明は有利には2つの集積回路間に配設される検査構造領域に関するものであるが、しかしながら、集積回路の他の領域、例えば検査後に除去の行えないような領域における検査構造領域の提供にも適したものである。例えばプロセッサなどのように比較的大きなチップ面に配置される高度に複雑なチップのもとでも、あるいはあらゆるチップの内部においても、本発明による形態の検査構造領域は有利に設けることができる。
【0018】
本発明による検査構造領域は有利には、50μm〜200μmの幅を有し得る。この幅は、直列に配設可能なコンタクト面のサイズに基づいて決定され、その中で検査構成要素の配設に使用可能なスペースが定められる。
【0019】
【実施例】
次に本発明を図面に基づき以下の明細書で詳細に説明する。
【0020】
図1には、検査構造領域1が示されており、この領域の全長に亘ってコンタクト面2が分散して配設されている。この検査構造領域1は、半導体ウエハ上の2つの集積回路の間の切断枠、いわゆるカーフ領域に配置されている。半導体回路は、鋸型フレームに沿って検査後に切断され、それによって分離される。コンタクト面は相互に離間されている。それぞれ2つの隣接するコンタクト面の間の介在空間には検査構成要素3、例えばトランジスタが配設されている。これらのトランジスタはそのソース/ドレイン領域がそれぞれ2つの隣接するコンタクト面に接続されている。同時に各コンタクト面も2つの隣接するトランジスタに接続されており、それによって各コンタクト面は選択的にソースまたはドレイン領域に対する電圧供給源として用いることが可能である。検査構造領域の検査の際には、電圧が相応に検査端子に印加される。
【0021】
図2には本発明による、コンタクト面2の間の2つの検査トランジスタの配置構成が示されている。但しこれは限定を意味するものではないのでトランジスタの数はさらに増やすことも可能である。各トランジスタはソース領域4とドレイン領域5並びにゲート領域6を有している。ソース領域4は導体線路7を介して2つのコンタクト面2のうちの左側のものに接続されており、それに対してドレイン領域5は、導体線路8を介して2つのコンタクト面2のうちの右側のものに接続されている。これらの回路配置構成は、2つのトランジスタ3の間で同じである。またこれらのトランジスタは、共通のソース/ドレイン/ゲート領域を有するように構成することも可能である。そのような共通領域の実現は当業者には周知である。導体線路9は、ゲート領域6に配設されこの図には示されていないコンタクト面に接続されている。それを介してこれらのトランジスタにはスイッチング電流が供給可能である。
【0022】
当該の実施形態では、検査構造領域の2つのトランジスタ3が選択的にスイッチング可能である。例えばこれらのトランジスタのうちの上方のトランジスタがゲート側線路9を介してゲート端子6に供給されるスイッチング電流を介して導通接続されたならば、このトランジスタはその左右に配置されているコンタクト面を介して検査可能となる。この場合は、それによって下方のトランジスタが遮断される。別の設定では下方のトランジスタが線路9を介してそのゲート端子に相応に供給されるスイッチング電流によってスイッチオンされ、それに対して上方のトランジスタが遮断される。それによって下方のトランジスタの特性が検査可能となる。これにより、2つのトランジスタは検査目的で交互に活動化され得る。このことはまたこれらの2つのトランジスタが同時にスイッチオンされて並行して検査できることも含んでいる。
【0023】
図2における上方および下方のトランジスタ3の相互に依存しない交互制御に対しては、分離された付加的コンタクト面か又は図示のコンタクト面2と同じような形態の接続パッドを設けてもよい。これらのパッド(図示されていない)は、図2に示されている左方側コンタクト面2の左側に配設され、この場合はこれらの付加的なパッドのうちの1つが上方の導体線路9に接続され、別の方は下方の導体線路9に接続される。それによって2つのトランジスタは相互に依存することなく相応の制御信号を供給され、これらのトランジスタが相互に依存することなく完全にオン・オフされるか又は所望の検査に応じて制御される。このことは、これらの2つのトランジスタが同じ信号で並行制御され得ることも含んでいる。
【0024】
前述したような課題を解決し得る本発明による手段は、既存の介在領域(いわゆるカーフ領域)の最適な活用に結び付く。さらに必要不可欠なマクロ領域の著しい低減につながり、従来技法で周知のような欠落した検査面の補償を目的としたパッドの幾何学的形状の抑制はもはや必要ない。本発明によれば新たな実装の必要性はないのでコストの著しい削減にもつながる。総体的にみて本発明によれば、重要なトランジスタ構造部におけるスペース的な問題による不所望なカッティングが回避され、将来的なシュリンク形成や新たなSDRAM、EDRAM製品のための最適なデバイス開発が保証される。
【図面の簡単な説明】
【図1】従来技法で公知の検査構造領域全体が示されている。
【図2】本発明による検査構造領域のコンタクト面の間に配設された検査トランジスタを示した図である。
【符号の説明】
1 検査構造領域
2 コンタクト面
3 検査構成要素(トランジスタ)
4 ソース領域
5 ドレイン領域
6 ゲート領域
7 導体線路
8 導体線路
9 導体線路
Claims (2)
- ウエハ上の検査構成要素(3)に電圧を印加するためのコンタクト面(2)を有し、該コンタクト面(2)の間に前記検査構成要素(3)が配設されている、検査構造領域(1)において、
第1及び第2のコンタクト面(2)を含んでおり、該第1及び第2のコンタクト面(2)は、隣接してウエハ上で集積回路間の介在空間に配設されており、
第1及び第2のトランジスタを含んでおり、該第1及び第2のトランジスタは、それぞれ1つの検査構成要素(3)を実現しており、この場合第1のトランジスタのドレインおよびソース領域の一方と第2のトランジスタのドレインおよびソース領域の一方は、第1のコンタクト面に接続されており、また第1のトランジスタのドレインおよびソース領域の他方と第2のトランジスタのドレインおよびソース領域の他方は、第2のコンタクト面に接続されており、
前記第1のトランジスタにスイッチング電流を供給するために第1のトランジスタのゲート端子(6)に接続されるさらなるコンタクト面が含まれており、
さらに前記第2のトランジスタにスイッチング電流を供給するために第2のトランジスタのゲート端子に接続されるさらに別のコンタクト面が含まれるように構成されていることを特徴とする検査構造領域。 - 前記検査構造領域(1)は、50μm〜200μmの幅を有している、請求項1記載の検査構造領域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10010285A DE10010285A1 (de) | 2000-02-25 | 2000-02-25 | Teststruktur bei integriertem Halbleiter |
DE10010285.9 | 2000-02-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001298062A JP2001298062A (ja) | 2001-10-26 |
JP3616749B2 true JP3616749B2 (ja) | 2005-02-02 |
Family
ID=7633316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001047190A Expired - Fee Related JP3616749B2 (ja) | 2000-02-25 | 2001-02-22 | 集積化された半導体における検査構造部 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6515495B2 (ja) |
EP (1) | EP1128424A3 (ja) |
JP (1) | JP3616749B2 (ja) |
KR (1) | KR100394249B1 (ja) |
DE (1) | DE10010285A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10125029B4 (de) | 2001-05-22 | 2008-08-21 | Qimonda Ag | Verwendung einer Halbleitervorrichtung mit Nebenschaltung im Kerf-Bereich und Verfahren |
DE10314503B4 (de) * | 2003-03-31 | 2008-07-31 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika |
US7200257B2 (en) * | 2005-05-05 | 2007-04-03 | International Business Machines Corporation | Structure and methodology for fabrication and inspection of photomasks |
DE102006025351B4 (de) * | 2006-05-31 | 2013-04-04 | Globalfoundries Inc. | Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren |
DE102006051489B4 (de) | 2006-10-31 | 2011-12-22 | Advanced Micro Devices, Inc. | Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren |
US7825679B2 (en) | 2009-04-06 | 2010-11-02 | Infineon Technologies Ag | Dielectric film and layer testing |
US20120256651A1 (en) * | 2011-04-08 | 2012-10-11 | International Business Machines Corporation | Test structure for parallel test implemented with one metal layer |
US9443775B2 (en) | 2013-06-07 | 2016-09-13 | Globalfoundries Inc. | Lithography process monitoring of local interconnect continuity |
RU174463U1 (ru) * | 2017-03-17 | 2017-10-16 | Федеральное государственное унитарное предприятие "Ростовский-на-Дону научно-исследовательский институт радиосвязи" (ФГУП "РНИИРС") | Тестовый полевой транзистор Шоттки |
US10121713B1 (en) * | 2017-05-08 | 2018-11-06 | Globalfoundries Inc. | In-kerf test structure and testing method for a memory array |
US20190013251A1 (en) | 2017-07-10 | 2019-01-10 | International Business Machines Corporation | Non-destructive testing of integrated circuit chips |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4288911A (en) * | 1979-12-21 | 1981-09-15 | Harris Corporation | Method for qualifying biased integrated circuits on a wafer level |
DE3327503A1 (de) * | 1983-07-29 | 1985-02-07 | Siemens AG, 1000 Berlin und 8000 München | Teststruktur zur kennzeichnung von halbleiterchips und verfahren zu deren kennzeichnung |
JPS6164138A (ja) * | 1984-09-06 | 1986-04-02 | Nec Corp | モノリシツク集積回路 |
DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
NL8902964A (nl) * | 1989-12-01 | 1991-07-01 | Philips Nv | Op substraat geintegreerd teststelsel. |
US5523252A (en) * | 1993-08-26 | 1996-06-04 | Seiko Instruments Inc. | Method for fabricating and inspecting semiconductor integrated circuit substrate, and semi-finished product used for the sustrate |
US5942766A (en) * | 1997-09-17 | 1999-08-24 | Lucent Technologies, Inc. | Article and method for in-process testing of RF products |
JP2994326B2 (ja) * | 1998-04-27 | 1999-12-27 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
-
2000
- 2000-02-25 DE DE10010285A patent/DE10010285A1/de not_active Withdrawn
-
2001
- 2001-01-25 EP EP01101731A patent/EP1128424A3/de not_active Withdrawn
- 2001-02-22 JP JP2001047190A patent/JP3616749B2/ja not_active Expired - Fee Related
- 2001-02-23 KR KR10-2001-0009247A patent/KR100394249B1/ko not_active IP Right Cessation
- 2001-02-26 US US09/793,353 patent/US6515495B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1128424A3 (de) | 2003-11-19 |
DE10010285A1 (de) | 2001-09-13 |
KR100394249B1 (ko) | 2003-08-06 |
US20010022360A1 (en) | 2001-09-20 |
US6515495B2 (en) | 2003-02-04 |
KR20010085533A (ko) | 2001-09-07 |
JP2001298062A (ja) | 2001-10-26 |
EP1128424A2 (de) | 2001-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3616749B2 (ja) | 集積化された半導体における検査構造部 | |
JPS582453B2 (ja) | ダイキボハンドウタイシユウセキカイロソウチ | |
JPH09311432A (ja) | 半導体装置のパターン形成方法 | |
JP2000294730A (ja) | システムlsiチップ及びその製造方法 | |
JP2000340746A (ja) | 半導体装置 | |
JPH11307601A (ja) | 半導体装置 | |
JPH10116834A (ja) | 半導体装置の製造方法 | |
JP3732100B2 (ja) | 半導体基板における電子回路の構造部の製造と検査のための方法 | |
JPH09213807A (ja) | 基板上に複数の相互連結された素子を含むマイクロ電子デバイスの製造方法 | |
JP2003023022A (ja) | バンプ電極の導通試験構造 | |
KR980012396A (ko) | 전극의 라인폭을 측정하기 위한 테스트패턴 | |
KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
JPH01318245A (ja) | プローブカード検査用治具 | |
JP2954076B2 (ja) | 半導体集積回路ウェハ及びその試験方法 | |
JPH0480936A (ja) | 半導体装置 | |
JPH04346452A (ja) | 半導体集積回路 | |
JPH10173015A (ja) | 半導体装置およびその製造方法 | |
JP2008060213A (ja) | 半導体装置の製造方法 | |
JPH0475358A (ja) | 半導体ウェーハ | |
JPH11135632A (ja) | 半導体装置 | |
JP2004119460A (ja) | 半導体装置 | |
JP2004319637A (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
JPH11330170A (ja) | 半導体装置およびその製造方法ならびに半導体装置の検査方法 | |
JPH09199564A (ja) | プロセス監視回路 | |
JP2002026092A (ja) | 半導体装置検査方法および半導体装置製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040310 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |