RU174463U1 - Тестовый полевой транзистор Шоттки - Google Patents
Тестовый полевой транзистор Шоттки Download PDFInfo
- Publication number
- RU174463U1 RU174463U1 RU2017109075U RU2017109075U RU174463U1 RU 174463 U1 RU174463 U1 RU 174463U1 RU 2017109075 U RU2017109075 U RU 2017109075U RU 2017109075 U RU2017109075 U RU 2017109075U RU 174463 U1 RU174463 U1 RU 174463U1
- Authority
- RU
- Russia
- Prior art keywords
- test
- effect transistor
- schottky
- gate
- field effect
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 238000012360 testing method Methods 0.000 claims abstract description 35
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 238000001465 metallisation Methods 0.000 claims abstract description 4
- 230000000694 effects Effects 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000007795 chemical reaction product Substances 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Abstract
Полезная модель относится к области микроэлектроники и радиотехники и может быть использована при создании СВЧ-монолитных интегральных схем. Технический результат - разработанный тестовый полевой транзистор Шоттки обеспечивает одинаковые условия формирования активных областей тестового и рабочего транзисторов, а следовательно, идентичность значений удельных токов насыщения и напряжений отсечки тестового и рабочего транзисторов на единицу ширины затвора. Разница удельных токов насыщения лежит в пределах точности измерения прибора и составляет не более 3%, что позволяет с высокой точностью получать требуемые характеристики рабочих транзисторов в составе МИС и приводит к повышению процента выхода годных. Предложенный тестовый полевой транзистор Шоттки имеет уменьшенный размер контактной площадки затворной металлизации, уменьшенную длину токопроводящих дорожек, причем открытые области в слое фоторезистивной маски к истоку и стоку максимально удалены от канала полевого транзистора. Полезная модель позволяет устранить влияние эффекта близости, обеспечить идентичное протекание процессов удаления продуктов реакции на этапе формирования затворной области, уменьшить сопротивления токопроводящих дорожек, соединяющих активную область и контактные площадки, а также уменьшить габариты тестового элемента. 2 ил.
Description
Полезная модель относится к области радиотехники и микроэлектроники и может быть использована при создании СВЧ монолитных интегральных схем (МИС).
Монолитные интегральные схемы находят свое применение в современных радиоэлектронных системах, работающих в СВЧ-диапазоне, где необходимы небольшие размеры и высокая надежность. Примерами таких систем на основе МИС могут служить приемники и передатчики систем связи, фазированные антенные решетки (ФАР), датчики, работающие на сверхвысоких частотах и т.п. Монолитная интегральная схема обычно представляет собой функционально законченное устройство и не требует использования каких-либо внешних задающих и подстроечных элементов. Типичными МИС являются малошумящие усилители, смесители, усилители мощности, модуляторы и т.д.
Для достижения требуемой корреляции расчетных и измеренных характеристик микросхем необходимо осуществлять тщательный контроль параметров элементов, входящих в состав МИС, в процессе изготовления. Для этого в состав разработанной топологии наряду с чипами, имеющими топологию МИС, вводятся тестовые чипы (тест-монитор), которые включают в себя основные элементы, входящие в состав МИС. Наиболее часто в качестве активного элемента в составе МИС, например, МИС малошумящего усилителя, усилителя мощности, генератора управляемого напряжением или усилителя гетеродина, применяется полевой транзистор с барьером Шоттки. По сравнению с другими элементами микросхемы транзистор требует более прецизионного контроля при изготовлении. Это связано со спецификой формирования затворной области, поскольку проектные нормы длин затворов в отдельных случаях составляют несколько десятков нанометров. Процесс травления подзатворной области рабочих транзисторов контролируется по специально организованному тестовому транзистору. Опыт использования такого транзистора показывает, что зачастую он имеет характеристики отличные от рабочих.
В [1. «Перспективы развития мощных полевых транзисторов на гетероструктурах с донорно-акцепторным легированием» В.М. Лукашин, А.Б. Пашковский, К.С. Журавлев, А.И. Торопов, В.Г. Лапин, Е.И. Голант, А.А. Капралова, Физика и техника полупроводников, 2014, том 48, вып. 5, стр. 688, рис. 2] представлен аналог тестового полевого транзистора Шоттки для контроля значения удельного тока насыщения при формировании каналов полевых транзисторов, содержащий омические контакты истока и стока, а также затвор транзистора. Недостатком такого тестового транзистора является отличие уровня удельного тока насыщения, что можно объяснить разными условиями травления подзатворной области и наличием эффектов близости.
Разница условий травления определяется, в первую очередь, разницей в топологиях тестового и рабочего транзисторов. Отличие топологий тестового и рабочего транзисторов заключается в наличии дополнительных открытых площадок в маске фоторезиста для зондового операционного контроля, из-за которых эффекты близости, возникающие при изготовлении металлизированного фотошаблона, приводят к увеличению длины затвора тестового транзистора по сравнению с рабочим. При переходе к субмикронным размерам вносимая разница в уровне удельных токов насыщения становится более существенной. Кроме того, на этапе формирования фоторезистивной маски на пластине происходит дополнительное экспонирование области затвора тестового транзистора, что в свою очередь также оказывает влияние на разницу длин затворов. Еще одним фактором, возможно, является различие в условиях травления подзатворной области (скорость удаления продуктов травления из области затвора). Суммарное влияние описанных факторов приводит к появлению разницы в глубине травления подзатворной области тестового и рабочего транзисторов, и, следовательно, к разнице удельных токов насыщения и напряжений отсечки.
В [2. «Формирование тестовых ячеек для контроля арсенид-галлиевых микроструктур на пластине» Г.О. Тимофеев, М.В. Драгуть, О.А. Лукьянцев, 2013, Вестник Новгородского Государственного Университета №75, Т. 1] описывается тестовый полевой транзистор Шоттки с шириной затвора 100 мкм, принятый за прототип, который используется для контроля значения удельного тока насыщения при формировании каналов полевых транзисторов, содержащий омические контакты истока и стока, а также затвор транзистора. При такой топологии контактные площадки истока и стока сильно удалены от области затвора, что предотвращает дополнительное экспонирование области затвора, а также ослабляет влияние эффекта близости.
Недостатком данного тестового транзистора является дополнительное сопротивление токопроводящих дорожек, соединяющих активную область с контактными площадками, что приводит к разнице характеристик тестового и рабочего транзисторов, кроме того, токопроводящие дорожки увеличивают габариты тестового чипа.
Задачей, на решение которой направлена заявляемая полезная модель, является разработка тестового полевого транзистора Шоттки, обеспечивающего минимальную разницу значений удельных токов насыщения и напряжений отсечки между рабочим и тестовым транзисторами.
Для решения поставленной задачи предлагается тестовый полевой транзистор Шоттки, содержащий омические контакты истока и стока, а также затвор транзистора, отличающийся уменьшенным размером контактной площадки затворной металлизации до размера контактной площадки рабочего транзистора, уменьшенной длиной токопроводящих дорожек между активной областью и открытыми областями к омическим контактам истока и стока тестового полевого транзистора Шоттки, расположением на этапе формирования канала открытых областей в слое фоторезистивной маски к истоку и стоку на максимально удаленной от канала тестового полевого транзистора Шоттки части омических контактов.
Технический результат - разработанный тестовый полевой транзистор Шоттки обеспечивает одинаковые условия формирования активных областей тестового и рабочего транзисторов, а следовательно, идентичность значений удельных токов насыщения и напряжений отсечки тестового и рабочего транзисторов на единицу ширины затвора. Разница удельных токов насыщения лежит в пределах точности измерения прибора и составляет не более 3%, что позволяет с высокой точностью получать требуемые характеристики рабочих транзисторов в составе МИС и приводит к повышению процента выхода годных.
Топология рабочего транзистора изображена на фиг. 1 (вид сверху), топология разработанного тестового транзистора изображена на фиг. 2 (вид сверху).
Рабочий транзистор (фиг. 1) представляет собой область мезаизоляции 1, на которой сформированы омические контакты истока 2 и стока 3, а также затвор 4, имеющий контактную площадку 5 для соединения со следующими уровнями металлизации. Тестовый транзистор (фиг. 2) представляет собой область мезаизоляции 1 и омические контакты истока 2 и стока 3 с уменьшенной длиной токопроводящих дорожек, у которых на этапе формирования канала дополнительно формируется открытая область в слое фоторезистивной маски к истоку 6 и открытая область в слое фоторезистивной маски к стоку 7, расположенные на максимально удаленной части омических контактов, и затвор 4 с уменьшенным размером контактной площадки 5 до размера контактной площадки рабочего транзистора для последующего зондового межоперационного контроля.
Принцип работы устройства основан на известных свойствах полевых транзисторов Шоттки. Измерительные зонды на этапе формирования канала устанавливаются на открытую область в слое фоторезистивной маски к истоку 6 и открытую область в слое фоторезистивной маски к стоку 7 для измерения удельного тока насыщения. После формирования затворной металлизации измеряются вольт-амперные характеристики транзистора, такие как удельный ток насыщения, напряжение отсечки, крутизна вольт-амперной характеристики и утечки по затвору, что позволяет контролировать параметры транзисторов между технологическими операциями.
Оптимизация топологии тестового полевого транзистора Шоттки позволяет:
- устранить влияние эффекта близости;
- обеспечить идентичное протекание процессов удаления продуктов реакции на этапе формирования затворной области;
- уменьшить сопротивления токопроводящих дорожек, соединяющих активную область и контактные площадки;
- уменьшить габариты тестового элемента.
При использовании полезной модели возможно обеспечение одинаковых условий формирования активных областей тестового и рабочего транзисторов.
Claims (1)
- Тестовый полевой транзистор Шоттки, содержащий омические контакты истока и стока, а также затвор транзистора, отличающийся уменьшенным размером контактной площадки затворной металлизации до размера контактной площадки рабочего транзистора, уменьшенной длиной токопроводящих дорожек между активной областью и открытыми областями к омическим контактам истока и стока тестового полевого транзистора Шоттки, расположением на этапе формирования канала открытых областей в слое фоторезистивной маски к истоку и стоку на максимально удаленной от канала тестового полевого транзистора Шоттки части омических контактов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017109075U RU174463U1 (ru) | 2017-03-17 | 2017-03-17 | Тестовый полевой транзистор Шоттки |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017109075U RU174463U1 (ru) | 2017-03-17 | 2017-03-17 | Тестовый полевой транзистор Шоттки |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU174463U1 true RU174463U1 (ru) | 2017-10-16 |
Family
ID=60120604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2017109075U RU174463U1 (ru) | 2017-03-17 | 2017-03-17 | Тестовый полевой транзистор Шоттки |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU174463U1 (ru) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3774088A (en) * | 1972-12-29 | 1973-11-20 | Ibm | An integrated circuit test transistor structure and method of fabricating the same |
| KR20010085533A (ko) * | 2000-02-25 | 2001-09-07 | 추후제출 | 집적 반도체에서의 테스트 구조물 |
| US20060214164A1 (en) * | 2005-03-28 | 2006-09-28 | Mikinori Oguni | Semiconductor device and method of manufacturing the device based on evaluation data of test transistors uniformly arranged on test wafer |
-
2017
- 2017-03-17 RU RU2017109075U patent/RU174463U1/ru active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3774088A (en) * | 1972-12-29 | 1973-11-20 | Ibm | An integrated circuit test transistor structure and method of fabricating the same |
| KR20010085533A (ko) * | 2000-02-25 | 2001-09-07 | 추후제출 | 집적 반도체에서의 테스트 구조물 |
| US20060214164A1 (en) * | 2005-03-28 | 2006-09-28 | Mikinori Oguni | Semiconductor device and method of manufacturing the device based on evaluation data of test transistors uniformly arranged on test wafer |
Non-Patent Citations (1)
| Title |
|---|
| Г.О.Тимофеев и др., Формирование тестовых ячеек для контроля арсенид-галлиевых микроструктур на пластине. Вестник Новгородского Государственного Университета. В.М.Лукашин и др., Перспективы развития мощных полевых транзисторов на гетероструктурах с донорно-акцепторным легированием. Физика и техника полупроводников, 2014, том 48, вып. 5, стр. 688, рис.2. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790787B2 (en) | FET operational temperature determination by gate structure resistance thermometry | |
| US10855230B2 (en) | FET operational temperature determination by field plate resistance thermometry | |
| Leuther et al. | 20 nm metamorphic HEMT technology for terahertz monolithic integrated circuits | |
| JP2004511913A (ja) | 単一集積ｅ／ｄモードｈｅｍｔおよびその製造方法 | |
| US10845406B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI774808B (zh) | 利用電阻溫度量測術的fet操作溫度測定 | |
| Lepkowski et al. | Scaling SOI MESFETs to 150-nm CMOS technologies | |
| US8816397B2 (en) | Ring-shaped transistors providing reduced self-heating | |
| US9590611B2 (en) | Radiation-hardened dual gate semiconductor transistor devices containing various improved structures including MOSFET gate and JFET gate structures and related methods | |
| Chang et al. | High f max× L G product of AlGaN/GaN HEMTs on Silicon with thick rectangular gate | |
| RU174463U1 (ru) | Тестовый полевой транзистор Шоттки | |
| CN114414977B (zh) | 量测高电子移动率晶体管之装置 | |
| Suciu et al. | High-speed NMOS circuits made with X-ray lithography and reactive sputter etching | |
| Leuther et al. | THz frequency HEMTs: Future trends and applications | |
| Papageorgiou et al. | Cofabrication of planar Gunn diode and HEMT on InP substrate | |
| Bothe et al. | Optically-Defined 150-nm 28-V GaN HEMT Process for Ka-Band | |
| Gong et al. | InAlN/GaN HEMT With n+ GaN Contact Ledge Structure for Millimeter-Wave Low Voltage Applications | |
| CN104967439A (zh) | 氮化镓基低漏电流固支梁开关场效应晶体管或非门 | |
| US20240145469A1 (en) | One time programmable device | |
| Ando et al. | Fabrication of 150‐nm AlGaN/GaN field‐plated High Electron Mobility Transistors using i‐line stepper | |
| Lien et al. | An improved 0.25 µm GaN on sic MMIC technology for radar and 5G Applications | |
| Dunleavy | Monolithic microwave IC technology | |
| Lee et al. | Over 10W/mm High Power Density AlGaN/GaN HEMTs With Small Gate Length by the Stepper Lithography for Ka-Band Applications | |
| TWI692111B (zh) | 改良熱穩定性及蕭基行為的半導體結構 | |
| KR101053639B1 (ko) | 접합형 전계 효과 트랜지스터 소자 및 그 제조 방법 |