TWI692111B - 改良熱穩定性及蕭基行為的半導體結構 - Google Patents

Abstract

一種藉由處理在一III-氮族半導體中的應力來改良熱穩定性及蕭基行為的半導體結構，包括一III-氮族半導體和一閘極金屬層；該III-氮族半導體具有一上表面，其上定義有一導電區域和一非導電區域；該閘極金屬層係直接形成於III-氮族半導體的上表面上並包括一閘極連接線和至少一閘極接觸，該至少一閘極接觸係自該閘極連接線在垂直於該閘極連接線的長度的一第二方向上延伸；該至少一閘極接觸在該導電區域與III-氮族半導體形成蕭基接觸，該閘極連接線在該非導電區域與III-氮族半導體形成直接接觸，且該III-氮族半導體的非導電區域至少部分被閘極連接線覆蓋。

Description

改良熱穩定性及蕭基行為的半導體結構

本發明係有關一種半導體結構，尤指一種基本以III-氮族半導體製成的半導體結構以及包括該半導體結構的單晶微波積體電路(Monolithic Microwave Integrated Circuit，MMIC)。

III-氮族半導體材料以其寬能隙(band gap)的特性而為人所知，例如氮化鎵(GaN)的能隙高達3.4eV，而氮化鋁(AlN)的能隙甚至可達到6.0eV。此一特性在諸如高功率開關和微波功率放大器等高功率和高頻MMIC的應用上是有益的。一III-氮族半導體MMIC可包括多個III-氮族半導體場效電晶體(FET)。在一常見的電路布局中，此多個III-氮族半導體場效電晶體的閘極接觸層形成一梳狀，其具有成於III-氮族半導體導電區域上的多個閘極接觸指以及形成於III-氮族半導體非導電區域上且連接所有閘極接觸指的一閘極連接線，再由此閘極連接線通過金屬連接線連接到一閘極接觸墊，以輸入控制電壓至電晶體的閘極電極。

III-氮族半導體MMIC在高溫及高電壓領域具有廣泛的應用。因此，元件性能在高溫及高電壓中的穩定性極為重要。在一昔知的III-氮族半導體MMIC中，閘極接觸指在導電區域與III-氮族半導體形成蕭基接觸(Schottky contact)，而閘極連接線則是形成於非導電區域上的一介電層 上。然而在昔知III-氮族半導體MMIC中，在高電壓運作時，諸如崩潰電壓及臨界電壓等蕭基性能有很大的變化。此外，昔知III-氮族半導體MMIC在高溫測試中會產生高漏電流。因此，為達到在高電壓及高溫下更佳的應用性，必須改良III-氮族半導體MMIC的蕭基行為及熱穩定性。

有鑑於此，為解決上述的問題，本發明提供一種III-氮族半導體結構，其能藉由處理在一III-氮族半導體中的應力來有效改良高電壓運作下的蕭基性能及高溫運作下的元件可靠性，從而改良該III-氮族半導體MMIC的熱穩定性及蕭基行為。

為達上述目的，本發明提供一種藉由處理在一III-氮族半導體中的應力來改良熱穩定性及蕭基行為的半導體結構，其包括一III-氮族半導體和一閘極金屬層；該III-氮族半導體具有一上表面，在該上表面上定義有一導電區域和一非導電區域；該閘極金屬層係直接形成於該III-氮族半導體的上表面上，其包括一閘極連接線和至少一閘極接觸，其中該閘極連接線在一第一方向上具有一第一長度，且在垂直於該第一方向的一第二方向上具有一第一寬度，該至少一閘極接觸係自該閘極連接線以一第二寬度在該第二方向上延伸；其中該至少一閘極接觸在該導電區域與III-氮族半導體形成蕭基接觸，而該閘極連接線係在該非導電區域與III-氮族半導體形成直接接觸，且其中該III-氮族半導體的該非導電區域至少部分被該閘極連接線覆蓋。

於實施時，前述閘極連接線的第一寬度是前述至少一閘極接觸的第二寬度的5%至30%。

於實施時，前述閘極連接線的第一寬度範圍為2至50μm。

於實施時，前述半導體結構更包括設置在前述閘極金屬層上 用於絕緣的一介電層。

於實施時，前述半導體結構包括設置在前述閘極金屬層上用於絕緣的一介電層，且更包括設置在該介電層上用於抑制電場的一傳導金屬層。

於實施時，前述III-氮族半導體更包括一第一III-氮族半導體層和一第二III-氮族半導體層，一傳導通道形成於該第一和第二III-氮族半導體層之間，一源極接觸和一汲極接觸在所述導電區域與III-氮族半導體形成歐姆接觸，並耦合於該傳導通道以傳導電流，前述至少一閘極接觸係在所述導電區域插入該源極接觸和汲極接觸之間，並耦合於該傳導通道以控制電流。

於實施時，前述半導體結構為一場效電晶體(FET)的一部份。

於實施時，前述半導體結構為一微波積體電路(MMIC)的一部份。

為對於本發明之特點與作用能有更深入之瞭解，茲藉實施例配合圖式詳述於後。

10‧‧‧基板

20‧‧‧III-氮族半導體

22‧‧‧導電區域

24‧‧‧非導電區域

30‧‧‧第一III-氮族半導體層

40‧‧‧傳導通道

50‧‧‧第二III-氮族半導體層

110‧‧‧閘極金屬層

112‧‧‧閘極接觸

114‧‧‧閘極連接線

120‧‧‧汲極接觸

130‧‧‧源極接觸

140‧‧‧介電層

150‧‧‧傳導金屬層

h‧‧‧第一長度

w1‧‧‧第一寬度

w2‧‧‧第二寬度

第1圖為本發明一種半導體結構之一實施例的上視示意圖。

第2圖為本發明一種半導體結構之一實施例的側視示意圖。

第3圖為在先前技術(線A)及本發明(線B)所提供的一種電池中在閘極電極上所測得的電流-電壓(I-V)圖。

第4A及4B圖分別顯示在先前技術(4A)及本發明(4B)所提供的一種MMIC中在開啟狀態所測得的電流-電壓(I-V)圖。

第1圖為本發明一種半導體結構之一實施例的上視示意圖，其包括一III-氮族半導體20和一閘極金屬層110；III-氮族半導體20具有一上表面，在該上表面上定義有一導電區域22和一非導電區域24；閘極金屬層110係直接形成於III-氮族半導體20的上表面上，其包括一閘極連接線114和至少一閘極接觸112；閘極連接線114在沿著一第一方向(y軸)上具有一第一長度h且在沿著垂直於第一方向的一第二方向(x軸)上具有一第一寬度w1，閘極接觸112係自閘極連接線114以一第二寬度w2在第二方向上延伸；閘極接觸112在導電區域22與III-氮族半導體20形成蕭基接觸，而閘極連接線114係在非導電區域24與III-氮族半導體20形成直接接觸，且其中III-氮族半導體20的非導電區域24至少部分被閘極連接線114覆蓋。

在一個實施例中，一場效電晶體(FET)包括本發明所提供的半導體結構。所述FET包括形成於一基板10上的一III-氮族半導體20。III-氮族半導體20包括一第一III-氮族半導體層30和一第二III-氮族半導體層50，一傳導通道40形成於第一III-氮族半導體層30和第二III-氮族半導體層50之間，一源極接觸130和一汲極接觸120在導電區域22與III-氮族半導體20形成歐姆接觸，並耦合於傳導通道40以傳導電流，如第2圖所示，一閘極接觸112係在導電區域22上插入源極接觸130和汲極接觸120之間，並耦合於傳導通道40以控制電流。

在本發明半導體結構的製造過程的一個實施例中，在源極接觸130和汲極接觸120與III-氮族半導體20形成歐姆接觸之後，以遮罩覆蓋III-氮族半導體20的導電區域22，並對III-氮族半導體20進行離子佈植製程，III-氮族半導體20未覆蓋區域的晶體結構受到射入離子破壞而變成絕 緣性，藉以形成非導電區域24。一閘極接處區域形成於介於源極接觸130和汲極接觸120之間的導電區域22上。包括多個閘極接觸112和一閘極連接線114的閘極金屬層110係設置在III-氮族半導體20的上表面上，其中該多個閘極接觸112設置在導電區域22上並與III-氮族半導體20形成蕭基接觸，而連接多個閘極接觸112的閘極連接線114則設置在非導電區域24上。

在一個實施例中，III-氮族半導體20的非導電區域24至少部分被閘極連接線114覆蓋。在一個實施例中，閘極連接線114的第一寬度w1是該至少一閘極接觸112的第二寬度w2的5%至30%。在一個實施例中，閘極連接線114的第一寬度w1的範圍較佳為2至50μm，更佳為10至35μm。閘極連接線114至導電區域22之間的距離較佳為3至30μm，更佳為5至20μm。

在一個實施例中，一介電層140設置於閘極金屬層110上且大致覆蓋整個閘極金屬層110，以用於絕緣。介電層140可由任何介電材料製成，其中較佳由SiN製成。在一個實施例中，介電層140上更設置一傳導金屬層150，以用於抑制電場。

在一個實施例中，第一III-氮族半導體層30包括氮化鎵(GaN)。在一個實施例中，第二III-氮族半導體層50包括氮化鋁鎵(AlGaN)、氮化銦鋁(InAlN)、氮化鋁(AlN)或氮化鎵(GaN)層。

本發明提供的半導體結構能改良在非導電區域中的應力，從而改良熱穩定性及蕭基行為。相較於先前技術中的MMIC，本發明提供的MMIC顯示改良的電子特性。在一個實施例中，此MMIC為一電池，其包括多個形成於本發明所提供的半導體結構上的FET。第3圖顯示在先前技術(線A)及本發明(線B)所提供的一個電池中在閘極電極上所測得的電 流-電壓(I-V)圖。如圖所示，在本發明(線B)所提供的MMIC中的閘極電極的開啟電壓Von高於先前技術MMIC的開啟電壓。顯示本發明閘極電極改良的蕭基行為。

第4A及4B圖分別顯示在先前技術(4A)及本發明(4B)所提供的一種MMIC中在開啟狀態下在汲極電極上所測得的I-V圖。在先前技術MMIC的I-V曲線中，當外加汲極電壓增大時臨界電壓值明顯向上移，而在本發明的MMIC中，即使在高外加汲極電壓下，臨界電壓也大致維持在同樣的閾值。

本發明提供的半導體結構亦能改良元件的熱穩定性。在一熱穩定性測試中，本發明所提供的元件和一先前技術元件在高溫及高逆向偏壓條件下進行測試。本發明所提供元件的臨界電壓的變化在25個小時的高溫測試期間小於5%，而先前技術元件在高溫下則大部分退化，故障率大於90%。

因此，本發明具有以下優點：

1.在本發明所提供的MMIC中，閘極電極的開啟電壓較高，漏電流較彽，其整體蕭基行為獲得改良。

2.在本發明所提供的MMIC中，臨界電壓在高電壓下能大致維持在同樣的閾值，其蕭基性能在高電壓下的穩定性獲得改良。

3.本發明所提供的MMIC的臨界電壓在長時間的高問測試中只有很小的變化，其熱穩定性獲得改良。

4.本發明所提供半導體結構的閘極接觸和閘極連接線是由同一製程步驟形成，因此本發明III-氮族半導體結構的製程較為簡化。

綜上所述，本發明提供的半導體結構確實可達到預期之目的，能有效改良高電壓運作下的蕭基性能及高溫運作下的元件可靠性，從 而改良該III-氮族半導體MMIC的熱穩定性及蕭基行為。其確具產業利用之價值，爰依法提出發明專利申請。

又上述說明與圖示僅是用以說明本發明之實施例，凡熟於此業技藝之人士，仍可做等效的局部變化與修飾，其並未脫離本發明之技術與精神。

20‧‧‧III-氮族半導體

22‧‧‧導電區域

24‧‧‧非導電區域

110‧‧‧閘極金屬層

112‧‧‧閘極連接線

114a‧‧‧第一閘極指

114b‧‧‧第二閘極指

116a‧‧‧第一終端錨

116b‧‧‧第二終端錨

120‧‧‧源極接觸金屬

130a‧‧‧第一汲極接觸金屬

130b‧‧‧第二汲極接觸金屬

w1a、w1b、w2‧‧‧寬度

Claims (10)

1. 一種藉由處理在一III-氮族半導體中的應力來改良熱穩定性及蕭基行為的半導體結構，其包括：一III-氮族半導體，其具有一上表面，在該上表面上定義有一導電區域和一非導電區域；一閘極金屬層，係直接形成於該III-氮族半導體的該上表面上，其包括一閘極連接線和至少一閘極接觸，其中該閘極連接線在一第一方向上具有一第一長度，且在垂直於該第一方向的一第二方向上具有一第一寬度，該至少一閘極接觸係自該閘極連接線以一第二寬度在該第二方向上延伸，其中該至少一閘極接觸在該導電區域與該III-氮族半導體形成蕭基接觸，而該閘極連接線係在該非導電區域與該III-氮族半導體形成直接接觸，其中該III-氮族半導體的該非導電區域至少部分被該閘極連接線覆蓋，以及其中該閘極連接線的該第一寬度是該至少一閘極接觸的該第二寬度的5%至30%。
2. 如申請專利範圍第1項所述之半導體結構，其中該閘極連接線的該第一寬度範圍為2至50μm。
3. 如申請專利範圍第1項所述之半導體結構，其中該閘極連接線至該導電區域之間的距離為3至30μm。
4. 如申請專利範圍第1項所述之半導體結構，其中該III-氮族半導體更包括一第一III-氮族半導體層和一第二III-氮族半導體層，一傳導通道形成於該第一和第二III-氮族半導體層之間，一源極接觸和一汲極接觸在該 導電區域與該III-氮族半導體形成歐姆接觸，並耦合於該傳導通道以傳導電流，該至少一閘極接觸係在該導電區域插入該源極接觸和汲極接觸之間，並耦合於該傳導通道以控制電流。
5. 如申請專利範圍第4項所述之半導體結構，其中該III-氮族半導體包含氮化鎵。
6. 如申請專利範圍第4項所述之半導體結構，其中該III-氮族半導體包含氮化鋁鎵、氮化銦鋁、氮化鋁或氮化鎵。
7. 如申請專利範圍第1項所述之半導體結構，更包括設置在該閘極金屬層上用於絕緣的一介電層。
8. 如申請專利範圍第7項所述之半導體結構，更包括設置在該介電層上用於抑制電場的一傳導金屬層。
9. 如申請專利範圍第1項所述之半導體結構，其中該半導體結構為一場效電晶體的一部份。
10. 如申請專利範圍第1項所述之半導體結構，其中該半導體結構為一微波積體電路的一部份。

Images