JP3552758B2 - メモリセルのビット線用接触孔の製造方法 - Google Patents
メモリセルのビット線用接触孔の製造方法 Download PDFInfo
- Publication number
- JP3552758B2 JP3552758B2 JP23957494A JP23957494A JP3552758B2 JP 3552758 B2 JP3552758 B2 JP 3552758B2 JP 23957494 A JP23957494 A JP 23957494A JP 23957494 A JP23957494 A JP 23957494A JP 3552758 B2 JP3552758 B2 JP 3552758B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- bit line
- mask
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000002775 capsule Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 208000024891 symptom Diseases 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 35
- 238000009413 insulation Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はメモリセルのビット線用接触孔の製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭメモリセルの場合高い集積密度を得るため、セルの構想としてはビット線が積層コンデンサとして形成されているコンデンサの上部に配設されていると有利である。
【０００３】
下部のコンデンサ板はトランジスタの第１のソース／ドレイン領域と接続されている。
【０００４】
その際下にあるトランジスタのソース／ドレイン領域に対するビット線接触部をコンデンサ面を通して形成するという問題が生じる。コンデンサはセル面全体を要求することはできず、１つ（大抵は２つ）のメモリセルを接続するビット線接触部のための場所を一箇所空けて置かなければならない。即ちビット線用接触孔のエッジからのコンデンサの間隔は接触孔そのものの大きさの他に、ビット線接触部の実際の所要面積を決定し、これはできるだけ小さくする必要がある。また一方ではビット線と下部コンデンサ板並びにセル板との間に十分な絶縁が保証されなければならない。更にゲート絶縁部とフィールド絶縁部をこれらの絶縁部の形成時に腐食されることなく重ね合わせるビット線接触部が望まれる。
【０００５】
イトウ（Ｉｔｏｈ）その他による論文「ＶＬＳＩ Ｓｙｍｐｏｓｉｕｍ」１９９１年、第９頁には、後で行われる絶縁層の析出前にセル板を構造化することを取止め、絶縁のために接触孔の側壁にスペーサを形成するビット線用接触孔の製造方法が記載されている。しかしそうすることによってスペーサが少なくとも絶縁間隔に必要な厚さを有していなければならないため、実際の接触面は著しく減らされる。ゲート及び／又はフィールド酸化物に対する自己整合性は与えられない。
【０００６】
キュスターズ（Ｋｕｅｓｔｅｒｓ）その他による論文「Ｊｏｕｒｎａｌ ｄｅＰｈｙｓｉｑｕｅ」Ｃ４、第４９巻、１９８８年９月、第Ｃ４−５０４頁及び同じ著者による欧州特許出願第０２５８６５７号明細書には、スペーサを形成する代わりにセル板の露出エッジ部を熱的に酸化し、それにより比較的大きな接触面が得られることが記載されている。
【０００７】
日本国特許出願公開平成２年第７９４６２号明細書には、上記形式のＤＲＡＭメモリセルにおいてビット線を部分的にコンデンサ板と重なっていてもよいソース／ドレイン領域のパッド電極の上方に接続することが記載されている。しかしその際セル板はフォト技術で構造化されるため、この場合にも調整誤差を考慮しなければならない。
【０００８】
ビット線用接触孔を形成するには全ての工程においてフォト技術が必要であり、即ちフォトレジスト層を施し、露光し及び現像しなければなず、その際調整誤差を考慮しなければならない。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、コンデンサに対して十分な絶縁間隔を保証しながら上記形式のメモリセルにビット線用接触孔をフォト技術を使用せずに形成することにある。
【００１０】
【課題を解決するための手段】
この課題は、ＭＯＳトランジスタの上部に配設されたコンデンサ、コンデンサの上部に配設されたビット線及びトランジスタの第１のソース／ドレイン領域と接続されている下部のコンデンサ板を有する半導体基板内にメモリセルのビット線用接触孔を製造する方法において、セル板として使われる導電層を施した後その表面が接触化すべき第２のソース／ドレイン領域の上方にくぼみをまたメモリセルの残りの範囲の上方に隆起した箇所を有し、また隆起した箇所にくぼみに対して自己整合的に形成されるマスクの使用下にビット線用接触孔をエッチングすることにより解決される。
【００１１】
本発明は、セル板を形成する導電層のコンデンサにより惹起されるトポグラフィをビット線用接触孔に対するエッチングマスクを形成するのに利用しようとするものである。トランジスタのビット線により接触化される第２のソース／ドレイン領域は下部コンデンサ板によっては覆われていないので、ここにはくぼみが存在することになる。エッチングマスクはくぼみ内には形成されずに、隆起している箇所にだけ形成され、従って第２ソース／ドレイン領域に対して自己整合されている。
【００１２】
本発明の一実施態様においては、第２のソース／ドレイン領域の上方にある下部コンデンサ板に隣接するメモリセルの間隔はその他の半導体基板の上方、即ち例えば互いに隣接するメモリセルを互いに絶縁する絶縁領域の上方における間隔よりも大きい。狭い方の間隔はセル板用導電層を施す際に一般にポリシリコンで満たされ、一方広い方の間隔、即ち第２ソース／ドレイン領域の上方の間隔にはくぼみが形成される。このくぼみ内に補助構造物を装入した場合には、残りの隆起表面上にはトポグィラフィを形成する下部コンデンサ板に自己整合されたエッチングマスクを形成することができる。
【００１３】
例えば、全面的にレジストを施し、導電層の隆起表面が露出するまで逆エッチング或は逆露光するようにして、くぼみに補助構造物としてのレジスト栓を備えることができる。この露出表面は例えば酸化又は窒化処理によりエッチングマスクとして適した物質に変換することができるが、しかしその際セル板の全層厚が変換されるものではない。露出ポリシリコン層上には選択的に適当な物質を析出することもできる。得られたエッチングマスクはエッチングプロセスの選択に応じて導電層をまた場合によっては半導体基板まで完全にエッチングできるものでなければならない。
【００１４】
エッチングマスクを形成するため酸化を使用する場合には、レジスト栓を形成する前に全面的に特に窒化物からなる補助層を施し、マスクとしてのレジスト栓と共に再び除去すると有利である。これによりレジスト栓を除去した場合くぼみには窒化シリコンが酸化マスクとして残る。
【００１５】
この補助構造物を他の特に熱に安定な物質から形成してもよく、それには例えば研磨法（化学的機械的研磨）を使用することができる。
【００１６】
エッチングマスクをセル板の隆起表面上に例えば選択的析出により施すこともでき、これにより部分的に熱負荷を減少することもできる。従来技術から例えば選択的金属析出プロセスが公知である。しかし絶縁層の選択的析出（有利には低い温度で）は特に適している。欧州特許出願第９２１１３２８１号明細書には相応する酸化シリコン析出法が記載されている。セル板とエッチングマスク又は補助構造物との間には中間層が存在していてもよい。
【００１７】
エッチングマスクを形成する前に必要となるトポグラフィ、すなわち接触化すべき領域の上方だけにある幅広い間隔は下部コンデンサ板のレイアウトによるだけでなく、適切な他の措置によっても形成することができる。
【００１８】
【実施例】
本発明を実施例及び図面に基づき以下に詳述する。
【００１９】
図１において、シリコン半導体基板１内又はその上方に絶縁領域２及び第１のソース／ドレイン領域３、第２のソース／ドレイン領域４及びゲート５を含むトランジスタが形成される。ゲート５は図示されていないゲート酸化物によって半導体基板１と絶縁されており、その残りの表面に封入用絶縁性カプセル６を備えている。第１ソース／ドレイン領域３は、ドープされたポリシリコン層から形成されているいわゆる積層コンデンサの下部コンデンサ板７（メモリ電極）と接続されている。容量を増加するため下部コンデンサ板は例えば鉢形又は冠形に形成してもよい。
【００２０】
隣合うメモリセルの下部コンデンサ板７、７′はその間に第２ソース／ドレイン領域４に対するビット線接触部を形成しなければならないので、十分間隔を空けて形成されなければならない。（この実施例ではビット線接触部はこれらの２つのメモリセル用に備えられており、同様なことはそれぞれのセルに対して１つのビット線接触部を有するメモリセルに対しても当てはまる。）基板１と全く接触していない箇所のコンデンサ板７、７″は僅かな間隔を空けて、有利には後に形成すべきセル板（導電層）によって満たされる程度の狭い間隔で形成される。
【００２１】
下部コンデンサ板７の形成後コンデンサ誘電体８が少なくとも下部コンデンサ板上に施され、有利には全面的にいわゆるＯＮＯ層が形成される。次いでドープされたポリシリコン層９がセル板として、狭い間隔はほぼ満たすが、幅広い間隔、即ち第２ソース／ドレイン領域４の上方だけにくぼみ１０が残るような厚さに析出される。
【００２２】
図２において、厚さ１０〜３０ｎｍの窒化シリコン層１１がセル板上に析出される。平坦化層、例えばフォトレジストが施され、全面的に逆エッチング又は逆露光され、その結果満たされていないくぼみ１０内だけにレジスト栓１２が残留する。
【００２３】
図３において、レジスト栓に対して選択的に窒化物層１１がエッチングされる。レジスト栓１２の除去後窒化物層１１の下側部分が補助構造物１１′となる。窒化物のエッチングが有利には異方性に行われるため、窒化物１１′はレジスト栓の形状に左右されずにくぼみ１０の上縁にまで達する。こうして栓１２の形成時に幅広い処理用のスペースが生じる。
【００２４】
図４において、補助構造物１１′に対して選択的にセル板９の隆起表面上にエッチングマスク１３が例えば酸化処理により形成される。次いで隆起表面全体をシリコン酸化物で覆い、一方その下にある酸化されずにドープされているポリシリコンはセル板として残る。補助構造物１１′は有利にはウエットエッチングにより除去される。
【００２５】
図５において、ポリシリコン層９は酸化物マスク１３の使用下に異方性エッチングされる。
【００２６】
コンデンサ誘電体８はゲート用カプセル６に対して選択的に除去され、その結果自己整合されたビット線用接触孔１４が形成される。
【００２７】
図６において、セル板９の露出する側面には側面絶縁部１５が、更に酸化することにより又はスペーサを使用して備えられる。セル板９の下のコンデンサ誘電体８はセル板９のエッチング後又はスペーサのエッチング時に除去されるが、いずれの場合にもこれはビット線用接触孔１４のエッチングの際にゲート用カプセル６に作用せずに達成される。
【００２８】
同様に場合によっては存在する（この切断面の外側にある）フィールド酸化物も作用を受けない。従って接触部はゲート、フィールド酸化物並びに上方及び下方セル板に対して自己整合化される。
【００２９】
ところでこのメモリ装置は公知方法で（ビット線１６の製造等）完成することができる。その際酸化されたポリシリコン層１３は絶縁層としてビット線１６の下に残留する。
【図面の簡単な説明】
【図１】本発明の製造方法の一工程を示す断面図。
【図２】本発明の製造方法の別の工程を示す断面図。
【図３】本発明の製造方法の別の工程を示す断面図。
【図４】本発明の製造方法の別の工程を示す断面図。
【図５】本発明の製造方法の別の工程を示す断面図。
【図６】本発明によるメモリセルの完成断面図。
【符号の説明】
１ 半導体基板
２ 絶縁領域
３ 第１ソース／ドレイン領域
４ 第２ソース／ドレイン領域
５ ゲート
６ 封入用カプセル
３、４、５ ＭＯＳトランジスタ
７、７′、７″ 下部コンデンサ
８ コンデンサ誘電体
９ 導電層（セル板）
１０ くぼみ
１１ 補助層（窒化物層）
１１′ 補助構造物
１２ レジスト栓
１３ エッチングマスク
１４ ビット線用接触孔
１５ 側面絶縁物
１６ ビット線
【産業上の利用分野】
本発明はメモリセルのビット線用接触孔の製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭメモリセルの場合高い集積密度を得るため、セルの構想としてはビット線が積層コンデンサとして形成されているコンデンサの上部に配設されていると有利である。
【０００３】
下部のコンデンサ板はトランジスタの第１のソース／ドレイン領域と接続されている。
【０００４】
その際下にあるトランジスタのソース／ドレイン領域に対するビット線接触部をコンデンサ面を通して形成するという問題が生じる。コンデンサはセル面全体を要求することはできず、１つ（大抵は２つ）のメモリセルを接続するビット線接触部のための場所を一箇所空けて置かなければならない。即ちビット線用接触孔のエッジからのコンデンサの間隔は接触孔そのものの大きさの他に、ビット線接触部の実際の所要面積を決定し、これはできるだけ小さくする必要がある。また一方ではビット線と下部コンデンサ板並びにセル板との間に十分な絶縁が保証されなければならない。更にゲート絶縁部とフィールド絶縁部をこれらの絶縁部の形成時に腐食されることなく重ね合わせるビット線接触部が望まれる。
【０００５】
イトウ（Ｉｔｏｈ）その他による論文「ＶＬＳＩ Ｓｙｍｐｏｓｉｕｍ」１９９１年、第９頁には、後で行われる絶縁層の析出前にセル板を構造化することを取止め、絶縁のために接触孔の側壁にスペーサを形成するビット線用接触孔の製造方法が記載されている。しかしそうすることによってスペーサが少なくとも絶縁間隔に必要な厚さを有していなければならないため、実際の接触面は著しく減らされる。ゲート及び／又はフィールド酸化物に対する自己整合性は与えられない。
【０００６】
キュスターズ（Ｋｕｅｓｔｅｒｓ）その他による論文「Ｊｏｕｒｎａｌ ｄｅＰｈｙｓｉｑｕｅ」Ｃ４、第４９巻、１９８８年９月、第Ｃ４−５０４頁及び同じ著者による欧州特許出願第０２５８６５７号明細書には、スペーサを形成する代わりにセル板の露出エッジ部を熱的に酸化し、それにより比較的大きな接触面が得られることが記載されている。
【０００７】
日本国特許出願公開平成２年第７９４６２号明細書には、上記形式のＤＲＡＭメモリセルにおいてビット線を部分的にコンデンサ板と重なっていてもよいソース／ドレイン領域のパッド電極の上方に接続することが記載されている。しかしその際セル板はフォト技術で構造化されるため、この場合にも調整誤差を考慮しなければならない。
【０００８】
ビット線用接触孔を形成するには全ての工程においてフォト技術が必要であり、即ちフォトレジスト層を施し、露光し及び現像しなければなず、その際調整誤差を考慮しなければならない。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、コンデンサに対して十分な絶縁間隔を保証しながら上記形式のメモリセルにビット線用接触孔をフォト技術を使用せずに形成することにある。
【００１０】
【課題を解決するための手段】
この課題は、ＭＯＳトランジスタの上部に配設されたコンデンサ、コンデンサの上部に配設されたビット線及びトランジスタの第１のソース／ドレイン領域と接続されている下部のコンデンサ板を有する半導体基板内にメモリセルのビット線用接触孔を製造する方法において、セル板として使われる導電層を施した後その表面が接触化すべき第２のソース／ドレイン領域の上方にくぼみをまたメモリセルの残りの範囲の上方に隆起した箇所を有し、また隆起した箇所にくぼみに対して自己整合的に形成されるマスクの使用下にビット線用接触孔をエッチングすることにより解決される。
【００１１】
本発明は、セル板を形成する導電層のコンデンサにより惹起されるトポグラフィをビット線用接触孔に対するエッチングマスクを形成するのに利用しようとするものである。トランジスタのビット線により接触化される第２のソース／ドレイン領域は下部コンデンサ板によっては覆われていないので、ここにはくぼみが存在することになる。エッチングマスクはくぼみ内には形成されずに、隆起している箇所にだけ形成され、従って第２ソース／ドレイン領域に対して自己整合されている。
【００１２】
本発明の一実施態様においては、第２のソース／ドレイン領域の上方にある下部コンデンサ板に隣接するメモリセルの間隔はその他の半導体基板の上方、即ち例えば互いに隣接するメモリセルを互いに絶縁する絶縁領域の上方における間隔よりも大きい。狭い方の間隔はセル板用導電層を施す際に一般にポリシリコンで満たされ、一方広い方の間隔、即ち第２ソース／ドレイン領域の上方の間隔にはくぼみが形成される。このくぼみ内に補助構造物を装入した場合には、残りの隆起表面上にはトポグィラフィを形成する下部コンデンサ板に自己整合されたエッチングマスクを形成することができる。
【００１３】
例えば、全面的にレジストを施し、導電層の隆起表面が露出するまで逆エッチング或は逆露光するようにして、くぼみに補助構造物としてのレジスト栓を備えることができる。この露出表面は例えば酸化又は窒化処理によりエッチングマスクとして適した物質に変換することができるが、しかしその際セル板の全層厚が変換されるものではない。露出ポリシリコン層上には選択的に適当な物質を析出することもできる。得られたエッチングマスクはエッチングプロセスの選択に応じて導電層をまた場合によっては半導体基板まで完全にエッチングできるものでなければならない。
【００１４】
エッチングマスクを形成するため酸化を使用する場合には、レジスト栓を形成する前に全面的に特に窒化物からなる補助層を施し、マスクとしてのレジスト栓と共に再び除去すると有利である。これによりレジスト栓を除去した場合くぼみには窒化シリコンが酸化マスクとして残る。
【００１５】
この補助構造物を他の特に熱に安定な物質から形成してもよく、それには例えば研磨法（化学的機械的研磨）を使用することができる。
【００１６】
エッチングマスクをセル板の隆起表面上に例えば選択的析出により施すこともでき、これにより部分的に熱負荷を減少することもできる。従来技術から例えば選択的金属析出プロセスが公知である。しかし絶縁層の選択的析出（有利には低い温度で）は特に適している。欧州特許出願第９２１１３２８１号明細書には相応する酸化シリコン析出法が記載されている。セル板とエッチングマスク又は補助構造物との間には中間層が存在していてもよい。
【００１７】
エッチングマスクを形成する前に必要となるトポグラフィ、すなわち接触化すべき領域の上方だけにある幅広い間隔は下部コンデンサ板のレイアウトによるだけでなく、適切な他の措置によっても形成することができる。
【００１８】
【実施例】
本発明を実施例及び図面に基づき以下に詳述する。
【００１９】
図１において、シリコン半導体基板１内又はその上方に絶縁領域２及び第１のソース／ドレイン領域３、第２のソース／ドレイン領域４及びゲート５を含むトランジスタが形成される。ゲート５は図示されていないゲート酸化物によって半導体基板１と絶縁されており、その残りの表面に封入用絶縁性カプセル６を備えている。第１ソース／ドレイン領域３は、ドープされたポリシリコン層から形成されているいわゆる積層コンデンサの下部コンデンサ板７（メモリ電極）と接続されている。容量を増加するため下部コンデンサ板は例えば鉢形又は冠形に形成してもよい。
【００２０】
隣合うメモリセルの下部コンデンサ板７、７′はその間に第２ソース／ドレイン領域４に対するビット線接触部を形成しなければならないので、十分間隔を空けて形成されなければならない。（この実施例ではビット線接触部はこれらの２つのメモリセル用に備えられており、同様なことはそれぞれのセルに対して１つのビット線接触部を有するメモリセルに対しても当てはまる。）基板１と全く接触していない箇所のコンデンサ板７、７″は僅かな間隔を空けて、有利には後に形成すべきセル板（導電層）によって満たされる程度の狭い間隔で形成される。
【００２１】
下部コンデンサ板７の形成後コンデンサ誘電体８が少なくとも下部コンデンサ板上に施され、有利には全面的にいわゆるＯＮＯ層が形成される。次いでドープされたポリシリコン層９がセル板として、狭い間隔はほぼ満たすが、幅広い間隔、即ち第２ソース／ドレイン領域４の上方だけにくぼみ１０が残るような厚さに析出される。
【００２２】
図２において、厚さ１０〜３０ｎｍの窒化シリコン層１１がセル板上に析出される。平坦化層、例えばフォトレジストが施され、全面的に逆エッチング又は逆露光され、その結果満たされていないくぼみ１０内だけにレジスト栓１２が残留する。
【００２３】
図３において、レジスト栓に対して選択的に窒化物層１１がエッチングされる。レジスト栓１２の除去後窒化物層１１の下側部分が補助構造物１１′となる。窒化物のエッチングが有利には異方性に行われるため、窒化物１１′はレジスト栓の形状に左右されずにくぼみ１０の上縁にまで達する。こうして栓１２の形成時に幅広い処理用のスペースが生じる。
【００２４】
図４において、補助構造物１１′に対して選択的にセル板９の隆起表面上にエッチングマスク１３が例えば酸化処理により形成される。次いで隆起表面全体をシリコン酸化物で覆い、一方その下にある酸化されずにドープされているポリシリコンはセル板として残る。補助構造物１１′は有利にはウエットエッチングにより除去される。
【００２５】
図５において、ポリシリコン層９は酸化物マスク１３の使用下に異方性エッチングされる。
【００２６】
コンデンサ誘電体８はゲート用カプセル６に対して選択的に除去され、その結果自己整合されたビット線用接触孔１４が形成される。
【００２７】
図６において、セル板９の露出する側面には側面絶縁部１５が、更に酸化することにより又はスペーサを使用して備えられる。セル板９の下のコンデンサ誘電体８はセル板９のエッチング後又はスペーサのエッチング時に除去されるが、いずれの場合にもこれはビット線用接触孔１４のエッチングの際にゲート用カプセル６に作用せずに達成される。
【００２８】
同様に場合によっては存在する（この切断面の外側にある）フィールド酸化物も作用を受けない。従って接触部はゲート、フィールド酸化物並びに上方及び下方セル板に対して自己整合化される。
【００２９】
ところでこのメモリ装置は公知方法で（ビット線１６の製造等）完成することができる。その際酸化されたポリシリコン層１３は絶縁層としてビット線１６の下に残留する。
【図面の簡単な説明】
【図１】本発明の製造方法の一工程を示す断面図。
【図２】本発明の製造方法の別の工程を示す断面図。
【図３】本発明の製造方法の別の工程を示す断面図。
【図４】本発明の製造方法の別の工程を示す断面図。
【図５】本発明の製造方法の別の工程を示す断面図。
【図６】本発明によるメモリセルの完成断面図。
【符号の説明】
１ 半導体基板
２ 絶縁領域
３ 第１ソース／ドレイン領域
４ 第２ソース／ドレイン領域
５ ゲート
６ 封入用カプセル
３、４、５ ＭＯＳトランジスタ
７、７′、７″ 下部コンデンサ
８ コンデンサ誘電体
９ 導電層（セル板）
１０ くぼみ
１１ 補助層（窒化物層）
１１′ 補助構造物
１２ レジスト栓
１３ エッチングマスク
１４ ビット線用接触孔
１５ 側面絶縁物
１６ ビット線
Claims (6)
- ＭＯＳトランジスタ（３、４、５）の上部に配設されたコンデンサ（７、８、９）、このコンデンサの上部に配設されたビット線（１６）及びトランジスタの第１のソース／ドレイン領域（３）と接続されている下部のコンデンサ板（７）を有する半導体基板（１）内にメモリセルのビット線用接触孔を製造する方法であって、
セル板として使われる導電層（９）を施した後その表面が接触化すべき第２のソース／ドレイン領域（４）の上方にくぼみ（１０）をまたメモリセルの残りの範囲の上方に隆起した箇所を有し、また隆起した箇所にくぼみ（１０）に対して自己整合的に形成されるマスク（１３）の使用下にビット線用接触孔（１４）をエッチングする方法において、
第２ソース／ドレイン領域（４）の上方にある、隣り合うメモリセルの下部コンデンサ板（７、７′）の間隔を残りの半導体基板（１）の上方の下部コンデンサ板間隔（７、７″）よりも幅広く形成し、
導電層（９）を狭い方の間隔がほぼ満たされ、幅広い方の間隔の上方にくぼみ（１０）が生じるような厚さに施し、
このくぼみ内に補助構造物（１１′）を形成し、
マスク（１３）を補助構造物（１１′）により覆われていない導電層（９）の表面上に、該層（９）の部分的な酸化により形成し、
しかる後側面絶縁部（１５）を導電層（９）の少なくともビット線用接触孔（１４）内の露出箇所に形成する
ことを特徴とする製造方法。 - 補助構造物（１１′）を形成するため平坦化層を全面的に施し、逆エッチング又は逆露光することを特徴とする請求項１記載の製造方法。
- 平坦化層を施す前に全面的に補助層（１１）を施すことを特徴とする請求項２記載の製造方法。
- マスク（１３）を補助構造物（１１′）により覆われていない導電層（９）の表面の化学変換により形成することを特徴とする請求項１ないし３の１つに記載の製造方法。
- コンデンサ誘電体（８）を半導体基板（１）、下部コンデンサ板（７）及びカプセル（６）に封入されたゲート（５）上に施し、導電層（９）としてポリシリコンを施し、窒化物層（１１）を補助層として導電層（９）上に全面的に施し、くぼみ（１０）内にレジスト栓（１２）を形成し、窒化物層（１１）をレジスト栓（１２）に対して選択的にエッチングし、レジスト栓（１２）を除去し、導電層（９）の露出表面を自己整合化されたマスク（１３）を形成するため酸化し、残りの窒化物（１１′）を除去し、露出するポリシリコン層（９）をマスク（１３）の使用下に異方性エッチングし、コンデンサ誘電体（８）をゲート封入用カプセル（６）に対して選択的に除去することにより第２ソース／ドレイン領域（４）を露出することを特徴とする請求項１ないし４の１つに記載の製造方法。
- 側面絶縁部（１５）を酸化処理により形成することを特徴とする請求項１記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4330471A DE4330471C1 (de) | 1993-09-08 | 1993-09-08 | Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle |
| DE4330471.0 | 1993-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153853A JPH07153853A (ja) | 1995-06-16 |
| JP3552758B2 true JP3552758B2 (ja) | 2004-08-11 |
Family
ID=6497206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23957494A Expired - Fee Related JP3552758B2 (ja) | 1993-09-08 | 1994-09-07 | メモリセルのビット線用接触孔の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5500384A (ja) |
| EP (1) | EP0642159B1 (ja) |
| JP (1) | JP3552758B2 (ja) |
| KR (1) | KR100349986B1 (ja) |
| DE (2) | DE4330471C1 (ja) |
| TW (1) | TW380312B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5776815A (en) * | 1995-09-01 | 1998-07-07 | Micron Technology, Inc. | Method for forming a contact intermediate two adjacent electrical components |
| US6489219B1 (en) * | 1995-11-09 | 2002-12-03 | Micron Technology, Inc. | Method of alloying a semiconductor device |
| US5753547A (en) * | 1997-01-28 | 1998-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of a cylindrical polysilicon module in dram technology |
| US5780338A (en) * | 1997-04-11 | 1998-07-14 | Vanguard International Semiconductor Corporation | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits |
| KR100356826B1 (ko) * | 1997-05-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체장치 및 그의 제조방법 |
| US6165839A (en) * | 1998-06-08 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Process to fabricate a cylindrical, capacitor structure under a bit line structure for a dynamic random access memory cell |
| US6348411B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method of making a contact structure |
| US6140182A (en) * | 1999-02-23 | 2000-10-31 | Actrans System Inc. | Nonvolatile memory with self-aligned floating gate and fabrication process |
| US6091104A (en) | 1999-03-24 | 2000-07-18 | Chen; Chiou-Feng | Flash memory cell with self-aligned gates and fabrication process |
| US6344389B1 (en) | 1999-04-19 | 2002-02-05 | International Business Machines Corporation | Self-aligned damascene interconnect |
| US6313498B1 (en) | 1999-05-27 | 2001-11-06 | Actrans System Inc. | Flash memory cell with thin floating gate with rounded side wall, and fabrication process |
| US6222227B1 (en) | 1999-08-09 | 2001-04-24 | Actrans System Inc. | Memory cell with self-aligned floating gate and separate select gate, and fabrication process |
| US6184554B1 (en) | 1999-08-09 | 2001-02-06 | Actrans System Inc. | Memory cell with self-aligned floating gate and separate select gate, and fabrication process |
| US6426896B1 (en) | 2000-05-22 | 2002-07-30 | Actrans System Inc. | Flash memory cell with contactless bit line, and process of fabrication |
| JP3449998B2 (ja) * | 2000-10-05 | 2003-09-22 | 沖電気工業株式会社 | 半導体装置におけるコンタクトホールの形成方法 |
| FR2819633B1 (fr) * | 2001-01-18 | 2003-05-30 | St Microelectronics Sa | Procede d'integration d'une memoire dram |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855801A (en) * | 1986-08-22 | 1989-08-08 | Siemens Aktiengesellschaft | Transistor varactor for dynamics semiconductor storage means |
| JPS6384149A (ja) * | 1986-09-29 | 1988-04-14 | Hitachi Ltd | 半導体メモリの製造方法 |
| JPH0279462A (ja) * | 1988-09-14 | 1990-03-20 | Toshiba Corp | 半導体記憶装置 |
| JP2666549B2 (ja) * | 1990-09-27 | 1997-10-22 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US5272103A (en) * | 1991-02-08 | 1993-12-21 | Mitsubishi Denki Kabushiki Kaisha | DRAM having a large dielectric breakdown voltage between an adjacent conductive layer and a capacitor electrode and method of manufacture thereof |
| US5223448A (en) * | 1991-07-18 | 1993-06-29 | Industrial Technology Research Institute | Method for producing a layered capacitor structure for a dynamic random access memory device |
| JPH05136124A (ja) * | 1991-11-08 | 1993-06-01 | Fujitsu Ltd | 半導体装置 |
| JP3149930B2 (ja) * | 1992-02-07 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5206183A (en) * | 1992-02-19 | 1993-04-27 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells |
| JPH05291531A (ja) * | 1992-03-18 | 1993-11-05 | Micron Technol Inc | メモリセルのキャパシタアレイ上にビット線を形成する方法 |
-
1993
- 1993-09-08 DE DE4330471A patent/DE4330471C1/de not_active Expired - Fee Related
-
1994
- 1994-08-23 US US08/294,333 patent/US5500384A/en not_active Expired - Lifetime
- 1994-08-23 TW TW083107751A patent/TW380312B/zh not_active IP Right Cessation
- 1994-09-05 DE DE59407764T patent/DE59407764D1/de not_active Expired - Lifetime
- 1994-09-05 EP EP94113868A patent/EP0642159B1/de not_active Expired - Lifetime
- 1994-09-07 JP JP23957494A patent/JP3552758B2/ja not_active Expired - Fee Related
- 1994-09-08 KR KR1019940022577A patent/KR100349986B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0642159B1 (de) | 1999-02-03 |
| EP0642159A1 (de) | 1995-03-08 |
| DE4330471C1 (de) | 1994-10-20 |
| TW380312B (en) | 2000-01-21 |
| JPH07153853A (ja) | 1995-06-16 |
| KR100349986B1 (ko) | 2002-12-11 |
| DE59407764D1 (de) | 1999-03-18 |
| KR950010053A (ko) | 1995-04-26 |
| US5500384A (en) | 1996-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100467023B1 (ko) | 자기 정렬 접촉 구조 및 그 형성 방법 | |
| JP3552758B2 (ja) | メモリセルのビット線用接触孔の製造方法 | |
| JP4064674B2 (ja) | 半導体素子のメタルコンタクト形成方法 | |
| KR100190105B1 (ko) | 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조 | |
| JP3955416B2 (ja) | 自己整列コンタクト製造方法 | |
| JP2006344962A (ja) | 半導体素子の形成方法 | |
| JPH11330421A (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| KR100282704B1 (ko) | 반도체 장치의 콘택 홀을 형성하는 방법(a method of forming a contact hole of semiconductor device) | |
| KR100268447B1 (ko) | 커패시터 및 그의 제조 방법 | |
| JP2002076300A (ja) | 半導体装置およびその製造方法 | |
| JP2000021985A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| KR100443917B1 (ko) | 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법 | |
| JPH0321062A (ja) | 半導体記憶装置 | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100604812B1 (ko) | 자기 정렬된 컨택 공정을 이용한 반도체 소자의 제조 방법 | |
| KR100266898B1 (ko) | 디램 셀 캐패시터의 제조 방법 | |
| KR0158906B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0154141B1 (ko) | 디램셀 형성방법 | |
| KR100621759B1 (ko) | 반도체소자 제조방법 | |
| KR0158905B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970000221B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR19990074636A (ko) | 반도체소자의 콘택 형성방법 | |
| JPH06338596A (ja) | 半導体装置の製造方法 | |
| KR20070017593A (ko) | 리세스 게이트 트랜지스터 제조방법 | |
| JPH06104420A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |