JP3281489B2 - 画像読み取り処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置等に
用いて好適な、原稿画像をイメージセンサで読み取り電
気的に処理する画像読み取り処理装置に関するものであ
る。

【０００２】

【従来の技術】図６は、従来の画像読み取り処理装置を
示すブロック図である。この装置では、イメージセンサ
としてＣＣＤセンサを用いている。図６において、２は
読み取った原稿画像の光量を電気量に変換するＣＣＤセ
ンサ、４はＣＣＤセンサ２を駆動するためのクロック信
号を供給するドライバー回路、６はＣＣＤセンサ２の出
力を適切なレベルまで増幅するためのアンプ回路、８は
ＣＣＤセンサ２から１ビット（１画素）ごとに出力され
る出力信号から原稿画像に対する出力部分だけを抜き出
すためのサンプルホールド回路、１０はサンプルホール
ドされた信号に対して原稿画像の黒出力レベルを処理回
路のバイアス電圧に一致させるための直流再生回路であ
る。

【０００３】１２は原稿画像の下地の濃度を考慮して画
像２値化処理を行う（ＡＢＣ：AUTOBACKGROUND CONTROL
と呼ぶ）ために、１ラインの読み取りの中で出力のピ
ーク値を検出するためのピークホールドＡＢＣ回路、１
４はＣＣＤセンサ２の受光感度のばらつきや読み取り機
構系の片寄りのために出力信号が不均一になるので（シ
ェーディング歪みと呼ぶ）、これを電気的に補正するた
めのシェーディング補正回路、１６はピークホールドＡ
ＢＣ回路１２及びシェーディング補正回路１４によって
作られるリファレンス信号を用いて直流再生回路１０で
の直流再生後のビデオ信号を２値化して画像データを出
力するためのＡ／Ｄコンバータである。

【０００４】１８は以上の各部のクロックタイミングや
制御信号タイミングを管理制御し、最終的にＡ／Ｄコン
バータ１６で２値化された画像データを受取り、画像処
理するための読み取り制御部、１９は読み取り制御部１
８をさらに制御するシステム全体のＭＰＵである。

【０００５】次に図７は、図６におけるピークホールド
ＡＢＣ回路１２、およびシェーディング補正回路１４を
具体的に詳細に示したものである。図７において、２４
は図６における直流再生回路１０から入力されるビデオ
信号である。２６，２８は入力されたビデオ信号２４を
分圧するための分圧抵抗、３０はＡＢＣ範囲において閉
結されるアナログスイッチ、３２は入力されたビデオ信
号と現在のピーク値とを比較するコンパレータ、３４は
ピークホールドコンデンサ３８に充電するための充電抵
抗、３６はピークホールドコンデンサ３８に充電する際
に閉結するアナログスイッチ、３８はビデオ信号のピー
ク値をホールドするためのピークホールドコンデンサ、
４０はピークホールドコンデンサ３８から放電するため
の放電抵抗、４２はピークホールドコンデンサ３８に現
れるピーク値である。

【０００６】４４はピーク値４２をバッファするための
バッファアンプ、４５はシェーディングコンデンサ５２
に充電を行うための充電抵抗、４６はシェーディングコ
ンデンサ５２に充電を行う際に閉結されるアナログスイ
ッチ、４８はシェーディングコンデンサ５２の放電を行
う際に閉結されるアナログスイッチ、５０はメモリ読み
だしデータ信号５９を反転するためのインバータ、５２
はシェーディングコンデンサ、５４はシェーディングコ
ンデンサ５２から放電するための放電抵抗である。

【０００７】５６はビデオ信号２４とリファレンス信号
６０とを比較するためのコンパレータ、５７はコンパレ
ータ５６の出力データであるメモリ書き込みデータ信
号、５８はシェーディング補正データが蓄積されるシェ
ーディングメモリ、５９はシェーディング補正データに
したがってアナログスイッチ４６、４８の開閉を行うた
めのメモリ読みだしデータ信号である。

【０００８】６０はシェーディングコンデンサ５２に現
れるリファレンス信号で図６のＡ／Ｄコンバータ１６の
ＲＥＦ入力に接続される。６２は図６における読み取り
制御部１８からの制御出力信号で、ＡＢＣ範囲において
ＯＮするＡＢＣ範囲信号である。６４も図６における読
み取り制御部１８からの制御出力信号で、シェーディン
グメモリ５８の読みだし、書き込み制御を行うメモリ制
御信号である。

【０００９】６６はコンパレータ３２の（−）入力への
入力信号をピーク値信号４２とリファレンス信号６０と
で切り換えるためのアナログスイッチ、６８は図６にお
ける読み取り制御部１８からの制御出力信号で、アナロ
グスイッチ６６を切り換えるためのスイッチ切り替え信
号である。

【００１０】次に図６、図７における読み取り動作を説
明する。まず１ページの原稿の画像の読み取りに先立っ
て、シェーディング補正を行うためのシェーディング波
形を記憶するために、装置内に設けられた読み取り白地
（基準白地）の読み取り動作であるプリスキャン動作を
行う。

【００１１】すなわち図７において、ＡＢＣ範囲信号６
２によってアナログスイッチ３０が閉結され、ビデオ信
号２４がコンパレータ３２の（＋）入力に入力される。
一方、スイッチ切り替え信号６８によってアナログスイ
ッチ６６はピーク値４２側に設定されるため、コンパレ
ータ３２の（−）入力にはホールドされたピーク値４２
が入力されており、この比較によって（ビデオ信号２
４）＞（ビーク値４２）ならばアナログスイッチ３６が
閉結され、充電抵抗３４を介してピークホールドコンデ
ンサ３８に充電を行い、ピーク値４２を上昇させる。逆
に（ビデオ信号２４）＜（ピーク値４２）ならば、アナ
ログスイッチ３６は開放のままで、ピーク値４２は変化
しない。この結果、最終的にピーク値４２はビデオ信号
２４のピーク値に一致する。

【００１２】このピーク値４２はバッファアンプ４４を
介して以降に伝達される。ここで、コンパレータ５６
は、（＋）入力に入力されているビデオ信号２４と
（−）入力のリファレンス信号６０とを比較して（ビデ
オ信号２４）＞（リファレンス信号６０）ならばコンパ
レータ出力５７は１（ｈｉｇｈ）となり、（ビデオ信号
２４）＜（リファレンス信号６０）ならば０（ｌｏｗ）
となる。

【００１３】このプリスキャンモードの時はメモリ制御
信号６４によってコンパレータ出力５７はメモリ５８に
書き込まれると同時にメモリ読みだし信号５９として出
力される。これによりメモリ読みだし信号５９が１（ｈ
ｉｇｈ）の時は、アナログスイッチ４６は閉結され、ア
ナログスイッチ４８は開放となる。このため、ピーク値
４２はバッファアンプ４４、充電抵抗４５を介してシェ
ーディングコンデンサ５２に充電を行う。逆にメモリ読
みだし信号５９が０（ｌｏｗ）の時はアナログスイッチ
４６は開放となり、アナログスイッチ４８は閉結とな
る。従って、シェーディングコンデンサ５２から放電抵
抗５４を介して放電が行われる。

【００１４】以上のシェーディングコンデンサ５２への
充放電を繰り返すことにより、リファレンス信号６０上
に現在の読み取りラインのビデオ信号波形をシェーディ
ングコンデンサ５２の充放電で近似した波形が現れ、こ
れと同時に、メモリ５８にこの充放電データ（シェーデ
ィングデータ）が蓄積される。通常、ピークホールドコ
ンデンサ３８へのピーク値４２の充電に時間を要するこ
とから、以上のプリスキャン動作は数ラインにわたって
繰り返され、シェーディングデータを得るようにしてい
る。またメモリ５８であるが、バックアップは可能であ
るがシステム全体のデータバスとつながっていないた
め、ＭＰＵ１９と直接アクセスはできない。よって、プ
ロテクトはかけられない。

【００１５】図８は読み取り白地（基準白地）のプリス
キャン動作により、読み取り光源の光量ばらつきや読み
取りセンサの感度ばらつきを含んだシェーディング波形
を得る動作を概略的に示したものである。

【００１６】次に実際に原稿の読み取り動作にはいる。
ＡＢＣ範囲信号６２は原稿幅に対してＡＢＣ範囲内でア
ナログスイッチ３０を閉結するが、本例では（原稿幅）
＝（ＡＢＣ範囲）として、原稿読み取り中はアナログス
イッチ３０は閉結しているものとする。従って原稿読み
取りビデオ信号２４はコンパレータ３２の（＋）入力に
至るが原稿読み取り時はスイッチ切り替え信号６８によ
りアナログスイッチ６６はリファレンス信号６０側に設
定される。またコンパレータ３２の（−）入力にはリフ
ァレンス信号６０が入力され、両者の比較により上述と
同様にアナログスイッチ３６の開閉によって、ビデオ信
号２４とリファレンス信号６０とが一致するように動作
する。

【００１７】一方、メモリ制御信号６４によって読み取
りラインごとにラインに同期してさきに蓄積したシェー
ディング補正データをシェーディングメモリ５８から読
みだして、その１（ｈｉｇｈ）、０（ｌｏｗ）のシェー
ディングデータに従ってアナログスイッチ４６、４８を
開閉して、シェーディングコンデンサ５２の充放電を行
う。これによってリファレンス信号６０上にプリスキャ
ン時に得たシェーディング波形を再現する。

【００１８】以上により得られたリファレンス信号６０
は図６のＡ／Ｄコンバータ１６のリファレンス入力（Ｒ
ＥＦ）に入力され、一方ビデオ信号はＡ／Ｄコンバータ
１６のアナログ入力（Ｖｉｎ）に入力される。この結
果、シェーディング補正された正確な２値化画像データ
が得られ、これが読み取り制御部１８に送られる。

【００１９】従って、図９（Ａ）に示したように、ａ，
ｂ部が黒情報の原稿の場合、原稿読み取り時のリファレ
ンス信号及びビデオ信号は図９（Ｂ）のようになり、図
６の読み取り制御部１８において、図９（Ｃ）のよう
に、リファレンス信号の６０％をスライスレベルとすれ
ば、ａ，ｂ部はスライスレベルより低いため黒情報部と
判断される。

【００２０】以上の１ラインの動作を副走査方向に繰り
返すことにより、１ページの読み取りが行われる。

【００２１】

【発明が解決しようとする課題】しかしながら、上述し
た従来の画像読み取り装置では、読み取り白地（基準白
地）などのプリスキャン動作のための読み取り機構が装
置内に設けられているので、構成が複雑になり、また上
記プリスキャン動作のための読み取り機構があるため
に、原稿通紙（例えばＡＤＦ［オートドキュメントフィ
ーダー］）の信頼性も良くなかった。また、一回のプリ
スキャン動作によって得られたシェーディングデータを
メモリに保持し、そのデータを永久に使用する画像読み
取り装置では、異常電圧（雷サージ、静電気、ｅｔｃ）
によってシェーディングメモリの内部データの破壊が発
生した場合、正常な中間調画像が得られなくなる等の問
題があった。

【００２２】本発明は上記のような問題を解決するため
になされたもので、シェーディング補正に使用するシェ
ーディングデータが破壊されても画像処理を行うことの
できる画像読み取り処理装置を得ることを目的とする。

【００２３】

【課題を解決するための手段】本発明の画像読み取り処
理装置は、ラインセンサにより原稿を読み取ることによ
り得られる画像信号の処理を行う画像読み取り処理装置
において、シェーディングデータをそれぞれ保持する第
１および第２のメモリと、上記第１のメモリに保持され
ている上記シェーディングデータに応じた信号レベルの
リファレンス信号に基づいて、上記画像信号にシェーデ
ィング補正を施すとともに、上記画像信号を２値化する
Ａ／Ｄ変換手段と、プリスキャンモードにて、プリスキ
ャン動作により得られたシェーディングデータを上記第
１のメモリに書き込むとともに、同じシェーディングデ
ータを上記第２のメモリにも書き込むように制御する第
１の制御手段と、原稿読み取りモードにて、原稿読み取
り動作前に上記第１のメモリに保持されているシェーデ
ィングデータと、上記第２のメモリに保持されているシ
ェーディングデータとを比較することにより上記第１の
メモリに保持されているシェーディングデータが破壊さ
れているか否かを確認し、上記確認の結果、上記第１の
メモリに保持されているシェーディングデータが破壊さ
れている場合には、上記Ａ／Ｄ変換手段の上記リファレ
ンス信号の信号レベルを一定値に固定して上記画像信号
を２値化するように制御する第２の制御手段とを備えた
ことを特徴とする。

【００２４】

【作用】上記のように構成した本発明によれば、第１の
メモリに保持されているシェーディングデータが破壊さ
れているか否かが判断され、当該シェーディングデータ
が破壊されていると判断された場合には、当該シェーデ
ィングデータは使用せずに、信号レベルを一定値に固定
したリファレンス信号が使われる。

【００２５】

【実施例】図１は本発明の実施例をブロック図で示した
ものである。図１においては図６と同一の番号を付与し
たものに関しては同一の機能を有するものとして説明を
省略する。ただし、読み取りＣＣＤセンサ２は、本発明
が主に等倍読み取りセンサへの性能改善であることから
ＣＳ（コンタクトセンサ）とする。本実施例のために新
たに付加した１５はシェーディングデータ確認手段で、
原稿読み取りを開始する前にシェーディングメモリ内の
シェーディングデータが破壊されているか否かを確認
し、その結果を読み取り制御部１８に入力するものであ
る。１３はメモリプロテクト手段でシェーディングデー
タ確認手段１５内のメモリをプロテクトする（メモリに
チップセレクトが出力されないようにする）ものであ
る。１７は液晶等を用いた表示手段である。

【００２６】図２は図１のピークホールドＡＢＣ回路１
２、シェーディング補正回路１４及びシェーディングデ
ータ確認手段１５を詳細に示したものである。この図２
に関しても、図７と同一の番号のものに関しては同一の
機能を有するものとする。シェーディング確認手段１５
において、７０はシリアル−パラレル（Ｓ／Ｐ）変換回
路、７１はメモリで、ソフトが暴走しても内部データの
破壊がないように図１のメモリプロテクト手段１３によ
ってプロテクトがかけられる構造になっている。７８は
８ビットデータバスで、図１のＭＰＵ１９を含めたシス
テム全体とつながっている。

【００２７】７２、７３はメモリ内のデータの比較を行
うときにいったんデータを保持するためのバッファであ
り、バッファ７２はメモリ７１のデータを保持しバッフ
ァ７３はシェーディングメモリ５８のデータを保持す
る。７４はバッファ７２，７３のそれぞれのデータを比
較するための１７２８個のゲート、７５はゲート７４の
比較結果を判定結果信号７９として図１の読み取り制御
部１８へ出力するためのＡＮＤゲートである。

【００２８】アナログスイッチ７６は読み取り制御部１
８からのシェーディングデータ切り換え信号７７によ
り、シェーディングデータと＋ＶＣＣ（１；ｈｉｇｈ）
とを切り換えてアナログスイッチ４６，４８に入力す
る。

【００２９】尚、ＭＰＵ１９、読み取り制御部１８、シ
ェーディング補正回路１４はプリスキャン制御手段を構
成し、ＭＰＵ１９、読み取り制御部１８は画像処理手段
を構成している。

【００３０】次に本実施例の画像読み取り処理装置の動
作について図２及び図４のフローチャートに基づいて説
明する。まず、シェーディングデータ生成の動作につい
てであるが、従来と同様にステップＳ１によるプリスキ
ャンモードにより行う。次にステップＳ２で図１の読み
取り制御部１８をプリスキャンモードに設定した後、ス
テップＳ３でアナログスイッチをＰ側にする。そしてス
テップＳ４で白基準となる原稿を読み取り、センサ（Ｃ
Ｓ）２からビデオ信号が出力され直流再生回路１０での
直流再生後、ピークホールドＡＢＣ回路１２に入力され
る。

【００３１】次にステップＳ５によりシェーディングメ
モリ５８に画像信号としてのビデオ信号２４のピーク値
４２に相当するリファレンス信号６０とビデオ信号２４
との比較結果、つまりシェーディングデータを書き込
む。これは同時にメモリ読みだし信号５９として出力さ
れ、シェーディングデータ比較手段１５内のＳ／Ｐ変換
回路７０に入力される。ここでシリアルデータであるシ
ェーディングデータをパラレルにしてメモリ７１に入力
する。

【００３２】白基準原稿の読み取りが終了し、ステップ
Ｓ６でメモリ７１へシェーディングデータの書き込みが
完了したところで、プリスキャンモード終了となる。そ
の後、ステップＳ６でメモリ７１を図１のメモリプロテ
クト手段１３によってプロテクト状態に設定してステッ
プＳ７で終了とする。

【００３３】次にシェーディングメモリ５８内のデータ
が破壊されているか否かを確認する動作について図５の
フローチャートを用いて説明する。これは原稿読み取り
を行う前に常時行う。まず、ステップＳ１１で原稿がセ
ットされたならばステップＳ１２で図１の読み取り制御
部１８を読み取りモードに設定し、ステップＳ１３でア
ナログスイッチ６６をＲにする。メモリ制御部１８から
メモリ制御信号６４を出力する。この信号６４によって
シェーディングメモリ５８からメモリ読みだし信号５９
としてシェーディングデータが出力される。このシェー
ディングデータはステップＳ１４によりＳ／Ｐ変換回路
７０でパラレルデータに変換してバッファ７３に保持す
る。さらに、メモリ７１内のシェーディングデータをバ
ッファ７２に転送する。

【００３４】それぞれのバッファ７２，７３内のシェー
ディングデータは第１ビットから第１７２８ビットまで
１ビット毎にステップＳ１５により１７２８個のＡＮＤ
ゲート７４でチェックを行う。全てのビットが一致して
いれば、ＡＮＤゲート７５の出力である判定結果信号７
９は１（ｈｉｇｈ）となり、１ビットでもデータが異な
っていれば、判定結果信号７９は０（ｌｏｗ）となる。

【００３５】この判定結果データは読み取り制御部１８
に入力され、１（ｈｉｇｈ）であれば、ステップＳ１８
で原稿読み取りを開始し、センサ（ＣＳ）２からのビデ
オ信号をシェーディングメモリ５８内のシェーディング
データを用いて画像処理を行う。この処理はステップＳ
１９でページがなくなるまで行われる。

【００３６】また、判定結果信号７９が０（ｌｏｗ）で
あれば、ステップＳ１６で画像モードが２値モードか中
間調モードかを判定する。２値モードの場合はステップ
Ｓ１７で読み取り制御部１８からシェーディングデータ
切り換え信号７７を出力してアナログスイッチ７６を＋
ＶＣＣ側に切り換え、アナログスイッチ４６に１（ｈｉ
ｇｈ）を入力した後、ステップＳ１８に進む。こうする
ことによってピークホールドコンデンサ３８に充電され
る原稿（画像）のピーク値４２がアナログスイッチ４６
を通じてシェーディングコンデンサ５２に充電される。
つまり、シェーディング補正を行うためのシェーディン
グ波形が原稿のピーク値を直線にした一定値の波形（直
線波形）となる。

【００３７】従って、図３（Ｂ）に示したようにビデオ
信号のピーク値に対してリファレンス信号は直線波形に
なり、読み取り制御部１８において図３（Ｃ）のように
リファレンス信号は直線波形になり、読み取り制御部１
８において図３（ｃ）のようにリファレンス信号の６０
％をスライスレベルとすれば、図３（Ａ）のａ、ｂ部が
黒情報の原稿の場合、これらのａ、ｂ部はスライスレベ
ルより低いため、黒情報と判断される。

【００３８】ステップＳ１６で、画像モードが中間調モ
ードの場合はステップＳ２０で中間調モードエラーを図
１の表示手段１７に表示し、ステップＳ２１で再度プリ
スキャン動作を行って、新たにシェーディングデータを
作成し、シェーディングメモリ５８とシェーディングデ
ータ確認手段１５のメモリ７に保持する。その後、原稿
読み取りを行うようにする。

【００３９】以上説明したように本実施形態によれば、
シェーディングメモリ５８に保持されているシェーディ
ングデータが破壊されているか否かを検知するように成
し、当該シェーディングデータが破壊されている場合に
は、信号レベルを一定値に固定したリファレンス信号６
０をＡ／Ｄコンバータ１６に入力するようにしたことに
より、シェーディングメモリ５８に保持されているシェ
ーディングデータが破壊された場合でも正常に画像処理
を行うことができる。

【００４０】また、本実施形態によれば、シェーディン
グデータを作成する場合は白基準となる原稿を読み取
り、その時の出力データがシェーディングデータとして
シェーディングメモリ５８に保持されるので、読み取り
白地（基準白地）などのプリスキャン動作のための機構
を省くことができ、この結果、原稿読み取り機構が簡易
化し、コストダウンが可能になる。また原稿の通紙（例
えばＡＤＦ［オートドキュメントフィーダー］）に対し
ても信頼性が増す効果がある。

【００４１】また、本実施形態によれば、中間調読み取
りを行う際にシェーディングデータが破壊されている場
合には、再度プリスキャン動作を行ってシェーディング
データを新たに作成し、それをシェーディングメモリ５
８に書き込むので、中間調の画像に対して正常な画像処
理を行うことができる。

【００４２】

【発明の効果】以上説明したように本発明によれば、第
１のメモリに保持されているシェーディングデータが破
壊されているか否かを確認するように成し、当該シェー
ディングデータが破壊されている場合には、Ａ／Ｄ変換
手段が、信号レベルを一定値に固定したリファレンス信
号を用いるように構成したことにより、シェーディング
補正に使用するシェーディングデータが破壊された場合
でも正常に画像処理を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】実施例におけるピークホールドＡＢＣ回路とシ
ェーディング補正回路とシェーディングデータ確認手段
の構成例を示す構成図である。

【図３】実施例における固定シェーディングデータ使用
時のリファレンス信号とスライスレベルを示す波形図で
ある。

【図４】実施例のプリスキャン動作を示すフローチャー
トである。

【図５】実施例の原稿読み取り動作を示すフローチャー
トである。

【図６】従来の画像読み取り装置を示すブロック図であ
る。

【図７】上記従来例におけるピークホールドＡＢＣ回路
とシェーディング補正回路の構成例を示す構成図であ
る。

【図８】従来例の動作を説明するための構成図である。

【図９】従来例の動作を説明するための波形図である。

【符号の説明】

２ ＣＣＤセンサ １２ ピークホールドＡＢＣ回路 １４ シェーディング補正回路 １５ シェーディングデータ確認手段 ５８ シェーディングメモリ ７１ メモリ

フロントページの続き (56)参考文献 特開 昭60−242772（ＪＰ，Ａ) 特開 平６−178103（ＪＰ，Ａ) 特開 平３−23772（ＪＰ，Ａ) 特開 平５−292317（ＪＰ，Ａ) 特開 昭64−11472（ＪＰ，Ａ) 特開 昭62−232272（ＪＰ，Ａ) 特開 平４−137973（ＪＰ，Ａ) 実開 平４−85959（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/40 - 1/409 H04N 1/46 H04N 1/60

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ラインセンサにより原稿を読み取ること
   により得られる画像信号の処理を行う画像読み取り処理
   装置において、 シェーディングデータをそれぞれ保持する第１および第
   ２のメモリと、 上記第１のメモリに保持されている上記シェーディング
   データに応じた信号レベルのリファレンス信号に基づい
   て、上記画像信号にシェーディング補正を施すととも
   に、上記画像信号を２値化するＡ／Ｄ変換手段と、 プリスキャンモードにて、プリスキャン動作により得ら
   れたシェーディングデータを上記第１のメモリに書き込
   むとともに、同じシェーディングデータを上記第２のメ
   モリにも書き込むように制御する第１の制御手段と、 原稿読み取りモードにて、原稿読み取り動作前に上記第
   １のメモリに保持されているシェーディングデータと、
   上記第２のメモリに保持されているシェーディングデー
   タとを比較することにより上記第１のメモリに保持され
   ているシェーディングデータが破壊されているか否かを
   確認し、上記確認の結果、上記第１のメモリに保持され
   ているシェーディングデータが破壊されている場合に
   は、上記Ａ／Ｄ変換手段の上記リファレンス信号の信号
   レベルを一定値に固定して上記画像信号を２値化するよ
   うに制御する第２の制御手段とを備えたことを特徴とす
   る画像読み取り処理装置。