JPH0560297B2 - - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は画像処理装置に係り、さらに詳細には
基準部材を走査して得たシエーデイング歪データ
に基づきシエーデイング歪補正を行なう画像処理
装置に関する。

［従来技術］ 従来、フアクシミリ装置や複写機などの様々な
画像処理を行なう装置が知られているが、これら
の多くは原稿を光源により照明してその反射光を
用いて読み取りを行なつている。蛍光灯などの光
源はその全長に渡つて均一な光量を得るのが困難
であるので、通常この種の装置では読み取つた画
信号をシエーデイング歪補正する機構が設けられ
る。

第１図に従来のシエーデイング歪補正を行なう
画像処理装置の構造を示す。

第１図において符号１で示されているものは光
電変換素子としてのCCDセンサで、原稿の反射
光はレンズ、プリズムなどの光学系を介して
CCDセンサ１上に結像される。

CCDセンサ１からの画像データ読み出しタイ
ミングは読取制御部７により制御される。CCD
センサ１の出力は増幅器３により所定レベルまで
増幅され、続いてコンパレータ１１により２値化
されて出力される。この際、コンパレータ１１の
基準電圧を変化させることによりシエーデイング
歪補正が行なわれる。

コンパレータ１１の基準電圧は、ランダムアク
セスメモリなどから構成されたメモリ９に格納さ
れているシエーデイング歪データに基づいて決定
される。すなわち、読取制御部７がCCDセンサ
１からのデータ出力と、メモリ９に格納されてい
るシエーデイング歪データの読み出しを連動さ
せ、CCDセンサ１の読み取り位置に対応して
Ａ／Ｄ、Ｄ／Ａ変換器５を介してコンパレータ１
１の２値化基準電圧を変化させ、光源の光量分布
に対応してシエーデイング歪補正が行なわれる。

シエーデイング歪データの入力はCCDセンサ
１により標準白色板などの基準部材を走査するこ
とにより行なわれる。基準部材を走査して得た
CCDセンサ１の出力はＡ／Ｄ、Ｄ／Ａ変換器５
によりデジタル値に変換され、読み取り位置に対
応してメモリ９に格納される。

読み取り速度を高速化したい場合、上記のよう
な構成の画像処理装置では、Ａ／Ｄ、Ｄ／Ａ変換
器５の高速化が要求される。一般に高速なＡ／
Ｄ、Ｄ／Ａ変換器５は構造が複雑で、コストも高
く、画像処理装置全体の価格を上昇させる、とい
う欠点があつた。

また、特開昭56−157576号公報には、シエーデ
イング波形をアツプダウンカウンタを用いて再生
する技術が示されている。特開昭56−157576号公
報では、基準濃度の基準部材を読取つて得た各画
素の出力レベルが前の画素の出力レベルより大か
小かを検知して、そのデータをメモリに格納す
る。そして、原稿画像を読み取る際に、メモリに
格納したデータを読み出してアツプダウンカウン
タを駆動し、そのアツプダウンカウンタの出力に
応じた電圧波形を再生してシエーデイング補正を
行なつている。

しかし、この特開昭56−157576号公報に記載さ
れた技術では、アツプダウンカウンタを用いてシ
エーデイング波形の記憶、再生を行なうために、
シエーデイング波形の先頭にある波形の立ち上が
り部分で急なレベル変化にアツプダウンカウンタ
が追従できない欠点がある。そこで、シエーデイ
ング波形の記憶時にはアツプダウンカウンタの出
力に応じた電圧レベルがシエーデイング波形の立
ち上がり部分の電圧レベルに一致するまで、数回
の読取り動作を行なつてアツプダウンカウンタの
カウント値を上げている。そして、シエーデイン
グ波形の再生時には、シエーデイング波形の立ち
上がり部分の電圧レベルを与えるためのアツプダ
ウンカウンタの制御を行なつた後、シエーデイン
グ波形再生のためのアツプダウンカウンタの制御
を行なつている。

従つて、特開昭56−157576号公報に記載された
技術では、シエーデイング波形の記憶再生を行な
う制御が複雑であるという問題点があつた。

また、特開昭56−157576号公報に記載されたシ
エーデイング波形の記憶再生にアツプダウンカウ
ンタを用いるものでは、画素間のレベル変化が急
な部分において、アツプダウンカウンタでは波形
の正確な記憶再生ができない。また、アツプダウ
ンカウンタのカウント値をその画素間の急なレベ
ル変化に追従させるために、画像読取用のセンサ
の駆動クロツクよりも高速なクロツクを用いてア
ツプダウンカウンタを駆動しなければならず、そ
の様な高速なクロツクで駆動できるアツプダウン
カウンタを用いると、装置全体のコストが高くな
るという欠点があつた。

〔目的〕

本発明は以上の点に鑑みてなされたもので、確
実なシエーデイング歪補正を行なえ、また簡単安
価で高速な画像処理装置を提供することを目的と
し、原稿画像を画素単位で光電的に読み取る読取
手段と、基準濃度の基準部材と、前記読取手段に
より前記基準部材を読み取つて得た各画素の出力
レベルが前の画素の出力レベルより大か小かを検
知する検知手段と、前記検知手段の検知結果に基
づいて前記読取手段の各画素の出力レベルが前の
画素の出力レベルより大か小かを表すデータを記
憶するメモリ手段と、前記読取手段による原稿画
像の読取に同期して前記メモリ手段から読み出さ
れた前記データに応じてコンデンサを充電または
放電する充放電手段と、前記コンデンサに充電さ
れた電圧値に応じて、前記読取手段により原稿画
像を読み取つて得た出力を補正する補正手段とを
有することを特徴とする画像処理装置を提供する
ことを目的とする。

［実施例］ 以下、図面に示す実施例に基づいて本発明を詳
細に説明する。ただし、以下では第１図の従来例
と同一ないし相当する部材には同一符号を付し、
その詳細な説明は省略する。

第２図に示すように、本発明ではCCDセンサ
１の出力は増幅器３で増幅された後、コンパレー
タ１１の外、ピークホールド回路２３およびコン
パレータ４１の＋入力端子に入力される。ピーク
ホールド回路２３の出力信号線２３ａはアナログ
スイツチ３５の接点の１つに接続される。このア
ナログスイツチ３５の他方の接点は接地されてお
り、さらにそのコモン接点には抵抗３７およびコ
ンデンサ３９から成る充放電回路が接続されてい
る。この充放電回路の出力はコンパレータ４１の
−入力端子に接続されるとともに抵抗４３，４５
により分圧されてコンパレータ１１の２値化基準
電圧とされる。

一方、コンパレータ４１の出力信号線４１ａは
アンドゲート２９，３１およびオアゲート２７か
ら構成されたゲート回路に接続されている。すな
わち、アンドゲート２９の一方の入力端子にコン
パレータ４１の出力が接続されており、アンドゲ
ート３１の一方の入力端子にはメモリ９の出力デ
ータが入力されている。アンドゲート２９，３１
は読取制御部７の信号線７ｂによりゲートされる
ようになつている。このとき、アンドゲート３１
のゲート入力は反転されているので、アンドゲー
ト２９，３１は一方が開いているときには他方が
閉じるようになつている。アンドゲート２９，３
１の出力はオアゲート２７に入力され、その論理
和がＤフリツプフロツプ２５のデータ入力とされ
ている。

Ｄフリツプフロツプ２５は信号線７ａを介して
読取制御部７によりCCDセンサ１の１ビツトの
読み出しごとにクロツクされる。Ｄフリツプフロ
ツプ２５の出力信号線２５ａはメモリ９の入力端
子およびアナログスイツチ３５の制御端子に接続
されている。ここでは信号線２５ａハイレベルの
際にアナログスイツチ３５が上側の信号線２３ａ
に接続されるものとする。メモリ９のリード／ラ
イトのタイミング制御は読取制御部７により信号
線７ｃを介して行なわれる。

次に以上の構成における動作を第３図のタイミ
ングチヤート図を参照して詳細に説明する。第３
図は第２図中の各信号線７ａ，４１ａ、各接続点
３ａ，２５ａ，４１ｂおよびメモリ９のメモリア
ドレスの変化を示している。

シエーデイング歪データ読み取りの際、第３図
の最下段に示すピークホールド回路２３を介して
コンデンサ３９に充電された電圧、すなわち接続
点４１ｂの電圧と、信号線３ａの増幅器３の出力
はコンパレータ４１により比較され、その結果コ
ンパレータ４１の出力信号線４１ａの波形は第３
図３段目に示されるように、増幅器３の出力の方
が高い場合にハイレベルになる。

このとき、信号線７ｂはハイレベルにされてお
り、信号線４１ａのデータは信号線７ａの読み取
りクロツクに同期してＤフリツプフロツプ２５に
ラツチされる。この結果、信号線２５ａの波形は
第３図４段目に示される波形となる。

信号線３ａの電圧が接続点４１ｂよりも高い場
合には信号線２５ａはクロツクに同期してハイレ
ベルになり、これによりアナログスイツチ３５が
信号線２３ａ側に接続される。したがつてピーク
ホールド回路２３により保持された増幅器３の出
力ピーク値によりコンデンサ３９が抵抗３７を介
して充電され、この結果接続点４１ｂの電圧が上
昇する。

一方、信号線３ａの電圧が接続点４１ｂよりも
低い場合には上記と逆の動作によりアナログスイ
ツチ３５が接地側に切り換えられるので、コンデ
ンサ３９が抵抗３７を介して放電され、接続点４
１ｂの電圧が下げられる。

以上のような動作により、第３図最下段に示す
ように接続点４１ｂにCCDセンサ１の出力に対
応した波形が現われる。以上の動作の際、接続点
２５ａのデータは、信号線７ａの読み取りクロツ
クに同期してアドレスを変えながらメモリ９に保
存しておく。

一方、画像処理の際には読取制御部７が信号線
７ｂをローレベルにし、Ｄフリツプフロツプ２５
にメモリ９の出力信号が入力されるようにする。
その結果アナログスイツチ３５がシエーデイング
歪データ読み取りの際と同様のパターンで切り換
えられる。このとき、ピークホールド回路２３の
出力２３ａは原稿の白（背景）部分の濃度に応じ
て変化するので、この白部分の領域では接続点４
１ｂの電圧は基準部材の走査の際とほぼ同様に変
化する。すなわち、接続点４１ｂには第３図最下
段とほぼ相似の電圧波形が再生される。

接続点４１ｂに第３図最下段の波形が再生され
る。

したがつて、このシエーデイング歪データに応
じた接続点４１ｂの電圧変化が分圧用の抵抗４
３，４５を介してコンパレータ１１に与えられ、
しきい値レベルが変化させられシエーデイング歪
に応じた画像データ補正が行なわれる。

以上のような充放電回路を用いた構成は従来の
Ｄ／ＡないしＡ／Ｄ変換器による構成より比較的
簡単に高速化できるので従来より安価かつ高速に
シエーデイング補正処理を行なうことが可能にな
る。したがつて、従来と同等の製造コストにより
より高速なシエーデイング歪補正処理を含む画像
処理を行なうことができる。

また、従来のＡ／Ｄ、Ｄ／Ａ変換による構成で
はCCDの画素１ビツトにつき、数ビツト（多く
の場合８ビツト）を割り当てて濃度レベルを表現
し、これをメモリに保存していたが、本実施例に
よれば上記のようにCCDの画素１ビツトあたり
１ビツトのメモリを確保すればよいので、必要な
メモリを容量を従来の数分の１に低減できる、と
いう効果がある。また、メモリアクセスの時間を
大幅に短縮できるので、高速なメモリ素子を用い
る必要もなくなる、という利点がある。ただし、
CCD画素１つにＤフリツプフロツプ２５複数の
クロツクを対応させるようにし、より精密なシエ
ーデイング歪波形の保存、再生を行なうようにし
てもよい。このクロツクレートを上げ、より精密
なシエーデイング歪波形の保存、再生を行なうよ
うにしてもよい。

［効果］ 以上の説明から明らかなように本発明によれ
ば、基準部材を読み取つて得た各画素の出力レベ
ルが前の画素の出力レベルより大か小かを表すデ
ータに応じてコンデンサを充電または放電し、そ
のコンデンサに充電された電圧値に応じて、原稿
画像を読み取つて得た出力を補正するので、回路
構成を簡単にでき、安価な画像処理装置を提供で
きる。また、コンデンサの充放電特性を利用する
ことで、基準部材を読み取つて得たデータの急な
変化に高速で追従でき、特に、コンデンサを充電
する際の充電電圧の立ち上がり特性を利用するこ
とで、シエーデイング波形の立ち上がり部分の電
圧レベルが急に変化している波形の記憶再生にも
高速に追従できる。

【図面の簡単な説明】

第１図は従来の画像処理装置の構成を説明する
ブロツク図、第２図は本発明の画像処理装置の構
成を説明するブロツク図、第３図は第２図の各接
続点の信号波形を示す波形図である。 １……CCDセンサ、７……読取制御部、９…
…メモリ、１１，４１……コンパレータ、２３…
…ピークホールド回路、２５……Ｄフリツプフロ
ツプ、２７……オアゲート、２９……アンドゲー
ト、３５……アナログスイツチ、３７，４３，３
５……抵抗、３９……コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １ 原稿画像を画素単位で光電的に読み取る読取
   手段と、 基準濃度の基準部材と、 前記読取手段により前記基準部材を読み取つて
   得た各画素の出力レベルが前の画素の出力レベル
   より大か小かを検知する検知手段と、 前記検知手段の検知結果に基づいて前記読取手
   段の各画素の出力レベルが前の画素の出力レベル
   より大か小かを表すデータを記憶するメモリ手段
   と、 前記読取手段による原稿画像の読み取りに同期
   して前記メモリ手段から読み出された前記データ
   に応じてコンデンサを充電または放電する充放電
   手段と、 前記コンデンサに充電された電圧値に応じて、
   前記読取手段により原稿画像を読み取つて得た出
   力を補正する補正手段とを有することを特徴とす
   る画像処理装置。